KR20070005323A - Method of exposing for forming the storage node contact hole of semiconductor memory device having 6f2 layout - Google Patents

Method of exposing for forming the storage node contact hole of semiconductor memory device having 6f2 layout Download PDF

Info

Publication number
KR20070005323A
KR20070005323A KR1020050060599A KR20050060599A KR20070005323A KR 20070005323 A KR20070005323 A KR 20070005323A KR 1020050060599 A KR1020050060599 A KR 1020050060599A KR 20050060599 A KR20050060599 A KR 20050060599A KR 20070005323 A KR20070005323 A KR 20070005323A
Authority
KR
South Korea
Prior art keywords
exposure
storage node
node contact
contact hole
layout
Prior art date
Application number
KR1020050060599A
Other languages
Korean (ko)
Inventor
정구민
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050060599A priority Critical patent/KR20070005323A/en
Publication of KR20070005323A publication Critical patent/KR20070005323A/en

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70058—Mask illumination systems
    • G03F7/70091—Illumination settings, i.e. intensity distribution in the pupil plane or angular distribution in the field plane; On-axis or off-axis settings, e.g. annular, dipole or quadrupole settings; Partial coherence control, i.e. sigma or numerical aperture [NA]
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/7055—Exposure light control in all parts of the microlithographic apparatus, e.g. pulse length control or light interruption
    • G03F7/70558—Dose control, i.e. achievement of a desired dose
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Abstract

An exposure method for forming a storage node contact hole of a semiconductor memory device with a 6F2 layout is provided to form the storage node contact hole in a predetermined pitch range by using a KrF wavelength based light source. A first exposure process is performed on a line type first region(710). The line type first region includes a first storage node contact hole forming region arranged in a horizontal direction. The first exposure process is performed by using a first exposure dose. A second exposure process is performed on a second region(720). The second region includes a second storage node contact hole. The second exposure process is performed by using a second exposure dose.

Description

６Ｆ２ 레이아웃을 갖는 반도체 메모리소자의 스토리지노드 컨택홀 형성을 위한 노광방법{Method of exposing for forming the storage node contact hole of semiconductor memory device having 6F2 layout}Method for exposing for forming the storage node contact hole of semiconductor memory device having 6F2 layout}

도 1은 일반적인 8F2 레이아웃을 갖는 반도체 메모리소자의 레이아웃도이다.1 is a layout diagram of a semiconductor memory device having a general 8F 2 layout.

도 2는 일반적인 6F2 레이아웃을 갖는 반도체 메모리소자의 레이아웃도이다.2 is a layout diagram of a semiconductor memory device having a general 6F 2 layout.

도 3은 본 발명에 따른 6F2 레이아웃을 갖는 반도체 메모리소자의 스토리지노드 컨택홀 형성을 위한 노광방법에서의 1차 노광단계를 설명하기 위하여 나타내 보인 도면이다.3 is a view illustrating a first exposure step in an exposure method for forming a storage node contact hole of a semiconductor memory device having a 6F 2 layout according to the present invention.

도 4는 도 3의 1차 노광단계에서 사용되는 조명계를 설명하기 위하여 나타내 보인 도면이다.4 is a view illustrating an illumination system used in the first exposure step of FIG. 3.

도 5는 본 발명에 따른 6F2 레이아웃을 갖는 반도체 메모리소자의 스토리지노드 컨택홀 형성을 위한 노광방법에서의 2차 노광단계를 설명하기 위하여 나타내 보인 도면이다.5 is a view illustrating a second exposure step in an exposure method for forming a storage node contact hole of a semiconductor memory device having a 6F 2 layout according to the present invention.

도 6은 도 5의 2차 노광단계에서 사용되는 조명계를 설명하기 위하여 나타내 보인 도면이다.FIG. 6 is a view illustrating an illumination system used in the second exposure step of FIG. 5.

도 7은 본 발명에 따른 6F2 레이아웃을 갖는 반도체 메모리소자의 스토리지노드 컨택홀 형성을 위한 노광방법에 의해 만들어지는 최종 잠재 이미지를 나타내 보인 도면이다.FIG. 7 illustrates a final latent image made by an exposure method for forming a storage node contact hole of a semiconductor memory device having a 6F 2 layout according to the present invention.

도 8은 6F2 레이아웃을 갖는 반도체 메모리소자의 스토리지노드 컨택홀 형성을 위한 노광방법에 의해 만들어지는 포토레지스트막패턴을 나타내 보인 도면이다.FIG. 8 illustrates a photoresist film pattern formed by an exposure method for forming a storage node contact hole of a semiconductor memory device having a 6F 2 layout.

본 발명은 반도체 메모리소자 제조를 위한 노광방법에 관한 것으로서, 보다 상세하게는 6F2 레이아웃을 갖는 반도체 메모리소자의 스토리지노드 컨택홀 형성을 위한 노광방법에 관한 것이다.The present invention relates to an exposure method for manufacturing a semiconductor memory device, and more particularly, to an exposure method for forming a storage node contact hole of a semiconductor memory device having a 6F 2 layout.

최근 반도체 메모리소자, 특히 디램(DRAM; Dynamic Random Access Memory)소자의 대용량화에 대한 요구가 점점 커짐에도 불구하고, 칩 크기의 증가 한계에 의해 디램소자의 용량증가 또한 한계를 보이는 실정이다. 칩 크기가 증가하게 되면 웨이퍼당 칩의 수가 감소하여 소자의 생산성이 감소하게 된다. 따라서 최근에는 셀 레이아웃을 변화시켜 셀 면적을 감소시키고, 그에 따라 보다 많은 메모리셀을 하나의 웨이퍼에 집적시키고자 하는 노력을 기울이고 있다. 이와 같은 노력에 의해 최근에는 기존의 8F2 레이아웃에서 6F2 레이아웃으로 변화하고 있다.Recently, although the demand for increasing the capacity of semiconductor memory devices, especially DRAM (DRAM) devices, is increasing, the capacity of DRAM devices is also limited due to an increase in chip size. Increasing chip size reduces the number of chips per wafer, which reduces device productivity. Therefore, in recent years, efforts have been made to reduce cell area by changing cell layout, and thus to integrate more memory cells on one wafer. In recent years, such efforts have shifted from the existing 8F 2 layout to the 6F 2 layout.

도 1은 일반적인 8F2 레이아웃을 갖는 반도체 메모리소자의 레이아웃도이다. 그리고 도 2는 일반적인 6F2 레이아웃을 갖는 반도체 메모리소자의 레이아웃도이다.1 is a layout diagram of a semiconductor memory device having a general 8F 2 layout. 2 is a layout diagram of a semiconductor memory device having a general 6F 2 layout.

먼저 도 1에 도시된 바와 같이, 8F2 레이아웃을 갖는 반도체 메모리소자의 경우, 소자분리영역(120)에 의해 한정되는 활성영역(110)은 수직방향인 Y방향으로 따라 길게 배치된다. 수평방향인 X방향으로 인접한 활성영역(110)과는 상호 엇갈리게 배치하여 셀의 집적도가 최대한 높아지도록 배치된다. 이와 같은 8F2 레이아웃을 갖는 반도체 메모리소자의 경우, 스토리지노드 컨택홀(130)은 활성영역(110)의 양 단부에 위치하는 스토리지노드컨택 형성영역, 즉 드레인영역 상부의 랜딩플러그컨택(LPC; Landing Plug Contact)의 표면을 노출시키도록 형성된다.First, as shown in FIG. 1, in the case of a semiconductor memory device having an 8F 2 layout, the active region 110 defined by the device isolation region 120 is elongated along the Y direction in the vertical direction. The cells are alternately disposed with the active regions 110 adjacent to each other in the X direction, so that the cell density is as high as possible. In the case of the semiconductor memory device having the 8F 2 layout as described above, the storage node contact hole 130 may include a storage node contact formation region located at both ends of the active region 110, that is, a landing plug contact (LPC; It is formed to expose the surface of the plug contact.

다음에 도 2에 도시된 바와 같이, 6F2 레이아웃을 갖는 반도체 메모리소자의 경우, 소자분리영역(220)에 의해 한정되는 활성영역(210)은 비스듬하게 배치된다. 수직방향인 Y방향으로 인접한 활성영역(110)과는 기울어진 경사각이 정반대가 되도록 배치된다. 이와 같은 6F2 레이아웃을 갖는 반도체 메모리소자의 경우에도, 스토리지노드 컨택홀(230)은 활성영역(210)의 양 단부에 위치하는 스토리지노드컨택 형성영역, 즉 드레인영역 상부의 랜딩플러그컨택(LPC; Landing Plug Contact)의 표면을 노출시키도록 형성된다.Next, as shown in FIG. 2, in the case of the semiconductor memory device having the 6F 2 layout, the active region 210 defined by the device isolation region 220 is disposed obliquely. The inclination angles of the active regions 110 adjacent to the vertically Y-direction are opposite to each other. In the case of the semiconductor memory device having the 6F 2 layout as described above, the storage node contact hole 230 may include a storage plug contact LPC located at both ends of the active region 210, that is, a landing plug contact (LPC) on the drain region; It is formed to expose the surface of the Landing Plug Contact.

상기 8F2 레이아웃을 갖는 반도체 메모리소자의 경우, 스토리지노드 컨택홀( 도 1의 130)은 Y방향으로는 상대적으로 간격이 넉넉한 반면, X방향으로는 간격이 좁다. 따라서 이와 같은 스토리지노드 컨택홀(130)을 형성하기 위한 마스크막패턴을 형성하기 위해서는, KrF 파장의 레이저와 X방향의 다이폴(dipole) 조명계를 사용하여 X축 방향으로의 해상력을 극대화시키는 조건으로 노광공정을 진행하였다. 즉 비교적 넉넉한 피치를 갖는 Y방향으로는 다소 여유가 있으므로, 좁은 피치를 갖는 X방향을 위주로 노광공정을 진행한 것이다.In the case of the semiconductor memory device having the 8F 2 layout, the storage node contact hole 130 (see FIG. 1) is relatively large in the Y direction, but narrow in the X direction. Therefore, in order to form the mask layer pattern for forming the storage node contact hole 130, exposure is performed under the condition of maximizing the resolution in the X-axis direction by using a KrF wavelength laser and a dipole illumination system in the X direction. The process was carried out. That is, since there is a margin in the Y direction having a relatively large pitch, the exposure process is performed mainly in the X direction having a narrow pitch.

이에 반해 6F2 레이아웃을 갖는 반도체 메모리소자의 경우, 스토리지노드 컨택홀(도 2의 230)은 X방향과 Y방향으로 모두 간격이 좁다. 따라서 8F2 레이아웃을 갖는 경우와 동일한 조건으로 노광공정을 진행하게 되면, Y방향으로는 피치를 맞출 수 없어서 인접한 스토리지노드 컨택홀이 상호 접하는 불량이 발생하게 된다. 따라서 이 경우에는 X방향 및 Y방향의 공정마진을 모두 고려하여야 한다. 이를 위해서는 조명계로서 크로스폴(crosspole) 조명계를 사용하여야 하는데, 이 경우 패턴의 충실도(fidelity)와 균일도(uniformity)가 떨어진다는 문제를 나타낸다. 또한 광원도 KrF 파장 계열의 광원을 사용할 수 없고, 상대적으로 비용이 많이 소요되는 ArF 파장 계열의 광원을 사용하여야 한다.In contrast, in the case of the semiconductor memory device having the 6F 2 layout, the storage node contact holes 230 of FIG. 2 are narrow in both X and Y directions. Therefore, if the exposure process is performed under the same conditions as in the case of having an 8F 2 layout, the pitch cannot be adjusted in the Y direction, and thus defects in which adjacent storage node contact holes are in contact with each other are generated. Therefore, in this case, both process margins in X and Y directions should be considered. To this end, a crosspole illumination system should be used as the illumination system, in which case the fidelity and uniformity of the pattern are deteriorated. In addition, the light source can not use the KrF wavelength light source, and must use a relatively expensive ArF wavelength light source.

본 발명이 이루고자 하는 기술적 과제는, KrF 파장 계열의 광원을 사용해서 6F2 레이아웃을 갖는 반도체 메모리소자의 스토리지노드 컨택홀이 피치내에 형성되도록 하는 노광방법을 제공하는 것이다.An object of the present invention is to provide an exposure method in which a storage node contact hole of a semiconductor memory device having a 6F 2 layout is formed within a pitch using a KrF wavelength light source.

상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 6F2 레이아웃을 갖는 반도체 메모리소자의 스토리지노드 컨택홀 형성을 위한 노광방법은, 6F2 레이아웃을 갖는 반도체 메모리소자의 스토리지노드 컨택홀 형성을 위한 노광방법에 있어서, 수평방향으로 나란하게 배치되는 스토리지노드 컨택홀이 형성될 영역을 포함하도록 라인 형태의 제1 영역에 대해 전체 노광량의 일부인 제1 노광량만큼 노광하는 제1 노광단계; 및 수직방향으로 상호 인접한 셀의 스토리지노드 컨택홀이 형성될 영역을 포함하는 제2 영역에 대해 전체 노광량 중 상기 제1 노광량을 제외한 나머지인 제2 노광량만큼 노광하는 제2 노광단계를 포함하는 것을 특징으로 한다.In order to achieve the above technical problem, an exposure method for forming a storage node contact hole of a semiconductor memory device having a 6F 2 layout according to the present invention, an exposure method for forming a storage node contact hole of a semiconductor memory device having a 6F 2 layout. A first exposure step of exposing a first exposure amount which is a part of the total exposure amount to a first region in the form of a line so as to include a region in which the storage node contact holes are arranged in parallel in the horizontal direction; And a second exposure step of exposing a second area including a region in which storage node contact holes of cells adjacent to each other in the vertical direction are to be formed by a second exposure amount other than the first exposure amount among all the exposure amounts. It is done.

상기 제1 노광단계 및 제2 노광단계에서 사용하는 광원은 KrF 파장 계열의 광원일 수 있다.The light source used in the first exposure step and the second exposure step may be a KrF wavelength light source.

상기 제1 노광단계 및 제2 노광단계에서 사용하는 조명계는 다이폴 변형조명계일 수 있다.The illumination system used in the first exposure step and the second exposure step may be a dipole modified illumination system.

이 경우, 상기 제1 노광단계에서 사용하는 다이폴 변형조명계는 개구부의 위치가 상하로 배치되는 다이폴 변형조명계인 것이 바람직하다.In this case, the dipole deformation illumination system used in the first exposure step is preferably a dipole deformation illumination system in which the position of the opening is arranged up and down.

그리고 상기 제2 노광단계에서 사용하는 다이폴 변형조명계는 개구부의 위치가 좌우로 배치되는 다이폴 변형조명계인 것이 바람직하다.In addition, the dipole deformation illumination system used in the second exposure step is preferably a dipole deformation illumination system in which the position of the opening is arranged left and right.

상기 제1 노광량은 전체 노광량의 50%일 수 있다.The first exposure amount may be 50% of the total exposure amount.

본 발명에 있어서, 상기 제1 노광단계 및 제2 노광단계에 의해 노광된 부분 중 중첩되어 전체 노광량만큼 노광된 부분에 대한 현상을 수행하는 단계를 더 포함하는 것이 바람직하다.In the present invention, it is preferable to further include the step of performing the development of the portion exposed by the total exposure amount overlapped among the portions exposed by the first exposure step and the second exposure step.

이하 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention may be modified in many different forms, and the scope of the present invention should not be construed as being limited by the embodiments described below.

도 3은 본 발명에 따른 6F2 레이아웃을 갖는 반도체 메모리소자의 스토리지노드 컨택홀 형성을 위한 노광방법에서의 1차 노광단계를 설명하기 위하여 나타내 보인 도면이다. 그리고 도 4는 도 3의 1차 노광단계에서 사용되는 조명계를 설명하기 위하여 나타내 보인 도면이다. 또한 도 5는 본 발명에 따른 6F2 레이아웃을 갖는 반도체 메모리소자의 스토리지노드 컨택홀 형성을 위한 노광방법에서의 2차 노광단계를 설명하기 위하여 나타내 보인 도면이다. 그리고 도 6은 도 5의 2차 노광단계에서 사용되는 조명계를 설명하기 위하여 나타내 보인 도면이다.3 is a view illustrating a first exposure step in an exposure method for forming a storage node contact hole of a semiconductor memory device having a 6F 2 layout according to the present invention. 4 is a view illustrating an illumination system used in the first exposure step of FIG. 3. FIG. 5 is a view illustrating a second exposure step in an exposure method for forming a storage node contact hole of a semiconductor memory device having a 6F 2 layout according to the present invention. 6 is a view illustrating an illumination system used in the second exposure step of FIG. 5.

도 3 및 도 4를 참조하면, 먼저 6F2 레이아웃을 갖는 반도체 메모리소자를 제조하기 위한 통상의 공정을 진행한다. 디램의 경우, 통상의 게이트스택을 포함하는 트랜지스터 형성공정, 랜딩플러그컨택 형성공정 및 비트라인스택 형성공정을 수행한다. 다음에 스토리지노드컨택을 형성하기 위하여, 식각정지막 및 절연막을 순차적으로 형성한다. 절연막은 단일막일 수도 있고 복수개의 절연막으로 이루어진 복합막일 수도 있다. 다음에 절연막 위에 포토레지스트막을 형성한다.Referring to FIGS. 3 and 4, first, a typical process for manufacturing a semiconductor memory device having a 6F 2 layout is performed. In the case of DRAM, a transistor forming process including a conventional gate stack, a landing plug contact forming process, and a bit line stack forming process are performed. Next, to form a storage node contact, an etch stop layer and an insulating layer are sequentially formed. The insulating film may be a single film or a composite film composed of a plurality of insulating films. Next, a photoresist film is formed over the insulating film.

이와 같은 상태에서 스토리지노드 컨택홀을 형성하기 위해서는, 스토리지노드 컨택홀이 형성될 절연막 표면을 노출시키는 포토레지스트막패턴을 형성하여야 한다. 이 포토레지스트막패턴은 포토레지스트막에 대한 노광 및 현상을 수행함으로써 형성할 수 있다. 먼저 노광공정을 수행하는데, 본 발명에서는 이중노광방법을 사용하여 노광공정을 수행한다.In this state, in order to form the storage node contact hole, a photoresist film pattern exposing the surface of the insulating film on which the storage node contact hole is to be formed should be formed. This photoresist film pattern can be formed by performing exposure and development on the photoresist film. First, the exposure process is performed. In the present invention, the exposure process is performed using the double exposure method.

구체적으로 먼저 제1 노광단계를 수행한다. 제1 노광단계는, KrF 파장 계열의 광원과, 제1 포토마스크와, 그리고 제1 조명계를 사용하여 수행한다. 제1 포토마스크는, 도 3에 도시된 바와 같이, X축 방향으로의 라인 형태를 갖는 제1 광통과영역(310)과 제1 광통과영역(310)의 상하에 위치하는 제1 광차단영역(320)을 포함한다. 제1 광통과영역(310)은 광이 통과하는 곳으로서, 이 광은 제1 광통과영역(310)에 대응하는 포토레지스트막패턴에 조사된다. 반면에 제1 광차단영역(320)은 광이 차단되는 곳으로서, 이 제1 광차단영역(320)에 조사되는 광은 차단되어 제1 광차단영역(320)에 대응되는 포토레지스트막패턴에는 광이 조사되지 않는다. 물론 이는 포토레지스트막을 포지티브(positive)형인 경우에 적용되며, 용해도변화가 반대인 네가티브(negative)형인 포토레지스트막을 사용한 경우에는 제1 광통과영역과 제1 광차단영역은 서로 바뀐다.Specifically, first, the first exposure step is performed. The first exposure step is performed using a KrF wavelength light source, a first photomask, and a first illumination system. As shown in FIG. 3, the first photomask has a first light blocking region located above and below the first light passing region 310 and the first light passing region 310 having a line shape in the X-axis direction. 320. The first light passing region 310 is where light passes, and the light is irradiated onto the photoresist film pattern corresponding to the first light passing region 310. On the other hand, the first light blocking region 320 is a location where light is blocked, and the light irradiated to the first light blocking region 320 is blocked, so that the photoresist film pattern corresponding to the first light blocking region 320 is blocked. Light is not irradiated. Of course, this applies to the case where the photoresist film is a positive type, and when the negative photoresist film having a negative solubility change is used, the first light passing region and the first light blocking region are interchanged.

상기 제1 광통과영역(310)은, 도 2에 나타낸 바와 같이, 6F2 레이아웃에 있어서, X방향으로 인접한 스토리지노드 컨택홀(도 2의 230)이 형성될 부분을 포함한다. 반면 제2 영역(320)은 Y방향으로 인접한 스토리지노드 컨택홀(도 2의 230)이 형성될 부분 사이의 부분을 포함하며, 따라서 제1 광차단영역(320)은 스토리지노드 컨택홀(도 2의 230)이 형성될 부분과 어디서도 중첩되지 않는다.As illustrated in FIG. 2, the first light passing region 310 includes a portion in which a storage node contact hole (230 of FIG. 2) adjacent in the X direction is to be formed in the 6F 2 layout. On the other hand, the second region 320 includes portions between the portions where the storage node contact holes (230 of FIG. 2) to be formed in the Y direction are formed, so that the first light blocking region 320 is the storage node contact hole (FIG. 2). 230) does not overlap anywhere with the part to be formed.

제1 광통과영역(310)을 통과하는 광은, 전체 노광량의 일부, 예컨대 전체 도우즈의 50%의 도우즈를 갖는다. 그리고 도 4에 나타낸 바와 같이, 제1 조명계(400)는 다이폴(dipole) 변형조명계를 사용하되, 광이 통과하는 개구부(410)는 Y방향으로 상호 대향하도록 배치된다. 이는 X방향으로의 해상력을 극대화하기 위한 것이다.The light passing through the first light passing region 310 has a dose of a part of the total exposure dose, for example 50% of the total dose. As shown in FIG. 4, the first illumination system 400 uses a dipole deformation illumination system, and the openings 410 through which the light passes are disposed to face each other in the Y direction. This is to maximize the resolution in the X direction.

다음에 도 5 및 도 6을 참조하면, 상기와 같은 제1 노광단계가 수행된 후에는, 제2 노광단계를 수행한다. 제2 노광단계는, KrF 파장 계열의 광원과, 제2 포토마스크와, 그리고 제2 조명계를 사용하여 수행한다. 제2 포토마스크는, 도 5에 도시된 바와 같이, Y축 방향으로의 길게 배치되는 라인 형태의 섬 형상의 제2 광통과영역(510)과 제2 광통과영역(510)을 둘러싸는 제2 광차단영역(520)을 포함한다. 제2 광통과영역(510)은 광이 통과하는 곳으로서, 이 광은 제2 광통과영역(510)에 대응하는 포토레지스트막패턴에 조사된다. 반면에 제2 광차단영역(520)은 광이 차단되는 곳으로서, 이 제2 광차단영역(520)에 조사되는 광은 차단되어 제2 광차단영역(520)에 대응되는 포토레지스트막패턴에는 광이 조사되지 않는다.Next, referring to FIGS. 5 and 6, after the first exposure step as described above is performed, the second exposure step is performed. The second exposure step is performed using a KrF wavelength light source, a second photomask, and a second illumination system. As illustrated in FIG. 5, the second photomask includes a second island passing through the island-shaped second light passing region 510 and a second light passing region 510 which are long in the Y-axis direction. The light blocking region 520 is included. The second light passing region 510 is where light passes, and the light is irradiated onto the photoresist film pattern corresponding to the second light passing region 510. On the other hand, the second light blocking region 520 is a place where light is blocked, and the light irradiated to the second light blocking region 520 is blocked, so that the photoresist film pattern corresponding to the second light blocking region 520 is blocked. Light is not irradiated.

상기 제2 광통과영역(510)은, 도 2에 나타낸 바와 같이, 6F2 레이아웃에 있어서, Y방향으로 상호 인접한 셀의 단부에 있는 스토리지노드 컨택홀(도 2의 230)이 형성될 부분을 포함한다. 반면 제2 광차단영역(520)은 스토리지노드 컨택홀(도 2의 230)이 형성될 부분과 어디서도 중첩되지 않는다.As illustrated in FIG. 2, the second light passing region 510 includes a portion in which a storage node contact hole (230 of FIG. 2) is formed at ends of cells adjacent to each other in the Y direction in a 6F 2 layout. do. On the other hand, the second light blocking region 520 does not overlap anywhere with the portion where the storage node contact hole 230 of FIG. 2 is to be formed.

제2 광통과영역(510)을 통과하는 광은, 제1 노광단계에서 노광된 광의 도우즈를 제외한 나머지 도우즈, 예컨대 제1 노광단계에서 주입된 전체 도우즈의 50% 외의 나머지 50%의 도우즈를 갖는다. 그리고 도 6에 나타낸 바와 같이, 제2 조명계(600)는 다이폴(dipole) 변형조명계를 사용하되, 광이 통과하는 개구부(610)는 X방향으로 상호 대향하도록 배치된다. 이는 Y방향으로의 해상력을 극대화하기 위한 것이다.The light passing through the second light passing area 510 is the remaining dose except the dose of the light exposed in the first exposure step, for example, 50% of the remaining dose other than 50% of the total dose injected in the first exposure step. Have a z As shown in FIG. 6, the second illumination system 600 uses a dipole deformation illumination system, and the openings 610 through which light passes are disposed to face each other in the X direction. This is to maximize the resolution in the Y direction.

도 7은 본 발명에 따른 6F2 레이아웃을 갖는 반도체 메모리소자의 스토리지노드 컨택홀 형성을 위한 노광방법에 의해 만들어지는 최종 잠재 이미지를 나타내 보인 도면이다.FIG. 7 illustrates a final latent image made by an exposure method for forming a storage node contact hole of a semiconductor memory device having a 6F 2 layout according to the present invention.

도 7을 참조하면, 상기 잠재 이미지(latent image)는 제1 영역(710), 제2 영역(720) 및 제3 영역(730)을 포함한다. 제1 영역(710)은 제1 광차단영역(320)과 제2 광차단영역(520)이 중첩되는 영역으로서, 이 제1 영역(710)은 광이 조사되지 않은 영역이다. 제2 영역(720)은 제1 광통과영역(310) 및 제2 광통과영역(510) 중 어느 하나와 중첩되는 영역으로서, 따라서 제2 영역(720)은 전체 광 도우즈의 50%의 도우즈만이 조사된 영역이다. 제3 영역(730)은 제1 광통과영역(310)과 제2 광통과영역(510)이 중첩되는 영역으로서, 따라서 제3 영역(730)은 전체 광 도우즈의 100%의 도우즈가 조사된 영역이다. 또한 X방향 및 Y방향에 걸쳐서 스토리지노드 컨택홀(도 2의 230)이 형성될 영역과 중첩된다.Referring to FIG. 7, the latent image includes a first region 710, a second region 720, and a third region 730. The first area 710 is an area where the first light blocking area 320 and the second light blocking area 520 overlap each other, and the first area 710 is an area where light is not irradiated. The second area 720 overlaps with any one of the first light passing area 310 and the second light passing area 510, so that the second area 720 is 50% of the total light dose. Zz is the area surveyed. The third area 730 is an area where the first light passing area 310 and the second light passing area 510 overlap each other, and thus, the third area 730 is irradiated with 100% of the dose of the entire light dose. Area. In addition, the storage node contact hole 230 of FIG. 2 is overlapped with each other in the X and Y directions.

도 8은 6F2 레이아웃을 갖는 반도체 메모리소자의 스토리지노드 컨택홀 형성을 위한 노광방법에 의해 만들어지는 포토레지스트막패턴을 나타내 보인 도면이다.FIG. 8 illustrates a photoresist film pattern formed by an exposure method for forming a storage node contact hole of a semiconductor memory device having a 6F 2 layout.

도 8을 참조하면, 도 7의 잠재 이미지가 생성되도록 제1 노광단계 및 제2 노광단계를 수행한 후에, 통상의 현상공정을 수행하면 스토리지노드 컨택홀(도 2의 230) 형성을 위한 포토레지스트막패턴(800)이 만들어진다. 이 포토레지스트막패턴(800)은 스토리지노드 컨택홀(도 2의 230)에 대응되는 부분의 절연막을 노출시키는 개구부(810)를 가지며, 이 개구부는, 제1 노광단계 및 제2 노광단계에 의해 100%의 도우즈의 광이 조사된 영역으로서 현상액에 의해 이 부분의 포토레지스트막이 제거됨으로써 형성된다.Referring to FIG. 8, after performing the first exposure step and the second exposure step so that the latent image of FIG. 7 is generated, a photoresist for forming a storage node contact hole (230 of FIG. 2) may be performed by performing a conventional developing process. The film pattern 800 is made. The photoresist film pattern 800 has an opening 810 exposing an insulating film in a portion corresponding to the storage node contact hole 230 of FIG. 2, and the opening is formed by a first exposure step and a second exposure step. It is formed by removing the photoresist film in this part by the developer as a region to which 100% of the light of the dose is irradiated.

이후 도면에 나타내지는 않았지만, 상기 포토레지스트막패턴을 식각마스크로 한 식각으로 절연막의 노출부분 및 식각정지막의 노출부분을 제거함으로써, 절연막 및 식각정지막을 관통하여 하부의 랜딩플러그컨택의 표면을 노출시키는 스토리지노드 컨택홀이 형성된다.Although not shown in the drawings, the exposed portion of the insulating layer and the etch stop layer are removed by etching using the photoresist layer pattern as an etch mask, thereby exposing the surface of the landing plug contact below through the insulating layer and the etch stop layer. A storage node contact hole is formed.

지금까지 설명한 바와 같이, 본 발명에 따른 6F2 레이아웃을 갖는 반도체 메모리소자의 스토리지노드 컨택홀 형성을 위한 노광방법에 의하면, 100nm 피치의 6F2 레이아웃을 갖는 반도체 메모리소자의 스토리지노드컨택 패턴을 KrF 광원을 사용해서도 형성할 수 있으며, 더 나아가 KrF, ArF, EUV(Extreme UV) 등의 광원을 사용해서 해상력의 한계에 도달한 경우에도 본 발명을 적용하여 스토리지노드컨택 패턴을 형성할 수 있다는 이점이 제공된다.As described so far, according to the exposure method for forming a storage node contact hole of a semiconductor memory device having a 6F 2 layout according to the present invention, a KrF light source is used as a storage node contact pattern of a semiconductor memory device having a 6F 2 layout having a 100 nm pitch. It can also be formed using the present invention, and furthermore, even when the limit of resolution is reached by using a light source such as KrF, ArF, or extreme UV (EUV), the present invention can be applied to form a storage node contact pattern. Is provided.

이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.Although the present invention has been described in detail with reference to preferred embodiments, the present invention is not limited to the above embodiments, and various modifications may be made by those skilled in the art within the technical spirit of the present invention. Do.

Claims (7)

6F2 레이아웃을 갖는 반도체 메모리소자의 스토리지노드 컨택홀 형성을 위한 노광방법에 있어서,An exposure method for forming a storage node contact hole in a semiconductor memory device having a 6F 2 layout, 수평방향으로 나란하게 배치되는 스토리지노드 컨택홀이 형성될 영역을 포함하도록 라인 형태의 제1 영역에 대해 전체 노광량의 일부인 제1 노광량만큼 노광하는 제1 노광단계; 및A first exposure step of exposing a first exposure amount, which is a part of the total exposure amount, to the first area in the form of a line so as to include a region where the storage node contact holes are formed to be arranged in parallel in the horizontal direction; And 수직방향으로 상호 인접한 셀의 스토리지노드 컨택홀이 형성될 영역을 포함하는 제2 영역에 대해 전체 노광량 중 상기 제1 노광량을 제외한 나머지인 제2 노광량만큼 노광하는 제2 노광단계를 포함하는 것을 특징으로 하는 노광방법.And a second exposure step of exposing a second area including areas in which storage node contact holes of cells adjacent to each other in the vertical direction are to be formed, by a second exposure amount other than the first exposure amount out of all the exposure amounts. Exposure method. 제1항에 있어서,The method of claim 1, 상기 제1 노광단계 및 제2 노광단계에서 사용하는 광원은 KrF 파장 계열의 광원인 것을 특징으로 하는 노광방법.The light source used in the first exposure step and the second exposure step is a light source of KrF wavelength series. 제1항에 있어서,The method of claim 1, 상기 제1 노광단계 및 제2 노광단계에서 사용하는 조명계는 다이폴 변형조명계인 것을 특징으로 하는 노광방법.The illumination system used in the first exposure step and the second exposure step is a dipole deformation illumination system. 제3항에 있어서,The method of claim 3, 상기 제1 노광단계에서 사용하는 다이폴 변형조명계는 개구부의 위치가 상하로 배치되는 다이폴 변형조명계인 것을 특징으로 하는 노광방법.The dipole deformation illumination system used in the first exposure step is a dipole deformation illumination system in which the positions of the openings are arranged up and down. 제3항에 있어서,The method of claim 3, 상기 제2 노광단계에서 사용하는 다이폴 변형조명계는 개구부의 위치가 좌우로 배치되는 다이폴 변형조명계인 것을 특징으로 하는 노광방법.The dipole deformation illumination system used in the second exposure step is a dipole deformation illumination system in which the position of the opening is arranged left and right. 제1항에 있어서,The method of claim 1, 상기 제1 노광량은 전체 노광량의 50%인 것을 특징으로 하는 노광방법.And said first exposure amount is 50% of the total exposure amount. 제1항에 있어서,The method of claim 1, 상기 제1 노광단계 및 제2 노광단계에 의해 노광된 부분 중 중첩되어 전체 노광량만큼 노광된 부분에 대한 현상을 수행하는 단계를 더 포함하는 것을 특징으로 하는 노광방법.And developing a portion of the portions exposed by the first exposure step and the second exposure step and overlapping the exposed portions by the total exposure amount.
KR1020050060599A 2005-07-06 2005-07-06 Method of exposing for forming the storage node contact hole of semiconductor memory device having 6f2 layout KR20070005323A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050060599A KR20070005323A (en) 2005-07-06 2005-07-06 Method of exposing for forming the storage node contact hole of semiconductor memory device having 6f2 layout

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050060599A KR20070005323A (en) 2005-07-06 2005-07-06 Method of exposing for forming the storage node contact hole of semiconductor memory device having 6f2 layout

Publications (1)

Publication Number Publication Date
KR20070005323A true KR20070005323A (en) 2007-01-10

Family

ID=37870996

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050060599A KR20070005323A (en) 2005-07-06 2005-07-06 Method of exposing for forming the storage node contact hole of semiconductor memory device having 6f2 layout

Country Status (1)

Country Link
KR (1) KR20070005323A (en)

Similar Documents

Publication Publication Date Title
US8173544B2 (en) Integrated circuit having interleaved gridded features, mask set and method for printing
US7651950B2 (en) Method for forming a pattern of a semiconductor device
TW200409219A (en) Manufacturing method of semiconductor integrated circuit device
US20080268381A1 (en) Pattern forming method performing multiple exposure so that total amount of exposure exceeds threshold
US6072242A (en) Contact structure of semiconductor memory device for reducing contact related defect and contact resistance and method for forming the same
US8273522B2 (en) Exposure mask and method for manufacturing semiconductor device using the same
KR101096163B1 (en) Method for manufacturing semiconductor device
KR101095076B1 (en) Method of fabricating semiconductor apparatus
US6582860B2 (en) Photomask having small pitch images of openings for fabricating openings in a semiconductor memory device and a photolithographic method for fabricating the same
KR950009895B1 (en) Semiconductor memory device having a increased cupacitor of memory cell
JP2006228943A (en) Semiconductor device and its manufacturing method
KR20070005323A (en) Method of exposing for forming the storage node contact hole of semiconductor memory device having 6f2 layout
KR20070071104A (en) Photomask for forming storage node contact and method of fabricating the storage node using the same
KR100712995B1 (en) Method for fabricating storage node contact hole in semiconductor device
KR20210039194A (en) Method of manufacturing integrated circuit device
KR100673125B1 (en) Photo Mask
US20240027890A1 (en) Reflective mask and method of designing anti-reflection pattern of the same
US8841219B2 (en) Lithography processes utilizing extreme ultraviolet rays and methods of manufacturing semiconductor devices using the same
KR100653991B1 (en) Exposure system and method for manufacturing active region of the semiconductor memory device by using it
KR20100093880A (en) Exposure mask and method for forming semiconductor device by using the same
JP2000150342A (en) Manufacture of semiconductor device
KR100209363B1 (en) Method of manufacturing word line of semiconductor device
CN1393906A (en) Process for preparing lower storage junctions of DRAM
TW469506B (en) Pattern transfer method
KR101039136B1 (en) Fabrication method of semiconductor device for reducing design rule in a core region

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination