KR100653991B1 - Exposure system and method for manufacturing active region of the semiconductor memory device by using it - Google Patents

Exposure system and method for manufacturing active region of the semiconductor memory device by using it Download PDF

Info

Publication number
KR100653991B1
KR100653991B1 KR1020040114739A KR20040114739A KR100653991B1 KR 100653991 B1 KR100653991 B1 KR 100653991B1 KR 1020040114739 A KR1020040114739 A KR 1020040114739A KR 20040114739 A KR20040114739 A KR 20040114739A KR 100653991 B1 KR100653991 B1 KR 100653991B1
Authority
KR
South Korea
Prior art keywords
active region
pattern
column
exposure
illumination system
Prior art date
Application number
KR1020040114739A
Other languages
Korean (ko)
Other versions
KR20060076348A (en
Inventor
윤형순
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040114739A priority Critical patent/KR100653991B1/en
Publication of KR20060076348A publication Critical patent/KR20060076348A/en
Application granted granted Critical
Publication of KR100653991B1 publication Critical patent/KR100653991B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70058—Mask illumination systems
    • G03F7/70091—Illumination settings, i.e. intensity distribution in the pupil plane or angular distribution in the field plane; On-axis or off-axis settings, e.g. annular, dipole or quadrupole settings; Partial coherence control, i.e. sigma or numerical aperture [NA]
    • G03F7/701—Off-axis setting using an aperture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Abstract

본 발명은 노광 장치 및 이를 이용한 반도체 메모리 소자의 활성 영역 제조 방법에 관한 것으로서, 특히 본 발명의 방법은 반도체 메모리 소자의 활성 영역 패턴 어레이 중에서 제 1열의 활성 영역이 정의된 패턴과, 제 1열에 인접된 제 2열의 활성 영역이 블록킹되는 패턴을 갖는 제 1포토 마스크와 다이폴 조명계를 사용하여 1차 노광을 실시하는 단계와, 제 1열의 활성 영역이 블록킹되는 패턴과, 제 2열의 활성 영역이 정의된 패턴을 갖는 제 2포토 마스크와 다이폴 조명계를 사용하여 2차 노광을 실시하는 단계를 포함한다. 그러므로 본 발명은 DRAM 셀의 6F2구조와 같이 반도체 소자의 활성 영역 패턴이 정의된 두 개의 포토 마스크와 다이폴 조명계를 사용하여 노광 공정을 수행하기 때문에 해상력 한계조건에서도 활성 영역 패턴 사이의 미세한 장축 간격을 정확하게 확보할 수 있다.The present invention relates to an exposure apparatus and a method of manufacturing an active region of a semiconductor memory device using the same. In particular, the method of the present invention relates to a pattern in which an active region of a first column is defined among an active region pattern array of a semiconductor memory element, and adjacent to the first column. Performing a first exposure using a first photo mask having a pattern in which the second active region is blocked and a dipole illumination system, a pattern in which the first active region is blocked, and an active region in the second column Performing a second exposure using a second photo mask having a pattern and a dipole illumination system. Therefore, in the present invention, since the exposure process is performed using two photo masks and a dipole illumination system in which the active region pattern of the semiconductor device is defined, such as a 6F2 structure of a DRAM cell, even in the resolution limit condition, the fine long-axis spacing between the active region patterns can be precisely determined. It can be secured.

노광 장치, 포토 마스크, 다이폴 조명, 활성 영역 패턴Exposure device, photo mask, dipole illumination, active area pattern

Description

노광 장치 및 이를 이용한 반도체 메모리 소자의 활성 영역 제조 방법{Exposure system and method for manufacturing active region of the semiconductor memory device by using it} Exposure system and method for manufacturing active region of the semiconductor memory device by using it}             

도 1은 종래 DRAM 셀 6F2 구조의 포토 마스크에서 활성 영역 패턴을 시뮬레이션한 결과를 나타낸 도면,1 is a view showing a simulation result of an active region pattern in a photomask of a conventional DRAM cell 6F2 structure;

도 2는 종래 DRAM 셀 6F2 구조의 포토 마스크를 이용하여 웨이퍼 상에 노광된 활성 영역의 임계 치수 저하를 나타낸 도면,2 is a view showing a critical dimension reduction of an active region exposed on a wafer using a photomask of a conventional DRAM cell 6F2 structure;

도 3a 및 도 3b는 본 발명에 따라 두 개 포토 마스크를 이용하여 일차 및 이차 노광으로 DRAM 셀 6F2 구조의 활성 영역을 제조하기 위한 노광 장치의 포토 마스크 및 조명계를 간략하게 나타낸 도면들,3A and 3B are simplified views of a photo mask and an illumination system of an exposure apparatus for fabricating an active region of a DRAM cell 6F2 structure with primary and secondary exposure using two photo masks according to the present invention;

도 4는 본 발명에 따라 다이폴 조명계의 다이폴 각도를 60ㅀ로 하여 DRAM 셀 6F2 구조의 활성 영역을 시뮬레이션한 결과를 나타낸 도면,4 is a view showing a simulation result of an active area of a DRAM cell 6F2 structure with a dipole angle of 60 ° according to the present invention;

도 5는 종래 기술에 따라 다이폴 조명계의 다이폴 각도를 90ㅀ로 하여 DRAM 셀 6F2 구조의 활성 영역을 시뮬레이션한 결과를 나타낸 도면.FIG. 5 is a view showing a simulation result of an active region of a DRAM cell 6F2 structure with a dipole angle of 90 ° according to the prior art. FIG.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for main parts of the drawings>

10 : 다이폴 조명계 12a, 12b : 다이폴10: dipole illumination system 12a, 12b: dipole

14 : 제 1소자 분리 영역 패턴 16 : 제 1블록킹 패턴14: first isolation region pattern 16: first blocking pattern

18 : 제 2블록킹 패턴 20 : 제 2소자 분리 영역 패턴18: second blocking pattern 20: second device isolation region pattern

본 발명은 반도체 메모리 소자의 제조 방법에 관한 것으로서, 특히 DRAM 셀 6F2 구조의 포토 마스크에서 소자의 활성 영역을 정의하는 패턴 사이의 임계 치수를 확보할 수 있는 노광 장치 및 이를 이용한 반도체 메모리 소자의 활성 영역 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor memory device, and more particularly, to an exposure apparatus capable of securing a critical dimension between patterns defining an active area of a device in a photomask having a DRAM cell 6F2 structure, and an active area of a semiconductor memory device using the same. It relates to a manufacturing method.

현재 DRAM 또는 FeRAM 등과 같은 메모리 소자의 대용량화를 위한 메모리 소자 개발이 이루어지고 있으나, 메모리 소자의 대용량화로 칩 크기가 증가하게 된다. 칩의 크기 증가로 웨이퍼 당 칩의 수가 감소하는 문제를 해결하기 위해 셀 배열 방법의 변화를 통해 셀 면적을 감소시킬 수 있는 방법이 개발 연구가 진행되고 있다.Currently, memory devices are being developed to increase the capacity of memory devices such as DRAM or FeRAM, but chip sizes are increased due to the larger capacity of memory devices. In order to solve the problem that the number of chips per wafer decreases due to the increase in the size of the chip, a development research is being conducted to reduce the cell area by changing the cell arrangement method.

DRAM 셀에서 폴디드(folded) 비트 라인 셀 구조의 8F2는 두 개의 워드라인 중에서 어느 한 워드라인 선택에 의해 하나의 비트 라인이 하나의 센스 앰프를 통해 셀 트랜지스터의 데이터를 읽어낸다. 하지만 활성 영역간의 간격이 3F이므로 오버레이 마진 확보가 용이하다는 장점이 있으나, 셀 면적이 증가하는 문제점이 있다. In a DRAM cell, the folded bit line cell structure 8F2 reads data of a cell transistor through one sense line through one sense line by selecting one of two word lines. However, since the gap between the active regions is 3F, the overlay margin is easily secured, but the cell area is increased.

DRAM 셀의 8F2 레이아웃보다 셀 면적을 감소시키기 위한 오픈(open) 비트 라인 셀 배열 구조인 6F2는 한 개의 워드라인 선택에 대해 인접해 있는 두 개의 비트 라인에 동시에 정보가 나타나게 되어, 인접해 있는 두 개의 비트라인을 서로 다른 블록의 센스 앰프에 의해 감지하여 읽어낸다.6F2, an open bit line cell array structure to reduce cell area than the 8F2 layout of DRAM cells, allows information to appear simultaneously on two adjacent bit lines for one word line selection. The bit lines are detected and read by sense amplifiers in different blocks.

이와 같이 DRAM 셀의 구조를 8F2 구조에서 6F2로 전환할 경우 셀 크기가 감소함에 따라 칩의 크기가 줄어들어 생산성이 증가하게 되지만, 디자인 룰이 점점 감소하여 하프 피치가 150nm 이하인 제품의 DRAM 셀의 6F2 구조에서는 셀의 활성 영역 사이가 매우 근접하게 된다.When switching the structure of a DRAM cell from an 8F2 structure to a 6F2 structure, the chip size decreases as the cell size decreases, resulting in increased productivity.However, the design rule gradually decreases, resulting in a 6F2 structure of a DRAM cell of a product having a half pitch of 150 nm or less. Is very close to the active area of the cell.

더욱이, DRAM 셀의 6F2 구조는 활성 영역 사이가 미세한 간격(예컨대 1F)을 갖기 때문에 노광 장치의 해상력 한계에 의해 활성 영역 사이의 장축 공간이 매우 작아지게 된다.Moreover, since the 6F2 structure of the DRAM cell has a minute spacing (for example, 1F) between the active regions, the long-axis space between the active regions becomes very small due to the resolution limit of the exposure apparatus.

도 1은 종래 DRAM 셀 6F2 구조의 포토 마스크에서 활성 영역 패턴을 시뮬레이션한 결과를 나타낸 도면이다.FIG. 1 is a diagram illustrating a simulation result of an active region pattern in a photomask of a conventional DRAM cell 6F2 structure.

도 1와 같이, 종래 DRAM 셀 6F2 구조의 활성 영역을 제조하는 노광 공정시 활성 영역 패턴이 있는 포토 마스크 한 개와 크로스 폴(crosspole) 조명계를 사용하여 시뮬레이션할 경우 활성 영역 패턴 사이의 장축 간격(A)의 DOF 마아진이 0.22㎛, 에너지 마아진(EL)이 2.8%로 나온다.As shown in FIG. 1, the long-axis spacing (A) between the active region patterns when simulated using a crosspole illumination system and a photomask with an active region pattern during an exposure process for manufacturing an active region of a conventional DRAM cell 6F2 structure DOF margin of 0.22㎛, and energy margin (EL) of 2.8%.

도 2는 종래 DRAM 셀 6F2 구조의 포토 마스크를 이용하여 웨이퍼 상에 노광된 활성 영역의 임계 치수 저하를 나타낸 도면이다. 2 is a view showing a critical dimension reduction of an active region exposed on a wafer using a photomask of a conventional DRAM cell 6F2 structure.

도 2와 같이, 종래 포토 마스크를 이용하여 웨이퍼 상에 노광 공정을 실시하 여 웨이퍼 상에 노광된 활성 영역 사이의 장축 간격(A)또한 DOF 마아진이 0㎛으로 나온다.As shown in FIG. 2, the long-axis spacing A and the DOF margin between the active regions exposed on the wafer by performing an exposure process on the wafer using a conventional photo mask also come out at 0 μm.

그러므로 종래 기술에 의한 포토 마스크를 이용한 노광 공정에서는 DRAM 셀 6F2 구조와 같은 미세화된 반도체 소자의 활성 영역 사이의 미세 간격을 정확하게 확보하는데 한계가 있었다.Therefore, in the exposure process using the photomask according to the prior art, there is a limit in accurately securing the fine spacing between the active regions of the miniaturized semiconductor device such as the DRAM cell 6F2 structure.

게다가 종래 기술에 의한 노광 공정시 다이폴 조명계를 사용할 경우 포토 마스크의 활성 영역 사이의 장축 간격을 62nm까지 줄여야만 실제적인 타겟에 맞는 활성 영역 사이의 간격이 나오는 실정이며 이는 포토 마스크 제작상에 문제를 야기할 수 있는 문제점이 있다.In addition, when the dipole illumination system is used in the exposure process according to the prior art, the distance between the active regions of the photomasks must be reduced to 62 nm until the gap between the active regions corresponding to the actual targets is generated. There is a problem that can be done.

본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 DRAM 셀 6F2 구조의 활성 영역 패턴 어레이중에서 제 1열/제 2의 활성 영역 패턴이 있으며 제 2열/제 1의 활성 영역이 블록킹되는 두 개의 포토 마스크를 구비함으로써 활성 영역 패턴 사이의 미세한 장축 간격을 정확하게 확보할 수 있는 노광 장치를 제공하는데 있다.SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned problems of the prior art, in which there is a first column / second active region pattern in the active area pattern array of the DRAM cell 6F2 structure, and the second column / first active region is blocked. By providing two photo masks to provide an exposure apparatus that can secure a minute long-axis spacing between the active area pattern accurately.

본 발명의 다른 목적은 DRAM 셀의 6F2 구조의 활성 영역이 정의된 두 개의 포토 마스크를 사용하여 두 번의 노광 공정으로 웨이퍼 상에 활성 영역을 형성하는 노광 장치를 이용한 반도체 메모리 소자의 활성 영역 제조 방법을 제공하는데 있다.
Another object of the present invention is to provide a method for manufacturing an active region of a semiconductor memory device using an exposure apparatus that forms an active region on a wafer in two exposure processes using two photomasks in which an active region of a 6F2 structure of a DRAM cell is defined. To provide.

상기 목적을 달성하기 위하여 본 발명은 반도체 메모리 소자의 활성 영역을 노광하기 위한 노광 장치에 있어서, 노광 장치내에 반도체 메모리 소자의 활성 영역 패턴 어레이 중에서 제 1열의 활성 영역이 정의된 패턴과, 제 1열에 인접된 제 2열의 활성 영역이 블록킹되는 패턴을 갖는 제 1포토 마스크와, 제 1열의 활성 영역이 블록킹되는 패턴과, 제 2열의 활성 영역이 정의된 패턴을 갖는 제 2포토 마스크를 구비한다.SUMMARY OF THE INVENTION In order to achieve the above object, the present invention provides an exposure apparatus for exposing an active region of a semiconductor memory element, comprising: a pattern in which an active region of a first column is defined among an active region pattern array of a semiconductor memory element in an exposure apparatus; A first photo mask having a pattern in which adjacent active regions in a second row are blocked, a pattern in which active regions in a first row are blocked, and a second photo mask having a pattern in which active regions in a second column are defined.

상기 다른 목적을 달성하기 위하여 본 발명은 반도체 메모리 소자의 활성 영역을 제조하는 방법에 있어서, 반도체 메모리 소자의 활성 영역 패턴 어레이 중에서 제 1열의 활성 영역이 정의된 패턴과, 제 1열에 인접된 제 2열의 활성 영역이 블록킹되는 패턴을 갖는 제 1포토 마스크와 다이폴 조명계를 사용하여 1차 노광을 실시하는 단계와, 제 1열의 활성 영역이 블록킹되는 패턴과, 제 2열의 활성 영역이 정의된 패턴을 갖는 제 2포토 마스크와 다이폴 조명계를 사용하여 2차 노광을 실시하는 단계를 포함하여 이루어진다.In accordance with another aspect of the present invention, there is provided a method of manufacturing an active region of a semiconductor memory device, the method including defining a pattern in which an active region of a first column is defined among an active region pattern array of a semiconductor memory device, and a second adjacent to the first column. Performing a first exposure using a first photo mask and a dipole illumination system having a pattern in which the active areas of the rows are blocked, a pattern in which the active areas in the first row are blocked, and a pattern in which the active areas in the second row are defined And performing a second exposure using a second photo mask and a dipole illumination system.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세하게 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3a 및 도 3b는 본 발명에 따라 두 개 포토 마스크를 이용하여 일차 및 이차 노광으로 DRAM 셀 6F2 구조의 활성 영역을 제조하기 위한 노광 장치의 포토 마 스크 및 조명계를 간략하게 나타낸 도면들이다.3A and 3B are diagrams schematically illustrating a photomask and an illumination system of an exposure apparatus for manufacturing an active region of a DRAM cell 6F2 structure by primary and secondary exposure using two photomasks according to the present invention.

도 3a에 도시된 바와 같이, 본 발명에 따른 DRAM 셀 6F2 구조의 활성 영역을 노광하는 노광 장치는 반도체 메모리 소자의 활성 영역 패턴 어레이 중에서 제 1열의 활성 영역이 정의된 패턴(14)과, 제 1열에 인접된 제 2열의 활성 영역이 블록킹되는 패턴(16)을 갖는 제 1포토 마스크를 포함한다.As shown in FIG. 3A, an exposure apparatus for exposing an active region of a DRAM cell 6F2 structure according to the present invention includes a pattern 14 in which an active region in a first column is defined among an active region pattern array of a semiconductor memory device, and a first pattern. And a first photo mask having a pattern 16 in which the active regions of the second column adjacent to the column are blocked.

도 3b에 도시된 바와 같이, 본 발명에 따른 DRAM 셀 6F2 구조의 활성 영역을 노광하는 노광 장치는 반도체 메모리 소자의 활성 영역 패턴 어레이 중에서 제 1열의 활성 영역이 블록킹되는 패턴(18)과, 제 1열에 인접된 제 2열의 활성 영역이 정의된 패턴(20)을 갖는 제 2포토 마스크를 구비한다.As shown in FIG. 3B, an exposure apparatus exposing an active region of a DRAM cell 6F2 structure according to the present invention includes a pattern 18 in which an active region of a first row is blocked among an active region pattern array of a semiconductor memory device, and a first pattern. A second photo mask having a pattern 20 in which an active region of a second column adjacent to the column is defined is provided.

여기서, 제 1 및 제 2포토 마스크의 제 1 및 제 2열의 활성 영역 패턴(14, 16)은 각각 짝수 및 홀수번째 활성 영역 패턴 어레이이다. Here, the active region patterns 14 and 16 of the first and second columns of the first and second photo masks are even and odd-numbered active region pattern arrays, respectively.

본 발명에 따른 노광 장치는 제 1포토 마스크 및 제 2포토 마스크의 각 활성 영역 패턴(14, 20)과 수직 방향으로 틸트된 다이폴 조명계(10)를 더 포함한다.The exposure apparatus according to the present invention further includes a dipole illumination system 10 tilted in a direction perpendicular to each of the active region patterns 14 and 20 of the first photo mask and the second photo mask.

제 1포토 마스크를 이용한 1차 노광 공정시 다이폴 조명계(10)인 애퍼쳐의 다이폴(12a)은 제 1포토 마스크의 제 1열의 활성 영역 패턴(14)에 대해 수직으로 배치되어 노광을 수행한다.In the first exposure process using the first photo mask, the dipole 12a of the aperture, which is the dipole illumination system 10, is disposed perpendicularly to the active region pattern 14 of the first row of the first photo mask to perform exposure.

그리고 제 2포토 마스크를 이용한 2차 노광 공정시 다이폴 조명계(10)인 애퍼쳐의 다이폴(12b)은 제 2포토 마스크의 제 2열의 활성 영역 패턴(20)에 대해 수직으로 배치되어 노광을 수행한다.In the second exposure process using the second photo mask, the dipole 12b of the aperture, which is the dipole illumination system 10, is disposed perpendicularly to the active region pattern 20 of the second row of the second photo mask to perform exposure. .

본 발명에 따른 DRAM 셀 6F2 구조의 활성 영역을 노광하는 장치를 이용하여 노광하는 방법은 도 3a와 같이 제 1열의 활성 영역 패턴(14)과 제 1열에 인접된 제 2열의 활성 영역을 블록킹하는 패턴(16)을 갖는 제 1포토 마스크와, 다이폴 조명계(10)를 사용하여 1차 노광을 실시함으로써 웨이퍼 상의 포토레지스트에 다수개의 제 1열의 활성 영역 패턴(14) 어레이를 노광한다. 이때, 다이폴 조명계(10)인 애퍼쳐의 다이폴(12a)은 상기 제 1열의 활성 영역 패턴(14)에 대해 수직으로 배치된다.A method of exposing using an apparatus for exposing an active region of a DRAM cell 6F2 structure according to the present invention includes a pattern of blocking the active region pattern 14 of the first column and the active region of the second column adjacent to the first column as shown in FIG. 3A. The primary exposure is performed using the first photo mask having the (16) and the dipole illumination system 10 to expose the array of the plurality of first rows of active region patterns 14 to the photoresist on the wafer. In this case, the dipole 12a of the aperture, which is the dipole illumination system 10, is disposed perpendicularly to the active region pattern 14 of the first row.

그리고 도 3b와 같이, 제 1열의 활성 영역 블록킹 패턴(18)과 제 1열에 인접된 제 2열의 활성 영역 패턴(20)을 갖는 제 2포토 마스크와, 다이폴 조명계(10)를 사용하여 2차 노광을 실시함으로써 웨이퍼 상의 포토레지스트에 다수개의 제 2열의 활성 영역 패턴(20) 어레이를 노광한다. 이때, 다이폴 조명계(10)인 애퍼쳐의 다이폴(12b)은 상기 제 2열의 활성 영역 패턴(20)에 대해 수직 방향으로 배치된다.3B, the second photomask having the active region blocking pattern 18 in the first column and the active region pattern 20 in the second column adjacent to the first column, and the second exposure using the dipole illumination system 10. By exposing a plurality of second arrays of active region patterns 20 to a photoresist on a wafer. In this case, the dipole 12b of the aperture, which is the dipole illumination system 10, is disposed in a direction perpendicular to the active region pattern 20 of the second row.

그러므로 본 발명에 따른 DRAM 셀 6F2 구조의 활성 영역을 좌/우측 열로 구분하는 활성 영역 패턴을 갖는 2개의 포토 마스크와, 다이폴 조명계를 이용하여 노광 공정을 할 경우 포토 마스크의 활성 영역 패턴 사이의 거리를 100nm 정도 유지하여도 웨이퍼 상에 노광되는 활성 영역 사이의 미세한 임계 치수를 충분히 확보할 수 있다.Therefore, the distance between the two photo masks having an active region pattern that divides the active regions of the DRAM cell 6F2 structure into left and right columns according to the present invention, and the active region patterns of the photo masks when the exposure process is performed using a dipole illumination system. Even if it is maintained at about 100 nm, it is possible to sufficiently secure the fine critical dimension between the active regions exposed on the wafer.

도 4는 본 발명에 따라 다이폴 조명계의 다이폴 각도를 60ㅀ로 하여 DRAM 셀 6F2 구조의 활성 영역을 시뮬레이션한 결과를 나타낸 도면이다.4 is a view showing a simulation result of an active region of a DRAM cell 6F2 structure with a dipole angle of 60 ° according to the present invention.

도 4에 도시된 바와 같이, 본 발명에서는 제 1 및 제 2포토 마스크를 이용한 2차에 걸친 노광 공정을 수행하고, 각 공정마다 다이폴 조명계를 사용하는데, 이때 다이폴의 각도가 60ㅀ가 가장 최적의 상태이며, 이 때 다이폴의 각도가 90ㅀ일 때 보다 약 22%만큼 1차광 효율이 개선된다. 이와 같은 조건으로 DRAM 셀의 6F2의 활성 영역을 정의한 제 1 및 제 2포토 마스크를 노광했을 때 시뮬레이션한 결과에서 DOF 마이진이 0.79㎛이고, 에너지 마아진(EL)이 6.4%가 된다.As shown in FIG. 4, in the present invention, a second exposure process using the first and second photo masks is performed, and a dipole illumination system is used for each process, wherein a dipole angle of 60 ° is most optimal. In this case, the primary luminous efficiency is improved by about 22% than when the angle of the dipole is 90 °. Under these conditions, when the first and second photo masks defining the active region of the 6F2 of the DRAM cell were exposed, the result of simulation was 0.79 µm in DOF and 6.4% in energy margin EL.

도 5는 종래 기술에 따라 다이폴 조명계의 다이폴 각도를 90ㅀ로 하여 DRAM 셀 6F2 구조의 활성 영역을 시뮬레이션한 결과를 나타낸 도면이다.FIG. 5 illustrates a simulation result of an active area of a DRAM cell 6F2 structure with a dipole angle of 90 ° according to the prior art.

도 5에 도시된 바와 같이, 종래 기술에서는 하나의 포토 마스크를 이용한 단 한 차례에 걸친 노광 공정을 수행하고, 이때 다이폴 조명계를 사용할 경우 다이폴의 각도가 90ㅀ가 된다. 이와 같은 조건으로 DRAM 셀의 6F2의 활성 영역을 정의한 포토 마스크를 노광했을 때 시뮬레이션한 결과에서 DOF 마이진이 0.67㎛이고, 에너지 마아진(EL)이 5.7%가 된다.As shown in FIG. 5, in the prior art, the exposure process is performed only once using one photo mask, and the angle of the dipole is 90 ° when the dipole illumination system is used. Under the above conditions, when the photomask defining the active region of the 6F2 of the DRAM cell is exposed, the simulation results show that the DOF margin is 0.67 µm and the energy margin EL is 5.7%.

따라서 본 발명은 종래 다이폴 조명계 90ㅀ를 사용할 때보다 1차광 효율이 약 22% 증가되기 때문에 DRAM 셀의 6F2와 같이 반도체 소자의 패턴 사이의 미세한 장축 간격을 정확하게 확보할 수 있다.Therefore, since the primary luminous efficiency is increased by about 22% compared to using a conventional dipole illumination system of 90 kV, it is possible to precisely secure minute long-axis spacing between patterns of semiconductor elements, such as 6F2 of DRAM cells.

한편, 본 발명은 상술한 실시예에 국한되는 것이 아니라 후술되는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자에 의해 여러 가지 변형이 가능하다. On the other hand, the present invention is not limited to the above-described embodiment, various modifications are possible by those skilled in the art within the spirit and scope of the present invention described in the claims to be described later.

이상 상술한 바와 같이, 본 발명은 DRAM 셀의 6F2구조와 같이 반도체 소자의 제 1열/제 2열의 활성 영역 패턴이 있으며 제 2열/제 1열의 활성 영역이 블록킹되는 두 개의 포토 마스크와 다이폴 조명계를 사용하여 2번의 노광 공정을 수행하기 때문에 서로 인접된 제 1 및 제 2열의 활성 영역 패턴 사이의 광 근접 효과로 인한 패턴 임계 치수 저하를 방지한다.As described above, the present invention has two photomasks and a dipole illumination system in which the active region patterns of the first column / second column of the semiconductor device are blocked, such as the 6F2 structure of the DRAM cell, and the active regions of the second column / first column are blocked. Since the two exposure processes are performed by using, it is possible to prevent the drop in the pattern critical dimension due to the light proximity effect between the active region patterns of the first and second rows adjacent to each other.

그러므로 본 발명은 노광 장치의 해상력 한계조건에서도 활성 영역 패턴 사이의 미세한 장축 간격을 정확하게 확보할 수 있다.Therefore, the present invention can ensure a fine long-axis spacing between the active area patterns accurately even in the resolution limit condition of the exposure apparatus.

특히, 본 발명은 다이폴 조명계 60ㅀ를 사용하여 종래의 90ㅀ를 사용할 때보다 1차광 효율이 약 22% 증가되기 때문에 DRAM 셀의 6F2와 같이 반도체 소자의 패턴 사이의 미세한 장축 간격을 정확하게 확보할 수 있다.In particular, the present invention increases the primary luminous efficiency by about 22% compared with the conventional 90 Hz using a dipole illumination system of 60 μs, thereby accurately securing minute long-axis spacing between patterns of semiconductor devices, such as 6F2 of DRAM cells. have.

Claims (5)

반도체 메모리 소자의 활성 영역을 노광하기 위한 노광 장치에 있어서,An exposure apparatus for exposing an active region of a semiconductor memory element, 상기 노광 장치내에 상기 반도체 메모리 소자의 활성 영역 패턴 어레이 중에서 제 1열의 활성 영역이 정의된 패턴과, 상기 제 1열에 인접된 제 2열의 활성 영역이 블록킹되는 패턴을 갖는 제 1포토 마스크; A first photo mask having a pattern in which an active region in a first column is defined among the active region pattern arrays of the semiconductor memory device, and a pattern in which an active region in a second column adjacent to the first column is blocked; 상기 제 1열의 활성 영역 패턴이 블록킹되는 패턴과, 상기 제 2열의 활성 영역이 정의된 패턴을 갖는 제 2포토 마스크; 및 A second photo mask having a pattern in which the active region pattern in the first column is blocked and a pattern in which the active region in the second column is defined; And 상기 제 1포토 마스크 및 상기 제 2포토 마스크의 각 활성 영역 패턴과 수직 방향으로 틸트된 다이폴 조명계를 구비하는 것을 특징으로 하는 노광 장치.And a dipole illumination system tilted in a direction perpendicular to each active region pattern of the first photo mask and the second photo mask. 삭제delete 반도체 메모리 소자의 활성 영역을 제조하는 방법에 있어서,In the method of manufacturing an active region of a semiconductor memory device, 상기 반도체 메모리 소자의 활성 영역 패턴 어레이 중에서 제 1열의 활성 영역이 정의된 패턴과, 상기 제 1열에 인접된 제 2열의 활성 영역이 블록킹되는 패턴을 갖는 제 1포토 마스크와 다이폴 조명계를 사용하여 1차 노광을 실시하는 단계; 및 A first photo mask and a dipole illumination system having a pattern in which an active region in a first column is defined among the active region pattern arrays of the semiconductor memory device, and a pattern in which an active region in a second column adjacent to the first column is blocked; Performing an exposure; And 상기 제 1열의 활성 영역 패턴이 블록킹되는 패턴과, 상기 제 2열의 활성 영역이 정의된 패턴을 갖는 제 2포토 마스크와 다이폴 조명계를 사용하여 2차 노광을 실시하는 단계를 포함하여 이루어진 것을 특징으로 하는 노광 장치를 이용한 반도체 메모리 소자의 활성 영역 제조 방법.And performing a second exposure using a dipole illumination system and a second photo mask having a pattern in which the active region pattern in the first column is blocked, and a pattern in which the active region in the second column is defined. A method of manufacturing an active region of a semiconductor memory device using an exposure apparatus. 제 3항에 있어서, 상기 다이폴 조명계는 상기 제 1포토 마스크 및 상기 제 2포토 마스크의 각 활성 영역 패턴과 수직 방향으로 틸트된 것을 특징으로 하는 노광 장치를 이용한 반도체 메모리 소자의 활성 영역 제조 방법.The method of claim 3, wherein the dipole illumination system is tilted in a direction perpendicular to each of the active region patterns of the first photo mask and the second photo mask. 5. 제 4 항에 있어서, 상기 다이폴 조명계의 틸트각은 60°인 것을 특징으로 하는 반도체 메모리 소자의 활성 영역 제조 방법. The method of claim 4, wherein the tilt angle of the dipole illumination system is 60 °.
KR1020040114739A 2004-12-29 2004-12-29 Exposure system and method for manufacturing active region of the semiconductor memory device by using it KR100653991B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040114739A KR100653991B1 (en) 2004-12-29 2004-12-29 Exposure system and method for manufacturing active region of the semiconductor memory device by using it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040114739A KR100653991B1 (en) 2004-12-29 2004-12-29 Exposure system and method for manufacturing active region of the semiconductor memory device by using it

Publications (2)

Publication Number Publication Date
KR20060076348A KR20060076348A (en) 2006-07-04
KR100653991B1 true KR100653991B1 (en) 2006-12-05

Family

ID=37168646

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040114739A KR100653991B1 (en) 2004-12-29 2004-12-29 Exposure system and method for manufacturing active region of the semiconductor memory device by using it

Country Status (1)

Country Link
KR (1) KR100653991B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090035569A (en) 2006-08-03 2009-04-09 쓰리엠 이노베이티브 프로퍼티즈 컴파니 Long length flexible circuits and method of making same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020091990A (en) * 2001-06-01 2002-12-11 주식회사 하이닉스반도체 Method for removing Proximity Effect in Lithography

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020091990A (en) * 2001-06-01 2002-12-11 주식회사 하이닉스반도체 Method for removing Proximity Effect in Lithography

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1020020091990

Also Published As

Publication number Publication date
KR20060076348A (en) 2006-07-04

Similar Documents

Publication Publication Date Title
US8173544B2 (en) Integrated circuit having interleaved gridded features, mask set and method for printing
US9117762B2 (en) Methods of fabricating fine patterns and photomask sets used therein
JP3348786B2 (en) Photomask, pattern forming method, semiconductor integrated circuit
US6097621A (en) Memory cell array architecture for random access memory device
US8288812B2 (en) Semiconductor device and method of manufacturing the same
KR101068327B1 (en) Exposure mask and method for forming semiconductor device by using the same
US8574820B2 (en) Method for fabricating semiconductor device
KR100653991B1 (en) Exposure system and method for manufacturing active region of the semiconductor memory device by using it
JPH0964306A (en) Manufacture of semiconductor integrated circuit device
US20030134207A1 (en) Alternating phase shift mask
US20090142706A1 (en) Method of manufacturing semiconductor device
KR20080034568A (en) Method for forming semiconductor device
KR20010081502A (en) Photomask for fabricating opening of semiconductor memory device and having small pitch opening images, photolithographic method for fabricating reduced size openings and semiconductor memory device having openings fabricated using the same method
CN101806997A (en) Photo mask
JP2006303541A (en) Method for manufacturing semiconductor integrated circuit device
JP2006319369A (en) Method for manufacturing semiconductor integrated circuit device
KR100653992B1 (en) Photo mask with phase shift assist pattern
KR100915067B1 (en) Mask for lithography and method for forming semiconductor device using the same
KR20060039757A (en) Method for manufacturing semiconductor memory device
JP2006041492A (en) Semiconductor memory device and its manufacturing method
KR20090099862A (en) The exposure mask and the method for manufacturing flash memory devices using the same
US8241836B2 (en) Method of fabricating a line pattern in a photoresist layer by using a photomask having slanted unit patterns
KR100653988B1 (en) Photo mask
JP5077559B2 (en) Method for creating shot map and method for manufacturing semiconductor device
KR20070005323A (en) Method of exposing for forming the storage node contact hole of semiconductor memory device having 6f2 layout

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee