KR20090099862A - The exposure mask and the method for manufacturing flash memory devices using the same - Google Patents

The exposure mask and the method for manufacturing flash memory devices using the same Download PDF

Info

Publication number
KR20090099862A
KR20090099862A KR1020080025095A KR20080025095A KR20090099862A KR 20090099862 A KR20090099862 A KR 20090099862A KR 1020080025095 A KR1020080025095 A KR 1020080025095A KR 20080025095 A KR20080025095 A KR 20080025095A KR 20090099862 A KR20090099862 A KR 20090099862A
Authority
KR
South Korea
Prior art keywords
pattern
exposure mask
flash memory
pitch
page buffer
Prior art date
Application number
KR1020080025095A
Other languages
Korean (ko)
Inventor
오세영
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080025095A priority Critical patent/KR20090099862A/en
Publication of KR20090099862A publication Critical patent/KR20090099862A/en

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441Optical proximity correction [OPC]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/10Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the top-view layout

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

PURPOSE: An exposure mask and a method for manufacturing flash memory devices using the same are provided to make a pitch variation region of a flash memory page buffer at the flash memory device linear. CONSTITUTION: In an exposure mask, a line pattern between a cell region and a pager buffer is composed of a unit pattern of a planar structure in which it has a step change. A method of manufacturing of the flash memory device is comprised of the steps: the exposure mask is prepared; a photosensitive film is formed on the semiconductor substrate; the photolithograph pattern is formed by developing a photolithograph film with the exposure mask; and a line pattern is formed by etching the photosensitive pattern with etching mask.

Description

노광 마스크 및 이를 이용한 플래쉬 메모리 소자의 형성 방법{The exposure mask and the method for manufacturing flash memory devices using the same} Exposure mask and the method for manufacturing flash memory devices using the same

본 발명은 노광 마스크 및 이를 이용한 플래쉬 메모리 소자의 형성 방법에 관한 것으로, 특히 플래쉬 메모리 소자의 패턴 형성에 있어 페이지 버퍼영역의 피치 변경 구간에서 안정적으로 패턴을 형성할 수 있도록 함으로써 과보정 및 마스크 사이즈에 따른 장비간의 차이를 줄여 공정 마진을 확보할 수 있는 노광 마스크 및 이를 이용한 플래쉬 메모리 소자의 형성 방법에 관한 것이다.The present invention relates to an exposure mask and a method of forming a flash memory device using the same, and in particular, in forming a pattern of a flash memory device, a pattern can be stably formed in a pitch change section of a page buffer area, thereby over-compensation and mask size. The present invention relates to an exposure mask and a method of forming a flash memory device using the same, which can reduce a difference between equipments, thereby securing a process margin.

반도체 소자 중 플래쉬 메모리(flash memory)는 전원이 끊어지더라도 데이터가 소멸하지 않는 비휘발성 메모리로써 현재 많은 용량의 데이터를 저장할 수 있는 대용량 메모리 소자의 개발을 위해서 고집적화에 대한 활발한 연구가 진행되고 있다.Among the semiconductor devices, flash memory is a nonvolatile memory whose data does not disappear even when the power supply is cut off. Currently, active research on high integration is being conducted to develop a large memory device capable of storing a large amount of data.

그리고 플래쉬 메모리의 집적도를 더욱 향상시키기 위하여 한개의 메모리 셀에 복수개의 데이터를 저장할 수 있는 다중 비트셀인 멀티레벨셀(Multi level cell)의 개발이 이루어지고 있다.In order to further improve the density of the flash memory, development of a multi level cell, which is a multiple bit cell capable of storing a plurality of data in one memory cell, has been made.

멀티레벨셀은 메모리 셀 어레이(memory cell array) 영역 내에 저장된 데이 터를 읽기 위하여 셀 어레이 영역 내의 비트 라인(bit line)과 연결된 페이지 버퍼(page buffer)영역을 구비한다.The multilevel cell has a page buffer area connected to a bit line in the cell array area to read data stored in the memory cell array area.

상기 페이지 버퍼 영역에는 셀 어레이 영역 내의 패턴과 달리 파워라인 및 콘택 플러그와 같은 패턴들이 존재하기 때문에 셀 어레이 영역 내처럼 직선형태의 패턴을 갖지 못하고 추가 패턴이 존재하는 곳에서 꺾이는 형태로 패턴이 형성되게 된다.Unlike the patterns in the cell array region, patterns such as power lines and contact plugs exist in the page buffer region, so that the patterns are formed in a form of being bent in a region where additional patterns exist without having a linear pattern as in the cell array region. do.

도 1은 종래의 페이지 버퍼 영역에서 패턴 피치 변경 구간을 도시한 도면이고, 도 2는 종래의 페이지 버퍼 영역의 패턴 피치 변경 구간의 전자주사현미경 사진이다.1 is a diagram illustrating a pattern pitch change section in a conventional page buffer region, and FIG. 2 is an electron scanning micrograph of a pattern pitch change section in a conventional page buffer region.

이때, 상기 피치는 비트 라인의 일측부터 다음 비트 라인의 일측까지의 거리 즉, 비트 라인의 폭과 다음 비트 라인 사이 간격의 합을 나타낸 것이다.In this case, the pitch represents the distance from one side of the bit line to one side of the next bit line, that is, the sum of the width of the bit line and the distance between the next bit line.

도 1 및 도 2에 도시된 바와 같이, 패턴 피치 변경 구간에서의 급격한 패턴 변경으로 인해 스페이스와 라인이 일정한 간격을 이루지 못하고 형성되어 있음을 확인할 수 있다.1 and 2, it can be seen that spaces and lines are not formed at regular intervals due to a sudden pattern change in the pattern pitch change period.

상기와 같은 피치 변경 구간에서 패턴의 변화가 급격하게 이루어지는 구간에서는 꺾이는 현상이 더욱 심해지게 되는데 이러한 경우 꺾이는 구간의 라인 폭이 좁아지게 되어 웨이퍼 상의 패턴 구현이 어려울 뿐만 아니라 마스크를 제작하는데도 어려움이 있다. In a section where the pattern is rapidly changed in the pitch change section as described above, the bending phenomenon becomes more severe. In this case, the line width of the bending section becomes narrower, making it difficult to implement the pattern on the wafer and making a mask.

또한 급격하게 피치가 변경되는 구간에서는 라인 폭과 스페이스 간격간의 비율이 일정치 않아 오픈 레이쇼가 달라져 패턴 형성에 문제가 발생될 수도 있다.In addition, in a section in which the pitch is suddenly changed, the ratio between the line width and the space interval is not constant, which may cause a problem in pattern formation due to a change in the open layout.

상기의 문제를 개선하기 위하여 피치가 변경되는 구간의 길이를 10㎛ 이상으로 길게하여 거의 직선형태로 패턴을 형성하였으나, 10㎛ 이상 구간의 패턴을 일일이 광학 근접 보정(OPC) 하는 것은 공정적으로 불가능할 뿐만 아니라 마스크 수정이 불가피하므로 비용적인 측면에서도 손실이 큰 문제가 있다.In order to improve the above problem, the length of the section where the pitch is changed is extended to 10 µm or more to form a pattern in a nearly straight line, but it is impossible to process the optical proximity correction (OPC) of the pattern of the section of 10 µm or more. In addition, since mask modification is inevitable, there is a big problem in terms of cost.

본 발명은 반도체 소자에서 플래쉬 메모리 소자의 피치가 변경되는 구간에서 직선형태의 패턴을 갖지 못하고 꺾이는 형태로 패턴이 형성되어 패턴 구현의 어려움 및 마스크 제작에 있어 패턴을 형성하는데 한계가 있는 문제를 해결하기 위하여 상기 피치 변경 구간에서 패턴이 꺾이지 않고 직선형태로 배열되도록 하여 패턴 형성의 정확도를 높이는 노광 마스크 및 이를 이용한 플래쉬 메모리 소자의 형성 방법을 제공한다.The present invention is to solve the problem that there is a limit in forming a pattern in the difficulty of the pattern implementation and the mask fabrication because the pattern is formed in the form of bending in a section in which the pitch of the flash memory device is changed in the semiconductor device To provide an exposure mask and a method of forming a flash memory device using the same to increase the accuracy of the pattern formation by arranging the pattern in a straight line in the pitch change period.

본 발명의 노광 마스크는 셀 어레이 영역과 페이지 버퍼 영역 사이에 위치하는 피치 변경 구간의 라인패턴이 단위패턴으로 나누어지는 것을 특징으로 한다.The exposure mask of the present invention is characterized in that the line pattern of the pitch change section located between the cell array region and the page buffer region is divided into unit patterns.

이때, 상기 라인패턴은 비트라인 패턴인 것을 특징으로 한다.In this case, the line pattern is characterized in that the bit line pattern.

그리고, 상기 단위패턴은 상기 페이지 버퍼 영역의 피치 대비 0 초과 1/20이하의 크기로 순차적인 단차변화를 갖는 평면구조로 형성되는 것을 특징으로 한다.The unit pattern may have a planar structure having a sequential step change with a size greater than 0 and less than 1/20 of the pitch of the page buffer area.

또한, 상기 단위패턴은 정사각형 또는 직사각형의 평면구조로 형성되는 것을 특징으로 하는 노광 마스크.In addition, the unit pattern is an exposure mask, characterized in that formed in a square or rectangular planar structure.

본 발명의 플래쉬 메모리 소자의 형성 방법은 제 1항의 노광 마스크를 준비하는 단계와 반도체 기판 상에 감광막을 형성하는 단계와 상기 노광 마스크를 이용하여 감광막을 노광 및 현상하여 감광막 패턴을 형성하는 단계 및 상기 감광막 패턴을 식각마스크로 이용하여 라인패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.The method of forming a flash memory device of the present invention comprises the steps of preparing the exposure mask of claim 1, forming a photoresist film on a semiconductor substrate, and exposing and developing the photoresist film using the exposure mask to form a photoresist pattern; And forming a line pattern by using the photoresist pattern as an etching mask.

이때, 상기 라인패턴은 비트라인 패턴인 것을 특징으로 한다.In this case, the line pattern is characterized in that the bit line pattern.

본 발명은 플래쉬 메모리 소자에서 플래쉬 메모리 페이지 버퍼 영역의 피치 변경 구간이 급격히 변화되지 않도록 거의 직선화 함으로써 페이지 버퍼 영역에서의 패턴 구현이 안정적으로 이루어질 수 있도록 하고 마스크를 제작함에 있어 정확도를 높이는 장점이 있다.The present invention has an advantage of making the pattern implementation in the page buffer area stable and making the mask stable by almost straightening the pitch change section of the flash memory page buffer area in the flash memory device so that the pitch change period of the flash memory page buffer area is not changed drastically.

또한, 공정 마진을 확보함으로써 공정 수율을 향상시킬 수 있는 장점이 있다.In addition, there is an advantage that can improve the process yield by securing a process margin.

본 발명에서는 플래쉬 메모리 소자의 패턴 피치가 변경되는 피치 변경 구간에서 급격한 패턴 변경 없이 직선형태로 패턴이 형성되도록 하기 위하여 단위 패턴으로 배열하여 패턴 구현이 안정적으로 이루어질 수 있도록 한다.In the present invention, in order to form a pattern in a straight line without a sudden pattern change in the pitch change period in which the pattern pitch of the flash memory device is changed, it is arranged in a unit pattern so that the pattern can be implemented stably.

특히, 플래쉬 메모리 소자에서의 피치 변경 구간은 페이지 버퍼 영역 내에 셀 어레이 내의 패턴과 다른 패턴 즉, 파워라인과 같은 패턴이 존재하기 때문에 비트 라인이 밀리게 되어 셀 어레이 내의 비트 라인의 피치와 페이지 버퍼 영역의 피치가 달라지게 되도록 형성된다. In particular, the pitch change period in the flash memory device is a bit line is pushed out because a pattern different from the pattern in the cell array, that is, a power line, exists in the page buffer area, so that the pitch of the bit line in the cell array and the page buffer area are different. It is formed so that the pitch of is different.

이때, 상기 피치 변경 구간이 직선의 형태로 되는 경우가 가장 바람직한바, 피치 변경 구간을 사각형 형태의 작은 사이즈를 갖는 패턴(이하 '단위 패턴'이라 한다.)으로 나누고 이를 셀 어레이 영역의 비트 라인과 페이지 버퍼 영역의 비트 라인이 연결되게 배열함으로써 직선의 형태에 가까운 패턴으로 배열한다.In this case, it is most preferable that the pitch change section is a straight line. The pitch change section is divided into a pattern having a small size of a rectangular shape (hereinafter, referred to as a unit pattern) and the bit line of the cell array region. By arranging the bit lines of the page buffer area to be connected, they are arranged in a pattern similar to a straight line.

이하에서는 본 발명의 실시 예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings an embodiment of the present invention will be described in detail.

도 3은 본 발명의 기술에 의해 형성된 페이지 버퍼 영역의 패턴 피치 변경 구간을 도시한 평면도로, P1는 셀 어레이 내의 비트 라인 피치이고, P2는 페이지 버퍼 영역의 비트 라인 피치이고, W1은 피치 변경 구간의 단위 패턴의 폭이고, L1는 피치 변경 구간의 단위 패턴의 길이이고, H는 단위 패턴의 단차 변화이다.3 is a plan view showing a pattern pitch change interval of a page buffer region formed by the technique of the present invention, where P1 is a bit line pitch in a cell array, P2 is a bit line pitch of a page buffer region, and W1 is a pitch change interval Is the width of the unit pattern, L1 is the length of the unit pattern of the pitch change section, and H is the step change of the unit pattern.

도 4는 본 발명의 기술에 의해 형성된 페이지 버퍼 영역의 패턴 피치 변경 구간을 나타낸 전자주사현미경 사진이다.4 is an electron scanning micrograph showing a pattern pitch change section of a page buffer area formed by the technique of the present invention.

도 3에 도시된 바와 같이, 페이지 버퍼 영역의 피치 변경 구간은 셀 어레이 영역의 비트 라인과 페이지 버퍼 영역의 비트 라인을 연결하는 단위 패턴으로 배열된다.As shown in FIG. 3, the pitch change period of the page buffer area is arranged in a unit pattern connecting bit lines of the cell array area and bit lines of the page buffer area.

이때, 상기 단위 패턴의 배열 및 크기는 다음의 조건을 만족하는 것이 바람직하다.At this time, it is preferable that the arrangement and size of the unit pattern satisfy the following conditions.

먼저 단위 패턴의 배열에 대하여 자세히 살펴보면, 셀 어레이 영역과 페이지 버퍼 영역이 서로 다른 피치의 비트 라인을 가지고 있기 때문에 피치 변경 구간에서 급격한 패턴 변경의 형태보다는 직선형태를 유지하며 배열될 수 있도록 하는 것이 바람직하다. First, in detail about the arrangement of the unit pattern, since the cell array area and the page buffer area have bit lines of different pitches, it is desirable to allow the cell array area and the page buffer area to be arranged in a straight line shape rather than a sudden pattern change shape in the pitch change period. Do.

또한, 단위 패턴의 배열에 있어 패턴의 변화량을 최대한 줄여 직선의 형태를 유지하기 위하여 단위 패턴 단차 변화(H)를 최대한 작게 하는 것이 좋다.In addition, in order to reduce the amount of change in the pattern in order to maintain the shape of the straight line in the arrangement of the unit pattern, it is preferable to minimize the change in the unit pattern step (H).

상기 셀 어레이 영역에 형성된 비트 라인과 페이지 버퍼 영역에 형성된 비트 라인이 연결되도록 하기 위해 상기 단위 패턴 라인 폭(W1) 방향으로 상기 단위 패턴 단차 변화(H)만큼 이동시켜 배열한다.In order to connect the bit lines formed in the cell array region and the bit lines formed in the page buffer region, the bit lines formed in the cell array region are moved by the unit pattern step variation H in the unit pattern line width W1 direction.

이때, 상기 단위 패턴 단차 변화(H)는 0을 초과하고 페이지 버퍼 영역 피치(P2)의 1/20이하가 되도록 하는 것이 바람직하다.At this time, it is preferable that the unit pattern step variation H is greater than 0 and less than 1/20 of the page buffer area pitch P2.

다음으로, 단위 패턴의 크기에 대하여 자세히 살펴보면, 피치 변경 구간에서 직선의 형태를 표현할 수 있을 정도의 작은 크기로 나누는데 단위 패턴의 길이(L1)는 피치가 변경되기 시작한 영역과 인접한 영역의 피치, 예를 들면 셀 어레이 영역의 피치(P1) 또는 페이지 버퍼 영역의 피치(P2)의 1/2로 하는 것이 바람직하다.Next, when the size of the unit pattern is examined in detail, it is divided into small enough to express the shape of a straight line in the pitch change section. The length L1 of the unit pattern is a pitch of an area adjacent to the area where the pitch has started to change, eg, For example, it is preferable to set it as 1/2 of the pitch P1 of the cell array area or the pitch P2 of the page buffer area.

그러므로, 상기 단위 패턴은 정사각형 또는 직사각형의 평면구조로 형성되는 것이 가장 바람직하다.Therefore, the unit pattern is most preferably formed in a square or rectangular planar structure.

상기와 같은 방법으로 형성된 피치 변경 구간을 전자주사현미경으로 본 사진은 도 4에 도시되어 있는데, 도 2의 종래의 피치 변경 구간과는 달리 스페이스와 라인이 일정하게 형성되는 것과 피치 변경 구간이 거의 직선형태로 연결되어 있음을 확인할 수 있다.The photograph of the pitch change section formed by the above method as an electron scanning microscope is shown in FIG. 4. Unlike the conventional pitch change section of FIG. 2, the space and the line are constantly formed and the pitch change section is almost straight. You can see that it is connected in the form.

특히, 본 발명의 노광 마스크를 이용하여 반도체 소자를 형성하는 방법은 플래쉬 제품의 페이지 버퍼 영역 뿐만 아니라 디램(DRAM), 피램(PRAM) 등 반도체 소자의 패턴이 형성되는데 피치가 변경되는 모든 영역에 적용될 수 있다.In particular, the method of forming a semiconductor device using the exposure mask of the present invention is not only applied to the page buffer area of the flash product, but also to the pattern of the semiconductor device such as DRAM, PRAM, etc., which is applied to all areas whose pitch is changed. Can be.

도 1은 종래의 페이지 버퍼 영역에서 패턴 피치 변경 구간의 도시한 도면.1 is a diagram showing a pattern pitch change section in a conventional page buffer area.

도 2는 종래의 페이지 버퍼 영역의 패턴 피치 변경 구간의 주사현미경 사진.2 is a scanning microscope photograph of a pattern pitch change section of a conventional page buffer region.

도 3은 본 발명의 기술에 의해 형성된 페이지 버퍼 영역의 패턴 피치 변경 구간을 도시한 평면도.Fig. 3 is a plan view showing a pattern pitch change section of a page buffer area formed by the technique of the present invention.

도 4는 본 발명의 기술에 의해 형성된 페이지 버퍼 영역의 패턴 피치 변경 구간을 나타낸 전자주사현미경 사진.4 is an electron scanning microscope photograph showing a pattern pitch change section of a page buffer area formed by the technique of the present invention.

Claims (7)

셀 어레이 영역과 페이지 버퍼 영역 사이에 위치하는 피치 변경 구간의 라인패턴이 단차변화를 갖는 평면구조의 단위 패턴으로 나누어지는 것을 특징으로 하는 노광 마스크.An exposure mask, wherein the line pattern of the pitch change section located between the cell array region and the page buffer region is divided into a unit pattern of a planar structure having a step change. 제 1항에 있어서, 상기 단위 패턴의 길이는 상기 라인패턴 피치의 1/2로 형성되는 것을 특징으로 하는 노광 마스크.The exposure mask of claim 1, wherein the unit pattern has a length of 1/2 of the line pattern pitch. 제 1항에 있어서, 상기 단위 패턴의 단차변화는 상기 페이지 버퍼 영역의 피치 대비 0을 초과하고 1/20 이하인 것을 특징으로 하는 노광 마스크.The exposure mask of claim 1, wherein the step variation of the unit pattern is greater than 0 and less than 1/20 of a pitch of the page buffer area. 제 1항에 있어서, 상기 라인패턴은 비트라인 패턴인 것을 특징으로 하는 노광 마스크.The exposure mask of claim 1, wherein the line pattern is a bit line pattern. 제 1항에 있어서, 상기 단위 패턴은 정사각형 또는 직사각형의 평면구조로 형성되는 것을 특징으로 하는 노광 마스크.The exposure mask of claim 1, wherein the unit pattern has a square or rectangular planar structure. 제 1항의 노광 마스크를 준비하는 단계;Preparing an exposure mask of claim 1; 반도체 기판 상에 감광막을 형성하는 단계;Forming a photoresist film on the semiconductor substrate; 상기 노광 마스크를 이용하여 감광막을 노광 및 현상하여 감광막 패턴을 형성하는 단계; 및Exposing and developing a photoresist film using the exposure mask to form a photoresist pattern; And 상기 감광막 패턴을 식각마스크로 이용하여 라인패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 플래쉬 메모리 소자의 형성 방법.And forming a line pattern by using the photoresist pattern as an etching mask. 제 6항에 있어서, 상기 라인패턴은 비트라인 패턴인 것을 특징으로 하는 플래쉬 메모리 소자의 형성 방법.The method of claim 6, wherein the line pattern is a bit line pattern.
KR1020080025095A 2008-03-18 2008-03-18 The exposure mask and the method for manufacturing flash memory devices using the same KR20090099862A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080025095A KR20090099862A (en) 2008-03-18 2008-03-18 The exposure mask and the method for manufacturing flash memory devices using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080025095A KR20090099862A (en) 2008-03-18 2008-03-18 The exposure mask and the method for manufacturing flash memory devices using the same

Publications (1)

Publication Number Publication Date
KR20090099862A true KR20090099862A (en) 2009-09-23

Family

ID=41358307

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080025095A KR20090099862A (en) 2008-03-18 2008-03-18 The exposure mask and the method for manufacturing flash memory devices using the same

Country Status (1)

Country Link
KR (1) KR20090099862A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10170495B2 (en) 2016-02-25 2019-01-01 Samsung Electronics Co., Ltd. Stacked memory device, optical proximity correction (OPC) verifying method, method of designing layout of stacked memory device, and method of manufacturing stacked memory device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10170495B2 (en) 2016-02-25 2019-01-01 Samsung Electronics Co., Ltd. Stacked memory device, optical proximity correction (OPC) verifying method, method of designing layout of stacked memory device, and method of manufacturing stacked memory device

Similar Documents

Publication Publication Date Title
US8658542B2 (en) Coarse grid design methods and structures
US8669596B2 (en) Semiconductor device
US20090224396A1 (en) Oversized Contacts and Vias in Semiconductor Chip Defined by Linearly Constrained Topology
US8546258B2 (en) Method of fabricating metal contact using double patterning technology and device formed thereby
US7915647B2 (en) Semiconductor integrated circuit
US9711495B2 (en) Oversized contacts and vias in layout defined by linearly constrained topology
JP2005268748A (en) Semiconductor device and method of manufacturing the same
KR20040094349A (en) Photomask and exposure method using the same, data creating method
US8273522B2 (en) Exposure mask and method for manufacturing semiconductor device using the same
TWI623845B (en) Semiconductor chip
JP2016162942A (en) Formation method
KR20090099862A (en) The exposure mask and the method for manufacturing flash memory devices using the same
US8110507B2 (en) Method for patterning an active region in a semiconductor device using a space patterning process
JP2008130897A (en) Pattern layout for integrated circuit
JP2009109581A (en) Method of manufacturing semiconductor device
CN109935515A (en) The method for forming figure
US20090029559A1 (en) Photo mask of semiconductor device and method of forming pattern using the same
KR100653991B1 (en) Exposure system and method for manufacturing active region of the semiconductor memory device by using it
CN216488057U (en) Dynamic random access memory structure
KR100998489B1 (en) High Integrated Phase Memory Device and Method of Manufacturing The Same
JP3559553B2 (en) Method for manufacturing semiconductor storage element
KR100316049B1 (en) Method of design for high integrated MML device
KR20090095395A (en) Method for forming contact in flash memory device
KR100653992B1 (en) Photo mask with phase shift assist pattern
US8241836B2 (en) Method of fabricating a line pattern in a photoresist layer by using a photomask having slanted unit patterns

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid