KR20070002904A - Method for forming recessed gate of semiconductor devive - Google Patents

Method for forming recessed gate of semiconductor devive Download PDF

Info

Publication number
KR20070002904A
KR20070002904A KR1020050058606A KR20050058606A KR20070002904A KR 20070002904 A KR20070002904 A KR 20070002904A KR 1020050058606 A KR1020050058606 A KR 1020050058606A KR 20050058606 A KR20050058606 A KR 20050058606A KR 20070002904 A KR20070002904 A KR 20070002904A
Authority
KR
South Korea
Prior art keywords
hard mask
gate
layer
forming
metal silicide
Prior art date
Application number
KR1020050058606A
Other languages
Korean (ko)
Inventor
최형복
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050058606A priority Critical patent/KR20070002904A/en
Publication of KR20070002904A publication Critical patent/KR20070002904A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

A method for forming a recess gate of a semiconductor device is provided to prevent the generation of abnormal oxidation at a sidewall of a metal silicide layer by restraining the metal silicide layer form being exposed to O2 gas using an improved gate structure with a polysilicon layer capable of enclosing the metal silicide layer. A hard mask for exposing a gate forming portion to the outside is formed on a semiconductor substrate(11) with an isolation layer(12). A groove(16) is formed on the substrate by performing an etching process using the hard mask as an etch mask. A gate oxide layer is formed on a groove surface. A uniform polysilicon layer is formed on the gate oxide layer and the hard mask. A metal silicide layer for filling the groove and burying the hard mask is formed on the polysilicon layer. An etch back process is performed on the metal silicide layer and the polysilicon layer, so that the heights of the metal silicide layer and the polysilicon layer become lower than that of the hard mask.

Description

반도체 소자의 리세스 게이트 형성방법{Method for forming recessed gate of semiconductor devive}Method for forming recessed gate of semiconductor device

도 1a 내지 도 1c는 종래의 반도체 소자의 리세스 게이트 형성방법을 설명하기 위한 공정별 단면도.1A to 1C are cross-sectional views illustrating processes for forming a recess gate of a conventional semiconductor device.

도 2a 내지 도 2e는 본 발명에 따른 반도체 소자의 리세스 게이트 형성방법을 설명하기 위한 공정별 단면도.2A through 2E are cross-sectional views illustrating processes of forming a recess gate in a semiconductor device according to the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

11: 반도체기판 12: 소자분리막11: semiconductor substrate 12: device isolation film

13: 산화막 14: 버퍼질화막13: oxide film 14: buffer nitride film

15: 하드마스크 16: 홈15: Hardmask 16: Home

17: 폴리실리콘막 18: 금속실리사이드막17 polysilicon film 18 metal silicide film

19: 게이트 하드마스크막 20: 게이트19: gate hard mask layer 20: gate

본 발명은 반도체 소자의 리세스 게이트 형성방법 관한 것으로, 보다 상세하게는, 게이트 재산화 공정시 텅스텐실리사이드 측벽에 발생하는 이상산화 현상을 방지할 수 있는 반도체 소자의 리세스 게이트 형성방법에 관한것이다. The present invention relates to a method of forming a recess gate of a semiconductor device, and more particularly, to a method of forming a recess gate of a semiconductor device capable of preventing abnormal oxidation phenomenon occurring on the tungsten silicide sidewall during the gate reoxidation process.

반도체 소자의 집적도가 증가함에 따라 트랜지스터의 채널길이(channel length)도 매우 짧아짐에 따라, 종래 트랜지스터 구조에서는 트랜지스터의 문턱전압(threshold voltage)이 급격히 낮아지는 이른바 단채널효과(short channel effect)가 심해지는 문제점이 있다. 이러한 문제점을 해결하기 위해 실리콘기판에 홈을 형성하여 트랜지스터를 제조함으로서 채널길이를 길게 형성하려는 시도가 진행되어 왔다. As the degree of integration of semiconductor devices increases, the channel length of the transistors also becomes very short, so that in the conventional transistor structure, a so-called short channel effect, in which the threshold voltage of the transistor is drastically lowered, becomes worse. There is a problem. In order to solve this problem, attempts have been made to form channel lengths by forming grooves in silicon substrates to produce transistors.

또한, 메모리 소자인 DRAM에서는 소자의 집적도가 증대됨에 따라 과다한 이온주입에 의한 전계(electic field) 증가 현상으로 접합누설전류(junction leakage)가 증가하여 데이타 보류 시간(data retention time)이 감소하는 치명적인 문제가 발생한다. 이러한 문제를 해결하기 위한 한가지 방법으로, 실리콘기판을 소정깊이 리세스(recess)한 후 셀 트랜지스터(cell transistor)를 형성하는 방법이 있다. 그 결과 접합누설전류를 감소시켜 데이타 보류 시간을 증가 시킬 수 있다.In addition, in DRAM, a memory device, as the degree of integration increases, a critical problem is that data leakage time is reduced due to an increase in junction leakage due to an increase in an electric field caused by excessive ion implantation. Occurs. One way to solve this problem is to form a cell transistor after recessing the silicon substrate to a predetermined depth. As a result, the data leakage time can be increased by reducing the junction leakage current.

한편, 소자의 집적도가 증가함에 따라 반도체 제조공정의 게이트의 게이트전극(gate electrode)으로 저항이 매우 낮은 물질을 요구하고 있다. 저 저항 전극의 대표적인 WSix, WN, TiN, W등이 있으나, DRAM 소자 양산 공정에서 사용되는 대표적인 저 저항 전극은 텅스텐실리사이드(WSix)를 폴리실리콘(PolySi) 상에 증착하여 게이트 전극을 형성한다.Meanwhile, as the degree of integration of devices increases, a material having a very low resistance is required as a gate electrode of a gate of a semiconductor manufacturing process. Typical low resistance electrodes include WSix, WN, TiN, and W, but typical low resistance electrodes used in DRAM device mass production processes deposit tungsten silicide (WSix) on polysilicon (PolySi) to form a gate electrode.

여기서, 현재 수행되고 있는 리세스 게이트 형성방법을 도 1a 내지 도 1c를 참조하여 간략하게 설명하도록 한다.Here, the recess gate forming method currently being performed will be briefly described with reference to FIGS. 1A to 1C.

도 1a를 참조하면, 액티브영역 및 필드영역을 갖는 반도체기판(1)에 액티브영역을 한정하는 소자분리막(2)을 형성한다. Referring to FIG. 1A, a device isolation film 2 defining an active region is formed in a semiconductor substrate 1 having an active region and a field region.

다음으로, 상기 기판(1) 상에 리세스 게이트를 형성하기 위한 식각장벽막으로서 산화막(3)과 하드마스크 폴리실리콘막(4)을 차례로 형성한 후, 마스크 공정을 통해 하드마스크 폴리실리콘막(4) 및 산화막(3)을 차례로 식각하여 기판(1) 의 게이트 형성 영역을 노출시킨다. Next, an oxide film 3 and a hard mask polysilicon film 4 are sequentially formed as an etch barrier film for forming a recess gate on the substrate 1, and then a hard mask polysilicon film is formed through a mask process. 4) and the oxide film 3 are sequentially etched to expose the gate formation region of the substrate 1.

도 1b 참조하면, 상기 노출된 기판(1)을 식각하여 홈을 형성한다.Referring to FIG. 1B, the exposed substrate 1 is etched to form grooves.

다음으로, 상기 하드마스크 폴리실리콘막 및 산화막이 차례로 제거한 후, 기판 결과물 상에 게이트산화막(5), 폴리실리콘막(6), 텅스텐실리사이드막(7) 및 하드마스크 질화막(8)을 차례로 증착한다. Next, after the hard mask polysilicon film and the oxide film are sequentially removed, the gate oxide film 5, the polysilicon film 6, the tungsten silicide film 7, and the hard mask nitride film 8 are sequentially deposited on the substrate resultant. .

여기서, 상기 폴리실리콘막 형성시 폴리실리콘막의 첨점(Cusp)으로 인해 텅스텐실리사이드막 형성시 텅스텐실리사이드막에 틈(seam;S)이 발생한다. Here, a gap (Sam) occurs in the tungsten silicide film when the tungsten silicide film is formed due to the cusp of the polysilicon film when the polysilicon film is formed.

도 1c를 참조하면, 상기 하드마스크 질화막(8), 텅스텐실리사이드막(7), 폴리실리콘막(6) 및 게이트 산화막(5)을 게이트 마스크 공정을 통해 차례로 식각한 후, 상기 기판 결과물에 대해 식각 데미지를 제거하기 위해 게이트 재산화 공정을 수행하여 리세스 게이트(9)를 형성한다.Referring to FIG. 1C, the hard mask nitride layer 8, the tungsten silicide layer 7, the polysilicon layer 6, and the gate oxide layer 5 are sequentially etched through a gate mask process, and then etched with respect to the substrate resultant. A gate reoxidation process is performed to remove the damage to form the recess gate 9.

그러나, 전술한 바와 같은 종래의 리세스 게이트 형성방법은 다음과 같은 문제점이 있다.However, the conventional recess gate forming method as described above has the following problems.

도 1c을 참조하면, 게이트 형성시 게이트의 오정렬(mis-align)이 발생했을 때, 게이트 재산화 공정시 텅스텐실리사이드막(WSix)에 발생한 틈(S)을 기준으로 해서 WSix의 부피가 적은 쪽(①)과 부피가 많은 쪽(②)이 발생한다. 이러한 상태로 게이트 제산화 공정을 진행할 경우, WSix의 부피가 적은 쪽(①)의 측벽에 비정상적으로 측벽산화막(A)이 형성하는 이상산화 현상이 발생한다. 결국, 이러한 원인으로, 소자의 특성을 약화시킨다.Referring to FIG. 1C, when the mis-alignment of the gate occurs during gate formation, the smaller volume of WSix based on the gap S generated in the tungsten silicide film WSix during the gate reoxidation process ( ①) and bulky side (②) occur. When the gate oxidizing process is performed in such a state, an abnormal oxidation phenomenon occurs in which the sidewall oxide film A is abnormally formed on the sidewall of the WSix smaller side (①). Eventually, for this reason, the characteristics of the device are weakened.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 텅스텐실리사이드막 측벽에 발생하는 이상산화 현상을 방지할 수 있는 반도체 소자의 리세스 게이트 형성방법을 제공함에 그 목적이 있다.Accordingly, an object of the present invention is to provide a method of forming a recess gate of a semiconductor device capable of preventing abnormal oxidation occurring on the sidewall of a tungsten silicide layer.

게다가, 한번의 마스크 공정으로 홈과 게이트를 형성함으로서 생산원가 절감 효과를 가질 수 있는 반도체 소자의 리세스 게이트 형성방법에 그 다른 목적이 있다.In addition, there is another object of the method of forming a recess gate of a semiconductor device that can reduce the production cost by forming a groove and a gate in one mask process.

또한, 한번의 마스크 공정으로 홈과 게이트를 형성함으로서, 게이트의 오정렬을 방지할 수 있는 그 또 다른 목적이 있다.In addition, by forming the groove and the gate in one mask process, there is another object that can prevent the misalignment of the gate.

상기와 같은 목적을 달성하기 위하여, 본 발명은, 액티브영역을 한정하는 소자분리막이 구비된 반도체기판 상에 게이트 형성 영역을 노출시키는 하드마스크를 형성하는 단계; 상기 하드마스크를 이용해서 노출된 기판 영역을 식각하여 홈을 형성하는 단계; 상기 홈 표면에 게이트 산화막을 형성하는 단계; 상기 게이트 산화막 및 하드마스크 상에 균일한 두께로 폴리실리콘막을 형성하는 단계; 상기 폴리실리콘막 상에 홈 및 하드마스크가 매립되도록 금속실리사이드막을 형성하는 단계; 상 기 하드마스크 보다 낮은 높이로 잔류되게 금속실리사이드막 및 폴리실리콘막을 에치백하는 단계; 상기 잔류된 폴리실리콘막 및 금속실리사이드막을 포함한 하드마스크 상에 게이트 하드마스크막을 형성하는 단계; 상기 하드마스크와 동일 높이로 잔류되게 게이트 하드마스크막을 에치백하는 단계; 및 상기 하드마스크를 제거하는 단계;를 포함하는 반도체 소자의 리세스 게이트 형성방법.In order to achieve the above object, the present invention comprises the steps of: forming a hard mask exposing a gate formation region on a semiconductor substrate having a device isolation film defining an active region; Etching the exposed substrate region using the hard mask to form a groove; Forming a gate oxide film on the groove surface; Forming a polysilicon film with a uniform thickness on the gate oxide film and the hard mask; Forming a metal silicide layer on the polysilicon layer such that grooves and hard masks are embedded in the polysilicon layer; Etching back the metal silicide layer and the polysilicon layer to remain at a lower height than the hard mask; Forming a gate hard mask layer on the hard mask including the remaining polysilicon layer and the metal silicide layer; Etching back the gate hard mask layer to remain at the same height as the hard mask; And removing the hard mask; and forming a recess gate in the semiconductor device.

여기서, 상기 하드마스크는 버퍼질화막과 산화막의 적층막으로 이루어진 것이며, 상기 버퍼질화막은 50∼2000Å 두께로 증착하고, 상기 산화막은 상기 버퍼질화막을 포함한 두께가 소망하는 게이트 높이에 대응하는 두께가 되도록 형성한다.Here, the hard mask is made of a laminated film of a buffer nitride film and an oxide film, the buffer nitride film is deposited to a thickness of 50 ~ 2000Å, the oxide film is formed so that the thickness including the buffer nitride film is a thickness corresponding to the desired gate height. do.

상기 홈은 300∼3000Å 깊이로 형성한다.The groove is formed to a depth of 300 to 3000 mm 3.

상기 금속실리사이드막은 텅스텐실리사이드막인 것으로 하며 30∼500Å 두께로 형성한다.The metal silicide film is a tungsten silicide film and is formed to have a thickness of 30 to 500 Å.

상기 게이트 하드마스크막은 400∼5000Å 두께로 형성한다.The gate hard mask film is formed to a thickness of 400 to 5000 microns.

(실시예)(Example)

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2a 내지 도 2e는 본 발명에 따른 반도체 소자의 리세스 게이트 형성방법을 설명하기 위한 공정별 단면도이다.2A through 2E are cross-sectional views illustrating processes of forming a recess gate of a semiconductor device according to the present invention.

도 2a를 참조하면, 액티브영역을 한정하는 소자분리막(12)이 구비된 반도체기판(11) 상에 마스크 공정을 통해 게이트 형성 영역을 노출시키는 하드마스크(15)를 형성한다. 여기서, 상기 하드마스크(15)는 50∼2000Å 두께로 형성된 버퍼질화 막(13)과 상기 버퍼질화막을 포함한 두께가 소망하는 게이트 높이에 대응하는 산화막(14)의 적층막이다.Referring to FIG. 2A, a hard mask 15 is formed on the semiconductor substrate 11 having the device isolation layer 12 defining an active region through the mask process to expose the gate formation region. Here, the hard mask 15 is a laminated film of a buffer nitride film 13 having a thickness of 50 to 2000 GPa and an oxide film 14 corresponding to a desired gate height of the thickness including the buffer nitride film.

다음으로, 상기 하드마스크(15)를 이용해서 노출된 기판(11) 영역을 300∼3000Å 깊이로 식각하여 홈(16)을 형성한다.Next, the region of the substrate 11 exposed by using the hard mask 15 is etched to a depth of 300 to 3000 GPa to form the grooves 16.

계속해서, 상기 홈(16) 아래의 기판 영역 내에 문턱전압조절 이온주입을 수행한다.Subsequently, threshold voltage regulation ion implantation is performed in the substrate region below the groove 16.

도 2b를 참조하면, 상기 홈(16) 표면에 게이트 산화막(미도시)을 증착한다.Referring to FIG. 2B, a gate oxide film (not shown) is deposited on the groove 16.

다음으로, 상기 게이트 산화막(미도시) 및 하드마스크(15) 상에 균일한 두께로 폴리실리콘막(17)을 증착한다.Next, a polysilicon layer 17 is deposited on the gate oxide layer (not shown) and the hard mask 15 in a uniform thickness.

계속해서, 상기 폴리실리콘막(17) 상에 홈(16) 및 하드마스크(15)가 매립되도록 금속실리사이드막(18)을 증착한다. 여기서 금속실리사이드막(18)은 텅스텐실리사이드막인 것으로 하며 30∼500Å 두께로 증착한다.Subsequently, a metal silicide film 18 is deposited on the polysilicon film 17 so that the grooves 16 and the hard mask 15 are embedded. Here, the metal silicide film 18 is a tungsten silicide film and is deposited to have a thickness of 30 to 500 Å.

도 2c를 참조하면, 상기 하드마스크(15) 보다 낮은 높이로 잔류되게 금속실리사이드막(18) 및 폴리실리콘막(17)을 에치백한다.Referring to FIG. 2C, the metal silicide layer 18 and the polysilicon layer 17 are etched back to remain at a height lower than that of the hard mask 15.

도 2d를 참조하면, 상기 잔류된 폴리실리콘막(17) 및 금속실리사이드막(18)을 포함한 하드마스크(15) 상에 400∼5000Å 두께로 게이트 하드마스크막(19)을 형성한다.Referring to FIG. 2D, a gate hard mask layer 19 is formed on the hard mask 15 including the remaining polysilicon layer 17 and the metal silicide layer 18 to a thickness of 400 to 5000 μm.

다음으로, 상기 하드마스크(15)와 동일 높이로 잔류되게 게이트 하드마스크막(19)을 에치백한다.Next, the gate hard mask film 19 is etched back to remain at the same height as the hard mask 15.

도 2e를 참조하면, 상기 하드마스크를 제거한 후, 상기 기판 결과물에 대해 식각 데미지를 제거하기 위해 게이트 재산화(reoxidation) 공정을 수행하여, 본 발명에 따른 리세스 게이트(20)를 형성한다.Referring to FIG. 2E, after removing the hard mask, a gate reoxidation process is performed to remove etch damage to the substrate resultant to form a recess gate 20 according to the present invention.

여기서, 본 발명은 폴리실리콘막으로 금속실리사이드막을 감싸는 구조로 게이트도전막을 형성함으로서, 게이트 재산화 공정시 O2 가스에 금속실리사이드막이 노출되지 않아 금속실리사이드막 측벽에 이상산화 현상을 방지할 수 있다.Here, the present invention forms a gate conductive film that surrounds the metal silicide film with a polysilicon film, so that the metal silicide film is not exposed to the O2 gas during the gate reoxidation process, thereby preventing abnormal oxidation phenomenon on the sidewall of the metal silicide film.

게다가, 하드마스크를 이용한 한번의 마스크 공정으로 홈과 게이트를 형성함으로서, 생산원가 절감 효과를 가져올 수 있다.In addition, by forming the grooves and gates in a single mask process using a hard mask, it is possible to reduce the production cost.

또한, 한번의 마스크 공정으로 홈과 게이트를 형성함으로서, 게이트의 오정렬을 방지할 수 있다.In addition, by forming the groove and the gate in one mask process, misalignment of the gate can be prevented.

이상에서와 같이, 본 발명은 게이트 도전막을 폴리실리콘막이 금속실리사이드막을 감싸는 구조로 형성함으로서, 게이트 형성후, 게이트 재산화 공정시 O2 가스에 금속실리사이드막이 노출되지 않으므로 금속실리사이드막 측벽에 이상산화 현상이 생기는 않는다. 따라서, 셀의 문턱전압 마진을 확보할 수 있으며, 우수한 리프레쉬 특성을 가질 수 있는 소자 특성을 확보할 수 있다.As described above, the present invention forms the gate conductive film in a structure in which the polysilicon film surrounds the metal silicide film, and thus, since the metal silicide film is not exposed to the O2 gas during the gate reoxidation process after the gate formation, the abnormal oxidation phenomenon occurs on the sidewall of the metal silicide film. It does not occur. Therefore, the threshold voltage margin of the cell can be secured, and device characteristics capable of having excellent refresh characteristics can be secured.

게다가, 한번의 마스크 공정으로 인해 홈과 게이트를 형성함으로서 생산원가 절감 효과를 가질 수 있다.In addition, it is possible to reduce the production cost by forming the grooves and gates by one mask process.

또한, 한번의 마스크 공정으로 홈과 게이트를 형성함으로서, 게이트의 오정렬을 방지할 수 있다.In addition, by forming the groove and the gate in one mask process, misalignment of the gate can be prevented.

이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지 만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.Hereinbefore, the present invention has been illustrated and described with reference to specific embodiments, but the present invention is not limited thereto, and the scope of the following claims is not limited to the spirit and scope of the present invention. It will be readily apparent to those skilled in the art that various modifications and variations can be made.

Claims (7)

액티브영역을 한정하는 소자분리막이 구비된 반도체기판 상에 게이트 형성 영역을 노출시키는 하드마스크를 형성하는 단계;Forming a hard mask exposing a gate formation region on a semiconductor substrate having an isolation layer defining an active region; 상기 하드마스크를 이용해서 노출된 기판 영역을 식각하여 홈을 형성하는 단계;Etching the exposed substrate region using the hard mask to form a groove; 상기 홈 표면에 게이트 산화막을 형성하는 단계;Forming a gate oxide film on the groove surface; 상기 게이트 산화막 및 하드마스크 상에 균일한 두께로 폴리실리콘막을 형성하는 단계;Forming a polysilicon film with a uniform thickness on the gate oxide film and the hard mask; 상기 폴리실리콘막 상에 홈 및 하드마스크가 매립되도록 금속실리사이드막을 형성하는 단계;Forming a metal silicide layer on the polysilicon layer such that grooves and hard masks are embedded in the polysilicon layer; 상기 하드마스크 보다 낮은 높이로 잔류되게 금속실리사이드막 및 폴리실리콘막을 에치백하는 단계;Etching back the metal silicide layer and the polysilicon layer to remain at a lower height than the hard mask; 상기 잔류된 폴리실리콘막 및 금속실리사이드막을 포함한 하드마스크 상에 게이트 하드마스크막을 형성하는 단계; Forming a gate hard mask layer on the hard mask including the remaining polysilicon layer and the metal silicide layer; 상기 하드마스크와 동일 높이로 잔류되게 게이트 하드마스크막을 에치백하는 단계; 및Etching back the gate hard mask layer to remain at the same height as the hard mask; And 상기 하드마스크를 제거하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 리세스 게이트 형성방법.Removing the hard mask; and forming a recess gate in the semiconductor device. 제 1 항에 있어서, 상기 하드마스크는 버퍼질화막과 산화막의 적층막으로 이루어진 것을 특징으로 하는 반도체 소자의 리세스 게이트 형성방법.The method of claim 1, wherein the hard mask comprises a stacked layer of a buffer nitride film and an oxide film. 제 2 항에 있어서, 상기 버퍼질화막은 50∼2000Å 두께로 증착하고, 상기 산화막은 상기 버퍼질화막을 포함한 두께가 소망하는 게이트 높이에 대응하는 두께가 되도록 형성하는 것을 특징으로 하는 반도체 소자의 리세스 게이트 형성방법.3. The recess gate of claim 2, wherein the buffer nitride film is deposited to a thickness of 50 to 2000 GPa, and the oxide film is formed such that the thickness including the buffer nitride film is a thickness corresponding to a desired gate height. Formation method. 제 1 항에 있어서, 상기 홈은 300∼3000Å 깊이로 형성하는 것을 특징으로 하는 반도체 소자의 리세스 게이트 형성방법.2. The method of claim 1, wherein the groove is formed to a depth of 300 to 3000 GPa. 제 1 항에 있어서, 상기 금속실리사이드막은 텅스텐실리사이드막인 것을 특징으로 하는 반도체 소자의 리세스 게이트 형성방법.The method of claim 1, wherein the metal silicide layer is a tungsten silicide layer. 제 5 항에 있어서, 상기 텅스텐실리사이드막은 30∼500Å 두께로 형성하는 것을 특징으로 하는 반도체 소자의 리세스 게이트 형성방법.6. The method of claim 5, wherein the tungsten silicide film is formed to a thickness of 30 to 500 kHz. 제 1 항에 있어서, 상기 게이트 하드마스크막은 400∼5000Å 두께로 형성하는 것을 특징으로 하는 반도체 소자의 리세스 게이트 형성방법.The method of claim 1, wherein the gate hard mask layer is formed to a thickness of 400 to 5000 microns.
KR1020050058606A 2005-06-30 2005-06-30 Method for forming recessed gate of semiconductor devive KR20070002904A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050058606A KR20070002904A (en) 2005-06-30 2005-06-30 Method for forming recessed gate of semiconductor devive

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050058606A KR20070002904A (en) 2005-06-30 2005-06-30 Method for forming recessed gate of semiconductor devive

Publications (1)

Publication Number Publication Date
KR20070002904A true KR20070002904A (en) 2007-01-05

Family

ID=37869832

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050058606A KR20070002904A (en) 2005-06-30 2005-06-30 Method for forming recessed gate of semiconductor devive

Country Status (1)

Country Link
KR (1) KR20070002904A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100800162B1 (en) * 2006-12-28 2008-02-01 주식회사 하이닉스반도체 Manufacturing method of semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100800162B1 (en) * 2006-12-28 2008-02-01 주식회사 하이닉스반도체 Manufacturing method of semiconductor device

Similar Documents

Publication Publication Date Title
KR100712989B1 (en) Method for manufacturing the semiconductor device with a recess channel and asymmetric junction
JP2009231772A (en) Manufacturing method of semiconductor device, and the semiconductor device
KR100436287B1 (en) Transistor of a semiconductor device and method of manufacturing thereof
US20050098813A1 (en) Semiconductor device and manufacturing method thereof
JP4190791B2 (en) Manufacturing method of semiconductor integrated circuit device
KR20070002904A (en) Method for forming recessed gate of semiconductor devive
JP4650998B2 (en) Semiconductor device manufacturing method with improved refresh time
JP3937894B2 (en) Semiconductor device
KR100623591B1 (en) Memory device and fabricating method for the same
US7563673B2 (en) Method of forming gate structure of semiconductor device
US20220293772A1 (en) Method for Manufacturing Semiconductor Structure and Semiconductor Structure
KR20060119354A (en) Method for forming a recess gate electrode
KR100650772B1 (en) Method of manufacturing semiconductor device
KR100418090B1 (en) Method for manufacturing a semiconductor device
KR100762897B1 (en) Reservoir capacitor and manufacturing method thereof
KR20060000552A (en) Method for manufacturing semiconductor device having recess channel transistor
KR100618705B1 (en) Method for forming gate of semiconductor device
CN116264769A (en) Semiconductor device having word line embedded in gate trench
KR20050122110A (en) Method for forming gate of semiconductor device
KR100743637B1 (en) Method of manufacturing mosfet device
KR100248510B1 (en) Method for manufacturing a semiconductor device
CN112309987A (en) Manufacturing method of semiconductor structure and semiconductor structure
US20060292884A1 (en) Method for fabricating semiconductor device
KR20070027955A (en) Semiconductor device and method of manufacturing the same
KR20000027798A (en) Method for manufacturing semiconductor memory devices

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination