KR20070002125A - 결함 검사 방법 및 이를 이용한 결함 검사 장치 - Google Patents

결함 검사 방법 및 이를 이용한 결함 검사 장치 Download PDF

Info

Publication number
KR20070002125A
KR20070002125A KR1020050057450A KR20050057450A KR20070002125A KR 20070002125 A KR20070002125 A KR 20070002125A KR 1020050057450 A KR1020050057450 A KR 1020050057450A KR 20050057450 A KR20050057450 A KR 20050057450A KR 20070002125 A KR20070002125 A KR 20070002125A
Authority
KR
South Korea
Prior art keywords
light
reflected
differential signals
subject
semiconductor substrate
Prior art date
Application number
KR1020050057450A
Other languages
English (en)
Other versions
KR100684102B1 (ko
Inventor
양유신
전충삼
정기석
김태성
이병석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050057450A priority Critical patent/KR100684102B1/ko
Priority to US11/476,651 priority patent/US7486392B2/en
Publication of KR20070002125A publication Critical patent/KR20070002125A/ko
Application granted granted Critical
Publication of KR100684102B1 publication Critical patent/KR100684102B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/17—Systems in which incident light is modified in accordance with the properties of the material investigated
    • G01N21/47—Scattering, i.e. diffuse reflection
    • G01N21/4738—Diffuse reflection, e.g. also for testing fluids, fibrous materials

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

피검체를 효과적으로 검사할 수 있는 방법에 따르면, 제1 광을 이용하여 피검체를 스캐닝하고, 피검체로부터 반사된 제1 광의 제1 반사 신호를 획득한다. 피검체를 가공하고, 제2 광을 이용하여 가공된 피검체를 스캐닝한다. 가공된 피검체로부터 반사된 제2 광의 제2 반사 신호를 획득하고, 제1 및 제2 반사 신호들을 각기 미분하여 제1 및 제2 미분 신호들을 획득한다. 획득한 제1 및 제2 미분 신호들을 비교하여 가공된 피검체 상에 존재하는 결함을 검출한다. 이 경우, 제1 및 제2 미분 신호들을 오버랩시키고, 오버랩된 제1 및 제2 미분 신호들 중에서 기 설정된 오차범위 이상 차이가 발생되는 구간을 확인하고, 확인된 구간과 대응하는 지점을 가공된 피검체에서 찾아 결함을 검출할 수 있다. 피검체의 이미지를 생성하지 않아도 가공 결과 발생된 결함을 피검체로부터 신속 및 정확하게 검출할 수 있다.

Description

결함 검사 방법 및 이를 이용한 결함 검사 장치{METHOD OF INSPECTING A DEFECT AND APPARATUS FOR INSPECTING A DEFECT USING THE SAME}
도 1은 종래의 결함 검사 방법을 설명하기 위한 순서도이다.
도 2는 본 발명의 일 실시예에 따른 결함 검사 장치를 설명하기 위한 구성도이다.
도 3은 도 2에 도시한 미분 연산부를 설명하기 위한 회로도이다.
도 4는 본 발명의 일 실시예에 따른 결함 검사 방법을 설명하기 위한 순서도이다.
도 5는 도 2에 도시한 반도체 기판의 부분 확대 이미지이다.
도 6은 도 2에 도시한 수광부로부터 출력되는 제1 및 제2 반사 신호들을 설명하기 위한 그래프들이다.
도 7은 도 2에 도시한 미분 연산부로부터 출력되는 제1 및 제2 미분 신호들을 설명하기 위한 그래프들이다.
도 8은 도 2에 도시한 제3 처리 모듈로부터 출력되는 차감 미분 신호를 설명하기 위한 그래프이다.
<도면의 주요 부분에 대한 부호의 설명>
100：결함 검사 장치 101,201,202：다이
105：스테이지 110：광원부
115：제1 광학 부재 120：수광부
125：제2 광학 부재 130：미분 연산부
140：검출부 145：제1 처리 모듈
150：제2 처리 모듈 155：제3 처리 모듈
160：제4 처리 모듈 170：메모리부
210：스크라이브 레인 211,212：스크라이브 레인 경계라인
221,222：셀 경계라인 230：페리
240：파티클 311：제1 반사 신호
312：제2 반사 신호 411：제1 미분 신호
412：제2 미분 신호 513：차감 미분 신호
A1：제1 구간 A2：제2 구간
A3：제3 구간 A4：제4 구간
A5：제5 구간 A6：제6 구간
A7：제7 구간 Vi：입력 전압
Vo：출력 전압 R1：직렬 저항
R2：궤환 저항 C1：입력 콘덴서
C2：병렬 콘덴서 W：반도체 기판
본 발명은 결함 검사 방법 및 이를 수행하기 위한 결함 검사 장치에 관한 것이다. 보다 상세하게는, 반도체 기판 상에 존재하는 파티클 및 스크래치(scratch)와 같은 결함을 신속 및 정확하게 검사할 수 있는 결함 검사 방법 및 이를 수행하기 위한 결함 검사 장치에 관한 것이다.
현재의 반도체 장치에 대한 연구는 보다 많은 데이터를 단시간 내에 처리하기 위하여 고집적 및 고성능을 추구하는 방향으로 진행되고 있다. 반도체 장치의 고집적화 및 고성능화를 이루기 위해서 반도체 기판 상에 존재하는 결함을 검출하는 검사 공정을 필수적으로 수행하여야 한다. 예를 들어, 패터닝 공정 결과 반도체 기판 상에 형성된 미세 구조물에 파티클(particle), 브릿지(bridge), 함몰(collapse) 등의 결함이 발생할 수 있다. 또는 화학 기계적 연마(Chemical Mechanical Polishing: CMP) 공정 결과 반도체 기판의 표면에 스크래치(scratch) 등의 결함이 발생할 수 있다. 이와 같은 결함들은 결함 검사 공정을 통하여 후속 공정에 영향 여부가 확인된다.
현재 일반적인 결함 검사 공정은 크게 다크 필드(dark field) 검사 방법과 브라이트 필드(bright field) 검사 방법으로 구분된다. 다크 필드 검사 방법은 광의 산란 원리를 이용하는 것이고, 브라이트 필드 검사 방법은 고속 현미경 개념을 이용하는 것이다. 다크 필드 및 브라이트 필드 검사 방법들은 모두 결함을 검출하기 위해서 이미지 데이터를 비교하는 방식을 이용하고 있다. 이는 반도체 기판 상에 존재하는 다이(die)들이 실질적으로 동일하다는 사실을 바탕으로, 서로 이웃하 는 다이들로부터 획득한 이미지 데이터들을 비교한다. 이 결과, 차이가 발생되는 구역을 검출하고 이 구역에 결함이 존재하는 것으로 정의한다.
전술한 바와 같은 다크 필드 및 브라이트 필드 검사 방법들은 모두, 고도의 광학 장비들과 연산 장비들을 필요로 한다. 이는 한 다이 내에도 셀(cell), 페리(peri), S/A(sense amplifier), SWD(sub-word divider) 등이 복잡하게 형성되기 때문에 이들을 모두 고려하여 서로 이웃하는 다이들을 비교하는 것은 매우 어렵기 때문이다.
도 1은 종래의 결함 검사 방법을 설명하기 위한 순서도를 도시한 것으로서, 반도체 제조 공정 중 웨이퍼(wafer) 상의 결함을 검사하는 종래의 작업 순서를 나타낸다.
도 1을 참조하면, 결함 검사 장치 안에 임의로 선택된 웨이퍼를 로딩하고(S11), 웨이퍼 상에 레이저 광을 조사한다(S12). 레이저 광은 웨이퍼로부터 반사되고(S13), 웨이퍼로부터 반사된 광은 광증배관(photo multiplier tube)에 수집된다(S14). 광증배관은 수집된 반사광의 세기에 따라 최적의 증폭 비를 산출하고(S15), 산출한 증폭 비에 따라 반사광을 증폭한다(S16). 증폭된 반사광을 디지털 신호로 변환하고(S17), 디지털 신호를 서버(server)에 저장한다(S18). 이후, 상기 디지털 신호를 기준 웨이퍼로부터 획득한 신호와 비교하여 피검체 상의 결함 유무를 판별한다(S19).
웨이퍼 상에는 라인(line), 스페이스(space), 콘택 홀(contact hole) 또는 패턴(pattern) 등과 같은 미세 구조물들이 셀, 페리, S/A, SWD 영역별로 형성된다. 동일 영역 내에 형성된 미세 구조물들의 반사율은 거의 동일하지만, 다른 종류의 영역 내에 형성된 미세 구조물들의 반사율은 상이하다. 따라서 각 영역별 반사율도 상이하며, 이들로부터 반사된 광들을 동일한 증폭 비로 증폭할 경우 불량한 이미지 데이터가 획득된다. 불량한 이미지 데이터로부터 결함을 검출하는 것은 어렵기 때문에 이를 개선하기 위해서는 고도의 광학 장비들과 연산 장비들이 필요하며 이에 소요되는 비용이 막대한 실정이다. 고도의 광학 장비들 및 연산 장비들을 이용한다하더라도 막대한 이미지 데이터들을 서로 비교하여 결함을 검출하기까지 상당한 시간이 소요된다.
결함 공정을 신속하게 수행하기 위한 일예로서, 히다찌사(HITACHI LTD)가 출원한 일본공개특허 평9-203621호에는 피검사 패턴의 결함 검사 방법 및 그 방법을 사용한 반도체 제조 프로세스 평가 방법 및 복수 화상의 위치 맞춤 방법이 개시되어 있고, 히다찌사(HITACHI LTD)가 출원한 일본공개특허 평10-185535호에는 반도체 장치의 제조 시스템 및 결함 검사 방법이 개시되어 있다.
상기 공개특허들은 단위 가공 공정이 수행된 웨이퍼에 광을 조사하고, 반사된 광을 복잡한 광학 유닛을 통해 필터링하여 수집한다. 수집된 반사광으로부터 피검 웨이퍼의 이미지 데이터를 획득하고, 획득한 이미지 데이터를 미분하여 이를 미리 준비해둔 기준 이미지 데이터와 비교한다. 기준 이미지 데이터는 피검 웨이퍼와 동일하게 가공된 기준 웨이퍼를 마이크로스코프(microscope) 또는 주사 전자 현미경(Scanning Electron Microscope: SEM) 등과 같은 육안 검사 설비를 이용하여 결함 존재 여부를 확인한 뒤, 모범이 되는 기준 웨이퍼를 선정하고, 선정된 기준 웨 이퍼로부터 획득한다.
상기 공개특허들은 종래보다 신속하게 결함을 검출할 수 있다는 특징이 있지만, 종래와 동일하게 피검 이미지 데이터와 기준 웨이퍼 데이터를 비교하는 방식을 취하고 있어 그리 높은 효과가 발생되지 않는다. 또한, 상기 공개특허들은 기준 이미지 데이터를 획득하기 위하여 많은 시간 및 비용이 필요하다는 문제점도 갖고 있다.
과거 하나의 반도체 기판에서 수십 개 수준으로 발생되는 결함들은 현재 반도체 장치가 고성능 및 고집적화 됨에 따라 수백, 수천 개로 늘어나게 되었다. 하지만 결함 검사 방법 및 장치의 발전은 미약하여 결함 검출 시 소요되는 시간 및 비용은 꾸준히 증가하고 있다. 검사 공정에 소요되는 시간 및 비용의 증가는 반도체 장치의 생산수율을 크게 저하시킬 수 있기 때문에 이에 대한 대책마련이 시급한 실정이다.
본 발명은 전술한 바와 같은 종래 기술의 문제점들을 해소하고자 안출된 것으로서, 본 발명의 일 목적은 피검체 상에 존재하는 결함을 신속 및 정확하게 검출할 수 있는 결함 검사 방법을 제공하는 것이다.
또한, 본 발명의 다른 목적은 상기 결함 검사 방법을 이용하여 피검체 상에 존재하는 결함을 신속 및 정확하게 검출할 수 있는 결함 검사 장치를 제공하는 것이다.
상술한 본 발명의 일 목적을 달성하기 위하여 본 발명의 일 관점에 따른 결함 검사 방법에 따르면, 제1 광을 이용하여 피검체를 스캐닝하고, 피검체로부터 반사된 제1 광의 제1 반사 신호를 획득한다. 피검체를 가공하고, 제2 광을 이용하여 가공된 피검체를 스캐닝한다. 가공된 피검체로부터 반사된 제2 광의 제2 반사 신호를 획득하고, 제1 및 제2 반사 신호들을 각기 미분하여 제1 및 제2 미분 신호들을 획득한다. 획득한 제1 및 제2 미분 신호들을 비교하여 가공된 피검체 상에 존재하는 결함을 검출한다. 이 경우, 제1 및 제2 미분 신호들을 오버랩(overlap)시키고, 오버랩된 제1 및 제2 미분 신호들 중에서 기 설정된 오차범위 이상 차이가 발생되는 구간을 확인하고, 확인된 구간과 대응하는 지점을 가공된 피검체에서 찾아 결함을 검출할 수 있다. 제1 및 제2 미분 신호들을 오버랩시키기 위해서, 제1 및 제2 미분 신호들에 실질적으로 동일하게 존재하는 피크점들을 검출하고, 검출된 피크점들을 기준으로 제1 및 제2 미분 신호들을 얼라인할 수도 있다. 제1 반사 신호는 제1 반사광의 강도(intensity) 변화를 나타내고, 제2 반사 신호는 제2 반사광의 광의 강도(intensity) 변화를 나타낸다. 제1 및 제2 광들의 입사각은 동일한 값으로서 피검체 수평면으로부터 10 내지 90도의 범위 내에서 선택될 수 있다. 피검체는 반도체 기판일 수 있고, 가공하는 단계는 반도체 기판 상에 미세 구조물을 형성하는 단계를 포함할 수 있다.
본 발명의 다른 목적을 달성하기 위하여, 본 발명의 다른 관점에 따른 결함 검사 장치는, 피검체에 제1 광을 조사하여 스캐닝하고 가공된 피검체에 제2 광을 조사하여 스캐닝 하기 위한 광원부, 피검체로부터 반사된 제1 광을 수집하여 제1 반사 신호를 획득하고 가공된 피검체로부터 반사된 제2 광을 수집하여 제2 반사 신호를 획득하기 위한 수광부. 제1 및 제2 반사 신호들을 각기 미분하여 제1 및 제2 미분 신호들을 생성하는 미분 연산부, 그리고 제1 및 제2 미분 신호들을 비교하여 가공된 피검체 상에 존재하는 결함을 검출하기 위한 검출부를 포함한다. 이 경우, 검출부는 제1 및 제2 미분 신호들에 실질적으로 동일하게 존재하는 피크점들을 검출하는 제1 처리 모듈, 검출된 피크점들을 기준으로 제1 및 제2 미분 신호들을 오버랩시키는 제2 처리 모듈, 오버랩된 제1 및 제2 미분 신호들 중에서 기 설정된 오차범위 이상 차이가 발생되는 구간을 검출하는 제3 처리 모듈, 그리고 검출된 구간과 대응하는 지점의 좌표를 피검체에서 찾는 제4 처리 모듈을 포함할 수 있다. 또한, 제1 및 제2 미분 신호들을 기억시켜두기 위한 메모리부를 더 구비될 수 있으며, 광원부와 수광부는 나란한 서로 수직축선 상에 각기 배치되어 수직 방향으로 광들을 조사하고 수직방향으로 반사광들을 수집할 수 있다. 수광부는 광증배관(Photo Multiplier Tube), 포토다이오드(photo diode), 포토트랜지스터(photo transistor) 또는 광전관을 포함할 수 있다. 피검체는 다수의 다이들이 형성된 반도체 기판을 포함할 수 있다.
본 발명에 따르면, 피검체의 이미지를 생성하지 않아도 피검체를 가공 결과 발생된 결함을 정확하게 검출할 수 있다. 또한, 입사각과 동일하게 반사되는 광만을 이용함으로써 신속하게 결함을 검출할 수 있다. 결과적으로는, 피검체를 효과적으로 검사할 수 있으며, 검사 공정의 신뢰도를 크게 향상시킬 수 있다.
이하, 본 발명의 다양한 관점들에 따른 결함 검사 방법 및 이를 이용한 결함 검사 장치의 실시예들을 첨부된 도면을 참조하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다. 본 발명에 있어서, 각 층(막), 영역, 패드, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상에", "상부에" 또는 "하부"에 형성되는 것으로 언급되는 경우에는 각 층(막), 영역, 패드, 패턴 또는 구조물들이 직접 기판, 각 층(막), 영역, 패드 또는 패턴들 위에 형성되거나 아래에 위치하는 것을 의미하거나, 다른 층(막), 다른 영역, 다른 패드, 다른 패턴 또는 다른 구조물들이 기판 상에 추가적으로 형성될 수 있다.
도 2는 본 발명의 일 실시예에 따른 결함 검사 장치를 설명하기 위한 개략적인 구성도를 도시한 것이다.
도 2를 참조하면, 결함 검사 장치(100)는 광원부(110), 수광부(120), 미분 연산부(130) 및 검출부(140)를 포함한다. 검출부(140)는 제1 처리 모듈(145), 제2 처리 모듈(150), 제3 처리 모듈(155) 및 제4 처리 모듈(160)을 포함한다.
피검체가 되는 반도체 기판(W)은 스테이지(105) 상에 배치된다. 스테이지(105)는 반도체 기판(W)을 지지하며 반도체 기판(W)을 수평방향으로 이동시킬 수도 있다.
반도체 기판(W) 상에는 소정의 가공 공정을 통하여 메모리용 또는 비 메모리용 미세 구조물들이 반복적으로 또는 비 반복적으로 형성될 수 있다. 예들 들어, 메모리 칩(memory chip)의 경우, 한 다이(die:101)에서 70~80% 정도가 반복적으로 형성되는 셀들(cells)로 이루어지고, 나머지 20~30% 정도가 비 반복적으로 형성되는 페리(peri), S/A(sense amplifier), SWD(sub-word divider) 등으로 이루어진다. 비 메모리 칩이나 에스오씨(system on chip:SOC)의 경우, 에스램(SRAM), 디램(DRAM), 로직(LOGIC), 플래쉬 메모리(FLASH MEMORY)등이 비 반복적으로 형성된다. 이중에서, 각각의 에스램(SRAM) 영역, 디램(DRAM) 영역, 플래쉬 메모리(FLASH MEMORY) 영역 내에는 셀들이 반복적으로 형성된다. 즉, 메모리 칩(chip)이나 비 메모리 칩 모두 미세 구조물들이 반복적으로 형성되는 영역과 비 반복적으로 형성되는 영역이 존재한다. 반복 영역 및 비 반복 영역 모두에는 미세 구조물들이 다양한 피치 간격으로 형성될 수 있다. 반도체 기판(W)이 배치된 스테이지(105) 상부에는 광원부(110)가 배치된다.
광원부(110)는 반도체 기판(W) 상에 조사하기 위한 광을 생성한다. 예를 들어, 광원부(110)는 약 500~600nm 파장영역의 WLR광, 365~600nm 파장영역의 WL광, 약 350~450nm 파장영역의 BBUV광, 약 365nm 파장영역의 SUV광, 약 300~100nm 파장영역의 DUV광, 약 100nm 이하 파장영역의 EUV광 등을 생성할 수 있다. 광원부(110)로부터 생성된 광은 반도체 기판(W) 상에 연속적으로 조사된다(scanning). 이 경우, 광원부(110)로부터 생성된 광은 제1 광학 부재(115)를 경유하여 조사될 수 있다.
제1 광학 부재(115)는 광원부(110)로부터 생성된 광의 특성을 향상시키거나 특정 파장영역으로 필터링하기 위한 장치로서, 광원부(110)와 스테이지(105) 사이에 배치된다. 제1 광학 부재(115)는 편광 플레이트나 애퍼처(aperture) 등을 포함 할 수 있다. 또한, 제1 광학 부재(115)와 반도체 기판(W) 사이에는 미러(mirror)나 프리즘(prism)과 같은 광 경로 변환 부재(도시되지 않음)가 더 배치될 수 있다.
반도체 기판(W)에 조사되는 광의 입사각은 다양하게 조절될 수 있다. 예를 들어, 광의 입사각은 반도체 기판(W)의 수평면으로부터 10 내지 90도의 범위 내에서 선택될 수 있다. 바람직하게는, 광은 반도체 기판(W)의 수평면에 대하여 수직(약 90도)하게 조사된다.
반도체 기판(W) 상에 조사된 광은 반도체 기판(W) 상에 형성된 미세 구조물의 형상 및 위치에 대한 정보가 반영되어 반사된다. 만약 반도체 기판(W) 상에 파티클, 마이크로 스크래치(micro scratch) 등과 같은 결함이 존재할 경우, 결함에 대한 형상 및 위치에 대한 정보가 반영되어 반사된다. 반도체 기판(W)으로부터 반사된 광은 수광부(120)에 수집된다. 이 경우, 신속한 결함 검사 공정을 위하여 수광부(120)가 입사각과 동일한 각도로 반사된 광만을 수집할 수 있도록 배치하는 것이 바람직하다.
수광부(120)는 수집되는 광의 세기(intensity)에 대응하는 전압을 발생시키기 위한 장치로서, PMT(Photo Multiplier Tube), 포토다이오드(photo diode), 포토 트랜지스터(photo transistor), 광전관 등을 포함할 수 있다. 수광부(120)와 스테이지(105) 사이에는 반도체 기판(W)으로부터 반사되는 광에서 노이즈 성분을 제거하기 위한 제2 광학 부재(125)가 배치될 수 있다. 제2 광학 부재(125)는 편광 플레이트나 애퍼처(aperture) 등을 포함할 수 있다.
수광부(120)는 우선 수집된 반사광을 증폭시킨다. 일반적으로 반도체 기판 (W)으로부터 반사된 광의 세기는 미약하기 때문에 증폭 과정이 필요하다. 증폭비는 수광부(120)에 공급되는 전압의 세기로서 조절할 수 있다. 수광부(120)는 증폭된 광의 세기에 대응하는 광전자를 발생시켜 광전류를 생성한다.
수광부(120)로부터 출력되는 광전류에는 수광부(120)에 수집된 반사광의 강도(intensity)에 대한 정보가 반영되어 있다.
광을 이용하여 반도체 기판(W)을 스캐닝 할 경우, 반도체 기판(W)으로부터 연속적으로 광이 반사된다. 수광부(120)는 반도체 기판(W)으로부터 연속적으로 반사되는 광을 수집하여 광전류를 연속적으로 출력한다. 광전류의 세기는 반사광의 강도(intensity)와 비례하여 변화된다. 따라서 광전류의 변화로부터 반사광의 강도 변화를 알 수 있다. 수광부(120)로부터 출력되는 광전류는 반사광의 강도를 나타내는 반사 신호가 되며, 반사광의 강도는 절대 단위를 갖는 반사도로서 표현될 수도 있다.
반도체 기판(W)으로부터 반사되는 광은 반도체 기판(W) 상에 형성된 막의 특성, 상기 막 상에 형성된 미세 구조물, 상기 막 또는 미세 구조물에 존재하는 결함 등에 따라서 다르게 반사된다. 예를 들어, 피검체의 일 평면에 광이 조사되면, 원칙적으로 입사각과 동일한 반사각으로 반사된다. 그러나 피검체 상에 미세한 파티클(particle)이 존재하면, 미세한 파티클에 조사된 광의 일부는 산란된다. 파티클이 구형임을 가정하면, 반사광의 강도는 입사각의 강도에 의해 하기의 수학식 1과 같이 표현된다.
[수학식 1]
Figure 112005035205431-PAT00001
상기 수학식 1에서, Ii는 입사광의 강도(intensity), Is는 반사광의 강도, λ는 입사광의 파장(incident beam wavelength), n은 파티클의 굴절율(particle refractive index), R은 반사광이 측정되는 위치로부터의 거리(즉, 피검체와 수광부와의 거리), a는 파티클의 직경(particle diameter), θ는 입사각(incident angle)으로 각기 정의된다.
상기 수학식 1을 따르면, 반도체 기판(W) 상에 형성된 막의 특성, 상기 막 상에 형성된 미세 구조물, 상기 막 및 미세 구조물에 존재하는 결함 등에 따라서 반사광의 강도가 달라질 것을 예측할 수 있다. 따라서 수광부(120)로부터 출력되는 반사 신호를 이용하면, 반도체 기판(W) 상에 형성된 막, 미세 구조물, 결함 등에 대한 특성 정보를 획득할 수 있다. 수광부(120)에 출력되는 반사 신호는 미분 연산부(130)에 제공된다.
미분 연산부(130)는 입력 함수의 변화율에 비례하여 출력 함수를 출력하는 장치로서, 수광부(120)로부터 출력되는 반사 신호를 시간으로 미분하여 미분 신호를 생성한다. 미분 연산부(130)는 도 3과 같은 미분 회로를 포함할 수 있다.
도 3은 도 2에 도시한 미분 연산부를 설명하기 위한 회로도를 도시한 것이다.
도 3에 도시된 미분 회로는 아나로그 방식으로 구동되는 회로이며, 단지 미 분 연산부(130)를 쉽게 설명하기 위한 것이다. 당업자라면 정확한 미분 처리를 위하여 디지털 방식으로 구동되는 연산 회로를 이용하는 것이 바람직함을 알 수 있을 것이며, 이로써 본 발명이 제한되거나 한정되는 것이 아님을 밝혀둔다.
미분 회로에서 Vi는 입력 전압을 의미하고, R1은 직렬저항을 의미하며, R2는 궤환저항을 의미하고, C1는 입력 콘덴서를 의미하고, C2는 병렬 콘덴서를 의미한다. 미분 회로의 출력 전압(Vo) 하기 수학식 2와 같이 얻어진다.
[수학식 2]
Figure 112005035205431-PAT00002
미분 회로는 입력 주파수와 이득이 정비례하는 특성이 있다. 병렬 콘덴서(C2) 값이 0일 경우, 최대 이득은
Figure 112005035205431-PAT00003
로 제한된다. 즉, 설정 주파수까지는 제1 주파수와 이득이 비례하지만 그 후는 이득이 증가하지 않는다. 제1 주파수(f1)는 하기 수학식 3과 같이 나타낼 수 있다.
[수학식 3]
Figure 112005035205431-PAT00004
또한, 충분히 높은 주파수에서는 이득을 내리고 싶은 경우, 병렬 콘덴서(C2)에 의해 적분과정을 거쳐 설정 주파수 이상에서는 제2 주파수와 이득이 반비례하는 관계를 얻을 수 있다. 제2 주파수(f2)는 하기 수학식 4와 같이 나타낼 수 있다.
[수학식 4]
Figure 112005035205431-PAT00005
제1 및 2 주파수(f1,f2)는 다양하게 설정될 수 있으며, 제2 주파수(f2)를 제1 주파수(f1)보다 높게 설정할 경우, 미분 연산부(130)는 낮은 주파수의 광전류는 미분하고, 높은 주파수의 광전류는 적분하게 된다.
전술한 미분 회로의 설명을 참조하면, 미분 연산부(130)에 실질적으로 일정한 반사 신호가 입력될 경우(스텝 입력), 미분 연산부(130)로부터는 기준값을 갖는 미분 신호가 출력됨을 알 수 있다. 또한. 미분 연산부(130)는 입력되는 반사 신호가 일정값 이상 변화할 경우, 이 변화 값에 대응하는 미분 신호를 출력함을 알 수 있다. 미분 연산부(130)로부터 생성된 미분 신호는 검출부(140)에 제공된다.
검출부(140)는 미분 신호를 분석하여 반도체 기판(W) 상에 존재하는 결함을 검출하기 위한 장치로서, 제1 처리 모듈(145), 제2 처리 모듈(150), 제3 처리 모듈(155) 및 제4 처리 모듈(160)을 포함한다. 제1 처리 모듈(145)은 미분 신호들에 실질적으로 동일하게 존재하는 피크점들을 일치시켜 미분 신호들을 얼라인한다. 제2 처리 모듈(150)은 얼라인된 미분 신호들을 오버랩시킨다. 제3 처리 모듈(155)은 오버랩된 미분 신호들 중에서 기 설정된 오차범위 이상 차이가 발생되는 구간을 검출한다. 제4 처리 모듈(160)은 제3 처리 모듈(155)에서 검출한 구간과 대응하는 지점을 반도체 기판(W)에서 찾아낸다.
제1 처리 모듈(145)은 미분 연산부(130)로부터 제공된 피검 미분 신호(이하, 제2 미분 신호라 한다)와 메모리부(170)에 기억된 비교 미분 신호(이하, 제1 미분 신호라 한다)에 실질적으로 동일하게 존재하는 피크점들을 검출한다. 제1 미분 신호는 가공 전 피검 반도체 기판(W)을 검사하여 미리 획득된다. 예를 들어, 제1 미분 신호는 반도체 기판(W) 상에 박막을 형성하기 전에 획득되고, 제2 미분 신호는 반도체 기판(W) 상에 박막을 형성한 후에 획득될 수 있다. 이외에도, 사진 공정, 식각 공정, 확산 공정 또는 이온주입 공정 전과 후에 비교 미분 신호와 피검 미분 신호를 획득될 수 있다.
제1 및 제2 미분 신호들은 동일한 반도체 기판(W)으로부터 획득되기 때문에 소정의 동일성을 갖고 있다. 여기서, 소정의 동일성이란 제1 및 제2 미분 신호들이 동일하게 변화되는 특성을 의미한다. 예를 들어, 다이(101)의 경계부는 반도체 기판(W)을 가공하기 전과 후에 실질적으로 동일하게 존재하며, 제1 및 제2 미분 신호들에는 다이(101)의 경계부에 대한 정보가 동일하게 존재한다. 즉, 제1 및 제2 미분 신호들에는 다이(101)의 경계부에서의 반사도 변화를 나타내는 동일한 피크점들이 존재한다. 또는, 다이(101) 내의 셀의 경계부에서 반사도가 변화되며, 제1 및 제2 미분 신호들에는 상기 셀의 경계부에서의 반사도 변화를 나타내는 동일한 피크점들이 존재한다.
제2 처리 모듈(150)은 검출된 피크점들을 기준으로 제1 및 제2 미분 신호들을 오버랩시킨다. 이 결과, 가공하기 전과 후에 획득한 제1 및 제2 미분 신호들이 얼라인된다.
제3 처리 모듈(155)은 제2 처리 모듈(150)에서 오버랩된 제1 및 제2 미분 신호들 중에서 기 설정된 오차범위 이상 차이가 발생되는 구간을 검출한다. 예를 들어, 제2 미분 신호에서 제1 미분 신호를 차감하면 반도체 기판(W)을 가공 한 뒤 생성된 요소들에 대한 미분 신호(이하, 차감 미분 신호라 한다)를 획득할 수 있다. 반도체 기판(W)을 가공하여 생성되는 요소로서는, 미세 구조물, 패턴, 박막, 결함 등이 있다. 결함을 제외한 나머지 요소들은 일정한 규칙성을 갖고 반도체 기판(W) 상에 생성된다. 따라서 차감 미분 신호 중에서 일정한 범위 내에서 규칙성을 갖고 나타나는 피크점들은 정상적인 가공 공정 결과 생성된 요소임의 신호임을 알 수 있다. 하지만, 일정 값 이상을 가지며 불규칙하게 발생되는 피크는 비정상적으로 발생된 요소 즉, 결함에 대한 신호임을 알 수 있다. 제3 처리 모듈(155)은 제1 및 제2 미분 신호들 중에서 기 서정된 오차범위 이상 차이가 발생되며 불규칙하게 발생되는 결함 예상 구간을 검출한다.
제4 처리 모듈(160)은 제3 처리 모듈(155)에서 검출한 구간과 대응하는 지점을 반도체 기판(W)에서 찾아낸다. 제4 처리 모듈(160)은 반도체 기판(W)의 좌표 정보와 차감 미분 신호를 매칭하여 상기 결함 예상 구간을 찾아낸다.
제4 처리 모듈(160)으로부터 산출된 결함 예상 구간에 대한 정보가 출력되면, 상기 결함 예상 구간을 마이크로스코프(microscope) 또는 주사 전자 현미경(Scanning Electron Microscope: SEM) 등을 이용하여 재검사함으로써, 결함의 존재 여부를 확인한다. 이하, 결함 검사 장치(100)를 이용한 결함 검사 방법에 대하여 설명한다.
도 4는 본 발명의 일 실시예에 따른 결함 검사 방법을 설명하기 위한 순서도를 도시한 것이다.
도 4를 더 참조하면, 결함 검사 장치(100)에 제1 상태의 반도체 기판(W)을 로딩한다(S110). 여기서, 제1 상태란 소정의 단위 가공 공정 전의 반도체 기판(W)의 상태를 의미한다. 광원부(110)로부터 제1 광을 생성하고(S115), 제1 광을 이용하여 제1 상태의 반도체 기판(W)을 스캐닝한다(S120). 제1 상태의 반도체 기판(W)으로부터 반사된 제1 광을 수집하여 제1 반사 신호를 획득한다(S125). 제1 반사 신호를 미분하여 제1 미분 신호를 획득하고(S130), 획득한 제1 미분 신호를 메모리부(170)에 저장한다(S135). 결함 검사 장치(100)로부터 제1 상태의 반도체 기판(W)을 언로딩하고(S140), 제1 상태의 반도체 기판(W)을 가공하여 제2 상태로 변환시킨다(S141). 여기서, 제2 상태란 소정의 단위 가공 공정 후의 반도체 기판(W)의 상태로서 제1 상태와 상이하다. 제3 상태의 반도체 기판(W)을 결함 검사 장치(100)에 로딩하고(S145), 광원부(110)로부터 제2 광을 생성한다(S150), 제2 광을 이용하여 제2 상태의 반도체 기판(W)을 스캐닝한다(S155). 이 경우, 제2 광은 제1 광으로 선택하고, 제1 광과 동일한 입사각으로 조사하는 것이 바람직하다. 제1 및 제2 광의 입사각은 수평면에 대하여 10 내지 90도 범위에서 선택할 수 있다. 이어서, 제2 상태의 반도체 기판(W)으로부터 반사된 제2 광을 수집하여 제2 반사 신호를 획득한다(S160). 제2 반사 신호를 미분하여 제2 미분 신호를 획득하고(S165), 획득한 제2 미분 신호를 메모리부(170)에 저장한다(S170). 메모리부(170)에 저장된 제1 및 제2 미분 신호들에 실질적으로 동일하게 존재하는 피크점들을 검출하고(S175), 검출된 피크점들을 기준으로 제1 및 제2 미분 신호들을 오버랩시킨다(S180). 오버랩된 제1 및 제2 미분 신호들 중에서 기 설정된 오차범위 이상 차이가 발생되는 구간을 확인하고(S185), 확인된 구간과 대응하는 지점을 제2 상태의 반도체 기판(W)에서 찾아 결함의 존재 여부 및 후속 공정의 영향여부를 결정한다(S190).
도 5는 도 2에 도시한 반도체 기판의 부분 확대 이미지를 도시한 것이고, 도 6은 도 2에 도시한 수광부로부터 출력되는 제1 및 제2 반사 신호들을 설명하기 위한 그래프들을 도시한 것이며, 도 7은 도 2에 도시한 미분 연산부로부터 출력되는 제1 및 제2 미분 신호들을 설명하기 위한 그래프들을 도시한 것이고, 도 8은 도 2에 도시한 제3 처리 모듈으로부터 출력되는 차감 미분 신호를 설명하기 위한 그래프를 도시한 것이다.
도 5 내지 도 8을 더 참조하면, 반도체 기판(W) 상에는 동일한 형상을 갖는 제1 및 제2 다이들(201,202)이 형성된다. 제1 및 제2 다이들(201,202) 사이에는 스크라이브 레인(scribe lane:210)이 형성된다. 각 다이(201,202) 내에는 셀들(220)과 페리들(230)이 반복적으로 형성된다. 제1 다이(201)의 일 셀(220) 영역에는 파티클(240)이 존재한다. 파티클(240)은 반도체 기판(W) 상에 박막을 형성한 뒤 발생된 것으로서 소정의 체적을 갖는다.
도 5에 도시된 바와 같이, 다이들(201,202)의 경계부인 스크라이브 레인(210)의 명암은 주변부와 크게 차이가 난다. 또한, 셀들(220)의 경계부위와 페리들(230)의 경계부위에서도 주변부와 명암 차이가 발생된다. 그리고 파티클(240)의 경계부위에서도 주변부와 명암 차이가 발생된다.
단순히, 반도체 기판(W)의 이미지만 보더라도 다이(201,202)에 조사된 광과 스크라이브 레인(210)에 조사된 광은 서로 다른 반사도를 가질 것을 예상할 수 있다. 또한 스크라이브 레인(210), 셀들(220)의 경계부위, 페리들(230)의 경계부위, 파티클(240)의 경계부위 등에 조사된 광도 다양한 반사도로 반사될 것임을 예측할 수 있다. 실제로 도 5에 도시된 제1 방향을 따라 광을 조사할 경우, 수광부(120)는 수집되는 반사광의 강도에 대응하는 반사 신호를 출력한다.
도 6에는 박막 형성 공정 전 반도체 기판(W) 상에 약 1㎛의 스팟 사이즈(spot size)로 제1 광을 조사하여 획득한 제1 반사 신호(311)와, 박막 형성 공정 후 가공된 반도체 기판(W)에 제1 광과 동일한 제2 광을 조사하여 획득한 제2 반사 신호(312)가 모두 도시되어 있다. 즉, 제1 반사 신호(311)는 반도체 기판(W)에 파티클(240)은 발생되기 전에 획득한 것이고, 제2 반사 신호(312)는 반도체 기판(W)에 파티클(240)은 발생된 후 획득한 것이다.
제1 및 제2 반사 신호들(311,312)을 비교하면, 제2 반사 신호(312)가 제1 반사 신호(311)에 비하여 전체적으로 높은 반사도를 갖는 것을 확인할 수 있다. 이는, 박막 형성 공정 후 반도체 기판(W)의 반사도가 전체적으로 증가하였음을 의미한다.
도 5와 도 6을 같이 참조하면, 제1 및 제2 반사 신호들(311,312)에서 반사도가 가장 크게 변화되는 제1 및 제2 구간들(A1,A2)은 스크라이브 레인(210)의 경계라인들(211,212)에 대응됨을 알 수 있다. 제3 구간(A3)은 셀(220)의 제1 경계라인(221)에 대응되고, 제4 구간(A4)은 셀(220)의 제2 경계라인(222)에 대응됨을 알 수 있다. 그리고 제2 반사 신호(312)에만 존재하는 제5 구간(A5)은 파티클(240)에 대응되는 것도 알 수 있다.
제1 및 제2 반사 신호들(311,312)을 서로 비교함으로써 파티클(240)의 존재 여부 및 존재 위치를 확인할 수도 있다. 하지만, 도 6에 도시된 바와 같은 제1 및 제2 반사 신호들(311,312)은 이상적인 경우이며 실제 라인에서는 이와 같은 이상적인 제1 및 제2 반사 신호들(311,312)을 얻기 힘들 수 있다. 실제로, 제2 반사 신호(312)는 제1 반사 신호(311)에 비하여 전체적으로 높은 반사도를 갖고 있으며, 각각의 제1 및 제2 반사 신호들(311,312)은 연속적으로 미세하게 변화되고 있다.
결함의 존재 여부 및 존재 위치를 보다 명확하게 확인하기 위하여, 제1 및 제2 반사 신호들(311,312)을 미분 연산부(130)에 제공하여 미분한다. 제1 및 제2 반사 신호들(311,312)을 미분하면 도 7과 같은 그래프들을 획득할 수 있다.
도 7을 더 참조하면, 제1 미분 신호(411)는 제1 반사 신호(311)를 미분하여 획득되고, 제2 미분 신호(412)는 제2 반사 신호(312)를 미분하여 획득된다.
제1 처리 모듈(145)은 제1 및 제2 미분 신호들(411,412)에 동일하게 존재하는 피크점들을 검출하고, 제2 처리 모듈(150)은 검출된 피크점들을 기준으로 제1 및 제2 미분 신호들(411,412)을 도 7에 도시된 바와 같이 오버랩시킨다.
도 7에 도시된 제1 및 제2 미분 신호들(411,412)은 제6 구간(A6)을 제외하고는 상당부분 일치함을 확인할 수 있다. 이는, 제1 및 제2 반사 신호들(311,312)을 미분함으로써, 제1 및 제2 미분 신호들(411,412)의 그라운드 레벨(ground level)이 일치되었기 때문이다. 또한, 제1 및 제2 반사 신호들(311,312)에서 실질적으로 반 사도 변화가 없는 구간은 제1 및 제2 미분 신호들(411,412)에서 기준값'0'으로 처리되기 때문이다.
제1 및 제2 미분 신호들(411,412)의 차이를 보다 명확하게 구별하기 위하여, 제2 미분 신호(412)로부터 제1 미분 신호(411)를 차감하면, 도 8과 같은 차감 미분 신호(513)를 획득할 수 있다.
차감 미분 신호(513)를 분석하면, 제7 구간(A7)에서 제2 미분 신호(412)가 제1 미분 신호(411)와 큰 차이를 나타내고 있음을 확인할 수 있다. 도 8의 제7 구간(A7)과, 도 7의 제6 구간(A6) 및 도 6의 제 5구간(A5)은 서로 동일한 지점을 나타낸다. 즉, 제7 및 제6 그리고 제5 구간들(A7,A6,A5)이 나타내는 지점에 결함이 발생되었음을 예측할 수 있다.
제4 처리 모듈(160)은 제7 및 제6 그리고 제5 구간들(A7,A6,A5)에 대응하는 지점(측정위치 약 300 지점)을 가공된 반도체 기판(W)에서 찾아내고, 이를 좌표 값으로 나타낸다. 이후, 가공된 반도체 기판(W)에서 제4 처리 모듈(160)으로부터 산출된 좌표 지점을 검사하여 실제 결함의 존재 여부를 확인하고, 해당 반도체 기판(W)의 후속 공정 투입 여부를 결정한다. 실제 결함의 존재 여부 확인은 선택적으로 수행하여도 실질적으로 무관하다. 이는, 본 발명과 같은 결함 검사 방법 및 이를 이용한 결함 검사 장치를 이용할 경우, 검사 결과의 신뢰도가 종래에 비하여 크게 향상될 수 있기 때문에 부가적으로 실제 결함의 존재 여부 확인은 생략할 수 있기 때문이다.
또한, 보다 발전적으로는, 제4 처리 모듈(160)으로부터 산출되는 좌표 정보 로부터 결함의 사이즈를 계산하고 이를 이용하여 결함을 분류하는 모듈을 더 추가할 수 있을 것이다. 이 경우, 결함을 자동적으로 검출 및 분류할 수 있어 반도체 제조 생산라인을 상당부분 자동화시킬 수도 있을 것이다.
이상에서 설명한 결함 검사 방법을 구현하기 위한 결함 검사 장치(100)는 전체적으로 종래에 비하여 상당히 간략화된 구성을 갖는다. 또한 반도체 기판(W)으로부터 입사각과 동일하게 반사되는 광만 수집하여도 본 발명을 구현할 수 있으므로, 반도체 기판(W)을 고속으로 회전시키며 반사광을 수집하여도 실질적으로 무관하다. 따라서, 본 실시예에 따른 결함 검사 장치(100)는 컴팩트 디스크 플레이어(compact disk player)와 유사한 형상을 갖도록 슬림(slim)하게 구현할 수도 있을 것이다.
본 발명에 따르면, 피검체를 가공하기 전과 후에 획득한 반사 신호들을 미분한 뒤 이들을 비교함으로써, 가공 결과 발생된 결함을 정확하게 검출할 수 있다. 또한, 피검체의 이미지를 생성하지 않고 피검체로부터 반사되는 광만을 이용함으로써 용이하게 결함을 검출할 수 있다. 또한, 피검체로부터 반사되는 광 중 산란되는 광을 제외하고 실질적으로 입사각과 동일하게 반사되는 광만을 이용함으로써 신속하게 결함을 검출할 수 있다. 결과적으로는, 피검체를 효과적으로 검사할 수 있으며, 검사 공정의 신뢰도를 크게 향상시킬 수 있다. 더욱이, 재검에 대한 의존성을 감소시켜 재검 설비 투자비를 절감할 수 있으며, 재검 과정이 검사 설비에서 자동으로 진행되어 작업자 없는 라인의 설계도 가능하다.
상술한 바와 같이, 본 발명의 바람직한 실시예들을 참조하여 설명하였지만 해당 기술분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (13)

  1. 제1 광을 이용하여 피검체를 스캐닝하는 단계;
    상기 피검체로부터 반사된 제1 광의 제1 반사 신호를 획득하는 단계;
    상기 피검체를 가공하는 단계;
    제2 광을 이용하여 상기 가공된 피검체를 스캐닝하는 단계;
    상기 가공된 피검체로부터 반사된 제2 광의 제2 반사 신호를 획득하는 단계;
    상기 제1 및 제2 반사 신호들을 각기 미분하여 제1 및 제2 미분 신호들을 획득하는 단계; 그리고
    상기 제1 및 제2 미분 신호들을 비교하여 상기 가공된 피검체 상에 존재하는 결함을 검출하는 단계를 포함하는 것을 특징으로 하는 결함 검사 방법.
  2. 제 1 항에 있어서, 상기 결함을 검출하는 단계는,
    상기 제1 및 제2 미분 신호들을 오버랩(overlap)시키는 단계;
    상기 오버랩된 제1 및 제2 미분 신호들 중에서 기 설정된 오차범위 이상 차이가 발생되는 구간을 확인하는 단계; 그리고
    상기 구간과 대응하는 지점을 상기 가공된 피검체에서 찾는 단계를 포함하는 것을 특징으로 하는 결함 검사 방법.
  3. 제 2 항에 있어서, 상기 제1 및 제2 미분 신호들에 실질적으로 동일하게 존 재하는 피크점들을 기준으로 상기 제1 및 제2 미분 신호들 오버랩시키는 것을 특징으로 하는 결함 검사 방법.
  4. 제 1 항에 있어서, 상기 제1 반사 신호는 상기 반사된 제1 광의 강도(intensity) 변화를 나타내고, 상기 제2 반사 신호는 상기 반사된 제2 광의 강도(intensity) 변화를 나타내는 것을 특징으로 하는 결함 검사 방법.
  5. 제 1 항에 있어서, 상기 제1 및 제2 광들의 입사각은 동일한 것을 특징으로 하는 결함 검사 방법.
  6. 제 5 항에 있어서, 상기 입사각은 피검체의 수평면으로부터 10 내지 90도 범위 내에서 선택되는 것을 특징으로 하는 결함 검사 방법.
  7. 제 1 항에 있어서, 상기 피검체는 반도체 기판이며,
    상기 가공하는 단계는, 상기 반도체 기판 상에 미세 구조물을 형성하는 단계를 포함하는 것을 특징으로 하는 결함 검사 방치.
  8. 피검체에 제1 광을 조사하여 스캐닝하고, 가공된 피검체에 제2 광을 조사하여 스캐닝 하기 위한 광원부;
    상기 피검체로부터 반사된 제1 광을 수집하여 제1 반사 신호를 획득하고, 상 기 가공된 피검체로부터 반사된 제2 광을 수집하여 제2 반사 신호를 획득하기 위한 수광부;
    상기 제1 및 제2 반사 신호들을 각기 미분하여 제1 및 제2 미분 신호들을 생성하는 미분 연산부; 그리고
    상기 제1 및 제2 미분 신호들을 비교하여 상기 가공된 피검체 상에 존재하는 결함을 검출하기 위한 검출부를 구비하는 것을 특징으로 하는 결함 검사 장치.
  9. 제 8 항에 있어서, 상기 검출부는
    상기 제1 및 제2 미분 신호들에 실질적으로 동일하게 존재하는 피크점들을 검출하는 제1 처리 모듈;
    상기 검출된 피크점들을 기준으로 상기 제1 및 제2 미분 신호들을 오버랩시키는 제2 처리 모듈;
    상기 오버랩된 제1 및 제2 미분 신호들 중에서 기 설정된 오차범위 이상 차이가 발생되는 구간을 검출하는 제3 처리 모듈; 그리고
    상기 구간과 대응하는 지점의 좌표를 상기 피검체에서 찾는 제4 처리 모듈을 포함하는 것을 특징으로 하는 결함 검사 장치.
  10. 제 8 항에 있어서, 상기 제1 및 제2 미분 신호들을 기억시켜두기 위한 메모리부를 더 포함하는 것을 특징으로 하는 결함 검사 장치.
  11. 제 8 항에 있어서, 상기 광원부와 상기 수광부는 서로 나란한 수직축선 상에 각기 배치되어 수직 방향으로 상기 광들을 조사하고 수직방향으로 상기 반사광들을 수집하는 것을 특징으로 하는 결함 검사 장치.
  12. 제 8 항에 있어서, 상기 수광부는 광증배관(Photo Multiplier Tube), 포토다이오드, 포토트랜지스터 또는 광전관를 포함하는 것을 특징으로 하는 결함 검사 장치.
  13. 제 8 항에 있어서, 상기 피검체는 다수의 다이들이 형성된 반도체 기판을 포함하는 것을 특징으로 하는 결함 검사 장치.
KR1020050057450A 2005-06-30 2005-06-30 결함 검사 방법 및 이를 이용한 결함 검사 장치 KR100684102B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050057450A KR100684102B1 (ko) 2005-06-30 2005-06-30 결함 검사 방법 및 이를 이용한 결함 검사 장치
US11/476,651 US7486392B2 (en) 2005-06-30 2006-06-29 Method of inspecting for defects and apparatus for performing the method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050057450A KR100684102B1 (ko) 2005-06-30 2005-06-30 결함 검사 방법 및 이를 이용한 결함 검사 장치

Publications (2)

Publication Number Publication Date
KR20070002125A true KR20070002125A (ko) 2007-01-05
KR100684102B1 KR100684102B1 (ko) 2007-02-16

Family

ID=37589071

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050057450A KR100684102B1 (ko) 2005-06-30 2005-06-30 결함 검사 방법 및 이를 이용한 결함 검사 장치

Country Status (2)

Country Link
US (1) US7486392B2 (ko)
KR (1) KR100684102B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8155428B2 (en) * 2007-09-07 2012-04-10 Kla-Tencor Corporation Memory cell and page break inspection
US20090067722A1 (en) * 2007-09-07 2009-03-12 Kla-Tencor Corporation Memory cell and page break inspection
US9453801B2 (en) * 2012-05-25 2016-09-27 Kla-Tencor Corporation Photoemission monitoring of EUV mirror and mask surface contamination in actinic EUV systems
US20160257440A1 (en) * 2015-03-05 2016-09-08 The Clorox Company Multilayer plastic bottles with mineral filler and foamed layer for improved recyclability
US10495446B2 (en) 2015-06-29 2019-12-03 Kla-Tencor Corporation Methods and apparatus for measuring height on a semiconductor wafer
WO2021213813A1 (en) * 2020-04-24 2021-10-28 Asml Holding N.V. Contaminant identification metrology system, lithographic apparatus, and methods thereof

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950006428B1 (ko) 1992-12-30 1995-06-15 현대전자산업주식회사 에스램 메모리 셀
JPH0763691A (ja) * 1993-08-24 1995-03-10 Toshiba Corp パターン欠陥検査方法及びその装置
US5604585A (en) * 1995-03-31 1997-02-18 Tencor Instruments Particle detection system employing a subsystem for collecting scattered light from the particles
JPH0961344A (ja) * 1995-08-24 1997-03-07 Dainippon Screen Mfg Co Ltd 表面処理終点検出方法
JP3625236B2 (ja) 1996-01-29 2005-03-02 株式会社ルネサステクノロジ 被検査パターンの欠陥検査方法および半導体製造プロセス評価方法
JP3047881B2 (ja) 1998-01-19 2000-06-05 株式会社日立製作所 半導体装置の製造システム及び半導体装置の製造方法
US6366690B1 (en) * 1998-07-07 2002-04-02 Applied Materials, Inc. Pixel based machine for patterned wafers
KR100856357B1 (ko) * 2000-09-13 2008-09-04 가부시키가이샤 니콘 표면검사장치 및 표면검사방법
KR100503530B1 (ko) 2003-01-02 2005-07-22 삼성전자주식회사 웨이퍼의 불량검출 장치 및 방법
TWI231557B (en) * 2004-05-10 2005-04-21 Powerchip Semiconductor Corp Method of defect inspection

Also Published As

Publication number Publication date
US20070002317A1 (en) 2007-01-04
US7486392B2 (en) 2009-02-03
KR100684102B1 (ko) 2007-02-16

Similar Documents

Publication Publication Date Title
JP3922885B2 (ja) 表面の位相的特徴を解析する方法および評価装置
US10571407B2 (en) Determining information for defects on wafers
JP5032114B2 (ja) パターン化ウェハまたは非パターン化ウェハおよびその他の検体の検査システム
JP3996728B2 (ja) 表面検査装置およびその方法
US8804109B2 (en) Defect inspection system
JP4343911B2 (ja) 欠陥検査装置
KR100684104B1 (ko) 결함 검사 방법 및 이를 수행하기 위한 결함 검사 장치
US20080068593A1 (en) Method and apparatus for detecting defects
US10332810B2 (en) Process modules integrated into a metrology and/or inspection tool
KR100684102B1 (ko) 결함 검사 방법 및 이를 이용한 결함 검사 장치
TW201528397A (zh) 量測最佳化檢驗
JP5784796B2 (ja) 表面検査装置およびその方法
KR20060128277A (ko) 웨이퍼 결함 검사 방법
JP5506243B2 (ja) 欠陥検査装置
KR100817082B1 (ko) 표면 균일도 평가 시스템 및 그 평가 방법
JP5576526B2 (ja) 表面検査装置およびその方法
JP4648435B2 (ja) 検査装置
KR20040054049A (ko) 반도체 소자의 개구부 검사방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 9