KR20060136101A - Ｃｍｏｓ 이미지센서용 적층형 포토다이오드 및 그 제조방법 - Google Patents

Abstract

본 발명은 CMOS 이미지센서용 포토다이오드에 관한 것으로서, 실리콘 bulk 위에 에피텍셜층을 형성하여 상층으로부터 n2-p2-n1-p1 적층형 구조를 이루는 포토다이오드 및 이러한 구조의 포토다이오드를 제조하는 방법에 관한 것이다. 본 발명의 포토다이오드는 실리콘 bulk위에 에피텍셜층으로 각층을 성장시켜 상층으로부터 n2-p2-n1-p1 적층형 구조를 이루는 포토다이오드로서, 상기 n2-p2 접합 및 공핍영역은 청색 검출 영역인 제1포토다이오드층이고, 상기 p2-n1 접합 및 공핍영역은 녹색 검출 영역인 제2포토다이오드층이며, 상기 n1-p1 접합 및 공핍영역은 적색 검출 영역인 제3포토다이오드층을 이루는 것을 특징으로 한다.

포토다이오드, 컬러필터, CMOS 이미지센서

Description

ＣＭＯＳ 이미지센서용 적층형 포토다이오드 및 그 제조방법{Method of stacked photodiode for CMOS image sensor}

도1은 종래의 컬러필터를 적용한 포토다이오드의 프로필도.

도2는 종래 포토다이오드의 일실시예도(FOVEON사의 X3),

도3은 본 발명에 따른 소자의 구조도.

도4는 도3의 평면도.

도5는 도3의 측면도.

도6은 깊이에 따른 photogeneration rate를 나타내는 그래프.

본 발명은 CMOS 이미지센서용 포토다이오드에 관한 것으로서, 실리콘 bulk 위에 에피텍셜층을 형성하여 상층으로부터 n2-p2-n1-p1 적층형 구조를 이루는 포토다이오드 및 이러한 구조의 포토다이오드를 제조하는 방법에 관한 것이다.

이미지센서란 광학적 영상으로부터 전기적 신호를 생성하는 반도체 소자를 말한다. 여기에는 전하결합소자(CCD)와 CMOS 이미지센서가 있다. 특히 CMOS 이미지센서는 CMOS 공정을 이용하여 저전력 및 원칩(one chip)화를 가능케 하여 CCD를 대 체할 소자로서 각광 받고 있다.

이미지센서에서는 주로 p-n 접합 포토다이오드를 이용하여 빛을 전기적 신호로 변환하며, 컬러 이미지를 재현하기 위해 적색(red), 녹색(green), 청색(blue)의 컬러 필터를 적용하여 각 삼원색의 신호를 추출한다(도1 참조).

한편, 반도체로 입사하는 빛은 파장대에 따라 흡수 깊이가 각각 다르다. 이 점을 착안하여 종래의 방식과는 다른 적층형 포토다이오드가 개발되었다. 광학적 컬러 필터의 사용 없이 p-n 접합의 깊이와 도핑 프로파일을 조정하여 적, 녹, 청의 신호를 깊이에 따라 각각 검출한다(도2 참조).

컬러 필터 어레이(CFA)를 이용한 p-n 접합 포토다이오드 이미지센서는 4개의 부픽셀(적:1, 녹:2, 청:1)이 하나의 픽셀을 구성하는 패턴을 이용함으로써, 낮은 fill factor를 갖는 비효율적 구조를 형성하고 있다. 이에 따라 컬러 모아레(color moire)와 같은 부수적 광학 오류가 발생하며 디지털 이미지 프로세싱의 복잡도를 증가시키는 등 보완할 문제가 여전히 남아 있다. 또한 p-n 접합의 깊이가 동일하기 때문에 침투깊이가 다른 파장대별 검출에 있어 오차가 발생하여 신호의 감쇠와 색비율의 불균형을 초래할 수 있다. 이런 문제를 해결하기 위해 제시된 구조가 적층형 포토다이오드이며 하나의 픽셀에서 적, 녹 ,청의 신호를 동시에 검출함으로써 CFA를 사용한 포토다이오드의 문제점을 해결하며 보다 해상도 높은 이미지 검출이 가능하다.

그러나 기존 확산공정에 의한 적층형 포토다이오드는 다층형성에 있어 공정상 복잡도와 안정성이 문제가 되며, 확산 공정이라는 특성상 도핑 프로파일에 의한 구조적 제약이 발생한다.

본 발명은 상기의 문제점을 개선하기 위하여, 실리콘 bulk위에 에피텍셜층으로 각층을 성장시켜 상층으로부터 n2-p2-n1-p1 적층형 구조를 이루는 포토다이오드를 제조하고, 각 층별로 별도의 컬러를 검출하는 다층의 포토다이오드층을 포함하는 구조의 포토다이오드를 제공함을 목적으로 한다.

본 발명의 다른 목적은, 상기와 같은 구조의 포토다이오드를 제조하는 방법을 제공하는 것이다.

도3은 본 발명의 대표적인 도면으로서, 실리콘 bulk위에 에피텍셜층으로 각층을 성장시켜 상층으로부터 n2-p2-n1-p1 적층형 구조를 이루는 포토다이오드를 나타낸다. 각 층에 대해서 설명한다.

제1포토다이오드층, n2-p2 접합 및 공핍영역: 청색 검출 영역

제2포토다이오드층, p2-n1 접합 및 공핍영역: 녹색 검출 영역

제3포토다이오드층, n1-p1 접합 및 공핍영역: 적색 검출 영역

본 발명은 에칭 과정을 통해 적층된 에피층을 식각하여 각층에 전극을 형성, 네 개의 전극을 통해 동시에 적, 녹, 청색의 신호 검출이 가능한 포토다이오드에 대한 것이다. 산화막층으로 보호막을 형성하며, 독립적인 하나의 픽셀을 형성한다.

도4는 본 발명에 따른 포토다이오드의 평면도로서,

삼차원 구조의 포토다이오드에서 네 모서리를 에칭 과정에 의해 식각 후 해 당 영역에 전극을 형성한 모습을 나타낸다.

도5는 본 발명에 따른 포토다이오드의 측면도로서, 삼차원 구조의 포토다이오드에서 측면으로부터 바라본 투시도인데, 실제적 전극의 위치를 도시하고 있다.

본 발명의 구성 및 작용

위와 같이, 본 발명에서는 실리콘 bulk 위에 에피텍셜층을 형성하여 상층으로부터 n2-p2-n1-p1 적층형 구조를 이루는 포토다이오드를 구성하며, bulk로부터 에피층을 성장시켜 결정방향의 일정성을 유지한다. 각층의 두께와 이에 따른 접합의 위치는 적, 녹, 청색의 파장대 빛에 의한 깊이에 따른 photogeneration rate를 나타내는 도6을 고려하여 결정이 가능하다. 공핍 영역의 두께와 분포 위치는 도핑 프로파일을 조정하여 적용 가능하며, 구체적 값은 접합의 깊이로부터 결정한다.

화학적 컬러 필름과 같이 각 접합의 공핍영역이 감광층의 역할을 하게 되어 색신호 검출이 가능하다. 제1포토다이오드층인 n2-p2 접합의 공핍영역으로부터 청색 신호를 검출하고, 제2포토다이오드층인 p2-n1 접합의 공핍영역으로부터 녹색 신호를 검출하며, 제3포토다이오드층인 n1-p1 접합의 공핍영역으로부터 적색 신호를 검출하여 CFA 없이 컬러 이미지를 추출을 가능케 한다.

위의 과정으로부터 형성된 구조를 바탕으로 적층된 에피층을 에칭과정으로 식각 후, 각 층에 전극을 위치시킨다. 각층에 위치한 총 네 개의 전극으로부터 적, 녹, 청색의 신호 검출을 동시에 할 수 있다.

본 발명에서는 최종적으로, 산화막으로 보호막을 형성하여 적층된 에피층을 하나의 독립된 픽셀로서 형성한다.

이상의 구조는, 회로가 꾸며진 기판 위에 포토다이오드를 적층하여서도 4구현 가능하다.

포토다이오드의 제조방법

위와 같은 구조는 다음과 같은 제조할 수 있다.

(1) 실리콘 bulk 위에 에피텍셜층을 형성하여 상층으로부터 n2-p2-n1-p1층을 형성하는 단계

본 단계에서는 bulk로부터 에피층을 성장시켜 결정방향의 일정성을 유지한다. 각층의 두께와 이에 따른 접합의 위치는 적, 녹, 청색의 파장대 빛에 의한 깊이에 따른 photogeneration rate를 나타내는 도6을 고려하여 결정이 가능하다. 즉, 공핍 영역의 두께와 분포 위치는 도핑 프로파일을 조정하여 적용 가능하며, 구체적 값은 접합의 깊이로부터 결정한다.

화학적 컬러 필름과 같이 각 접합의 공핍영역이 감광층의 역할을 하게 되어 색신호 검출이 가능하다. 제1포토다이오드층인 n2-p2 접합의 공핍영역으로부터 청색 신호를 검출하고, 제2포토다이오드층인 p2-n1 접합의 공핍영역으로부터 녹색 신호를 검출하며, 제3포토다이오드층인 n1-p1 접합의 공핍영역으로부터 적색 신호를 검출하여 CFA 없이 컬러 이미지를 추출을 가능케 한다.

(2) 위의 과정으로부터 형성된 구조를 바탕으로 적층된 에피층을 에칭과정으로 식각 후, 각 층에 전극을 형성하는 단계,

각층에 위치한 총 네 개의 전극으로부터 적, 녹, 청색의 신호 검출을 동시에 할 수 있다.

(3) 최종적으로, 산화막으로 보호막을 형성하여 적층된 에피층을 하나의 독립된 픽셀로서 형성하는 단계.

기술적 측면 - CFA를 사용하지 않음으로써 CFA 패턴을 형성하는 공정을 제거하여 공정상의 효율 향상을 이룰 수 있으며, 컬러 모아레(color moire)와 같은 부수적 광학 오류를 예방하여 해상도를 향상시킬 수 있다. 또한 1개의 포토다이오드로 1개의 픽셀을 구성함으로써 4개의 포토다이오드를 사용할 경우보다 높은 fill factor를 유지할 수 있으며, 따라서 동일 면적상에서 더 높은 해상도로 이미지 처리가 가능하고 디지털 이미지 프로세싱의 복잡도 역시 낮출 수 있게 된다.

경제적, 상업적 측면 - CMOS 공정상에서 형성된 디지털 이미지 프로세싱 회로 위에 적층형 포토다이오드를 형성시킴으로써 보다 고집적화를 이룰 수 있으며, camera on a chip 구현이 가능하게 된다. 따라서 보다 작은 디지털 카메라나 캠코더, 혹은 고해상도 모바일 카메라 등의 응용이 가능하게 된다.

Claims (2)

1. 실리콘 bulk위에 에피텍셜층으로 각층을 성장시켜 상층으로부터 n2-p2-n1-p1 적층형 구조를 이루는 포토다이오드에 있어서,

   상기 n2-p2 접합 및 공핍영역은 청색 검출 영역인 제1포토다이오드층이고,

   상기 p2-n1 접합 및 공핍영역은 녹색 검출 영역인 제2포토다이오드층이며,

   상기 n1-p1 접합 및 공핍영역은 적색 검출 영역인 제3포토다이오드층을 이루는 것을 특징으로 하는 포토다이오드.
2. (1) 실리콘 bulk 위에 에피텍셜층을 형성하여 상층으로부터 n2-p2-n1-p1층을 형성하는 단계,

   (2) 위의 과정으로부터 형성된 구조를 바탕으로 적층된 에피층을 에칭과정으로 식각 후, 각 층에 전극을 형성하는 단계,

   (3) 산화막으로 보호막을 형성하여 적층된 에피층을 하나의 독립된 픽셀로서 형성하는 단계를 포함하는, 포토다이오드 제조방법.

Images