KR20060134654A - 다중 이미지 프로세서를 사용하는 디스플레이장치를 위한ｏｓｄ 구현장치 및 그 방법 - Google Patents

다중 이미지 프로세서를 사용하는 디스플레이장치를 위한ｏｓｄ 구현장치 및 그 방법 Download PDF

Info

Publication number
KR20060134654A
KR20060134654A KR1020050054531A KR20050054531A KR20060134654A KR 20060134654 A KR20060134654 A KR 20060134654A KR 1020050054531 A KR1020050054531 A KR 1020050054531A KR 20050054531 A KR20050054531 A KR 20050054531A KR 20060134654 A KR20060134654 A KR 20060134654A
Authority
KR
South Korea
Prior art keywords
osd
processor
input
image
processor unit
Prior art date
Application number
KR1020050054531A
Other languages
English (en)
Other versions
KR100677751B1 (ko
Inventor
최희준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050054531A priority Critical patent/KR100677751B1/ko
Publication of KR20060134654A publication Critical patent/KR20060134654A/ko
Application granted granted Critical
Publication of KR100677751B1 publication Critical patent/KR100677751B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/44504—Circuit details of the additional information generator, e.g. details of the character or graphics signal generator, overlay mixing circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • G06F3/1438—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display using more than one graphics controller
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/47—End-user applications
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Graphics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

다중 이미지 프로세서를 사용하는 디스플레이장치를 위한 OSD 구현장치 및 그 방법이 개시된다. 본 발명에 따른 OSD 구현장치는, 입력된 영상 신호의 포맷에 따라 소정의 이미지 처리를 수행하는 제1프로세서부, 제2프로세서부, 및 외부로부터 입력된 영상 신호를 제1프로세서부 및 제2프로세서부 중 어느 하나로 선택적으로 입력하는 입력부를 포함하며, 제1프로세서부는, OSD 데이터를 생성하는 OSD 생성부, 입력된 영상 신호에 대한 이미지 처리를 수행하는 제1 이미지프로세서, OSD 데이터를 처리된 영상 신호와 혼합하는 제1혼합기, 및 OSD 데이터를 제1혼합기 및 제2프로세서부 중 어느 하나로 선택적으로 출력하는 제1 OSD제어부를 포함한다. 이에 따라, 통일성 있는 OSD 구현이 가능하며 중복적인 하드웨어 구성이 필요 없다.
비디오 신호, 포맷, 해상도, OSD

Description

다중 이미지 프로세서를 사용하는 디스플레이장치를 위한 ＯＳＤ 구현장치 및 그 방법{Apparatus for implementing OSD of multiple image processors adopting display and method thereof}
도 1은 종래의 OSD 구현 방법 설명에 제공되는 도면,
도 2는 본 발명의 실시예에 따른 다중 이미지 프로세서를 사용하는 디스플레이 장치를 위한 OSD 구현장치를 나타내는 도면,
도 3a 내지 3c는 본 발명의 실시예에 따른 OSD 구현장치의 동작설명에 제공되는 도면, 그리고
도 4는 본 발명의 실시예에 따른 OSD 구현장치의 동작설명에 제공되는 흐름도이다.
* 도면의 주요 부분에 대한 설명 *
110 : 제1프로세서부 120 : 제2프로세서부
130 : 입력부 140 : 제어부
본 발명은 다중 이미지 프로세서를 사용하는 디스플레이장치를 위한 OSD 구 현장치 및 그 방법에 관한 것으로서, 보다 상세하게는, 다양한 포맷의 비디오 신호를 처리하기 위해 다중 이미지 프로세서를 사용하는 디스플레이장치에서 하나의 OSD 생성장치를 사용하여 일관성있는 OSD를 구현하는 OSD 구현장치 및 그 방법에 관한 것이다.
최근 기술 발전에 따라 방송국에서 송신한 무선신호, CATV(Cable Television), VCR, DVDP, PC(Personal Computer) 등 다양한 영상재생장치로부터 외부 입력신호를 수신하고 수신된 신호를 처리하여 영상을 표시할 수 있는 디스플레이 장치가 등장하여 널리 사용되고 있다.
이러한 디스플레이 장치는 입력되는 다양한 포맷의 신호에 대해 다양한 이미지 처리과정을 수행하여야 하며, 하나의 이미지 프로세서로는 신호 처리에 있어서의 비효율성 등 기술적인 문제로 인해 복수 개의 이미지 프로세서를 채용하는 것이 일반적이다.
한편, 최근 디스플레이 장치는 사용자와의 커뮤니케이션을 통한 장치 제어를 위해 사용자에게 요구되는 각종 정보를 그래픽(graphic)이나 텍스트(text)를 포함하는 OSD(On Screen Display) 화면으로 생성하고 단독으로 또는 영상 화면의 일정 부분을 할당하여 디스플레이한다.
도 1은 이미지 처리를 위해 복수의 프로세서를 사용하는 디스플레이 장치의 일부를 도시한 도면이다.
도면을 참조하면, 디스플레이 장치의 이미지 처리 수행을 위한 제1프로세서(10)와 제2프로세서(20)는 각각 OSD 화면을 생성하는 제1 OSD부(11)와 제2 OSD부 (21)를 갖는다.
다중 프로세서를 사용하는 디스플레이 장치에서 제1프로세서(10)와 제2프로세서(20)의 기능은 예를 들면, 입력 신호의 해상도에 따라 저해상도의 신호는 제1프로세서(10)에서 처리하고 고해상도의 신호는 제2프로세서(20)에서 처리하도록 구현되거나, 제1프로세서(10)는 저해상도의 비디오(Composite Video) 신호에 대해 디코딩을 수행하고 제2프로세서(20)는 제1프로세서(10)에 의해 디코딩된 신호에 대해 스케일링(Scaling)을 수행하거나 고해상도의 신호를 처리하는 등 입력 신호의 포맷에 따라 필요한 별도의 신호처리를 각각 수행하도록 구현된다.
제1프로세서(10)는 입력된 저해상도의 비디오 신호에 대해 디코딩과 같은 신호 처리 과정을 수행하고, 제1 OSD부(11)를 통해 자체 OSD 화면을 생성하여 처리된 비디오 신호와 중첩(Overlay)하고, 제2프로세서(20)로 전송한다.
제2프로세서(20)는 제1프로세서(10)에서 전송된 신호에 대해 디스플레이 장치에 적합하도록 스케일링과 같은 신호 처리 과정을 수행하여 최종 출력 신호를 생성한다.
한편, 다중 이미지 프로세서를 사용하는 디스플레이 장치는 PC로부터의 입력 신호와 같은 고해상도 신호의 경우 제1프로세서(10)를 통하지 않고 제2프로세서(20)로 입력되도록 구현되며, 제2프로세서(20)는 입력된 신호에 대해 필요한 신호 처리과정을 수행한다.
이 경우 제2프로세서(20)로 입력된 신호에 대해서는 제1프로세서(10)에 의해 OSD가 구현되지 않으므로, 제2프로세서(20)는 처리된 신호에 대해 제2 OSD부(21)에 서 생성된 OSD 화면을 중첩하여 OSD를 구현한다.
따라서, 신호의 포맷에 따라 OSD를 별도로 처리하게 되어 서로 다른 프로세서에서 구현하는 OSD부의 성능 차이 등에 따라 실제 구현되는 OSD 화면이 상이하게 되는 문제점이 있다.
한편, 이러한 문제점을 극복하기 위해 프로세서 외부에 별도로 OSD 전용 칩을 사용하여 통일된 OSD를 구현하는 방식이 있으나, 이를 위해서는 추가적인 하드웨어 구성이 필요하여 하드웨어가 복잡해지고 단가가 높아지는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는, 다중 이미지 프로세서를 사용하는 디스플레이장치에서 추가적인 하드웨어 구성없이 통일성있는 OSD를 구현하는 OSD 구현장치 및 그 방법을 제공하는 데 있다.
상기의 기술적 과제를 해결하기 위한, 본 발명에 따른 다중 이미지 프로세서를 사용하는 디스플레이장치를 위한 OSD 구현장치는, 입력된 영상 신호의 포맷에 따라 소정의 이미지 처리를 수행하는 제1프로세서부, 제2프로세서부, 및 외부로부터 입력된 영상 신호를 상기 제1프로세서부 및 상기 제2프로세서부 중 어느 하나로 선택적으로 입력하는 입력부를 포함하며, 상기 제1프로세서부는, OSD 데이터를 생성하는 OSD 생성부, 입력된 영상 신호에 대한 이미지 처리를 수행하는 제1 이미지프로세서, 상기 OSD 데이터를 상기 처리된 영상 신호와 혼합하는 제1혼합기, 및 상기 OSD 데이터를 상기 제1혼합기 및 상기 제2프로세서부 중 어느 하나로 선택적으로 출력하는 제1 OSD제어부를 포함한다.
바람직하게는, 상기 제2프로세서부는, 입력된 상기 영상 신호에 대한 이미지 처리를 수행하는 제2 이미지프로세서, 및 상기 제2 이미지프로세서의 이미지 처리에 따라 상기 제1 OSD제어부로부터 출력된 상기 OSD 데이터를 입력받아 상기 제2 이미지프로세서에서 처리된 상기 영상 신호와 혼합하여 OSD를 구현하는 제2혼합기를 포함한다.
더욱 바람직하게는, 상기 입력부를 통해 입력되는 상기 영상신호가 상기 제1프로세서부 및 상기 제2프로세서부로 선택적으로 입력되도록 제어하며, 상기 영상신호가 상기 제2프로세서부로 입력되면 상기 제1 OSD제어부를 제어하여 상기 OSD 데이터를 상기 제2프로세서부로 출력하도록 하는 제어부를 더 포함한다.
한편, 본 발명에 따른 제1프로세서부 및 제2프로세서부를 포함하는 다중 이미지 프로세서를 사용하는 디스플레이장치를 위한 OSD 구현방법은, 외부로부터 입력된 영상 신호가 상기 제1프로세서부 및 상기 제2프로세서부 에 선택적으로 입력하는 단계, 상기 영상 신호가 상기 제2프로세서부로 입력되면, 상기 제1프로세서부는 OSD 데이터를 생성하여 상기 제2프로세서부로 출력하는 단계, 및 상기 제2프로세서부는 입력된 상기 영상 신호에 대한 이미지 처리를 수행하고, 상기 제1프로세서부로부터 입력된 상기 OSD 데이터를 혼합하여 OSD를 구현하는 단계를 포함한다.
바람직하게는, 상기 영상 신호가 상기 제1프로세서부로 입력되면, 상기 제1프로세서부는 OSD 데이터를 생성하고, 입력된 상기 영상 신호에 대한 이미지 처리를 수행하여 처리된 상기 영상 신호를 상기 OSD 데이터와 혼합하여 OSD를 구현하는 단계를 더 포함한다.
이하에서는 첨부된 도면들을 참조하여 본 발명을 보다 상세하게 설명한다.
도 2는 본 발명의 실시예에 따른 다중 이미지 프로세서를 사용하는 디스플레이장치를 위한 OSD 구현장치를 나타내는 도면이다.
본 다중 이미지 프로세서를 사용하는 디스플레이장치를 위한 OSD 구현장치는, 제1 프로세서부(110), 제2 프로세서부(120), 입력부(130) 및 제어부(140)를 포함한다.
제1 프로세서부(110)는 제1 이미지프로세서(111), OSD생성부(113), 제1 OSD제어부(115) 및 제1 혼합기(117)를 포함한다.
제1 이미지프로세서(111)는 제1 프로세서부(110)로 입력되는 비디오 신호에 대한 디코딩을 포함하여 영상을 디스플레이하기 위해 필요한 각종 이미지 처리과정을 수행한다.
OSD생성부(113)는 메모리(미도시)에 저장된 문자 데이터 및 각종 그래픽 데이터를 사용하여 필요한 OSD 데이터를 생성한다.
제1 OSD제어부(115)는 후술하는 제어부(140)로부터 입력되는 제어신호에 따라 OSD생성부(113)에서 생성된 OSD 데이터를 제1 혼합기(117) 또는 제2 프로세서부(120)로 선택적으로 입력한다.
즉, 제1 OSD제어부(115)는 제1 이미지프로세서(111)에서 처리된 신호에 대해 OSD를 구현하고자 하는 경우에는 OSD생성부(113)에서 생성된 OSD 데이터를 제1 혼합기(117)로 출력한다. 그러나, 제1 프로세서부(110)로 신호 입력이 없고 제1 이미 지프로세서(111)에서 신호 처리를 수행하지 않는 경우에는, 제어부(140)의 제어에 따라 OSD생성부(113)에서 생성된 OSD 데이터를 제2 프로세서부(120)로 출력한다.
제2프로세서부(120)는 제2이미지프로세서(121), 제2 OSD제어부(125), 및 제2 혼합기(127)를 포함한다.
제2 이미지프로세서(121)는 입력부(130)로부터 제2 프로세서부(120)로 직접 입력되는 신호에 대한 디코딩을 포함하여 영상을 디스플레이하기 위해 필요한 각종 이미지 처리과정을 수행하며, 제1프로세서부(110)로부터 제2프로세서부(120)로 입력되는 신호에 대해서는 최종 출력을 위해 필요한 스케일링과 같은 이미지 처리과정을 수행한다.
입력부(130)는 각종 영상재생장치(미도시)로부터 외부 신호를 입력받아 입력 신호의 포맷에 따라 제1프로세서부(110) 또는 제2프로세서부(120)로 선택적으로 입력한다.
제어부(140)는 입력부(130)를 제어하여 입력부(130)로 입력된 신호를 제1프로세서부(110) 또는 제2프로세서부(120)로 출력하도록 하고, 이에 따라 제어신호를 발생하여 제1 OSD제어부(115)의 신호 출력을 제어한다. 즉, 제어부(140)는 제1프로세서부(110)로 신호가 입력되면 제1 OSD제어부(115)는 OSD 생성부(113)에서 출력된 OSD 데이터를 제1혼합기(117)로 출력하도록 하고, 입력부(130)에서 제2프로세서부(120)로 신호가 입력되면 OSD 생성부(113)에서 출력된 OSD 데이터를 제2프로세서부(120)로 출력하도록 한다.
또한, 제어부(140)는 제2 프로세서부(120)를 제어하여 입력부(130)로부터 제 2 이미지프로세서(121)로 직접 입력된 신호에 대해서는 OSD 생성부(113)에서 출력되어 제2 OSD제어부(125)를 통해 제2 혼합기(127)에 입력되는 OSD 데이터를 제2 이미지프로세서(121)에서 처리된 신호와 혼합하도록 한다. 그리고, 제어부(140)는 제1프로세서부(110)를 통해 신호처리되고 OSD 데이터와 혼합되어 제2프로세서부(120)로 입력된 신호에 대해서는 제2이미지프로세서(121)에서의 이미지 처리과정이 수행되면 추가적인 OSD 처리없이 제2혼합기(127)를 통과하여 그대로 출력되도록 한다.
도 3a 내지 3c, 및 도 4는 본 발명의 실시예에 다중 이미지 프로세서를 사용하는 디스플레이장치를 위한 OSD 구현장치의 동작설명에 제공되는 도면이다. 이하, 도 2 내지 도4를 참조하여 본 발명의 실시예에 따른 다중 이미지 프로세서의 동작에 대해 설명한다.
입력부(130)를 통해 각종 영상재생장치(미도시)로부터 외부 신호가 입력되면, 입력된 신호는 포맷에 따라 제1프로세서부(110) 또는 제2프로세서부(120)로 선택적으로 입력된다(S410).
제어부(140)는 입력부(130)로 입력된 외부 신호가 제1프로세서부(110) 또는 제2프로세서부(120) 중 어디로 출력되었는지를 확인한다(S420).
입력부(130)로 입력된 신호가 제2프로세서부(120)로 입력되면, 제어부(140)는 OSD 생성부(113)에서 OSD 데이터를 생성하고, 제1 OSD제어부(115)는 생성된 OSD 데이터를 제2프로세서부(120)로 출력하도록 한다(S430).
제2 이미지프로세서(121)는 제2 프로세서부(120)로 입력된 신호를 영상 화면으로 디스플레이하기 위해 필요한 신호 처리과정을 수행하고, 처리된 신호를 제2혼 합기(127)로 출력한다(S440).
제2프로세서부(120)의 제2 OSD제어부(125)는, 제2 이미지프로세서(121)의 신호 처리 동작 완료에 따라 제1프로세서부(110)의 제1 OSD제어부(115)로부터 입력된 OSD 데이터를 제2 혼합기(127)로 출력한다.
따라서, 제2 혼합기(127)는 제2 이미지프로세서(121)에서 처리된 신호를 OSD 데이터와 혼합하여 OSD를 구현하도록 하고(S450), 최종 처리된 신호를 디스플레이부(미도시)로 출력하여 디스플레이되도록 한다.
도 3a는 제1 프로세서부(110)의 OSD 생성부(113)에서 생성된 OSD 데이터에 따라 표시되는 OSD 화면을 나타내고, 도 3b는 입력부(130)에서 제2 프로세서부(120)로 입력된 신호에 대해 제2 이미지프로세서(121)에서 이미지 처리과정을 수행하여 처리된 신호에 따라 표시되는 영상 화면을 나타낸다.
또한, 도 3c는 OSD 생성부(113)에서 생성된 OSD 데이터와 제2 이미지프로세서(121)에 의해 처리된 신호가 혼합되어, 도 3a의 OSD 화면과 도 3c의 영상 화면이 중첩되어 구현된 화면을 나타낸다.
한편, 단계 S420에서 제1프로세서부(110)로 신호가 입력되면, 제1프로세서부(110)의 OSD 생성부(113)는 OSD 데이터를 생성하여 제1 OSD제어부(115)로 입력하며, 제1 OSD제어부(115)는 제어부(140)의 제어에 따라 OSD 생성부(113)에서 출력된 OSD 데이터를 제1혼합기(117)로 출력한다(S460).
또한, 제1 이미지프로세서(112)는 제1프로세서부()110로 입력된 신호에 대해 디스플레이에 필요한 각종 이미지 처리과정을 수행하고 제1 혼합기(117)로 출력한 다(S470).
따라서, 제1 혼합기(117)는 제1 이미지프로세서(111)에서 처리된 신호를 OSD 생성부(113)에서 출력된 OSD 데이터와 혼합하여, 제2 프로세서부(120)로 출력하고 제2이미지프로세서(121)에서의 이미지 처리과정이 수행되도록 한다(S480).
본 발명에 따른 다중 이미지 프로세서를 사용하는 디스플레이장치를 위한 OSD 구현장치에 따르면 복수의 이미지 프로세서 중 하나의 이미지 프로세서 블럭에서 OSD를 생성하고, 생성된 OSD를 타 이미지 프로세서에서 처리된 영상 신호에 대서도 적용하여, 통일성 있는 OSD 구현이 가능하며 중복적인 하드웨어 구성이 필요없게 된다.
이상에서 대표적인 실시예를 통하여 본 발명에 대하여 상세하게 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 상술한 실시예에 대하여 본 발명의 범주에서 벗어나지 않는 한도내에서 다양한 변형이 가능함을 이해할 것이다. 그러므로 본 발명의 권리범위는 설명된 실시예에 국한되어 정해져서는 안 되며 후술하는 특허청구범위 뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

Claims (5)

  1. 입력된 영상 신호의 포맷에 따라 소정의 이미지 처리를 수행하는 제1프로세서부 및 제2프로세서부를 포함하는 다중 이미지 프로세서를 사용하는 디스플레이장 치를 위한 OSD 구현장치에 있어서,
    외부로부터 입력된 영상 신호를 상기 제1프로세서부 및 상기 제2프로세서부 중 어느 하나로 선택적으로 입력하는 입력부;를 포함하며,
    상기 제1프로세서부는, OSD 데이터를 생성하는 OSD 생성부, 입력된 영상 신호에 대한 이미지 처리를 수행하는 제1 이미지프로세서, 상기 OSD 데이터를 상기 처리된 영상 신호와 혼합하는 제1혼합기, 및 상기 OSD 데이터를 상기 제1혼합기 및 상기 제2프로세서부 중 어느 하나로 선택적으로 출력하는 제1 OSD제어부를 포함하는 것을 특징으로 하는 다중 이미지 프로세서를 사용하는 디스플레이장치를 위한 OSD 구현장치.
  2. 제 1항에 있어서,
    상기 제2프로세서부는,
    입력된 상기 영상 신호에 대한 이미지 처리를 수행하는 제2 이미지프로세서; 및
    상기 제2 이미지프로세서의 이미지 처리에 따라 상기 제1 OSD제어부로부터 출력된 상기 OSD 데이터를 입력받아 상기 제2 이미지프로세서에서 처리된 상기 영상 신호와 혼합하여 OSD를 구현하는 제2혼합기;를 포함하는 것을 특징으로 하는 다중 이미지 프로세서를 사용하는 디스플레이장치를 위한 OSD 구현장치.
  3. 제 2항에 있어서,
    상기 입력부를 통해 입력되는 상기 영상신호가 상기 제1프로세서부 및 상기 제2프로세서부로 선택적으로 입력되도록 제어하며, 상기 영상신호가 상기 제2프로세서부로 입력되면 상기 제1 OSD제어부를 제어하여 상기 OSD 데이터를 상기 제2프로세서부로 출력하도록 하는 제어부;를 더 포함하는 것을 특징으로 하는 다중 이미지 프로세서를 사용하는 디스플레이장치를 위한 OSD 구현장치.
  4. 제1프로세서부 및 제2프로세서부를 포함하는 다중 이미지 프로세서를 사용하는 디스플레이장치를 위한 OSD 구현방법에 있어서,
    외부로부터 입력된 영상 신호가 상기 제1프로세서부 및 상기 제2프로세서부 에 선택적으로 입력하는 단계;
    상기 영상 신호가 상기 제2프로세서부로 입력되면, 상기 제1프로세서부는 OSD 데이터를 생성하여 상기 제2프로세서부로 출력하는 단계; 및
    상기 제2프로세서부는 입력된 상기 영상 신호에 대한 이미지 처리를 수행하고, 상기 제1프로세서부로부터 입력된 상기 OSD 데이터를 혼합하여 OSD를 구현하는 단계;를 포함하는 것을 특징으로 하는 다중 이미지 프로세서를 사용하는 디스플레이장치를 위한 OSD 구현방법.
  5. 제 4항에 있어서,
    상기 영상 신호가 상기 제1프로세서부로 입력되면, 상기 제1프로세서부는 OSD 데이터를 생성하고, 입력된 상기 영상 신호에 대한 이미지 처리를 수행하여 처리된 상 기 영상 신호를 상기 OSD 데이터와 혼합하여 OSD를 구현하는 단계;를 더 포함하는 것을 특징으로 하는 다중 이미지 프로세서를 사용하는 디스플레이장치를 위한 OSD 구현방법.
KR1020050054531A 2005-06-23 2005-06-23 다중 이미지 프로세서를 사용하는 디스플레이장치를 위한ｏｓｄ 구현장치 및 그 방법 KR100677751B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050054531A KR100677751B1 (ko) 2005-06-23 2005-06-23 다중 이미지 프로세서를 사용하는 디스플레이장치를 위한ｏｓｄ 구현장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050054531A KR100677751B1 (ko) 2005-06-23 2005-06-23 다중 이미지 프로세서를 사용하는 디스플레이장치를 위한ｏｓｄ 구현장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR20060134654A true KR20060134654A (ko) 2006-12-28
KR100677751B1 KR100677751B1 (ko) 2007-02-02

Family

ID=37812994

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050054531A KR100677751B1 (ko) 2005-06-23 2005-06-23 다중 이미지 프로세서를 사용하는 디스플레이장치를 위한ｏｓｄ 구현장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR100677751B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8054316B2 (en) 2008-11-14 2011-11-08 Nvidia Corporation Picture processing using a hybrid system configuration

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3315557B2 (ja) * 1995-04-27 2002-08-19 キヤノン株式会社 表示制御装置及び方法及び表示装置
KR100215812B1 (ko) 1996-06-18 1999-08-16 구자홍 디지탈/아나로그 겸용 시스템의 오에스디 처리장치
KR100218446B1 (ko) * 1996-08-26 1999-09-01 구자홍 텔레비젼수상기/피씨겸용 온스크린 처리회로
KR100266582B1 (ko) * 1997-08-28 2000-09-15 구자홍 온스크린디스플레이장치및제어방법
JP2005017610A (ja) 2003-06-25 2005-01-20 Matsushita Electric Ind Co Ltd オンスクリーン表示装置およびオンスクリーン表示方法

Also Published As

Publication number Publication date
KR100677751B1 (ko) 2007-02-02

Similar Documents

Publication Publication Date Title
CN100493160C (zh) Osd合成图像译码装置和osd合成图像译码方法
US7486337B2 (en) Controlling the overlay of multiple video signals
KR100412763B1 (ko) 화상 처리 장치
KR20090022297A (ko) 디스플레이 제어 방법, 이를 이용한 디스플레이 장치 및디스플레이 시스템
KR20070013160A (ko) 디스플레이장치 및 그 제어방법
US20050097469A1 (en) Electronic device and display control method
CN100525418C (zh) 具有多重显示功能的影像处理与输出装置
KR20060134654A (ko) 다중 이미지 프로세서를 사용하는 디스플레이장치를 위한ｏｓｄ 구현장치 및 그 방법
US20020158879A1 (en) Graphic output unit and a graphic output system
JP2006246247A (ja) 映像信号処理装置及び映像信号処理方法
US20070285565A1 (en) Video display device
US20140379941A1 (en) Receiving device, transmitting device and transmitting/receiving system
CN113316022B (zh) 视频播放方法、装置、设备、系统和存储介质
JP2011165006A (ja) 映像表示装置、映像表示方法、プログラムおよび記録媒体
CN110753194B (zh) 双屏异显方法、存储介质及电子设备
US9503670B2 (en) Electronic apparatus and display control method
JPH11327867A (ja) セットトップボックスを用いたパソコン制御装置
CN113490208A (zh) 无线接入点的连接方法、配置方法、装置、介质和设备
KR100238312B1 (ko) 사용자 데이터 인터페이스 장치
JPH10333656A (ja) 画像表示装置、画像表示方法、並びに、記憶媒体
KR100609916B1 (ko) 디스플레이장치 및 그 제어방법
KR100723514B1 (ko) 복수의 비디오 영상 패스를 구비하는 미디어 재생장치
KR100524020B1 (ko) 무선 디스플레이 장치 및 무선 디스플레이 장치에서아날로그 영상 신호를 디스플레이 방법
KR100477632B1 (ko) 컴퓨터에서의 영상신호 처리장치
JP4551711B2 (ja) コンピュータシステム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131230

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141223

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151229

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee