KR20060130367A

KR20060130367A - Plasma display panel

Info

Publication number: KR20060130367A
Application number: KR1020050051006A
Authority: KR
Inventors: 김태우; 임상훈
Original assignee: 삼성에스디아이 주식회사
Priority date: 2005-06-14
Filing date: 2005-06-14
Publication date: 2006-12-19
Also published as: KR100686854B1

Abstract

A plasma display panel is provided to reduce power consumption and a cross-talk by reducing the number of address electrodes without a reduction of resolution. A plasma display panel includes a front glass substrate(110). At least one display electrode(120) is formed at a surface of the front glass substrate. A first dielectric layer(130) covers the display electrode. A rear glass substrate(140) is installed to face the front glass substrate. At least one address electrode(150) is formed to intersect the display electrode. A second dielectric layer(160) covers the address electrode. A plurality of partitions(170) have a predetermined thickness to achieve one pixel, which includes three sub pixels arranged adjacent to each other for emitting visible lights of different colors.

Description

Plasma display panel {Plasma display panel}

도 1은 종래의 플라즈마 디스플레이 패널을 개략적으로 도시한 분해 사시도이다.1 is an exploded perspective view schematically illustrating a conventional plasma display panel.

도 2는 도 1에 도시된 플라즈마 디스플레이 패널중 어드레스 전극, 표시 전극 및 부화소(방전 영역) 사이의 관계를 도시한 도식도이다.FIG. 2 is a schematic diagram showing a relationship between an address electrode, a display electrode, and a subpixel (discharge region) in the plasma display panel shown in FIG.

도 3은 도 1에 도시된 플라즈마 디스플레이 패널중 어드레스 전극, 표시 전극 및 부화소(형광층) 사이의 관계를 도시한 도식도이다.FIG. 3 is a schematic diagram showing a relationship between an address electrode, a display electrode, and a subpixel (fluorescent layer) in the plasma display panel shown in FIG. 1.

도 4는 도 1에 도시된 플라즈마 디스플레이 패널중 하나의 화소와 어드레스 전극 및 표시 전극 사이의 사이의 관계를 도시한 도식도이다.FIG. 4 is a schematic diagram showing a relationship between one pixel of the plasma display panel shown in FIG. 1 and an address electrode and a display electrode.

도 5는 본 발명에 의한 플라즈마 디스플레이 패널을 개략적으로 도시한 분해 사시도이다.5 is an exploded perspective view schematically showing a plasma display panel according to the present invention.

도 6은 도 5에 도시된 플라즈마 디스플레이 패널중 어드레스 전극, 표시 전극 및 부화소(방전 영역) 사이의 관계를 도시한 도식도이다.FIG. 6 is a schematic diagram showing a relationship between an address electrode, a display electrode, and a subpixel (discharge region) in the plasma display panel shown in FIG.

도 7은 도 5에 도시된 플라즈마 디스플레이 패널중 어드레스 전극, 표시 전극 및 부화소(형광층) 사이의 관계를 도시한 도식도이다.FIG. 7 is a schematic diagram showing a relationship between an address electrode, a display electrode, and a subpixel (fluorescent layer) in the plasma display panel shown in FIG. 5.

도 8은 도 5에 도시된 플라즈마 디스플레이 패널중 하나의 화소와 어드레스 전극 및 표시 전극 사이의 사이의 관계를 도시한 도식도이다.FIG. 8 is a schematic diagram showing a relationship between one pixel of the plasma display panel shown in FIG. 5 and an address electrode and a display electrode.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

100; 본 발명에 의한 플라즈마 디스플레이 패널100; Plasma display panel according to the present invention

110; 전면 유리 기판 120; 표시 전극110; Front glass substrate 120; Indicator electrode

121; X 표시 전극 122; Y 표시 전극121; An X display electrode 122; Y indicator electrode

121a,122a; 버스 전극 130; 제1유전층121a, 122a; Bus electrode 130; First dielectric layer

140; 배면 유리 기판 150; 어드레스 전극140; Back glass substrate 150; Address electrode

160; 제2유전층 170; 격벽160; Second dielectric layer 170; septum

180; 형광층 181; 적색 형광층180; Fluorescent layer 181; Red fluorescent layer

182; 녹색 형광층 183; 청색 형광층182; Green fluorescent layer 183; Blue fluorescent layer

190; 화소 191,192,193; 부화소190; Pixels 191,192,193; Subpixel

본 발명은 플라즈마 디스플레이 패널에 관한 것으로서, 더욱 상세하게 설명하면 해상도는 그대로 유지하면서도 어드레스 전극의 개수는 줄여 소비 전력을 감소시킬 수 있는 플라즈마 디스플레이 패널에 관한 것이다.The present invention relates to a plasma display panel, and more particularly, to a plasma display panel capable of reducing power consumption by reducing the number of address electrodes while maintaining the resolution.

일반적으로 플라즈마 디스플레이 패널은 가스 방전 현상을 이용하여 화상을 표시하기 위한 것으로서, 표시용량, 휘도, 콘트라스트, 잔상, 시야각 등의 각종 표시 능력이 우수하여 CRT(Cathode-Ray Tube)를 대체할 수 있는 장치로 각광받고 있다. 이러한 플라즈마 디스플레이 패널은 전극에 인가되는 직류 또는 교류 전압에 의하여 전극 사이의 가스에서 방전이 발생하고, 여기에서 수반되는 자외선 방사에 의하여 형광체를 여기시켜 소정 색상의 가시광을 발광하게 된다.In general, a plasma display panel is used to display an image by using a gas discharge phenomenon, and is a device capable of replacing a CRT (Cathode-Ray Tube) with excellent display capability such as display capacity, brightness, contrast, afterimage, and viewing angle. Is in the spotlight. In the plasma display panel, a discharge is generated in a gas between the electrodes by a direct current or an alternating voltage applied to the electrode, and excites the phosphor by ultraviolet radiation, thereby emitting visible light of a predetermined color.

도 1에 도시된 바와 같이 종래의 플라즈마 디스플레이 패널(100')은 크게 전면 유리 기판(110')과 배면 유리 기판(140')을 포함한다.As shown in FIG. 1, the conventional plasma display panel 100 ′ largely includes a front glass substrate 110 ′ and a rear glass substrate 140 ′.

상기 전면 유리 기판(110')의 하면에는 표시 방전을 위한 표시 전극(120')(X 표시 전극(121') 및 Y 표시 전극(122'))이 다수의 행을 이루며 평행하게 형성되어 있다. 상기 표시 전극(120')은 모두 벽전하를 충전하기 위한 제1유전층(130')으로 덮여 있고, 또한 상기 제1유전층(130')의 표면에는 방전으로부터 상기 표시 전극(120') 및 제1유전층(130')을 보호하기 위한 보호층(135')이 형성되어 있다. 한편, 상기 표시 전극(120')의 표면에는 전압 강하를 줄이기 위해 저저항의 버스 전극(121a',122a')이 더 형성되어 있다.The display electrode 120 '(the X display electrode 121' and the Y display electrode 122 ') for display discharge is formed in parallel on the lower surface of the front glass substrate 110'. The display electrodes 120 'are all covered with a first dielectric layer 130' for charging wall charges, and the display electrodes 120 'and the first from the discharge on the surface of the first dielectric layer 130'. A protective layer 135 ′ is formed to protect the dielectric layer 130 ′. On the other hand, low resistance bus electrodes 121a 'and 122a' are further formed on the surface of the display electrode 120 'to reduce the voltage drop.

상기 배면 유리 기판(140')의 상면에는 어드레스 신호 공급을 위한 어드레스 전극(150')이 다수의 열을 이루며 상호 평행하게 형성되어 있다. 또한, 상기 모든 어드레스 전극(150')의 표면에는 그것을 보호하기 위해 소정 두께의 제2유전층(160')이 형성되어 있다. 또한, 상기 제2유전층(160')의 표면에는 소정 색상의 가시광을 방출하는 다수의 부화소(191',192',193')가 형성될 수 있도록 소정 두께의 격벽(170')이 형성되어 있다. 여기서, 상기 어드레스 전극(150')은 상기 격벽(170')이 이루는 부화소(191',192',193')의 하부에 소정 길이를 가지며 형성되어 있다. 물론, 상기 어드레스 전극(150')은 상기 표시 전극(120')과 대략 직교 방향으로 형성되어 있다. 여기서, 상기 세개의 부화소(191',192',193')가 하나의 화소(190')를 이룬다.On the upper surface of the rear glass substrate 140 ', address electrodes 150' for supplying an address signal are formed in parallel with each other in a plurality of columns. In addition, the second dielectric layer 160 ′ having a predetermined thickness is formed on the surfaces of all the address electrodes 150 ′. In addition, a partition wall 170 ′ having a predetermined thickness is formed on the surface of the second dielectric layer 160 ′ so that a plurality of sub-pixels 191 ′, 192 ′, and 193 ′ that emit visible light having a predetermined color may be formed. have. Here, the address electrode 150 'is formed to have a predetermined length under the subpixels 191', 192 ', and 193' of the barrier rib 170 '. Of course, the address electrode 150 ′ is formed in a direction orthogonal to the display electrode 120 ′. Here, the three subpixels 191 ′, 192 ′, and 193 ′ constitute one pixel 190 ′.

한편, 최근 상기 격벽(170')은 소정 크기의 부화소(191',192',193')을 구획하고 가로 방향 또는 세로 방향 방전 간섭을 완전히 방지할 수 있도록 폐쇄 형태로 형성되고 있다. 더불어, 상기 격벽(170')이 이루는 부화소(191',192',193')로서 상기 어드레스 전극(150') 위의 제2유전층(160') 위에는 자외선에 의해 여기되어 소정 색상의 가시광을 방출하는 형광층(180')이 각각 형성되어 있다. 예를 들어, 상기 형광층(180')은 적색 형광층(181'), 녹색 형광층(182') 및 청색 형광층(183')일 수 있다.On the other hand, the barrier rib 170 'is formed in a closed shape so as to partition subpixels 191', 192 ', and 193' having a predetermined size and completely prevent horizontal or vertical discharge interference. In addition, as the subpixels 191 ′, 192 ′, and 193 ′ formed by the barrier rib 170 ′, the second dielectric layer 160 ′ on the address electrode 150 ′ is excited by ultraviolet rays to provide visible light having a predetermined color. Emitting fluorescent layers 180 'are formed, respectively. For example, the fluorescent layer 180 ′ may be a red fluorescent layer 181 ′, a green fluorescent layer 182 ′, and a blue fluorescent layer 183 ′.

도시된 바와 같이 어드레스 전극(150')은 세로 방향으로 소정 길이를 가지며 다수의 열을 이룬다. 또한, 표시 전극(120')은 가로 방향으로 소정 길이를 가지며 다수의 행을 이룬다. 더욱이, 상기 어드레스 전극(150')과 표시 전극(120')이 교차하는 영역에는 격벽(170')에 의해 형성되는 부화소(191',192',193')가 위치된다.As illustrated, the address electrodes 150 ′ have a predetermined length in the vertical direction and form a plurality of columns. In addition, the display electrode 120 ′ has a predetermined length in the horizontal direction and forms a plurality of rows. Further, sub-pixels 191 ', 192', and 193 'formed by the barrier rib 170' are positioned in an area where the address electrode 150 'and the display electrode 120' cross each other.

여기서, 상기 도 2에는 7열의 어드레스 전극(150'), 4행의 표시 전극(120'), 12개의 부화소(191',192',193') 및 3개의 화소(190')가 도시되어 있다. In FIG. 2, seven columns of address electrodes 150 ′, four rows of display electrodes 120 ′, twelve subpixels 191 ′, 192 ′, and 193 ′ and three pixels 190 ′ are shown. have.

도 3은 도 1에 도시된 플라즈마 디스플레이 패널중 어드레스 전극, 표시 전극 및 부화소(형광층) 사이의 관계를 도시한 도식도이다. 또한, 도 4는 도 1에 도 시된 플라즈마 디스플레이 패널중 하나의 화소와 어드레스 전극 및 표시 전극 사이의 사이의 관계를 도시한 도식도이다.FIG. 3 is a schematic diagram showing a relationship between an address electrode, a display electrode, and a subpixel (fluorescent layer) in the plasma display panel shown in FIG. 1. 4 is a schematic diagram showing a relationship between one pixel of the plasma display panel shown in FIG. 1 and an address electrode and a display electrode.

도시된 바와 같이 동일한 어느 하나의 어드레스 전극(150')을 따라서는 동일한 형광층(180')이 배열되어 있다. 즉, 선택된 어느 한 세로 방향의 어드레스 전극(150')을 따라서는 적색 형광층(181')이 배열되어 있다. 또한, 다른 한 세로 방향의 어드레스 전극(150')을 따라서는 녹색 형광층(182')이 배열되어 있다. 또한, 또다른 한 세로 방향의 어드레스 전극(150')을 따라서는 청색 형광층(183')이 형성되어 있다.As shown, the same fluorescent layer 180 'is arranged along one of the same address electrodes 150'. That is, the red fluorescent layer 181 'is arranged along the selected address electrode 150'. The green fluorescent layer 182 'is arranged along the address electrode 150' in the other vertical direction. In addition, a blue fluorescent layer 183 'is formed along another vertical address electrode 150'.

또한, 세개의 부화소(191',192',193')로 이루어진 하나의 화소(190')에는 3개의 어드레스 전극(150')이 할당되어 있다. 즉, 하나의 부화소(191')에 하나의 어드레스 전극(150')이 할당되어 있다. 다른 말로 표현하면, 적색 형광층(181')으로 된 하나의 부화소(191')에는 하나의 어드레스 전극(150')이 할당되고, 녹색 형광층(182')으로 된 다른 하나의 부화소(192')에는 다른 하나의 어드레스 전극(150')이 할당되며, 청색 형광층(183')으로된 또다른 하나의 부화소(193')에는 또다른 하나의 어드레스 전극(150')이 할당되어 있다.In addition, three address electrodes 150 'are allocated to one pixel 190' including three subpixels 191 ', 192', and 193 '. That is, one address electrode 150 'is assigned to one subpixel 191'. In other words, one sub-pixel 191 'of the red fluorescent layer 181' is assigned one address electrode 150 ', and the other sub-pixel of the green fluorescent layer 182' ( 192 'is assigned another address electrode 150', and another sub-pixel 193 'made of blue fluorescent layer 183' is assigned another address electrode 150 '. have.

이러한 종래의 플라즈마 디스플레이 패널(100')은 우선 표시 전극(120')중 X 표시 전극(121')과 어드레스 전극(150') 사이에 방전 개시 전압을 상회하는 전압을 인가하여, 어드레스 방전을 수행한다. 이때, Y 표시 전극(122')의 전위도 적당하게 조절함으로써, 상기 X 표시 전극(121') 및 Y 표시 전극(122') 사이에도 일시적으로 방전이 발생하여 각 전극의 표면에 전하가 형성된다. 이와 같은 어드레스 방전에 의해 X 표시 전극(121') 및 Y 표시 전극(122')에 형성되는 전하를 통상 벽전하라고 한다. 어드레스 방전후, 그 어드레스 방전된 영역과 대응되는 X 표시 전극(121') 및 Y 표시 전극(122') 사이에 방전 개시 전압보다는 낮은 펄스 전압을 인가하면, 상기 어드레스 방전에 의해 벽전하가 형성된 X 표시 전극(121') 및 Y 표시 전극(122') 사이에 방전이 개시된다. 이러한 X 표시 전극(121') 및 Y 표시 전극(122') 사이의 방전을 유지 방전이라고도 하고, 어드레스 방전에 의해 벽전하가 형성된 표시 전극(120')에서만 발생한다. 이러한 유지 방전에 의해 방사되는 자외선에 의해 결국 형광체가 여기됨으로써 소정 색상의 가시광이 발생한다.The conventional plasma display panel 100 'first performs an address discharge by applying a voltage above the discharge start voltage between the X display electrode 121' and the address electrode 150 'among the display electrodes 120'. do. At this time, by appropriately adjusting the potential of the Y display electrode 122 ', a discharge is also generated temporarily between the X display electrode 121' and the Y display electrode 122 'so that a charge is formed on the surface of each electrode. . The charges formed on the X display electrode 121 'and the Y display electrode 122' by such an address discharge are usually called wall charges. After the address discharge, if a pulse voltage lower than the discharge start voltage is applied between the X display electrode 121 'and the Y display electrode 122' corresponding to the address discharged region, the wall charge is formed by the address discharge. Discharge is initiated between the display electrode 121 'and the Y display electrode 122'. The discharge between the X display electrode 121 'and the Y display electrode 122' is also called sustain discharge, and is generated only in the display electrode 120 'in which wall charges are formed by the address discharge. The fluorescent material is eventually excited by the ultraviolet rays emitted by the sustain discharge, so that visible light of a predetermined color is generated.

한편, 최근에는 플라즈마 디스플레이 패널의 해상도를 고집적화시킴에 따라, 점차 어드레스 전극의 개수가 증가하고 또한 어드레스 전극간의 피치도 작아지고 있다. 그런데, 주지된 바와 같이 어드레스 전극 사이의 피치가 가까워짐에 따라 어드레스 전극간의 캐패시턴스값은 증가하고, 상기 어드레스 전극간에는 대략 CV²f으로 계산되는 에너지가 소모된다. 즉, 고해상도의 플라즈마 디스플레이 패널을 만들기 위해서는 CV²f로 계산되는 어드레스 전극의 소비 전력 증가가 필수적이다. 더욱이, 상기 어드레스 전극에는 표시 전극보다 훨씬 큰 방전 전압이 인가됨으로써, 상기 어드레스 전극의 소비 전력 증가는 곧바로 플라즈마 디스플레이 패널 전체의 소비 전력 증가와 직결된다. 여기서, C는 어드레스 전극 사이에 생성되는 캐패시턴스값이고, V는 어드레스 전극에 인가되는 전압이며, f는 어드레스 전극에 인가되는 주파수이다.On the other hand, in recent years, as the resolution of the plasma display panel is highly integrated, the number of address electrodes has gradually increased, and the pitch between address electrodes has also decreased. However, as is well known, as the pitch between address electrodes approaches, capacitance values between address electrodes increase, and energy calculated as approximately CV ² f is consumed between the address electrodes. In other words, in order to produce a high resolution plasma display panel, an increase in power consumption of the address electrode calculated by CV ² f is essential. Furthermore, since a discharge voltage much larger than that of the display electrode is applied to the address electrode, an increase in power consumption of the address electrode is directly connected to an increase in power consumption of the entire plasma display panel. Here, C is a capacitance value generated between address electrodes, V is a voltage applied to the address electrode, and f is a frequency applied to the address electrode.

일례로, 풀에치디(Full HD)급의 경우 가로 해상도로서 1920개의 화소(5760개의 부화소)를 요구하고 있다. 따라서, 이를 충족시키려면 상술한 바와 모든 부화소마다 어드레스 전극이 할당되므로, 그 어드레스 전극의 개수가 무려 5760개가 필요하게 된다. 따라서, 플라즈마 디스플레이 패널의 소비 전력이 급격히 증가함은 물론, 어드레스 전극의 거리가 가까워짐에 따라 크로스터크(cross talk) 현상도 심하게 발생한다. 물론, 이에 따라 어드레스 전극으로 소정 전압을 인가하는 회로(예를 들면, 티씨피(TCP; Tape Carrier Package))가 감당해야 하는 순시 전력(또는 피크 전력)도 커지고, 더욱이 그 회로 또는 패널에서 발생하는 열도 급격히 증가하는 문제가 있다.For example, in the case of Full HD, 1920 pixels (5760 subpixels) are required as the horizontal resolution. Therefore, in order to satisfy this, since the address electrodes are allocated to the above-described subpixels and all the subpixels, the number of the address electrodes is required to be 5760. As a result, the power consumption of the plasma display panel rapidly increases, and as the distance between the address electrodes approaches, the cross talk phenomenon occurs severely. Of course, the instantaneous power (or peak power) that a circuit (for example, a tape carrier package (TCP)) that applies a predetermined voltage to the address electrode has to be increased also increases, and furthermore, There is also a problem that heat increases rapidly.

본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 본 발명의 목적은 동일한 해상도를 유지하면서도 어드레스 전극의 개수를 줄임으로써, 소비 전력을 감소시키고, 회로가 감당해야 하는 순시 전력(또는 피크 전력)을 줄이며 또한 발열량도 감소시킬 수 있는 플라즈마 디스플레이 패널을 제공하는데 있다.SUMMARY OF THE INVENTION The present invention is to overcome the above-mentioned conventional problems, and an object of the present invention is to reduce power consumption by reducing the number of address electrodes while maintaining the same resolution, and to provide instantaneous power (or peak power) that a circuit must bear. The present invention provides a plasma display panel which can reduce the amount of heat and also reduce the amount of heat generated.

본 발명의 다른 목적은 동일한 해상도를 유지하면서도 어드레스 전극의 피치를 증가시킴으로써, 크로스터크 현상을 줄일 수 있는 플라즈마 디스플레이 패널을 제공하는데 있다.Another object of the present invention is to provide a plasma display panel which can reduce cross-turk phenomenon by increasing the pitch of the address electrode while maintaining the same resolution.

상기한 목적을 달성하기 위해 본 발명에 의한 플라즈마 디스플레이 패널은 전면 유리 기판과, 상기 전면 유리 기판의 표면에 형성된 적어도 하나의 표시 전극과, 상기 표시 전극을 덮는 제1유전층과, 상기 전면 유리 기판에 대향되어 설치된 배면 유리 기판과, 상기 배면 유리 기판중 상기 전면 유리 기판의 제1유전층을 향하는 면에 상기 표시 전극과 교차하는 방향으로 형성된 어드레스 전극과, 상기 어드레스 전극을 덮는 제2유전층과, 상기 제2유전층의 표면으로서 서로 다른 색상의 가시광을 방출하는 세개의 부화소가 가장 인접하여 하나의 화소를 이루도록 소정 두께로 형성된 다수의 격벽을 포함하고, 상기 격벽에 의해 구분되는 하나의 화소에는 두개의 어드레스 전극이 할당될 수 있다.In order to achieve the above object, a plasma display panel according to the present invention includes a front glass substrate, at least one display electrode formed on a surface of the front glass substrate, a first dielectric layer covering the display electrode, and the front glass substrate. A back glass substrate provided to face each other, an address electrode formed on a surface of the back glass substrate facing the first dielectric layer of the front glass substrate in a direction crossing the display electrode, a second dielectric layer covering the address electrode, and the second As the surface of the two dielectric layers, three sub-pixels emitting visible light of different colors include a plurality of partition walls formed to have a predetermined thickness so as to form a single pixel adjacent to each other, and one pixel divided by the partition walls has two addresses. An electrode can be assigned.

여기서, 상기 세개의 부화소중 선택된 두개의 부화소에는 하나의 어드레스 전극이 공통으로 할당되고, 나머지 하나의 부화소에는 다른 어드레스 전극이 할당될 수 있다.Here, one address electrode may be commonly assigned to two selected subpixels among the three subpixels, and another address electrode may be allocated to the other subpixel.

또한, 상기 격벽은 세개의 부화소가 각각 구분될 수 있도록 삼각, 사각, 마름모, 오각, 육각 또는 다각 형태중 선택된 어느 하나의 형태로 형성될 수 있다.In addition, the partition wall may be formed in any one form selected from triangular, square, rhombus, pentagonal, hexagonal, or polygonal so that three subpixels may be distinguished from each other.

또한, 상기 세개의 부화소중 어느 하나에는 적색 형광층이 형성되고, 다른 하나에는 녹색 형광층이 형성되며, 나머지 다른 하나에는 청색 형광층이 형성될 수 있다.In addition, one of the three subpixels may be formed with a red fluorescent layer, the other is a green fluorescent layer is formed, the other is a blue fluorescent layer may be formed.

또한, 상기 세개의 형광층중 적색 형광층과 녹색 형광층에는 하나의 어드레스 전극이 공통으로 할당되고, 나머지 청색 형광층에는 다른 하나의 어드레스 전극이 할당될 수 있다.In addition, one address electrode may be commonly allocated to the red fluorescent layer and the green fluorescent layer among the three fluorescent layers, and the other address electrode may be allocated to the other blue fluorescent layer.

또한, 상기 세개의 형광층중 녹색 형광층과 청색 형광층에는 하나의 어드레 스 전극이 공통으로 할당되고, 나머지 적색 형광층에는 다른 하나의 어드레스 전극이 할당될 수 있다.In addition, one address electrode may be commonly allocated to the green fluorescent layer and the blue fluorescent layer among the three fluorescent layers, and the other address electrode may be allocated to the other red fluorescent layer.

또한, 상기 세개의 형광층중 청색 형광층과 적색 형광층에는 하나의 어드레스 전극이 공통으로 할당되고, 나머지 녹색 형광층에는 다른 하나의 어드레스 전극이 할당될 수 있다.In addition, one address electrode may be commonly allocated to the blue fluorescent layer and the red fluorescent layer among the three fluorescent layers, and the other address electrode may be allocated to the other green fluorescent layer.

또한, 상기 부화소는 하나의 어드레스 전극을 따라서 다수가 반복적으로 배열되어 있되, 각각의 부화소는 서로 다른 색상의 가시광을 방출하도록 배열될 수 있다.In addition, a plurality of subpixels are repeatedly arranged along one address electrode, and each subpixel may be arranged to emit visible light having a different color.

또한, 상기 격벽에 의해 구분되는 하나의 화소에는 세개의 표시 전극이 할당될 수 있다.In addition, three display electrodes may be allocated to one pixel divided by the partition wall.

또한, 상기 세개의 부화소에는 각각 표시 전극이 할당될 수 있다.In addition, each of the three subpixels may be assigned a display electrode.

또한, 상기 부화소는 하나의 표시 전극을 따라 다수가 배열되어 있되, 각각의 부화소에는 동일한 색상의 가시광을 방출하도록 배열될 수 있다.In addition, a plurality of subpixels may be arranged along one display electrode, and each subpixel may be arranged to emit visible light of the same color.

또한, 상기 부화소에는 적색 형광층이 형성될 수 있다.In addition, a red fluorescent layer may be formed on the subpixel.

또한, 상기 부화소에는 녹색 형광층이 형성될 수 있다.In addition, a green fluorescent layer may be formed on the subpixel.

또한, 상기 부화소에는 청색 형광층이 형성될 수 있다.In addition, a blue fluorescent layer may be formed on the subpixel.

상기와 같이 하여 본 발명에 의한 플라즈마 디스플레이 패널은 세개의 부화소로 이루어진 하나의 화소에 두개의 어드레스 전극이 할당됨으로써, 어드레스 전극의 개수를 상당히 감소시킬 수 있게 된다. 따라서, 본 발명에 의한 플라즈마 디스플레이 패널은 종래에 비해 대략 2/3의 어드레스 전극 개수를 갖게 된다.As described above, in the plasma display panel according to the present invention, two address electrodes are allocated to one pixel composed of three subpixels, thereby significantly reducing the number of address electrodes. Accordingly, the plasma display panel according to the present invention has a number of address electrodes of approximately 2/3 as compared with the related art.

또한, 본 발명에 의한 플라즈마 디스플레이 패널은 상기와 같이 어드레스 전극의 개수가 종래에 비해 대략 2/3로 감소함으로써, 당연히 어드레스 전극에서 소비되는 소비 전력 역시 대략 2/3로 감소하게 된다.In addition, in the plasma display panel according to the present invention, the number of address electrodes is reduced to about 2/3 as compared with the conventional art, and therefore, power consumption consumed at the address electrodes is also reduced to about 2/3.

또한, 본 발명에 의한 플라즈마 디스플레이 패널은 어드레스 전극을 구동하는 하나의 회로가 감당하는 순시 전력 또는 피크 전력 역시 종래에 비해 대략 2/3로 감소하게 된다.In addition, in the plasma display panel according to the present invention, the instantaneous power or peak power of one circuit driving the address electrode is also reduced by approximately two thirds.

또한, 본 발명에 의한 플라즈마 디스플레이 패널은 종래와 동일한 해상도를 유지하면서도 어드레스 전극의 개수는 감소함으로써, 자연스럽게 어드레스 전극 사이의 거리도 증가하게 된다. 따라서, 어드레스 전극 상호간에 발생하는 크로스토크 현상도 현저하게 감소하게 되고, 더욱이 발열량도 종래에 비해 상당히 감소하게 된다.In addition, the plasma display panel according to the present invention reduces the number of address electrodes while maintaining the same resolution as before, thereby naturally increasing the distance between the address electrodes. Therefore, the crosstalk phenomenon that occurs between the address electrodes is also significantly reduced, and furthermore, the amount of heat generated is significantly reduced as compared with the prior art.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings such that those skilled in the art may easily implement the present invention.

도 5에 도시된 바와 같이 본 발명에 의한 플라즈마 디스플레이 패널(100)은 전면 유리 기판(110)과, 상기 전면 유리 기판(110)에 형성된 다수의 표시 전극(120)과, 상기 표시 전극(120)을 덮는 제1유전층(130)과, 상기 전면 유리 기판 (110)에 대향되어 설치되는 배면 유리 기판(140)과, 상기 배면 유리 기판(140)에 형성된 다수의 어드레스 전극(150)과, 상기 어드레스 전극(150)을 덮는 제2유전층(160)과, 상기 제2유전층(160) 위에 소정 두께로 형성된 다수의 폐쇄형 격벽(170)과, 상기 격벽(170) 내부에 형성된 다수의 형광층(180)을 포함한다.As shown in FIG. 5, the plasma display panel 100 according to the present invention includes a front glass substrate 110, a plurality of display electrodes 120 formed on the front glass substrate 110, and the display electrode 120. A first dielectric layer 130 covering the top surface, a back glass substrate 140 disposed to face the front glass substrate 110, a plurality of address electrodes 150 formed on the back glass substrate 140, and the address. The second dielectric layer 160 covering the electrode 150, the plurality of closed barrier ribs 170 formed on the second dielectric layer 160 to have a predetermined thickness, and the plurality of fluorescent layers 180 formed in the barrier wall 170. ).

상기 전면 유리 기판(110)은 각종 고열 공정에서 치수 및 형태가 변하지 않는 고내열성 및 고왜점을 갖는 대략 평판 형태의 유리로 형성될 수 있다.The front glass substrate 110 may be formed of a substantially flat glass having high heat resistance and high distortion that does not change in dimensions and shape in various high temperature processes.

상기 표시 전극(120)은 상기 전면 유리 기판(110)의 하면에 소정 피치를 가지며 상호 평행하게 형성되어 있다. 예를 들어, 상기 표시 전극(120)은 소정 피치를 가지며 다수의 열을 이룬다. 이러한 표시 전극(120)은 다시 X 표시 전극(121) 및 Y 표시 전극(122)이 한쌍을 이룬다. 또한, 상기 표시 전극(120)은 광투과성 및 전도성이 좋은 ITO(In과 Sn의 합금 산화막), 네사막(SnO₂) 또는 그 등가물중 선택된 어느 하나로 형성될 수 있으나 이러한 재질로 본 발명을 한정하는 것은 아니다. 또한, 이러한 표시 전극(120)은 주로 스퍼터링(sputtering)으로 형성될 수 있으나, 이러한 형성 방법으로 본 발명을 한정하는 것도 아니다. 또한, 상기 표시 전극(120)의 표면에는 전압 강하를 막기 위해 저저항의 버스 전극(121a,122a)이 더 형성될 수 있다. 이러한 버스 전극(121a,122a)은 Cr-Cu-Cr, Ag 또는 그 등가물중 선택된 어느 하나로 형성될 수 있으나, 이러한 재질로 본 발명을 한정하는 것은 아니다.The display electrode 120 has a predetermined pitch on the lower surface of the front glass substrate 110 and is formed in parallel with each other. For example, the display electrode 120 has a predetermined pitch and forms a plurality of columns. The display electrode 120 is again paired with the X display electrode 121 and the Y display electrode 122. In addition, the display electrode 120 may be formed of any one selected from ITO (alloy oxide film of In and Sn), nesa film (SnO ₂ ), or equivalent thereof having good light transmittance and conductivity. It is not. In addition, the display electrode 120 may be formed mainly by sputtering, but the present invention is not limited thereto. In addition, bus electrodes 121a and 122a having low resistance may be further formed on the surface of the display electrode 120 to prevent a voltage drop. The bus electrodes 121a and 122a may be formed of any one selected from Cr-Cu-Cr, Ag, or equivalents thereof, but the present invention is not limited thereto.

상기 제1유전층(130)은 상기 표시 전극(120)을 포함하여 상기 전면 유리 기 판(110)의 하면 전체를 덮는다. 이러한 제1유전층(130)은 저융점 유리 분말을 주성분으로 하는 페이스트(paste)를 전면 유리 기판(110)의 하면 전체에 균일하게 스크린 인쇄하여 형성할 수 있다. 이러한 제1유전층(130)은 주지된 바와 같이 투명체이며, 방전시 캐패시터로 작용하고, 전류를 제한하는 역할과 메모리 기능을 수행한다. 더불어, 상기 제1유전층(130)의 표면에는 내구성을 보강하고, 방전시 많은 2차 전자를 방출할 수 있도록 보호막(135)이 더 형성될 수 있다. 이러한 보호막(135)은 MgO 또는 그 등가물중 선택된 어느 하나를 이용하여, 전자빔 방식이나 스퍼터링 등으로 형성할 수 있으나, 본 발명에서 이러한 보호막의 재질 및 그 형성 방법을 한정하는 것은 아니다.The first dielectric layer 130 includes the display electrode 120 to cover the entire lower surface of the front glass substrate 110. The first dielectric layer 130 may be formed by uniformly screen printing a paste including a low melting glass powder as a main component on the entire lower surface of the front glass substrate 110. As described above, the first dielectric layer 130 is a transparent material, and acts as a capacitor during discharge, limits current, and performs a memory function. In addition, a protective layer 135 may be further formed on the surface of the first dielectric layer 130 to reinforce durability and to emit a large amount of secondary electrons during discharge. The protective film 135 may be formed by an electron beam method or sputtering using any one selected from MgO or its equivalent, but the material of the protective film and the method of forming the protective film 135 are not limited thereto.

상기 배면 유리 기판(140)은 상기 전면 유리 기판(110)에 대향되어 설치되어 있다. 즉, 상기 배면 유리 기판(140)은 상기 제1유전층(130)의 아래에 설치되어 있다. 이러한 배면 유리 기판(140) 역시 각종 고열 공정에서 치수 및 형태가 변하지 않는 고내열성 및 고왜점을 갖는 대략 평판 형태의 유리로 형성될 수 있다.The rear glass substrate 140 is provided to face the front glass substrate 110. That is, the rear glass substrate 140 is provided below the first dielectric layer 130. The back glass substrate 140 may also be formed of a substantially flat glass having high heat resistance and high distortion that does not change in dimensions and shape in various high temperature processes.

상기 어드레스 전극(150)은 상기 배면 유리 기판(140)중 상기 전면 유리 기판(110)의 제1유전층(130)을 향하는 상면에 형성되어 있다. 이러한 어드레스 전극(150)은 상기 배면 유리 기판(140)의 상면에 소정 피치를 가지며 상호 평행하게 형성되어 있다. 예를 들어, 상기 어드레스 전극(150)은 소정 피치를 가지며 다수의 행을 이룬다. 더욱이 이러한 어드레스 전극(150)은 상기 표시 전극(120)에 대하여 대략 교차하는 방향으로 형성되어 있다. 또한, 상기 어드레스 전극(150)은 표시 전극(120)에 대하여 대략 직교하는 방향으로 형성될 수도 있다. 하기하겠지만, 하나 의 어드레스 전극(150)은 각각 다른 색상의 가시광을 방출하는 부화소(191,192,193) 또는 각각 다른 형광층(180)에 교차하는 방향으로 형성되어 있다. 이러한 어드레스 전극(150)은 Ag 페이스트 또는 그 등가물을 이용한 , 스퍼터링, 스크린 인쇄법, 사진 식각 기술, 등에 의해 형성될 수 있으나, 본 발명에서 상기 어드레스 전극(150)의 재질 및 형성 방법을 한정하는 것은 아니다. 이러한 어드레스 전극(150), 표시 전극(120), 형광층(180), 부화소(191,192,193) 및 화소(190) 사이의 상호 관계는 아래에서 더욱 상세하게 설명하기로 한다.The address electrode 150 is formed on an upper surface of the rear glass substrate 140 that faces the first dielectric layer 130 of the front glass substrate 110. The address electrode 150 has a predetermined pitch on the top surface of the back glass substrate 140 and is formed in parallel with each other. For example, the address electrodes 150 have a predetermined pitch and form a plurality of rows. In addition, the address electrode 150 is formed in a direction substantially intersecting with the display electrode 120. In addition, the address electrode 150 may be formed in a direction substantially perpendicular to the display electrode 120. As will be described below, one address electrode 150 is formed in a direction crossing the subpixels 191, 192, and 193 or the different fluorescent layers 180 that respectively emit visible light of different colors. The address electrode 150 may be formed by sputtering, screen printing, photolithography, or the like using Ag paste or the like, but the material and method of forming the address electrode 150 are limited in the present invention. no. The correlation between the address electrode 150, the display electrode 120, the fluorescent layer 180, the subpixels 191, 192, 193, and the pixel 190 will be described in more detail below.

상기 제2유전층(160)은 상기 어드레스 전극(150)을 포함하여 상기 배면 유리 기판(140)의 상면 전체를 덮고 있다. 이러한 제2유전층(160) 역시 상기 제1유전층(130)과 유사하거나 같은 재질로 형성될 수 있다.The second dielectric layer 160 covers the entire upper surface of the rear glass substrate 140 including the address electrode 150. The second dielectric layer 160 may also be formed of a material similar to or the same as that of the first dielectric layer 130.

상기 격벽(170)은 상기 제2유전층(160)의 표면에 소정 두께로 형성되어 있다. 이러한 격벽(170)은 상기 표시 전극(120) 및 어드레스 전극(150)에 대해서 교차하는 방향으로 형성되어 있다. 상기 격벽(170)은 삼각, 사각, 사각, 마름모, 오각, 육각 또는 다각 형태중 선택된 어느 하나로 형성될 수 있다. 도면에서는 비록 마름모 형태의 격벽(170)이 도시되어 있으나, 이러한 형태로 본 발명을 한정하는 것은 아니다. 즉, 본 발명은 폐쇄형의 모든 격벽(170)에 적용 가능하다. 이러한 격벽(170)은 두장의 전면 유리 기판(110)과 배면 유리 기판(140)의 간격을 유지하고, 방전 영역을 확보하는 역할을 한다. 또한, 이러한 격벽(170)은 저융점 유리 분말 페이스트 또는 그 등가물을 스크린 인쇄법, 샌드블라스트법, 리프트 오프법, 에칭 등으로 형성할 수 있으나, 본 발명에서 이러한 격벽(170)의 재질 또는 형성 방법을 한정하는 것은 아니다.The partition wall 170 is formed on the surface of the second dielectric layer 160 to have a predetermined thickness. The partition wall 170 is formed in a direction crossing the display electrode 120 and the address electrode 150. The partition wall 170 may be formed of any one selected from triangular, square, rectangular, rhombus, pentagonal, hexagonal, or polygonal shapes. Although the partition wall 170 of a rhombus shape is shown in the drawings, the present invention is not limited thereto. That is, the present invention is applicable to all the partition walls 170 of the closed type. The partition wall 170 maintains a distance between the two front glass substrates 110 and the rear glass substrate 140 and serves to secure a discharge region. In addition, the partition wall 170 may be formed of a low melting glass powder paste or an equivalent thereof by screen printing, sandblasting, lift-off, etching, etc., but the material or forming method of the partition 170 in the present invention. It is not intended to limit.

상기 형광층(180)은 상기 격벽(170)이 형성하는 부화소(191,192,193)로서 제2유전층(160) 위에 소정 두께로 형성되어 있다. 이러한 형광층(180)은 방전시 발생된 자외선에 의해 여기됨으로써, 소정 색상의 가시광을 방출하는 역할을 한다. 이러한 형광층(180)은 하나의 어드레스 전극(150)을 따라서 적색 형광층(181), 녹색 형광층(182) 및 청색 형광층(183)으로 배열될 수 있다. 더욱이, 이러한 형광층(180)은 하나의 어드레스 전극(150)을 따라서 적색 형광층(181), 녹색 형광층(182) 및 청색 형광층(183)이 반복적으로 배열되어 있다. 또한 이러한 형광층(180)은 하나의 표시 전극(120)을 따라서 동일한 적색 형광층(181)이 배열되거나, 또는 다른 하나의 표시 전극(120)을 따라서 동일한 녹색 형광층(182)이 배열되거나, 또는 또다른 하나의 표시 전극(120)을 따라서 동일한 청색 형광층(183)이 배열될 수 있다. The fluorescent layer 180 is a subpixel 191, 192, 193 formed by the barrier rib 170, and is formed on the second dielectric layer 160 to have a predetermined thickness. The fluorescent layer 180 is excited by ultraviolet rays generated during discharge, thereby emitting visible light of a predetermined color. The fluorescent layer 180 may be arranged as a red fluorescent layer 181, a green fluorescent layer 182, and a blue fluorescent layer 183 along one address electrode 150. Further, in the fluorescent layer 180, the red fluorescent layer 181, the green fluorescent layer 182, and the blue fluorescent layer 183 are repeatedly arranged along one address electrode 150. In addition, the fluorescent layer 180 has the same red fluorescent layer 181 arranged along one display electrode 120, or the same green fluorescent layer 182 arranged along the other display electrode 120, Alternatively, the same blue fluorescent layer 183 may be arranged along another display electrode 120.

도시된 바와 같이 상기 표시 전극(120)과 상기 어드레스 전극(150)은 대략 교차하는 방향 또는 직교하는 방향으로 형성되어 있고, 또한 상기 표시 전극(120)과 어드레스 전극(150)이 교차하는 영역에 각각 격벽(170)에 의해 부화소(191,192,193)가 형성되어 있다. 일례로 도 6에 도시된 바와 같이 상기 표시 전극(120)은 7열을 이루고, 상기 어드레스 전극(150)은 4행을 이루며 상호 교차되어 있다. 또한, 상기 부화소(191,192,193)는 전체적으로 12개가 형성되어 있고, 화소 (190)는 4개가 형성되어 있다. 본 발명에 의한 플라즈마 디스플레이 패널(100)은 종래와 같은 12개의 부화소(191,192,193) 및 4개의 화소(190)를 가지면서도 어드레스 전극(150)은 7개에서 4개로 감소함을 알 수 있다. 따라서, 해상도는 그대로 유지하면서 어드레스 전극(150)의 개수가 감소한 것이다.As shown in the drawing, the display electrode 120 and the address electrode 150 are formed in substantially crossing or orthogonal directions, and are respectively formed in regions where the display electrode 120 and the address electrode 150 cross each other. The subpixels 191, 192, and 193 are formed by the partition wall 170. For example, as illustrated in FIG. 6, the display electrodes 120 form seven columns, and the address electrodes 150 form four rows and cross each other. In addition, 12 subpixels 191, 192, and 193 are formed in total, and 4 pixels 190 are formed. The plasma display panel 100 according to the present invention has 12 subpixels 191, 192, 193 and 4 pixels 190, but decreases from 7 to 4 address electrodes 150. Therefore, the number of address electrodes 150 is reduced while maintaining the resolution.

도 7은 도 5에 도시된 플라즈마 디스플레이 패널중 어드레스 전극, 표시 전극 및 부화소(형광층) 사이의 관계를 도시한 도식도이다. 또한, 도 8은 도 5에 도시된 플라즈마 디스플레이 패널중 하나의 화소와 어드레스 전극 및 표시 전극 사이의 사이의 관계를 도시한 도식도이다. 여기서는 상기 도 7 및 도 8을 함께 참조하기로 한다.FIG. 7 is a schematic diagram showing a relationship between an address electrode, a display electrode, and a subpixel (fluorescent layer) in the plasma display panel shown in FIG. 5. 8 is a schematic diagram showing a relationship between one pixel of the plasma display panel shown in FIG. 5 and an address electrode and a display electrode. Reference will be made to FIGS. 7 and 8 together.

도시된 바와 같이 격벽(170)은 서로 다른 색상의 가시광을 방출하는 세개의 부화소(191,192,193)가 가장 인접하여 하나의 화소(190)를 이루도록 되어 있다. 도면에는 12개의 부화소(191,192,193)에 의해 4개의 화소(190)가 구비된 격벽(170)이 도시되어 있으며, 하나의 화소(190)는 대략 삼각 형태를 한다.As illustrated, the partition wall 170 has three subpixels 191, 192, and 193 that emit visible light of different colors to be adjacent to each other to form one pixel 190. In the drawing, a partition wall 170 including four pixels 190 is illustrated by twelve subpixels 191, 192, and 193, and one pixel 190 has a substantially triangular shape.

여기서, 상기 격벽(170)에 의해 구분되는 하나의 화소(190)에는 두개의 어드레스 전극(150)이 할당되어 있다. 즉, 세개의 부화소(191,192,193)중 선택된 두개의 부화소(191,192)에 하나의 어드레스 전극(150)이 공통으로 할당되고, 나머지 하나의 부화소(193)에 다른 어드레스 전극(150)이 할당될 수 있다. 또한, 선택된 두 개의 부화소(192,193)에 하나의 어드레스 전극(150)이 공통으로 할당되고, 나머지 하나의 부화소(191)에 다른 어드레스 전극(150)이 할당될 수 있다. 또한, 선택된 두 개의 부화소(193,191)에 하나의 어드레스 전극(150)이 공통으로 할당되고, 나머지 하나의 부화소(192)에 다른 어드레스 전극(150)이 할당될 수 있다.Here, two address electrodes 150 are allocated to one pixel 190 divided by the partition wall 170. That is, one address electrode 150 is commonly allocated to two selected subpixels 191 and 192 among three subpixels 191, 192 and 193, and another address electrode 150 is allocated to the other subpixel 193. Can be. In addition, one address electrode 150 may be commonly allocated to the two selected subpixels 192 and 193, and another address electrode 150 may be allocated to the other subpixel 191. In addition, one address electrode 150 may be commonly allocated to the two selected subpixels 193 and 191, and another address electrode 150 may be allocated to the other subpixel 192.

또한, 상기 각각의 부화소(191,192,193)에는 소정 색상의 가시광을 방출하는 형광층(180)이 형성될 수 있다. 예를 들어, 상기 세개의 부화소(191,192,193)중 어느 하나의 부화소(191)에는 적색 형광층(181)이 형성될 수 있고, 다른 하나의 부화소(192)에는 녹색 형광층(182)이 형성될 수 있으며, 나머지 다른 하나의 부화소(193)에는 청색 형광층(183)이 형성될 수 있다.In addition, each of the subpixels 191, 192, and 193 may have a fluorescent layer 180 that emits visible light of a predetermined color. For example, a red fluorescent layer 181 may be formed on one of the three subpixels 191, 192, and 193, and a green fluorescent layer 182 may be formed on the other subpixel 192. The blue fluorescent layer 183 may be formed on the other subpixel 193.

또한, 상기 형광층(180)과 어드레스 전극(150) 사이의 관계를 살펴보면, 형광층(180)중 예를 들어 적색 형광층(181)과 녹색 형광층(182)에는 하나의 어드레스 전극(150)이 공통으로 할당되고, 나머지 청색 형광층(183)에는 다른 하나의 어드레스 전극(150)이 할당될 수 있다. 물론, 이와 달리 상기 형광층(180)중 녹색 형광층(182)과 청색 형광층(183)에는 하나의 어드레스 전극(150)이 공통으로 할당되고, 나머지 적색 형광층(181)에는 다른 하나의 어드레스 전극(150)이 할당될 수도 있다. 더욱이, 이와 달리 상기 형광층(180)중 청색 형광층(183)과 녹색 형광층(181)에는 하나의 어드레스 전극(150)이 공통으로 할당되고, 나머지 적색 형광층(181)에는 다른 하나의 어드레스 전극(150)이 할당될 수도 있다.In addition, the relationship between the fluorescent layer 180 and the address electrode 150 will be described. For example, one address electrode 150 may be provided in the red fluorescent layer 181 and the green fluorescent layer 182. This common address may be allocated, and another address electrode 150 may be allocated to the remaining blue fluorescent layer 183. Of course, one address electrode 150 is commonly allocated to the green fluorescent layer 182 and the blue fluorescent layer 183 of the fluorescent layer 180, and the other address is allocated to the other red fluorescent layer 181. The electrode 150 may be assigned. In addition, one address electrode 150 is commonly allocated to the blue fluorescent layer 183 and the green fluorescent layer 181 of the fluorescent layer 180, and the other address is allocated to the other red fluorescent layer 181. The electrode 150 may be assigned.

더불어, 약간 다른 관점에서 본 다면 본 발명에 의한 플라즈마 디스플레이 패널(100)에 형성된 부화소(191,192,193)들은 하나의 어드레스 전극(150)을 따라서 다수개가 반복적으로 배열되어 있되, 각각의 부화소(191,192,193)는 서로 다른 색상의 가시광을 방출하도록 배열되어 있다. 예를 들어, 도 7에 도시된 첫번째 행의 어드레스 전극(150)을 중심으로 관찰하면, 좌측에서 우측 방향으로 청색 형광층(183)을 갖는 부화소(193), 녹색 형광층(182)을 갖는 부화소(192) 및 적색 형광층(181)을 갖는 부화소(191)가 그 첫번째 행의 어드레스 전극(150)을 따라서 배열될 수 있다. 또한, 두번째 행의 어드레스 전극(150)을 중심으로 관찰하면, 좌측에서 우측 방향으로 녹색 형광층(182)을 갖는 부화소(192), 적색 형광층(181)을 갖는 부화소(191) 및 청색 형광층(183)을 갖는 부화소(193)가 그 두번째 행의 어드레스 전극(150)을 따라서 배열될 수 있다. 즉, 종래에는 하나의 어드레스 전극(150)을 따라서 동일한 가시광을 방출하는 부화소들이 일렬로 배열되어 있었지만, 본 발명은 하나의 어드레스 전극(150)을 따라서 서로 다른 가시광을 방출하는 부화소(191,192,193)들이 일렬인 동시에 반복하여 배열되어 있다.In addition, from a slightly different point of view, a plurality of subpixels 191, 192, and 193 formed in the plasma display panel 100 according to the present invention are repeatedly arranged along one address electrode 150. Are arranged to emit visible light of different colors. For example, when the center of the address electrode 150 shown in FIG. 7 is observed, the sub-pixel 193 having the blue fluorescent layer 183 and the green fluorescent layer 182 are disposed from the left to the right. A subpixel 191 having a subpixel 192 and a red fluorescent layer 181 may be arranged along the address electrodes 150 of the first row. In addition, when the center of the address electrode 150 of the second row is observed, the subpixel 192 having the green fluorescent layer 182, the subpixel 191 having the red fluorescent layer 181, and the blue color from the left to the right direction are observed. A subpixel 193 having a fluorescent layer 183 may be arranged along the address electrode 150 in its second row. That is, in the related art, subpixels emitting the same visible light are arranged in a line along one address electrode 150, but the present invention provides subpixels 191, 192, and 193 that emit different visible light along one address electrode 150. Are arranged in a row and repeatedly.

계속해서, 상기 격벽(170)에 의해 구분되는 하나의 화소(190)에는 세개의 표시 전극(120)이 할당될 수 있다. 즉, 상기 세개의 부화소(191,192,193)에 각각 표시 전극(120)이 하나씩 할당될 수 있다. 더불어, 상기 부화소는 하나의 표시 전극(120)을 따라 다수가 배열되어 있되, 각각의 부화소는 동일한 색상의 가시광을 방출하도록 배열될 수 있다. 예를 들어, 도 7에 도시된 좌측에서 두번째 열의 표시 전극(120)을 중심으로 보면, 그 표시 전극(120)을 따라서 세로 방향으로 모두 청색 형광층(183)을 갖는 부화소(193)들이 일렬로 배열될 수 있다. 또한, 좌측에서 세번째 열의 표시 전극(120)을 보면, 그 표시 전극(120)을 따라서 세로 방향으로 모두 적색 형광층(181)을 갖는 부화소(191)들이 일렬로 배열될 수 있다. 더욱이, 좌측에서 네번째 열의 표시 전극(120)을 보면, 그 표시 전극(120)을 따라서 세로 방향으 로 모두 녹색 형광층(182)을 갖는 부화소(192)들이 일렬로 배열될 수 있다.Subsequently, three display electrodes 120 may be allocated to one pixel 190 divided by the partition wall 170. That is, one display electrode 120 may be allocated to each of the three subpixels 191, 192, and 193. In addition, a plurality of subpixels may be arranged along one display electrode 120, and each subpixel may be arranged to emit visible light of the same color. For example, when the display electrodes 120 of the second column from the left side shown in FIG. 7 are centered, the subpixels 193 having the blue fluorescent layers 183 all line up along the display electrodes 120 in a vertical direction. Can be arranged as. In addition, when the display electrodes 120 are arranged in the third column from the left side, the sub-pixels 191 having all of the red fluorescent layers 181 in the vertical direction may be arranged in a line along the display electrodes 120. In addition, when viewing the display electrodes 120 in the fourth column from the left side, the sub-pixels 192 having all of the green fluorescent layers 182 in the vertical direction may be arranged in a line along the display electrodes 120.

이와 같이 하여, 본 발명에 의한 플라즈마 디스플레이 패널(100)은 하나의 화소(190)에 두개의 어드레스 전극(150)이 할당됨으로써, 그 어드레스 전극(150)의 개수가 종래에 비해 대략 2/3로 감소되고, 따라서 소비 전력 역시 대략 2/3로 감소된다. 더욱이, 이와 같이 하여 어드레스 전극(150)을 구동하기 위한 하나의 회로가 감당하는 순시 전력 또는 피크 전력 역시 종래에 비해 대략 2/3로 감소됨을 알 수 있다. 물론, 본 발명에 의한 플라즈마 디스플레이 패널(100)은 열방출율도 종래에 비해 현저히 작아짐을 알 수 있다.In this manner, in the plasma display panel 100 according to the present invention, two address electrodes 150 are allocated to one pixel 190, so that the number of the address electrodes 150 is approximately 2/3 of that of the conventional art. The power consumption is also reduced to approximately two thirds. Moreover, it can be seen that the instantaneous power or peak power that one circuit for driving the address electrode 150 in this way also decreases by approximately two thirds as compared with the related art. Of course, the plasma display panel 100 according to the present invention can be seen that the heat release rate is also significantly smaller than in the prior art.

더불어, 본 발명에 의한 플라즈마 디스플레이 패널(100)은 동일한 면적에서 어드레스 전극(150)의 개수가 감소함으로써, 어드레스 전극(150) 사이의 피치는 당연히 커지게 된다. 따라서, 어드레스 전극(150) 사이에서 발생하는 크로스토크 현상도 현저히 감소하게 된다.In addition, in the plasma display panel 100 according to the present invention, the number of address electrodes 150 is reduced in the same area, so that the pitch between the address electrodes 150 becomes large. Therefore, the crosstalk phenomenon occurring between the address electrodes 150 is also significantly reduced.

상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널은 해상도 저하없이 어드레스 전극의 개수를 상당히 감소시킬 수 있게 된다. 예를 들어 본 발명은 하나의 화소(세개의 부화소로 이루어짐)에 두개의 어드레스 전극이 할당될 수 있다. 따라서, 본 발명에 의한 플라즈마 디스플레이 패널은 해상도 저하없이 종래에 비해 대략 2/3의 어드레스 전극 개수를 갖는 효과가 있다.As described above, the plasma display panel according to the present invention can significantly reduce the number of address electrodes without degrading the resolution. For example, in the present invention, two address electrodes may be allocated to one pixel (three subpixels). Therefore, the plasma display panel according to the present invention has the effect of having the number of address electrodes of approximately 2/3 as compared with the prior art without degrading the resolution.

또한, 본 발명에 의한 플라즈마 디스플레이 패널은 상기와 같이 어드레스 전극의 개수가 종래에 비해 대략 2/3로 감소함으로써, 당연히 어드레스 전극에서 소 비되는 소비 전력 역시 대략 2/3로 감소하는 효과가 있다.In addition, the plasma display panel according to the present invention has the effect of reducing the number of address electrodes to about 2/3 as compared to the conventional art, so that the power consumption consumed by the address electrodes is also reduced to about 2/3.

또한, 본 발명에 의한 플라즈마 디스플레이 패널은 어드레스 전극을 구동하는 하나의 회로가 감당하는 순시 전력 또는 피크 전력 역시 종래에 비해 대략 2/3로 감소하는 효과가 있다.In addition, in the plasma display panel according to the present invention, the instantaneous power or peak power of one circuit driving the address electrode is also reduced by approximately two thirds.

또한, 본 발명에 의한 플라즈마 디스플레이 패널은 어드레스 전극 사이의 거리가 증가하게 된다. 따라서, 어드레스 전극 상호간에 발생하는 크로스토크 현상도 현저하게 감소하게 되고, 더욱이 발열량도 종래에 비해 상당히 감소하게 되는 효과가 있다.In addition, in the plasma display panel according to the present invention, the distance between address electrodes is increased. Therefore, the crosstalk phenomenon occurring between the address electrodes is also significantly reduced, and furthermore, the amount of heat generated is significantly reduced as compared with the prior art.

이상에서 설명한 것은 본 발명에 따른 플라즈마 디스플레이 패널을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.What has been described above is only one embodiment for implementing the plasma display panel according to the present invention, and the present invention is not limited to the above-described embodiment, and as claimed in the following claims, the gist of the present invention Without departing from the scope of the present invention, any person having ordinary skill in the art will have the technical spirit of the present invention to the extent that various modifications can be made.

Claims

Front glass substrate,

At least one display electrode formed on a surface of the front glass substrate;

A first dielectric layer covering the display electrode;

A rear glass substrate provided to face the front glass substrate,

An address electrode formed on a surface of the rear glass substrate facing the first dielectric layer of the front glass substrate in a direction crossing the display electrode;

A second dielectric layer covering the address electrode;

As the surface of the second dielectric layer includes a plurality of partition walls having a predetermined thickness such that three sub-pixels emitting visible light of different colors are adjacent to each other to form one pixel,

And two address electrodes are allocated to one pixel separated by the barrier rib.

2. The plasma display panel of claim 1, wherein one address electrode is commonly assigned to two selected subpixels of the three subpixels, and another address electrode is allocated to the other subpixel.

The plasma display panel of claim 2, wherein the barrier rib is formed in one of triangular, square, rhombus, pentagonal, hexagonal, and polygonal shapes so that three subpixels may be distinguished from each other.

The plasma display panel of claim 2, wherein one of the three subpixels is formed with a red fluorescent layer, another is formed with a green fluorescent layer, and the other is formed with a blue fluorescent layer.

The plasma display panel of claim 4, wherein one of the three fluorescent layers is assigned with one address electrode in common, and the other blue fluorescent layer is assigned with another address electrode. .

The plasma display panel of claim 4, wherein one of the three fluorescent layers is assigned with one address electrode in common, and the other one of the three fluorescent layers is assigned with another address electrode. .

5. The plasma display panel of claim 4, wherein one of the three fluorescent layers is assigned with one address electrode in common and the other one is assigned with the other green fluorescent layer. .

The plasma display panel of claim 1, wherein a plurality of subpixels are repeatedly arranged along one address electrode, and each subpixel is arranged to emit visible light of different colors.

The plasma display panel of claim 1, wherein three display electrodes are allocated to one pixel divided by the partition wall.

The plasma display panel of claim 1, wherein a display electrode is assigned to each of the three subpixels.

The plasma display panel of claim 1, wherein a plurality of the subpixels are arranged along one display electrode, and each subpixel is arranged to emit visible light of the same color.

12. The plasma display panel of claim 11, wherein a red fluorescent layer is formed on the subpixel.

The plasma display panel of claim 11, wherein a green fluorescent layer is formed on the subpixel.

12. The plasma display panel of claim 11, wherein a blue fluorescent layer is formed on the subpixel.