KR20080042592A - Plasma display panel - Google Patents
Plasma display panel Download PDFInfo
- Publication number
- KR20080042592A KR20080042592A KR1020060111243A KR20060111243A KR20080042592A KR 20080042592 A KR20080042592 A KR 20080042592A KR 1020060111243 A KR1020060111243 A KR 1020060111243A KR 20060111243 A KR20060111243 A KR 20060111243A KR 20080042592 A KR20080042592 A KR 20080042592A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- discharge
- electrodes
- discharge cells
- plasma display
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
- H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/22—Electrodes, e.g. special shape, material or configuration
- H01J11/24—Sustain electrodes or scan electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/22—Electrodes, e.g. special shape, material or configuration
- H01J11/32—Disposition of the electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
- H01J2211/20—Constructional details
- H01J2211/22—Electrodes
- H01J2211/24—Sustain electrodes or scan electrodes
- H01J2211/245—Shape, e.g. cross section or pattern
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
- H01J2211/20—Constructional details
- H01J2211/22—Electrodes
- H01J2211/32—Disposition of the electrodes
- H01J2211/326—Disposition of electrodes with respect to cell parameters, e.g. electrodes within the ribs
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Gas-Filled Discharge Tubes (AREA)
Abstract
Description
도 1은 종래의 플라즈마 디스플레이 패널의 분리 사시도이다.1 is an exploded perspective view of a conventional plasma display panel.
도 2는 도 1에 도시된 플라즈마 디스플레이 패널의 화소 및 전극배열의 일부분을 도시한 평면도이다.FIG. 2 is a plan view illustrating a portion of a pixel and an electrode array of the plasma display panel illustrated in FIG. 1.
도 3은 종래의 다른 플라즈마 디스플레이 패널의 화소 및 전극배열의 일부분을 도시한 평면도이다.3 is a plan view illustrating a portion of a pixel and an electrode array of another conventional plasma display panel.
도 4는 본 발명의 일 실시예에 관한 플라즈마 디스플레이 패널을 부분적으로 도시한 분해 사시도이다. 4 is an exploded perspective view partially showing a plasma display panel according to an embodiment of the present invention.
도 5는 도 4에 도시된 플라즈마 디스플레이 패널의 화소 및 전극배열의 일부분을 도시한 평면도이다. FIG. 5 is a plan view illustrating a portion of a pixel and an electrode array of the plasma display panel illustrated in FIG. 4.
도 6은 본 발명의 다른 실시예에 관한 플라즈마 디스플레이 패널의 전극 형상을 도시한 평면도이다.6 is a plan view showing the electrode shape of the plasma display panel according to another embodiment of the present invention.
도 7은 도 6에 도시된 전극 형상을 구비한 플라즈마 디스플레이 패널의 화소배열이 도시된 평면도이다.FIG. 7 is a plan view illustrating a pixel array of the plasma display panel having the electrode shape illustrated in FIG. 6.
도 8 내지 10은 본 발명의 또 다른 실시예들에 관한 플라즈마 디스플레이 패널들의 화소배열 및 전극형상을 도시한 평면도들이다.8 to 10 are plan views illustrating pixel arrays and electrode shapes of plasma display panels according to still another exemplary embodiment of the present invention.
< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>
110: 플라즈마 디스플레이 패널 111: 제1기판110: plasma display panel 111: first substrate
112: 유지전극쌍 113: 공통유지전극(X전극) 112: sustain electrode pair 113: common sustain electrode (X electrode)
114: 주사유지전극(Y전극) 115: 제1유전체층114: scanning sustain electrode (Y electrode) 115: first dielectric layer
121: 제2기판 122: 어드레스전극121: second substrate 122: address electrode
125: 제2유전체층 126: 형광체125: second dielectric layer 126: phosphor
130: 격벽 140: 방전셀 130: partition 140: discharge cell
141: 화소 141: pixels
본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 보다 상세하게는 휘도 및 효율을 높일 수 있는 플라즈마 디스플레이 패널에 관한 것이다.The present invention relates to a plasma display panel, and more particularly, to a plasma display panel capable of increasing brightness and efficiency.
근래에 들어 종래의 음극선관 디스플레이 장치를 대체하는 것으로 주목 받고 있는 플라즈마 디스플레이 패널(plasma display panel)은, 기체방전을 통하여 얻어진 플라즈마로부터 방사되는 진공자외선의 형광체를 여기 시킴으로써 발생되는 가시광을 이용하여 영상을 구현하는 장치로서, CRT와 같은 자발광형 소자로서 색 재현력이 높고, 불과 10cm이내의 두께로 초대형 화면을 구현할 수 있어 TV 및 산업용 평판 디스플레이로서 각광받고 있다. Recently, a plasma display panel, which has been attracting attention as a replacement for a conventional cathode ray tube display device, uses an image of visible light generated by exciting a phosphor of vacuum ultraviolet rays emitted from a plasma obtained through gas discharge. As a device for realizing, a self-luminous device such as a CRT has high color reproducibility, and can realize a very large screen with a thickness of only 10 cm or less, which has attracted attention as a TV and an industrial flat panel display.
이러한 플라즈마 디스플레이 패널로는 도 1에 도시된 바와 같이 3전극을 구비하고 교류전압에 의해 구동되는 3전극 교류 면방전형 플라즈마 디스플레이 패널 이 있다. 도 1을 참조하면, 3전극 교류 면방전 플라즈마 디스플레이 패널은 동일면상에 위치한 공통유지전극(13)과 주사유지전극(14)을 포함한 전면기판(11)과, 이로부터 일정한 거리를 두고 이격되어 수직방향으로 이어지는 어드레스전극(22)을 포함한 배면기판(21)으로 이루어지며, 그사이에 불황성 기체로 이루어진 방전가스(미도시)를 봉입하고 있다. Such a plasma display panel includes a three-electrode AC surface discharge type plasma display panel having three electrodes and driven by an AC voltage as shown in FIG. 1. Referring to FIG. 1, the three-electrode AC surface discharge plasma display panel is vertically spaced apart from the
이 플라즈마 디스플레이 패널에서, 방전 여부는 각 라인에 연결되어 독립적으로 제어되는 주사전극(14)과 어드레스전극(22)의 방전에 의해 결정되고, 화면을 표시하는 유지방전은 동일 면상에 위치한 유지전극(13)과 주사전극(14)에 의해 이루어진다.In this plasma display panel, discharge is determined by the discharge of the
도 2와 도 3은 종래의 플라즈마 디스플레이 패널의 화소 및 전극배열을 도시한 평면도이다. 도 2는 스트라이프형 격벽구조를 기존 플라즈마 디스플레이 패널을 도시하고 있고, 도 3는 델타형 격벽구조를 갖는 플라즈마 디스플레이 패널을 도시하고 있다. 2 and 3 are plan views illustrating pixel and electrode arrays of a conventional plasma display panel. 2 illustrates a conventional plasma display panel having a stripe-type barrier rib structure, and FIG. 3 illustrates a plasma display panel having a delta-type barrier rib structure.
도 2에 도시된 바와 같이, 스트라이프형 격벽구조를 갖는 플라즈마 디스플레이 패널에서, 방전셀(40)은 방전갭을 형성하면서 서로 대향하는 공통유지전극(Xn, ···, Xn+3)과 주사전극(Yn, ···, Yn+3)사이에 형성된다. As shown in FIG. 2, in the plasma display panel having a stripe-type partition wall structure, the
1개의 화소(pixel)(41)는 방전셀들 중 서로 인접한 적색, 녹색, 청색의 방전셀들(41R, 41G, 41B), 즉 3개의 부화소들(subpixel)로 구성된다. 이 때, 어드레스전극들(22)은 1개의 화소(41)를 구성하는 방전셀들 각각을 지나도록 형성된다.One
따라서, 도시된 바와 같이, 16개의 화소들(41)을 고려할 때, 각 화소(41) 당 3개씩 모두 12개의 어드레스전극(22)(Am, Am+1,···Am+11)이 필요하게 된다. Therefore, as shown, in consideration of the 16
그러나, 플라즈마 디스플레이 패널이 점차 고해상도의 추세로 발전함에 따라 방전셀들(41R, 41G, 41B)을 고집적 시킬 경우, 각 방전셀(41R, 41G, 41B)을 지나는 어드레스전극(22)들이 점점 가까워지게 된다.However, as the plasma display panel develops in a trend toward higher resolution, when the
이에 따라 이웃한 어드레스전극(22) 간의 커패시턴스(C) 값이 증가하면서 필연적으로 에너지(=CV2f) 소모가 증가할 수 밖에 없게 된다.As a result, the capacitance (C) between the neighboring
또한, 도 3에 도시된 바와 같이, 델타형 격벽 구조를 갖는 플라즈마 디스플레이 패널에서 방전셀은 격벽에 의해 독립적인 공간으로 구획되며, 1개의 화소(41)는 이러한 방전셀들 중 삼각형을 이루며 서로 인접하여 배치되는 적색, 녹색, 청색의 방전셀들(41R, 41G, 41B) 즉, 3개의 부화소로 구성된다.In addition, as shown in FIG. 3, in a plasma display panel having a delta partition wall structure, discharge cells are divided into independent spaces by partition walls, and one
이 때, 어드레스전극(22)들은 1개의 화소(41)를 구성하는 방전셀들(41R, 41G, 41B) 각각을 지나도록 형성된다. At this time, the
이 경우에도 도시된 바와 같이, 16개의 화소들(41)을 고려할 때, 각 화소(41)당 3개씩 모두 12개의 어드레스전극(22)(Am, Am+1,···Am+11)이 필요하게 된다.Also in this case, considering the sixteen
그러나, 플라즈마 디스플레이 패널이 점차 고해상도의 추세로 발전함에 따라 방전셀들(41R, 41G, 41B)을 고집적 시킬 경우, 각 방전셀들(41R, 41G, 41B)을 지나는 어드레스전극(22)이 점점 가까워지게 된다.However, as the plasma display panel gradually develops into a higher resolution, when the
이에 따라 이웃한 어드레스전극(22) 간의 커패시턴스(C)값이 증가하면서 필 연적으로 에너지(=CV2f) 소모가 증가할 수밖에 없게 된다.As a result, the capacitance (C) value between the neighboring
본 발명은 고해상도 패널 제작 시 수반되는 어드레스 소비전력을 낮추고, 휘도 및 방전효율이 높은 플라즈마 디스플레이 패널을 제공하는 것을 목적으로 한다.An object of the present invention is to provide a plasma display panel with low address consumption power and high brightness and high discharge efficiency.
본 발명은 서로 마주보는 제1기판 및 제2기판과, 상기 제1기판과 상기 제2기판 사이의 공간을 복수 개의 방전셀들로 구획하는 격벽들과, 상기 제2기판을 가로질러 길게 연장되는 복수개의 어드레스전극들과, 상기 제1기판 상에 상기 어드레스전극들과 교차하고, 상기 방전셀로 돌출된 부분을 가지며, 서로 마주보고 분리되어 있는 제1,2유지전극을 한 쌍으로 하는 복수 쌍의 유지전극들과, 상기 방전셀들 내에 배치되는 발광층 및 상기 방전셀들 내에 배치되는 방전기체를 포함하고, 상기 유지전극의 세로 중심축선과 상기 방전셀의 세로중심축선이 일치하지 않는 플라즈마 디스플레이 패널을 제공한다.The present invention includes a first substrate and a second substrate facing each other, partition walls partitioning a space between the first substrate and the second substrate into a plurality of discharge cells, and extends long across the second substrate. A plurality of pairs comprising a plurality of address electrodes and first and second sustain electrodes paired with and intersecting the address electrodes on the first substrate and protruding from the discharge cells and facing and separated from each other. A plasma display panel including sustain electrodes of the sustain electrode, a light emitting layer disposed in the discharge cells, and a discharge gas disposed in the discharge cells, wherein the vertical center axis of the sustain electrode does not coincide with the vertical center axis of the discharge cell; To provide.
본 발명에 있어서, 상기 어드레스전극은 하나의 화소를 구성하는 복수의 방전셀들 중 적어도 2개의 방전셀들에 대응되도록 배치할 수 있다.In the present invention, the address electrode may be arranged to correspond to at least two discharge cells of the plurality of discharge cells constituting one pixel.
또한 본 발명에 있어서, 상기 방전셀로 돌출된 형상의 유지 전극은 투명전극으로 형성될 수 있다.In addition, in the present invention, the sustain electrode protruding into the discharge cell may be formed as a transparent electrode.
또한 본 발명에 있어서, 상기 투명전극이 마주보는 방향은 방전셀의 대각 방향의 일방향과 평행하게 배치될 수 있고, 상기 투명전극의 형상은 삼각형으로 형성 될 수 있다.In addition, in the present invention, the direction in which the transparent electrode faces may be disposed in parallel with one direction of the diagonal direction of the discharge cell, the shape of the transparent electrode may be formed in a triangle.
또한 본 발명에 있어서, 상기 투명전극들은 상기 격벽에 대응되는 일측에 버스전극들을 구비할 수 있고, 상기 투명전극의 형상은 사각형으로 형성될 수 있다.In addition, in the present invention, the transparent electrodes may include bus electrodes on one side corresponding to the partition wall, and the transparent electrode may have a rectangular shape.
또한 본 발명에 있어서, 상기 투명전극들은 상기 격벽에 대응되는 일측에 버스전극들을 구비할 수 있다Further, in the present invention, the transparent electrodes may include bus electrodes on one side corresponding to the partition wall.
또한 본 발명에 있어서, 상기 유지전극들은 상기 격벽들 상에 위치할 수 있다.In addition, in the present invention, the sustain electrodes may be located on the partition walls.
이하, 첨부된 도면들에 도시된 본 발명의 실시예를 참조하여 본 발명을 상세히 설명한다.Hereinafter, with reference to the embodiments of the present invention shown in the accompanying drawings will be described in detail the present invention.
도 4는 본 발명의 제 1 실시예에 관한 플라즈마 디스플레이 패널을 부분적으로 도시한 분해 사시도이며, 도 5는 도 4에 도시된 플라즈마 디스플레이 패널의 화소 및 전극배열의 일부분을 도시한 평면도이다. 4 is an exploded perspective view partially showing a plasma display panel according to a first embodiment of the present invention, and FIG. 5 is a plan view showing a part of pixel and electrode arrays of the plasma display panel shown in FIG.
도 4 및 도 5에 도시된 실시예에 관한 플라즈마 디스플레이 패널(110)은, 제1기판(11)및 제2기판(121), 유지전극쌍(112)들, 제1유전체층(115), 보호층(미도시), 어드레스전극(122)들, 제2유전체층(125), 격벽(130)들, 형광체층(126) 및 방전가스(미도시) 등을 포함하여 구성된다.4 and 5, the
플라즈마 디스플레이 패널(110)은 서로 이격되고, 대향되어 배치되는 제1기판(110) 및 제2기판(120)을 포함한다. 제1기판(110)은 일반적으로 유리를 주성분으로 하는 광투과성이 우수한 소재로 제조된다. 다만, 반사휘도를 감소시켜 명실 콘트라스트를 향상시키기 위하여, 제1기판(110)이 착색될 수 있다. 또한 제1기 판(120)은 제2기판(110)과의 사이에 복수의 방전셀(140)들을 한정한다. 제2기판(120)은 유리로 제조될 수 있고, 착색될 수도 있다.The
플라즈마 디스플레이 패널(110)은 제2기판(121)에 대향하는 제1기판(111) 상에는 유지전극쌍(112)들이 제1방향(도면의 x축 방향)을 따라 소정의 간격으로 평행하게 배치되어 있다. 각 유지전극쌍(112)은 X전극(113) 및 Y전극(114)를 구비하며, 상기 X전극(113)과 Y전극(114)은 상기 방전셀(140)에서 서로 대응하며 방전갭을 형성하며 플라즈마 방전을 일으킨다. 또한 X전극(113) 및 Y전극(114)는 y축 방향을 따라 서로 번갈아 배치된다.In the
이 X전극(113)과 Y전극(114) 각각은 제1기판(111)에 x축 방향을 따라 뻗어 형성되는 버스전극(113a)(114a)과, 이 버스전극(113a)(114a)을 덮는 구조로 형성되는 투명전극(113b)(114b)을 포함하여 이루어진다.Each of the
이 버스전극(113a)(114a)은 우수한 통전성을 가지는 금속재료로 이루어질 수 있다. 이 버스전극(113a)(114a)은 플라즈마 디스플레이 패널 구동시, 방전셀(140)에서 생성되는 가시광의 차폐를 최소화하기 위해 통전성을 확보하는 범위 내에서 가능한 그 선폭을 최소화하여 형성하는 것이 바람직하다. The
이 투명전극(113b)(114b)은 ITO(indium tin oxide)와 같은 투명한 재질로 이루어져, 각 버스전극(113a)(114a)과 함께 x축 방향으로 뻗어 형성된다. 따라서 하나의 방전셀(140) 내에는 그 사이에 임의의 간격을 두고 한 쌍의 투명전극(113b)(114b)이 대향 배치된다.The
플라즈마 디스플레이 패널(110)의 제1기판(111) 상에는 X전극(113)과 Y전 극(114)을 덮으면서 제1기판(111)의 전체 면에 제1유전체층(115)이 형성되어 있다. 제1유전체(115)은, 방전 시 인접한 X전극(113)들 및 Y전극(114)들에 직접 충돌하여 인접한 X전극(113)과 Y전극(114)을 손상시키는 것을 방지하면서도, 전하를 유도하여 벽전하을 축적할 수 있는 유전체로 형성되는데, 이와 같은 유전체로서는 PbO, B2O3, SiO2 등이 있다.The
또한 제1유전체층(115) 상에는 보호층(미도시)이 형성될 수 있다. 이러한 보호층은 방전시 양이온과 전자가 제1유전체층(115)에 충돌하여 제1유전체층(115)이 손상되는 것을 방지하며, 방전시 2차전자를 많이 방출하여 방전전압을 낮추어 주는 역할을 한다. 보호층은 제1유전체층 상에 산화마그네슘(MgO)을 증착함으로써 형성될 수 있다.In addition, a protective layer (not shown) may be formed on the
제1기판(11)에 대향하는 제2기판(121) 상에는 어드레스전극(122)들이 제1방향(도면의 y축 방향)을 따라 각각 뻗어 형성되고, 제2방향(도면의 x축 방향)을 따라 나란하게 배치된다. 이 어드레스전극(122)들은 각 방전셀(140)의 하방(즉, 배면기판과 격벽층 사이)를 지나도록 배치된다.On the
어드레스전극(122)들은 X전극(113)들과 Y전극(114)들 간의 유지방전을 보다 용이하게 하기 위한 어드레스방전을 일으키기 위한 것으로서, 보다 구체적으로는 주방전이 일어나기 위한 전압을 낮추는 역할을 한다. 어드레스방전은 Y전극(114)들과 어드레스전극(122)들 간에 일어나는 방전으로서, 어드레스방전이 종료되면 Y전극(114)들 측에 양이온이 축적되고 X전극(113)측에 전자가 축적되며, 이로써 X전극(113)들과 Y전극(114)들 사이의 유지방전이 보다 용이하게 된다.The
본 발명에서는, 하나의 화소(141)를 기준으로 보면 어드레스전극(122)은 2개씩 배치되고, x축 방향으로 4개의 화소(141)와 y축 방향으로 4개의 화소(141), 즉 전체 16개의 화소(141)를 기준으로 보면 8개의 어드레스전극(122)이 배치된다. In the present invention, two
아울러, 제2유전체층(125)이 어드레스전극(122)들을 덮으면서 배면기판(121)의 전체 면에 형성된다. 따라서 어드레스전극(122)들은 격벽(130)이 형성하는 층의 하부에 배치된다. 제2유전체층(125)은 방전 시 양이온 또는 전자가 어드레스전극(122)들을 손상시키는 것을 방지하면서도 전하를 유도할 수 있는 유전체로 형성되는데, 이와 같은 유전체로서는 PbO, B2O3, SiO2 등이 있다.In addition, the
플라즈마 디스플레이 패널(110)은 제1기판(110)과 제2기판(120) 사이에는 복수 개의 방전셀(140)들을 구획하는 격벽(130)이 배치되어 있다. 본 발명은 적색, 녹색, 청색의 가시광을 발생시키는 3개의 부화소(subpixel(141R, 141G, 141B))들이 각각 방전셀(140)들을 가지며, 이들 방전셀(1401)들은 격벽에 의해 구획 형성된다. In the
본 실시예에서 각각의 부화소들(141R, 141G, 141B)의 평면형상은 대략 육각형상으로 이루어지므로, 이 부화소들(141R, 141G, 141B)을 구획하는 격벽(130) 또한 육각형상을 이루도록 형성된다. 따라서 각 부화소들(141R, 141G, 141B)이 가지는 방전셀(140)은 상부가 개구된 육각상자 형상으로 이루어진다.Since the planar shape of each of the subpixels 141R, 141G, and 141B is substantially hexagonal, the
방전셀들(140)을 구획하는 격벽(130) 사이의 제2유전체층 상과, 격벽(130)의측면에는 내에는 녹색, 청색의 가시광을 각각 발생시키는 부화소들에는 대응되는 적색, 녹색, 청색의 형광체층(126)이 각각 형성된다. 이러한 형광체층(126)들은 자외선을 받아 가시광선을 발생하는 성분을 가지는데, 적색 방전셀(141R)들에 형성된 적색발광 형광체들은 Y(V, P)O4:Eu 등과 같은 형광체를 포함하고, 녹색 방전셀(141G)들에 형성된 녹색발광 형과체층들은 Zn2SiO4:Mn 등과 같은 형광체를 포함하며, 청색 방전셀(141B)들에 형성된 청색발광 형광체층들은 BAM:Eu 등과 같은 형광체를 포함한다.On the second dielectric layer between the
또한 상기 방전셀(140)들에는 제논(Xe), 네온(Ne) 등이 혼합된 방전가스가 충전되어 있다. 상기와 같은 방전 가스가 채워진 상태에서, 제1기판(111) 및 제2기판(121)의 가장자리에 형성된 프릿트 글라스와 같은 밀봉부재에 의해 제1,2기판들이 서로 봉합되어 결합 된다. In addition, the
도 5를 참조하여 본 실시예에 관한 화소 및 전극의 배열을 상술한다.The arrangement of the pixel and the electrode according to the present embodiment will be described in detail with reference to FIG.
적색, 녹색, 청색의 가시광을 각각 발생시키는 부화소들(141R, 141G, 141B)로 이루어진 각 화소(141)에는 2개의 어드레스전극(122)이 대응된다. 즉, 부화소들(141R, 141G, 141B) 중에서 2개의 방전셀(140)들은 y축 방향으로 나란하게 인접하여 나란하게 배치된다. 그리고 이 하나의 화소(141)에는 2개의 주사전극(114)이 대응된다. Two
이 대응관계를 보다 구체적으로 설명하면, y축 방향으로 이웃하는 2개의 7을 참조하여 본 실시예의 화소 및 전극 배열을 보다 구체적으로 설명하면, y축 방향으로 이웃하는 2개의 방전셀(140)로 형성되는 2개의 부화소(141G, 141B)는 하나의 어드레스전극(122)에 대응하고, 나머지 1개의 방전셀(140)로 형성되는 부화소(141R)는 다른 어드레스전극(122)에 대응한다. 즉, 동일한 하나의 어드레스전극(122)에 대응하는 2개의 방전셀들(140)의 부화소(141G, 141B)는 서로 다른 색상의 가시광을 발생시키는 형광체층(126)을 가진다.In more detail, the pixel and electrode arrangement of the present embodiment will be described in detail with reference to two neighboring seven in the y-axis direction, and the two
또한, x축 방향으로 이웃하는 2개의 방전셀(140)로 형성되는 2개의 부화소(141R, 141B)는 하나의 Y전극(114)(Yn+3)에 대응하고, 나머지 1개의 방전셀(140)로 형성되는 부화소(141G)는 다른 Y전극(114)(Yn+2)에 대응한다. 즉, 하나의 Y전극(114)(Yn+3)에 대응하는 2개의 방전셀들(140)은 서로 다른 색상의 가시광을 발생시키는 형광체층(126)을 가진다.In addition, the two
그리고, 이 Y전극들(114)(Yn+2)(Yn+3)에 대응하는 하나의 화소(141)는 X전극(113)(Xn+3)(Xn+4)에 또한 대응된다. 이 X전극(113)(Xn+3)(Xn+4)들과 Y전극(114)(Yn+2)(Yn+3)들은 하나의 화소(141)에서 각각 대향한다. 이 화소(141)에 대응하는 X전극(113)과 Y전극(114)의 배열은 반복적으로 배치되는 화소들(141)의 선택에 따라, 상기와 같이 설정될 수도 있고 다르게 설정될 수도 있다. One
본 실시예에서 각 부화소들(141R, 141G, 141B)을 이루는 각 방전셀(140)들은 육각형의 평면형상을 가지고 배열된다. 따라서 이 방전셀(140)들은 6방향으로 변에 의한 경계를 형성한다. 따라서 어드레스전극(122)의 길이 방향(도면의 y축 방향)을 따라 이웃한 한 쌍의 방전셀(140)의 경계의 연장선은 어드레스전극(122)과 교차하는 방향(도면의 x축 방향)를 따라 이웃한 방전셀(140)의 중심을 지난다. In the present embodiment, each of the
상술한 본 실시예에 관한 화소 및 전극의 배열에 의하면, Y전극(114)(Yn+3)은 하나의 화소(141)에서 x축 방향으로 이웃하는 2개의 부화소(141R, 141B)를 지나면서 공통의 전압을 인가하게 되고, 다른 Y전극(114)(Yn+2)은 같은 화소(141)에서 1개의 부화소(141G)를 지나면서 전압을 인가하게 된다. 또한 이 Y전극(114)(Yn+2) 은 x축 방향으로 이웃하는 다른 화소(141)의 2개의 부화소(141G, 141B)를 지나면서 상기와 같은 공통의 전압을 인가하게 된다.According to the arrangement of the pixel and the electrode according to the present embodiment described above, the Y electrode 114 (Yn + 3) passes through two
또한, X전극(113)(Xn+4)은 Y전극(Yn+3)에 대향하면서 하나의 화소(141)에서 1개의 부화소(120B)에 대응하여 전압을 인가하게 된다. 또한 이 X전극(113)(Xn+4)은 x축 방향으로 이웃하는 다른 화소(141)의 2개의 부화소(141R, 141G) 를 지나면서 상기와 같은 공통의 전압을 인가하게 된다. 다른 X전극(113)(Xn+3)은 하나의 화소(141)에서 나머지 2개의 부화소(141R, 141G) 에 대응하여 공통의 전압을 인가하게 된다. 또한 이 X전극(113)(Xn+3)은 y축 방향 양측으로 Y전극(114)(Yn+3)과 다른 Y전극(114)(Yn+2)에 대향한다. In addition, the X electrode 113 (Xn + 4) faces the Y electrode Yn + 3 and applies a voltage corresponding to one subpixel 120B in one
결과적으로, Y전극(114)들과 X전극(113)들은 어드레스전극(122)의 길이 방향(y축 방향)을 따라서 서로 번갈아 배치되어, 각각 한 쌍의 방전셀(140)들의 구동을 제어한다.As a result, the
이것을 하나의 화소(141)를 기준으로 보면, 이 어드레스전극(122)은 2개씩 배치되고, x축 방향으로 4개의 화소(141)와 y축 방향으로 4개의 화소(141)를 고려하면, 전체 16개의 화소(141)를 지나는 어드레스전극(122)은 8개가 된다. Referring to this as a reference to one
즉, 제1실시예의 플라즈마 디스플레이 패널은 종래에 비하여 어드레스전극(122)의 개수를 1/3 감소시켜, 어드레스전극(122)의 단자부 설계를 용이하게 한다. 이로 인하여, 어드레스전극(122)의 소비전력이 종래의 소비전력에 비하여 1/3 감소한다. 또한 어드레스전극(122)을 제어하는 어드레스소자 하나가 담당하는 피크파워(peak power)가 종래의 그것에 비하여 1/3 감소한다. 그리고, 주사소자에 비하 여 가격이 비싼 어드레스소자의 감소로 인하여 패널을 구동시키는 전체적인 회로의 가격은 저감된다. That is, the plasma display panel of the first embodiment reduces the number of
상술한 바와 같은 전극 배열에 의한 본 발명의 플라즈마 디스플레이 패널의 구동방법은 다음과 같다.The driving method of the plasma display panel of the present invention by the electrode arrangement as described above is as follows.
먼저, 어드레스전극(122)들과 Y전극(114)들 간에 어드레스전압이 인가됨으로써 어드레스방전이 일어나고, 이 어드레스 방전의 결과로 유지방전이 일어날 방전셀(140)이 선택된다. 그 후 상기 선택된 방전셀(140)들의 X전극(113)들과 Y전극(114)들 사이에 유지전압이 인가 되면, Y전극(114)들 측에 쌓여 있던 양이온들과 X전극(113)들 측에 쌓여 있던 전자들이 유지방전을 일으키며, 그 후에 X전극(113)들과 Y전극(114)들에 인가되는 전압 펄스가 교번되면서 계속적인 방전이 발생된다. 이 유지방전에 의하여 여기된 방전가스의 에너지 준위가 낮아지면서 가시광이 배출되며, 이 방출된 가시광이 화상을 구성하게 된다.First, an address discharge occurs by applying an address voltage between the
도 6 및 도 7에는 본 발명의 제2 실시예에 관한 플라즈마 디스플레이 패널의 화소 및 전극 형상이 도시되어 있다. 6 and 7 show pixel and electrode shapes of the plasma display panel according to the second embodiment of the present invention.
도 6은 본 발명의 제2 실시예에 관한 플라즈마 디스플레이 패널의 전극 형상을 도시한 평면도이고, 도 7는 도 6에 도시된 전극 형상을 구비한 플라즈마 디스플레이 패널의 화소 배열이 도시된 평면도이다. 도 6 및 도 7에 도시된 플라즈마 디스플레이 패널은 전극 형상 및 전극 구동 방식을 제외하고는 도 4에 도시된 플라즈마 디스플레이 패널의 구조와 유사한 구조를 가진다. 이하에서 상세히 설명하도록 한다. FIG. 6 is a plan view showing the electrode shape of the plasma display panel according to the second embodiment of the present invention, and FIG. 7 is a plan view showing the pixel arrangement of the plasma display panel having the electrode shape shown in FIG. The plasma display panel shown in FIGS. 6 and 7 has a structure similar to that of the plasma display panel shown in FIG. 4 except for an electrode shape and an electrode driving method. It will be described in detail below.
도 6 및 도 7를 참조하면, 본 발명의 제2 실시예의 플라즈마 디스플에이 패널은 하나의 화소를 이루는 적색, 녹색, 청색 가시광을 방출하는 부화소들이 육각형상의 방전셀을 이루며 육각형상의 격벽에 의해 서로 구획되어 있다. 각 화소에는 제1 실시예와 마찬가지로 2개의 어드레스전극이 대응되어 있다. 즉, 부화소들 중에서 2개는 방전셀들의 세로 방향으로 나란하게 인접하여 배치된다. 6 and 7, in the plasma display panel according to the second embodiment of the present invention, subpixels emitting red, green, and blue visible light, which form one pixel, form hexagonal discharge cells and are formed by hexagonal partition walls. It is partitioned. Each address corresponds to two address electrodes as in the first embodiment. That is, two of the subpixels are adjacently arranged side by side in the longitudinal direction of the discharge cells.
그러나, 방전셀 공간으로 돌출된 유지전극들이 방전셀의 중심을 벗어나, 방전셀의 세로 중심축선이 방전셀의 세중심축선과 일치하지 않는 독특한 형상을 하고 있다. However, the sustain electrodes protruding into the discharge cell space are out of the center of the discharge cell and have a unique shape in which the longitudinal center axis of the discharge cell does not coincide with the center axis of the discharge cell.
플라즈마 디스플레이 패널은 방전 시, 방전패스의 거리가 길어지도록 하면, 하전 입자들이 종래보다 많이 형성되어 플라즈마 디스플레이 패널의 방전효율이 향상됨과 함께 고휘도를 달성할 수 있다. 그런데, 제1 실시예 발명은 종래의 델타 구조보다 하나의 셀 당 어드레스라인 수가 줄어 어드레스전력의 감소로 인한 소비효율을 감소시킬 수 있으나, 셀의 세로축은 짧아지고, 가로축은 길어지게 된다. 그러므로, 짧아진 세로축만큼 방전공간에서 방전패스가 짧아지게 되는 단점을 가지게 되어 효율저감의 원인이 된다. When the plasma display panel is discharged, when the distance of the discharge path is increased, more charged particles are formed than in the related art, thereby improving discharge efficiency of the plasma display panel and achieving high brightness. However, while the first embodiment of the present invention reduces the number of address lines per cell compared to the conventional delta structure, it is possible to reduce the consumption efficiency due to the reduction of the address power. Therefore, the discharge path is shortened in the discharge space by the shorter vertical axis, which causes a decrease in efficiency.
본 발명의 제2 실시예에 의한 플라즈마 디스플레이 패널은 한 셀 당 어드레스라인의 수를 2개로 유지하면서 셀의 세로 중심축선과 유지전극의 세로 중심축선을 일치하지 않게 배치시킴으로써 방전 패스를 보다 길게 할 수 있다. 이에 따라 많은 하전입자들이 생성되므로 플라즈마 디스플레이 패널의 방전효율이 향상됨과 함께 고휘도를 달성할 수 있다. In the plasma display panel according to the second embodiment of the present invention, the discharge path can be made longer by disposing the vertical center axis of the cell and the vertical center axis of the sustain electrode while keeping the number of address lines per cell two. have. Accordingly, since many charged particles are generated, the discharge efficiency of the plasma display panel may be improved and high brightness may be achieved.
제2 실시예에 의한 방전셀로 돌출된 형상의 유지전극은 ITO등과 같은 투명전극에 의해 고휘도를 달성할 수 있다.The sustain electrode of the shape protruding into the discharge cell according to the second embodiment can achieve high luminance by a transparent electrode such as ITO.
또한, 본 발명은 투명전극이 마주보는 방향이 방전셀의 대각 방향의 일 방향과 평행할 때 방전패스의 길이를 극대하여 높은 고휘도 및 방전효율을 달성할 수 있다. 뿐만 아니라, 본 실시예에 의한 전극구조는 마주보는 부분의 전극 면적을 극대화함으로써 전압마진을 높일 수 있다. In addition, the present invention can achieve high brightness and high discharge efficiency by maximizing the length of the discharge path when the direction in which the transparent electrodes face each other is parallel to one direction of the diagonal direction of the discharge cell. In addition, the electrode structure according to the present embodiment can increase the voltage margin by maximizing the electrode area of the facing portion.
또한, 본 발명은 상기 ITO등과 같이 저항이 높은 투명전극에 의한 효율저감을 개선하기 위해 통전성이 좋은 버스전극을 구비할 수 있다. In addition, the present invention may include a bus electrode having good electrical conductivity in order to improve efficiency reduction by a transparent electrode having high resistance, such as ITO.
본 발명의 제2 실시예에 의한 플라즈마 디스플레이 패널의 X, Y전극들은 인접하는 방전셀 간의 대등한 영역에 연속적으로 각 방전셀을 구획하는 격벽을 따라 격벽 상에 배치된다. 이는 교류형 플라즈마 디스플레이 패널의 기수(odd)라인과 우수(even)라인을 시각적으로 분할하여 비월주사(alternative lighting surface method)하는, 소위 ALIS구동방식의 전극배치를 나타낸다.The X and Y electrodes of the plasma display panel according to the second embodiment of the present invention are disposed on the partition wall along the partition wall partitioning each discharge cell continuously in an equal area between adjacent discharge cells. This represents a so-called ALIS drive electrode arrangement that visually divides the odd and even lines of an AC plasma display panel to perform an alternate lighting surface method.
ALIS구동방식에 따를 경우 동일한 표시전극으로도 Non-ALIS구동방식에 비해더 많은 표시면적의 획득이 가능하지만, 본 발명은 유지전극쌍 간의 방전패스를 최적하하는 것으로서, 제1 실시예와 같은 Non-ALIS구동방식이나 제2 실시예와 같은 ALIS구동방식 모두에 적용될 수 있는 것이다.According to the ALIS driving method, more display areas can be obtained with the same display electrode as compared with the non-ALIS driving method. However, the present invention optimizes the discharge path between the pair of sustain electrodes. It can be applied to both the ALIS drive system and the ALIS drive system as in the second embodiment.
도 8 내지 10는 본 발명의 또 다른 실시예들에 관한 플라즈마 디스플레이 패널들의 화소배열 및 전극형상을 도시한 평면도들이다. 8 to 10 are plan views illustrating pixel arrays and electrode shapes of plasma display panels according to still another exemplary embodiment of the present invention.
도 8은 본 발명의 제3 실시예에 관한 플라즈마 디스플레이 패널의 화소 및 전극형상을 도시한 평면도이다. 8 is a plan view showing the pixel and electrode shapes of the plasma display panel according to the third embodiment of the present invention.
도 8을 참조하면, 적색, 녹색, 청색의 부화소들로 이루어진 하나의 화소에는 두 개의 어드레스라인이 배치된다. 또한, 제2 실시예와 마찬가지로 X, Y전극들은 인접하는 방전셀 간의 대등한 영역에 연속적으로 각 방전셀을 구획하는 격벽을 따라 격벽 상에 배치고, 기수(odd)라인과 우수(even)라인을 시각적으로 분할하여 비월주사(alternative lighting surface method)하는 ALIS구동방식의 전극배치로 되어있다. Referring to FIG. 8, two address lines are disposed in one pixel including red, green, and blue subpixels. In addition, as in the second embodiment, the X and Y electrodes are disposed on the partition wall along the partition wall partitioning each discharge cell continuously in an equal area between adjacent discharge cells, and the odd and even lines are provided. This is an ALIS-driven electrode arrangement that visually divides the light into an alternate lighting surface method.
그러나, 투명전극의 형상이 삼각형인 점과 방전셀이 사각 형상으로 된 점이 상이하다. 이는 방전셀의 평면형상은 다양하게 구현될 수 있다는 것을 예시적으로 보여주는 것이며, 투명전극의 형상 또한 셀의 세로 중심축선과 투명전극의 세로 중심축선이 일치하지 않게 함으로써 방전패스를 길게 하는 다양한 형상이 구현될 수 있음을 보여주는 것이다. 본 실시예에 따른 구조에서는 전극의 면적을 줄여 패널에서 소모되는 무효소비전력을 줄이면서도 방전에 기여하는 마주보고 있는 전극 부분의 면적을 크게 할수 있어 전압 마진을 높일 수 있다.However, the point where the shape of the transparent electrode is triangular is different from the point where the discharge cell is square. This shows that the planar shape of the discharge cell can be variously implemented by way of example, and the shape of the transparent electrode does not coincide with the longitudinal center axis of the cell and the vertical center axis of the transparent electrode. It can be shown that it can be implemented. In the structure according to the present embodiment, it is possible to increase the voltage margin by reducing the area of the electrode, reducing the reactive power consumption consumed in the panel, and increasing the area of the facing electrode portion contributing to the discharge.
도 9는 본 발명의 제4 실시예에 관한 플라즈마 디스플레이 패널의 화소 및 전극형상을 도시한 평면도이다. 9 is a plan view showing the pixel and electrode shapes of the plasma display panel according to the fourth embodiment of the present invention.
도9를 참조하면, 적색, 녹색, 청색의 부화소들로 이루어진 하나의 화소에는 두 개의 어드레스라인이 배치된다. X, Y전극들은 제1 실시예와 같이 Non-ALIS구동 방식의 전극배치로 되어있다. 즉, 각 X, Y전극들은 부화소를 이루는 방전셀의 격벽을 따라 그 위에 배치되지 않고 전체적으로 가로 방향으로 평행하게 교번하며 배치 된다. Referring to FIG. 9, two address lines are disposed in one pixel including red, green, and blue subpixels. The X and Y electrodes are arranged in a non-ALIS driving method as in the first embodiment. That is, each of the X and Y electrodes is not disposed along the partition walls of the discharge cells forming the subpixels, but is alternately arranged in parallel in the horizontal direction.
그러나, 사각 형상의 유지전극이 방전셀의 양 가장자리 측에 배치되고, 셀의 마주보는 방향 방전셀의 대각 방향의 일 방향과 일치하고 있다. 이는 방전셀의 평면형상은 다양하게 구현될 수 있다는 것을 예시적으로 보여주는 것이며, 세로중심축선과 투명전극이 바라보는 세로중심축선이 일치하지 않게 함으로써 방전패스를 길게 하는 다양한 형상이 구현될 수 있음을 보여주는 것이다. However, the square sustain electrodes are arranged on both edges of the discharge cells, and coincide with one direction in the diagonal direction of the discharge cells facing the cells. This shows that the planar shape of the discharge cell can be variously implemented, and various shapes that lengthen the discharge path can be realized by making the vertical center axis and the vertical center axis viewed by the transparent electrode do not coincide. To show.
도 10는 본 발명의 제5 실시예에 관한 플라즈마 디스플레이 패널의 화소 및 전극형상을 도시한 평면도이다. 10 is a plan view showing the pixel and electrode shapes of the plasma display panel according to the fifth embodiment of the present invention.
도10을 참조하면, 적색, 녹색, 청색의 부화소들로 이루어진 하나의 화소에는 두 개의 어드레스라인이 배치되고, 사각형상의 투명전극의 마주보는 방향이 방전셀의 대각선의 일 방향과 평행한 점에서 제4 실시예와 같다. Referring to FIG. 10, two address lines are disposed in one pixel formed of red, green, and blue subpixels, and the first direction of the rectangular transparent electrode is parallel to one of the diagonal lines of the discharge cell. Same as the fourth embodiment.
그리고, X, Y전극들은 제1 실시예와 같이 Non-ALIS구동 방식의 전극배치로 되어있다. 즉, 각 X, Y전극들은 부화소를 이루는 방전셀의 격벽을 따라 그 위에 배치되지 않고 전체적으로 가로 방향으로 평행하게 교번하며 배치된다.The X and Y electrodes are arranged in a non-ALIS driving method as in the first embodiment. That is, each of the X and Y electrodes is not disposed along the partition walls of the discharge cells forming the subpixels, but is alternately arranged in parallel in the horizontal direction.
그러나, 각 전극의 버스전극이 격벽 상에 배치되어 방전 전압을 낮출 수 있고 개구율의 향상에 기여하여 전체적으로 방전 효율을 향상시킬 수 있다. However, the bus electrodes of each electrode can be disposed on the partition wall to lower the discharge voltage and contribute to the improvement of the aperture ratio, thereby improving the discharge efficiency as a whole.
이상 설명한 바와 같이 본 발명에 관한 플라즈마 디스플레이 패널에 의하면, 하나의 화소에 2개의 어드레스라인이 대응하여 어드레스전력의 소비전력을 감소할 수 있고, 방전셀의 세로 중심축선과 유지전극의 세로 중심축선이 일치하지 않게 전 극을 배치함으로써, 휘도 및 방전효율을 증대할 수 있다.As described above, according to the plasma display panel according to the present invention, two address lines correspond to one pixel to reduce the power consumption of the address power, and the vertical center axis of the discharge cell and the vertical center axis of the sustain electrode By disposing the electrodes so as not to coincide, the luminance and the discharge efficiency can be increased.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해 할 것이다. 따라서 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.Although the present invention has been described with reference to the embodiments illustrated in the drawings, this is merely exemplary, and it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.
Claims (9)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060111243A KR20080042592A (en) | 2006-11-10 | 2006-11-10 | Plasma display panel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060111243A KR20080042592A (en) | 2006-11-10 | 2006-11-10 | Plasma display panel |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20080042592A true KR20080042592A (en) | 2008-05-15 |
Family
ID=39649277
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060111243A KR20080042592A (en) | 2006-11-10 | 2006-11-10 | Plasma display panel |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20080042592A (en) |
-
2006
- 2006-11-10 KR KR1020060111243A patent/KR20080042592A/en not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20050242730A1 (en) | Plasma display panel | |
KR100615304B1 (en) | Plasma display panel | |
KR20060091896A (en) | Plasma display panel | |
KR20050099244A (en) | Plasma display panel | |
US7372204B2 (en) | Plasma display panel having igniter electrodes | |
KR100589393B1 (en) | Plasma display panel | |
KR100590104B1 (en) | Plasma display panel | |
JP2010062131A (en) | Plasma display panel | |
JP4287424B2 (en) | Plasma display panel | |
KR100322083B1 (en) | Plasma display panel | |
KR20080042592A (en) | Plasma display panel | |
KR100684850B1 (en) | Plasma display panel | |
KR100730205B1 (en) | Plasma display panel | |
KR100686854B1 (en) | Plasma display panel | |
US7768203B2 (en) | Plasma display panel including black projections | |
KR100751362B1 (en) | Plasma display panel | |
KR100659094B1 (en) | Plasma display panel | |
KR100592309B1 (en) | Plasma display panel | |
KR100768232B1 (en) | Plasma display panel | |
KR100730203B1 (en) | Plasma display panel | |
KR100647601B1 (en) | Plasma display panel | |
KR100739038B1 (en) | Plasma display panel | |
US8183773B2 (en) | Plasma display panel with auxiliary discharge space and method of manufacturing the same | |
KR100599779B1 (en) | Plasma display panel | |
KR100615238B1 (en) | Plasma display panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |