KR100686855B1

KR100686855B1 - Plasma display panel

Info

Publication number: KR100686855B1
Application number: KR1020050051008A
Authority: KR
Inventors: 김태우; 임상훈
Original assignee: 삼성에스디아이 주식회사
Priority date: 2005-06-14
Filing date: 2005-06-14
Publication date: 2007-02-26
Also published as: KR20060130369A

Abstract

본 발명은 플라즈마 디스플레이 패널에 관한 것으로서, 해결하고자 하는 기술적 과제는 해상도 저하없이 하나의 화소에 두개의 어드레스 전극을 할당하여 소비 전력을 줄이고, 어드레스 전극의 모양 및 위치를 개선하여 어드레스 방전 효율을 향상시키는데 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel. The technical problem to be solved is to allocate two address electrodes to one pixel to reduce power consumption without improving resolution, and to improve address discharge efficiency by improving the shape and position of the address electrode. have.

이를 위해 본 발명에 의한 해결 방법의 요지는 세개의 방전 셀이 삼각 형태로 배열되어 하나의 화소를 이루는 플라즈마 디스플레이 패널에 있어서, 위의 하나의 화소에는 두개의 어드레스 전극을 할당하는 동시에, 각 방전 셀에 대응되는 어드레스 전극중 표시 전극과 교차되는 영역에는 확장부를 더 형성한 플라즈마 디스플레이 패널이 개시된다.To solve this problem, in the plasma display panel in which three discharge cells are arranged in a triangular shape to form a single pixel, two address electrodes are assigned to one pixel, and each discharge cell is provided. A plasma display panel, in which an extension part is further formed, is provided in an area intersecting a display electrode among address electrodes corresponding to.

이와 같이 하여 본 발명은 해상도는 그대로 유지하면서 어드레스 전극 개수를 감소시킴은 물론, 소비 전력, 순시 전력 및 발열량을 감소시키고, 또한 어드레스 전극 사이의 피치도 멀어져, 크로스토크 현상도 감소시킬 수 있게 된다. 또한, 본 발명은 어드레스 전극에 표시 전극과 교차되는 영역에 확장부가 형성되어, 방전 효율이 향상되고, 또한 고속 어드레싱이 가능해진다.In this manner, the present invention not only reduces the number of address electrodes while maintaining the resolution, but also reduces power consumption, instantaneous power, and heat generation, and also increases the pitch between address electrodes, thereby reducing the crosstalk phenomenon. In the present invention, an extended portion is formed in an area intersecting the display electrode in the address electrode, whereby the discharge efficiency is improved and the high speed addressing is possible.

플라즈마 디스플레이 패널, 방전 셀, 화소, 어드레스 전극, 확장부 Plasma Display Panels, Discharge Cells, Pixels, Address Electrodes, Extensions

Description

Plasma display panel {Plasma display panel}

도 1은 본 발명에 따른 플라즈마 디스플레이 패널을 개략적으로 도시한 분해 사시도이다.1 is an exploded perspective view schematically showing a plasma display panel according to the present invention.

도 2a 및 도 2b는 도 1에 도시된 플라즈마 디스플레이 패널중 어드레스 전극, 표시 전극 및 방전 셀(방전 영역) 사이의 관계를 도시한 도식도이다.2A and 2B are schematic diagrams showing a relationship between an address electrode, a display electrode, and a discharge cell (discharge region) in the plasma display panel shown in FIG.

도 3a 및 도 3b는 도 2에 도시된 플라즈마 디스플레이 패널중 화소와 어드레스 전극 및 표시 전극 사이의 관계를 도시한 도식도이다.3A and 3B are schematic diagrams showing a relationship between a pixel, an address electrode, and a display electrode in the plasma display panel shown in FIG.

도 4는 본 발명에 따른 플라즈마 디스플레이 패널중 방전 셀과 어드레스 전극의 확장부 사이의 관계를 설명하기 위한 도식도이다.4 is a schematic diagram illustrating a relationship between a discharge cell and an extension of an address electrode in the plasma display panel according to the present invention.

도 5는 본 발명에 따른 플라즈마 디스플레이 패널중 어드레스 전극의 라인부와 확장부 사이의 면적 관계를 설명하기 위한 도식도이다.5 is a schematic diagram illustrating an area relationship between a line portion and an extension portion of an address electrode in the plasma display panel according to the present invention.

도 6은 본 발명에 따른 플라즈마 디스플레이 패널중 어드레스 전극의 라인부 폭과 확장부 폭 사이의 관계를 설명하기 위한 도식도이다.6 is a schematic view for explaining the relationship between the width of the line portion and the width of the extension portion of the address electrode in the plasma display panel according to the present invention.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

100; 본 발명에 의한 플라즈마 디스플레이 패널100; Plasma display panel according to the present invention

110; 전면 유리 기판 120; 표시 전극110; Front glass substrate 120; Indicator electrode

121; X 표시 전극 122; Y 표시 전극121; An X display electrode 122; Y indicator electrode

121a,122a; 버스 전극 130; 제1유전층121a, 122a; Bus electrode 130; First dielectric layer

140; 배면 유리 기판 150; 어드레스 전극140; Back glass substrate 150; Address electrode

151; 라인부 152; 확장부151; Line portion 152; Extension

160; 제2유전층 170; 격벽160; Second dielectric layer 170; septum

180; 형광층 181; 적색 형광층180; Fluorescent layer 181; Red fluorescent layer

182; 녹색 형광층 183; 청색 형광층182; Green fluorescent layer 183; Blue fluorescent layer

190; 화소 191,192,193; 방전 셀190; Pixels 191,192,193; Discharge cell

본 발명은 플라즈마 디스플레이 패널에 관한 것으로서, 더욱 상세하게 설명하면 해상도 저하없이 하나의 화소에 두개의 어드레스 전극을 할당하여 소비 전력을 줄이고, 어드레스 전극의 모양 및 위치를 개선하여 어드레스 방전 효율을 향상시킬 수 있는 플라즈마 디스플레이 패널에 관한 것이다.The present invention relates to a plasma display panel. More specifically, the present invention relates to a plasma display panel, in which two address electrodes are allocated to one pixel to reduce power consumption, and the shape and position of the address electrode can be improved to improve address discharge efficiency. The present invention relates to a plasma display panel.

일반적으로 플라즈마 디스플레이 패널은 가스 방전 현상을 이용하여 화상을 표시하기 위한 것으로서, 표시용량, 휘도, 콘트라스트, 잔상, 시야각 등의 각종 표시 능력이 우수하여 CRT(Cathode-Ray Tube)를 대체할 수 있는 장치로 각광받고 있다. 이러한 플라즈마 디스플레이 패널은 전극에 인가되는 직류 또는 교류 전압에 의하여 전극 사이의 가스에서 방전이 발생하고, 여기에서 수반되는 자외선 방사에 의하여 형광체를 여기시켜 소정 색상의 가시광을 발광하게 된다.In general, a plasma display panel is used to display an image by using a gas discharge phenomenon, and is a device capable of replacing a CRT (Cathode-Ray Tube) with excellent display capability such as display capacity, brightness, contrast, afterimage, and viewing angle. Is in the spotlight. In the plasma display panel, a discharge is generated in a gas between the electrodes by a direct current or an alternating voltage applied to the electrode, and excites the phosphor by ultraviolet radiation, thereby emitting visible light of a predetermined color.

이러한 종래의 플라즈마 디스플레이 패널은 일반적으로 다수의 표시 전극을 갖는 전면 유리 기판과, 상기 표시 전극에 대하여 교차하도록 다수의 어드레스 전극을 갖는 배면 유리 기판을 포함한다. 또한, 상기 전면 유리 기판과 배면 유리 기판 사이에는 다수의 방전 셀을 구획할 수 있도록 다수의 격벽이 형성되어 있다.Such conventional plasma display panels generally include a front glass substrate having a plurality of display electrodes and a back glass substrate having a plurality of address electrodes to intersect with the display electrodes. In addition, a plurality of partition walls are formed between the front glass substrate and the back glass substrate so as to partition a plurality of discharge cells.

더불어, 상기 격벽은 다수의 화소를 갖도록 설계되며, 통상 세개의 방전 셀이 상호 인접하여 하나의 화소를 이룬다. 물론, 상기 각각의 방전 셀에는 적색 형광층, 녹색 형광층 및 청색 형광층이 형성된다. 더욱이, 상기 하나의 화소에는 통상 세개의 어드레스 전극이 할당된다. 즉, 각각의 방전 셀마다 각각의 어드레스 전극이 할당된다. In addition, the partition wall is designed to have a plurality of pixels, and typically three discharge cells are adjacent to each other to form one pixel. Of course, each of the discharge cells is formed with a red fluorescent layer, a green fluorescent layer and a blue fluorescent layer. Furthermore, three address electrodes are normally assigned to one pixel. That is, each address electrode is assigned to each discharge cell.

한편, 최근에는 플라즈마 디스플레이 패널의 해상도를 고집적화시킴에 따라, 점차 어드레스 전극의 개수도 증가하고 또한 어드레스 전극간의 피치도 작아지고 있다. 그런데, 주지된 바와 같이 어드레스 전극 사이의 피치가 가까워짐에 따라 어드레스 전극간의 캐패시턴스값은 증가하고, 상기 어드레스 전극간에는 대략 CV²f으로 계산되는 에너지가 소모된다. 즉, 고해상도의 플라즈마 디스플레이 패널을 만들기 위해서는 CV²f로 계산되는 어드레스 전극의 소비 전력 증가가 필수적이다. 더욱이, 상기 어드레스 전극에는 표시 전극보다 훨씬 큰 방전 전압이 인가됨으로써, 상기 어드레스 전극의 소비 전력 증가는 곧바로 플라즈마 디스플레이 패널 전체의 소비 전력 증가와 직결된다. 여기서, C는 어드레스 전극 사이에 생성되는 캐패시턴스값이고, V는 어드레스 전극에 인가되는 전압이며, f는 어드레스 전극에 인가되는 주파수이다.On the other hand, in recent years, as the resolution of the plasma display panel is highly integrated, the number of address electrodes has gradually increased, and the pitch between address electrodes has also decreased. However, as is well known, as the pitch between address electrodes approaches, capacitance values between address electrodes increase, and energy calculated as approximately CV ² f is consumed between the address electrodes. In other words, in order to produce a high resolution plasma display panel, an increase in power consumption of the address electrode calculated by CV ² f is essential. Furthermore, since a discharge voltage much larger than that of the display electrode is applied to the address electrode, an increase in power consumption of the address electrode is directly connected to an increase in power consumption of the entire plasma display panel. Here, C is a capacitance value generated between address electrodes, V is a voltage applied to the address electrode, and f is a frequency applied to the address electrode.

일례로, 풀에치디(Full HD)급의 경우 가로 해상도로서 1920개의 화소(5760개의 방전 셀)를 요구하고 있다. 따라서, 이를 충족시키려면 상술한 바와 모든 방전 셀마다 어드레스 전극이 할당되므로, 그 어드레스 전극의 개수가 무려 5760개가 필요하게 된다. 따라서, 플라즈마 디스플레이 패널의 소비 전력이 급격히 증가함은 물론, 어드레스 전극의 거리가 가까워짐에 따라 크로스터크(cross talk) 현상도 심하게 발생한다. 물론, 이에 따라 어드레스 전극으로 소정 전압을 인가하는 회로(예를 들면, 티씨피(TCP; Tape Carrier Package))가 감당해야 하는 순시 전력(또는 피크 전력)도 커지고, 더욱이 그 회로 또는 패널에서 발생하는 열도 급격히 증가하는 문제가 있다.For example, in the case of Full HD, 1920 pixels (5760 discharge cells) are required as horizontal resolution. Therefore, in order to satisfy this, since the address electrodes are allocated to all the discharge cells as described above, a total of 5760 addresses are required. As a result, the power consumption of the plasma display panel rapidly increases, and as the distance between the address electrodes approaches, the cross talk phenomenon occurs severely. Of course, the instantaneous power (or peak power) that a circuit (for example, a tape carrier package (TCP)) that applies a predetermined voltage to the address electrode has to be increased also increases, and furthermore, There is also a problem that heat increases rapidly.

더불어, 종래의 어드레스 전극은 매우 작은 폭을 갖는 라인 형태로 되어 있다. 더욱이, 이러한 라인 형태의 어드레스 전극은 라인 형태의 표시 전극과 교차된 형태를 한다. 따라서, 선택된 어느 방전 셀의 어드레싱시에는 상기 어드레스 전극과 표시 전극의 교차 영역에서 어드레스 방전이 시작된다.In addition, the conventional address electrode is in the form of a line having a very small width. Furthermore, such a line-shaped address electrode crosses the line-shaped display electrode. Therefore, at the time of addressing any selected discharge cell, address discharge starts at an intersection region of the address electrode and the display electrode.

그런데, 이와 같이 상호 교차되는 영역의 어드레스 전극 폭이 작은 폭을 갖는 라인 형태로 되어 있음으로써, 어드레스 방전 효율이 저하되는 문제가 있다. 이러한 방전 효율의 저하는 곧 어드레싱 실패로 이어질 수 있고, 이에 따라 특정 방전 셀이 동작하지 않게 된다. 물론, 이러한 방전 효율을 높이기 위해 더욱 큰 어드레스 전압을 인가하면 이러한 문제가 어느 정도 해결되지만, 그렇게 하면 어드레스 전극 사이에 크로스토크 현상이 더욱 심하게 발생하여 오방전이 일어날 수 있다. 더욱이, 이때에는 어드레스 전극을 구동하기 위해 회로의 순시 전력 등이 증가함으로써, 소비 전력도 함께 높아지는 문제가 있다.By the way, since the address electrode width | variety of the area | region which mutually cross | intersects in this way becomes a line shape which has a small width | variety, there exists a problem that address discharge efficiency falls. This lowering of the discharge efficiency may soon lead to an addressing failure, thereby causing the specific discharge cell to become inoperable. Of course, if a larger address voltage is applied to increase the discharge efficiency, this problem is solved to some extent, but if so, a crosstalk phenomenon occurs more severely between the address electrodes, which may lead to erroneous discharge. Further, at this time, the instantaneous power or the like of the circuit is increased to drive the address electrode, so that the power consumption is also increased.

더욱이, 이와 같이 방전 효율이 작음으로써, 이를 보완하기 위해 선택된 방전 셀에 대한 어드레싱 시간을 상대적으로 길게 할당해야 하는 문제가 있다. 즉, 방전 효율이 작음으로써, 선택된 방전 셀에 비교적 긴 어드레싱 시간을 할당하여야 한다. 물론, 이와 같이 어드레싱 시간을 많이 할당하면 그만큼 표시 방전 시간이 짧아지기 때문에 플라즈마 디스플레이 패널의 휘도, 콘트래스트 및 광효율 등이 저하되는 부차적인 문제가 발생한다.Moreover, as the discharge efficiency is small, there is a problem in that the addressing time for the selected discharge cell must be allocated relatively long to compensate for this. That is, because the discharge efficiency is small, a relatively long addressing time must be allocated to the selected discharge cell. Of course, the allocation of a large amount of addressing time shortens the display discharge time, thereby causing a secondary problem in that the brightness, contrast, light efficiency, etc. of the plasma display panel are lowered.

본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 본 발명의 목적은 해상도 저하없이 하나의 화소에 두개의 어드레스 전극을 할당하여 소비 전력을 줄이고, 어드레스 전극의 모양 및 위치를 개선하여 어드레스 방전 효율을 높일 수 있는 플라즈마 디스플레이 패널을 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made to overcome the above-mentioned conventional problems, and an object of the present invention is to allocate two address electrodes to one pixel to reduce power consumption without improving the resolution, and to improve the address discharge efficiency by improving the shape and position of the address electrode. It is to provide a plasma display panel that can increase the.

상기한 목적을 달성하기 위해 본 발명에 의한 플라즈마 디스플레이 패널은 전면 유리 기판과, 상기 전면 유리 기판의 표면에 형성된 적어도 하나의 표시 전극과, 상기 표시 전극을 덮는 제1유전층과, 상기 전면 유리 기판에 대향되어 설치된 배면 유리 기판과, 상기 배면 유리 기판중 상기 전면 유리 기판의 제1유전층을 향하는 면에 상기 표시 전극과 교차하는 방향으로 형성된 어드레스 전극과, 상기 어드레스 전극을 덮는 제2유전층과, 상기 제2유전층의 표면으로서 서로 다른 색상의 가시광을 방출하는 세개의 방전 셀이 가장 인접하여 하나의 화소를 이루도록 소정 두께로 형성된 다수의 격벽을 포함하고, 상기 격벽에 의해 구분되는 하나의 화소에는 두개의 어드레스 전극이 할당된 동시에, 상기 어드레스 전극에는 표시 전극과 교차되는 영역에 확장부가 더 형성될 수 있다.In order to achieve the above object, a plasma display panel according to the present invention includes a front glass substrate, at least one display electrode formed on a surface of the front glass substrate, a first dielectric layer covering the display electrode, and the front glass substrate. A back glass substrate provided to face each other, an address electrode formed on a surface of the back glass substrate facing the first dielectric layer of the front glass substrate in a direction crossing the display electrode, a second dielectric layer covering the address electrode, and the second As a surface of the dielectric layer, three discharge cells emitting visible light of different colors include a plurality of barrier ribs formed in a predetermined thickness such that the three discharge cells adjacent to each other form a single pixel, and one address divided by the barrier ribs has two addresses. An electrode is assigned and the address electrode extends in an area intersecting the display electrode. It may be further formed.

여기서, 상기 하나의 화소를 이루는 세개의 방전 셀중 선택된 두개의 방전 셀에는 하나의 어드레스 전극이 공통으로 할당되고, 나머지 하나의 방전 셀에는 다른 어드레스 전극이 할당될 수 있다.Here, one address electrode may be commonly assigned to two selected discharge cells of the three discharge cells constituting the one pixel, and another address electrode may be allocated to the other discharge cell.

또한, 상기 격벽은 방전 셀이 각각 구분될 수 있도록 삼각, 사각, 마름모, 오각, 육각 또는 다각 형태중 선택된 어느 하나의 형태로 형성될 수 있다.In addition, the partition wall may be formed in any one form selected from triangular, square, rhombus, pentagonal, hexagonal or polygonal so that the discharge cells can be distinguished.

또한, 상기 하나의 화소를 이루는 세개의 방전 셀중 어느 하나에는 적색 형광층이 형성되고, 다른 하나에는 녹색 형광층이 형성되며, 나머지 다른 하나에는 청색 형광층이 형성될 수 있다.In addition, a red fluorescent layer may be formed in one of the three discharge cells constituting the one pixel, a green fluorescent layer may be formed in the other, and a blue fluorescent layer may be formed in the other.

또한, 상기 세개의 형광층중 적색 형광층과 녹색 형광층에는 하나의 어드레스 전극이 공통으로 할당되고, 나머지 청색 형광층에는 다른 하나의 어드레스 전극이 할당될 수 있다.In addition, one address electrode may be commonly allocated to the red fluorescent layer and the green fluorescent layer among the three fluorescent layers, and the other address electrode may be allocated to the other blue fluorescent layer.

또한, 상기 세개의 형광층중 녹색 형광층과 청색 형광층에는 하나의 어드레스 전극이 공통으로 할당되고, 나머지 적색 형광층에는 다른 하나의 어드레스 전극이 할당될 수 있다.In addition, one address electrode may be commonly allocated to the green fluorescent layer and the blue fluorescent layer among the three fluorescent layers, and the other address electrode may be allocated to the other red fluorescent layer.

또한, 상기 세개의 형광층중 청색 형광층과 적색 형광층에는 하나의 어드레스 전극이 공통으로 할당되고, 나머지 녹색 형광층에는 다른 하나의 어드레스 전극 이 할당될 수 있다.In addition, one address electrode may be commonly allocated to the blue fluorescent layer and the red fluorescent layer among the three fluorescent layers, and the other address electrode may be allocated to the other green fluorescent layer.

또한, 상기 방전 셀은 하나의 어드레스 전극을 따라서 다수가 반복적으로 배열되어 있되, 각각의 방전 셀은 서로 다른 색상의 가시광을 방출하도록 배열될 수 있다.In addition, a plurality of discharge cells are repeatedly arranged along one address electrode, and each discharge cell may be arranged to emit visible light having a different color.

또한, 상기 어드레스 전극은 일정폭을 가지며 라인 형태로 연장된 라인부와, 상기 방전 셀과 대응되는 동시에 상기 라인부를 중심으로 각각 바깥 방향으로 소정 넓이 돌출된 확장부로 이루어질 수 있다.In addition, the address electrode may include a line portion having a predetermined width and extending in a line shape, and an extension portion corresponding to the discharge cell and protruding a predetermined width toward the outside of the line portion, respectively.

또한, 상기 확장부는 상기 라인부를 중심으로 각각 바깥 방향으로 소정 넓이 돌출된 삼각, 사각, 오각, 육각 또는 다각 형태중 선택된 어느 하나일 수 있다.The extension part may be any one selected from triangular, square, pentagonal, hexagonal, or polygonal shapes protruding a predetermined width in an outward direction, respectively, from the line part.

또한, 상기 확장부는 상기 라인부를 중심으로 각각 바깥 방향으로 소정 길이 연장되어 한점에서 만나는 형상일 수 있다.In addition, the extension part may extend in a predetermined length in the outward direction with respect to the line part, respectively, so as to meet at one point.

또한, 상기 어드레스 전극을 따라서 배열된 격벽의 중앙 이등분선이 갖는 피치 P1이 상호 인접한 서로 다른 어드레스 전극에 형성된 확장부가 갖는 중앙 이등분선이 갖는 피치 P2보다 크게 형성될 수 있다.In addition, the pitch P1 of the central bisector of the barrier ribs arranged along the address electrode may be larger than the pitch P2 of the central bisector of the extension portions formed on different address electrodes adjacent to each other.

또한, 상기 하나의 방전 셀에 대응되는 확장부의 면적 A1이 상기 방전 셀에 대응되는 라인부의 면적 A2보다 크게 형성될 수 있다.In addition, an area A1 of the extension part corresponding to the one discharge cell may be larger than an area A2 of the line part corresponding to the discharge cell.

또한, 상기 어드레스 전극에 형성된 확장부의 폭 d1이 라인부의 폭 d2보다 크게 형성될 수 있다.In addition, the width d1 of the extension part formed in the address electrode may be larger than the width d2 of the line part.

또한, 상기 표시 전극은 표시 방전을 위한 X 표시 전극과 Y 표시 전극이 한쌍을 이루고, 상기 확장부는 상기 한쌍의 표시 전극중 어드레스 방전을 일으키는 Y 표시 전극과 교차되는 영역에 형성될 수 있다.The display electrode may have a pair of an X display electrode and a Y display electrode for display discharge, and the extension may be formed in an area intersecting the Y display electrode causing address discharge among the pair of display electrodes.

또한, 상기 X 표시 전극 및 Y 표시 전극에는 표시 방전 효율 또는 어드레스 방전 효율이 향상되도록 방전 셀의 중앙부로 소정 길이 확장된 확장부가 더 형성될 수 있다.In addition, the X display electrode and the Y display electrode may be further formed with an extended portion extending to a central portion of the discharge cell to improve the display discharge efficiency or the address discharge efficiency.

상기와 같이 하여 본 발명에 의한 플라즈마 디스플레이 패널은 세개의 방전 셀로 이루어진 하나의 화소에 두개의 어드레스 전극이 할당됨으로써, 어드레스 전극의 개수를 상당히 감소시킬 수 있게 된다. 따라서, 본 발명에 의한 플라즈마 디스플레이 패널은 종래에 비해 대략 2/3의 어드레스 전극 개수를 갖게 된다.As described above, in the plasma display panel according to the present invention, two address electrodes are allocated to one pixel composed of three discharge cells, thereby significantly reducing the number of address electrodes. Accordingly, the plasma display panel according to the present invention has a number of address electrodes of approximately 2/3 as compared with the related art.

또한, 본 발명에 의한 플라즈마 디스플레이 패널은 상기와 같이 어드레스 전극의 개수가 종래에 비해 대략 2/3로 감소함으로써, 당연히 어드레스 전극에서 소비되는 소비 전력 역시 대략 2/3로 감소하게 된다. In addition, in the plasma display panel according to the present invention, the number of address electrodes is reduced to about 2/3 as compared with the conventional art, and therefore, power consumption consumed at the address electrodes is also reduced to about 2/3.

또한, 본 발명에 의한 플라즈마 디스플레이 패널은 어드레스 전극을 구동하는 하나의 회로가 감당하는 순시 전력 또는 피크 전력 역시 종래에 비해 대략 2/3로 감소하게 된다. In addition, in the plasma display panel according to the present invention, the instantaneous power or peak power of one circuit driving the address electrode is also reduced by approximately two thirds.

또한, 본 발명에 의한 플라즈마 디스플레이 패널은 종래와 동일한 해상도를 유지하면서도 어드레스 전극의 개수는 감소함으로써, 자연스럽게 어드레스 전극 사이의 피치도 증가하게 된다. 따라서, 어드레스 전극 상호간에 발생하는 크로스토크 현상도 현저하게 감소하게 되고, 더욱이 발열량도 종래에 비해 상당히 감소하게 된다.In addition, the plasma display panel according to the present invention reduces the number of address electrodes while maintaining the same resolution as before, thereby naturally increasing the pitch between the address electrodes. Therefore, the crosstalk phenomenon that occurs between the address electrodes is also significantly reduced, and furthermore, the amount of heat generated is significantly reduced as compared with the prior art.

또한, 본 발명에 의한 플라즈마 디스플레이 패널은 어드레스 전극중 방전 셀과 대응되는 영역에 소정 넓이의 확장부가 더 형성됨으로써, 어드레스 방전시 방전 효율이 향상된다. 더욱이, 이러한 어드레스 전극의 확장부는 표시 전극중 실제로 어드레스 방전에 참여하는 Y 표시 전극과 교차하는 영역에 형성됨으로써, 그 어드레스 방전 효율이 더욱 향상된다. 물론, 이와 같은 어드레스 방전 효율의 향상은 선택된 방전 셀의 어드레싱이 확실히 수행되도록 하고, 후차적으로 구현되는 표시 방전 역시 확실하게 수행되도록 한다. 더욱이, 이러한 방전 효율의 향상은 어드레스 전압을 크게 높이지 않아도 됨으로써, 소비 전력 절감은 물론 어드레스 전극을 구동하는 회로의 부담도 줄일 수 있다.In addition, in the plasma display panel according to the present invention, an extension portion having a predetermined width is further formed in a region corresponding to the discharge cells of the address electrodes, thereby improving discharge efficiency during address discharge. Furthermore, the extension portion of such an address electrode is formed in a region intersecting the Y display electrode actually participating in the address discharge among the display electrodes, thereby further improving the address discharge efficiency. Of course, such an improvement in the address discharge efficiency ensures that addressing of the selected discharge cell is performed, and that the display discharge that is subsequently implemented is also surely performed. Moreover, such an improvement in the discharge efficiency does not require a large increase in the address voltage, thereby reducing the power consumption and the burden on the circuit driving the address electrode.

더불어, 본 발명에 의한 플라즈마 디스플레이 패널은 어드레스 방전 효율 향상으로 인해 어드레싱 시간도 상대적으로 짧게 할당할 수 있게 된다. 따라서, 짧아진 시간만큼 표시 방전 시간을 늘릴 수 있음으로써, 플라즈마 디스플레이 패널의 휘도, 콘트래스트 및 광효율 등을 향상시키게 된다.In addition, the plasma display panel according to the present invention can allocate the addressing time relatively short due to the improved address discharge efficiency. Therefore, the display discharge time can be increased by the shortened time, thereby improving the brightness, contrast, light efficiency, and the like of the plasma display panel.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings such that those skilled in the art may easily implement the present invention.

도 1에 도시된 바와 같이 본 발명에 의한 플라즈마 디스플레이 패널(100)은 전면 유리 기판(110)과, 상기 전면 유리 기판(110)에 형성된 다수의 표시 전극(120)과, 상기 표시 전극(120)을 덮는 제1유전층(130)과, 상기 전면 유리 기판(110)에 대향되어 설치되는 배면 유리 기판(140)과, 상기 배면 유리 기판(140)에 형성된 다수의 어드레스 전극(150)과, 상기 어드레스 전극(150)을 덮는 제2유전층(160)과, 상기 제2유전층(160) 위에 소정 두께로 형성된 다수의 폐쇄형 격벽(170)과, 상기 격벽(170) 내부에 형성된 다수의 형광층(180)을 포함한다.As shown in FIG. 1, the plasma display panel 100 according to the present invention includes a front glass substrate 110, a plurality of display electrodes 120 formed on the front glass substrate 110, and the display electrode 120. A first dielectric layer 130 covering the top surface, a back glass substrate 140 disposed to face the front glass substrate 110, a plurality of address electrodes 150 formed on the back glass substrate 140, and the address. The second dielectric layer 160 covering the electrode 150, the plurality of closed barrier ribs 170 formed on the second dielectric layer 160 to have a predetermined thickness, and the plurality of fluorescent layers 180 formed in the barrier wall 170. ).

상기 전면 유리 기판(110)은 각종 고열 공정에서 치수 및 형태가 변하지 않는 고내열성 및 고왜점을 갖는 대략 평판 형태의 유리로 형성될 수 있다.The front glass substrate 110 may be formed of a substantially flat glass having high heat resistance and high distortion that does not change in dimensions and shape in various high temperature processes.

상기 표시 전극(120)은 상기 전면 유리 기판(110)의 하면에 소정 피치를 가지며 상호 평행하게 형성되어 있다. 예를 들어, 상기 표시 전극(120)은 소정 피치를 가지며 다수의 행을 이룬다. 이러한 표시 전극(120)은 다시 X 표시 전극(121) 및 Y 표시 전극(122)이 한쌍을 이룬다. 또한, 상기 표시 전극(120)은 광투과성 및 전도성이 좋은 ITO(In과 Sn의 합금 산화막), 네사막(SnO₂) 또는 그 등가물중 선택된 어느 하나로 형성될 수 있으나 이러한 재질로 본 발명을 한정하는 것은 아니다. 또한, 이러한 표시 전극(120)은 주로 스퍼터링(sputtering)으로 형성될 수 있으나, 이러한 형성 방법으로 본 발명을 한정하는 것도 아니다. 또한, 상기 표시 전극(120)의 표면에는 전압 강하를 막기 위해 저저항의 버스 전극(121a,122a)이 더 형성될 수 있다. 이러한 버스 전극(121a,122a)은 Cr-Cu-Cr, Ag 또는 그 등가물중 선택된 어느 하나로 형성될 수 있으나, 이러한 재질로 본 발명을 한정하는 것은 아니 다.The display electrode 120 has a predetermined pitch on the lower surface of the front glass substrate 110 and is formed in parallel with each other. For example, the display electrode 120 has a predetermined pitch and forms a plurality of rows. The display electrode 120 is again paired with the X display electrode 121 and the Y display electrode 122. In addition, the display electrode 120 may be formed of any one selected from ITO (alloy oxide film of In and Sn), nesa film (SnO ₂ ), or equivalent thereof having good light transmittance and conductivity. It is not. In addition, the display electrode 120 may be formed mainly by sputtering, but the present invention is not limited thereto. In addition, bus electrodes 121a and 122a having low resistance may be further formed on the surface of the display electrode 120 to prevent a voltage drop. The bus electrodes 121a and 122a may be formed of any one selected from Cr-Cu-Cr, Ag, or equivalents thereof, but the present invention is not limited thereto.

상기 제1유전층(130)은 상기 표시 전극(120)을 포함하여 상기 전면 유리 기판(110)의 하면 전체를 덮는다. 이러한 제1유전층(130)은 저융점 유리 분말을 주성분으로 하는 페이스트(paste)를 전면 유리 기판(110)의 하면 전체에 균일하게 스크린 인쇄하여 형성할 수 있다. 이러한 제1유전층(130)은 주지된 바와 같이 투명체이며, 방전시 캐패시터로 작용하고, 전류를 제한하는 역할과 메모리 기능을 수행한다. 더불어, 상기 제1유전층(130)의 표면에는 내구성을 보강하고, 방전시 많은 2차 전자를 방출할 수 있도록 보호막(135)이 더 형성될 수 있다. 이러한 보호막(135)은 MgO 또는 그 등가물중 선택된 어느 하나를 이용하여, 전자빔 방식이나 스퍼터링 등으로 형성할 수 있으나, 본 발명에서 이러한 보호막의 재질 및 그 형성 방법을 한정하는 것은 아니다.The first dielectric layer 130 includes the display electrode 120 to cover the entire lower surface of the front glass substrate 110. The first dielectric layer 130 may be formed by uniformly screen printing a paste including a low melting glass powder as a main component on the entire lower surface of the front glass substrate 110. As described above, the first dielectric layer 130 is a transparent material, and acts as a capacitor during discharge, limits current, and performs a memory function. In addition, a protective layer 135 may be further formed on the surface of the first dielectric layer 130 to reinforce durability and to emit a large amount of secondary electrons during discharge. The protective film 135 may be formed by an electron beam method or sputtering using any one selected from MgO or its equivalent, but the material of the protective film and the method of forming the protective film 135 are not limited thereto.

상기 배면 유리 기판(140)은 상기 전면 유리 기판(110)에 대향되어 설치되어 있다. 즉, 상기 배면 유리 기판(140)은 상기 제1유전층(130)의 아래에 설치되어 있다. 이러한 배면 유리 기판(140) 역시 각종 고열 공정에서 치수 및 형태가 변하지 않는 고내열성 및 고왜점을 갖는 대략 평판 형태의 유리로 형성될 수 있다.The rear glass substrate 140 is provided to face the front glass substrate 110. That is, the rear glass substrate 140 is provided below the first dielectric layer 130. The back glass substrate 140 may also be formed of a substantially flat glass having high heat resistance and high distortion that does not change in dimensions and shape in various high temperature processes.

상기 어드레스 전극(150)은 상기 배면 유리 기판(140)중 상기 전면 유리 기판(110)의 제1유전층(130)을 향하는 상면에 형성되어 있다. 이러한 어드레스 전극(150)은 상기 배면 유리 기판(140)의 상면에 소정 피치를 가지며 상호 평행하게 형성되어 있다. 예를 들어, 상기 어드레스 전극(150)은 소정 피치를 가지며 다수의 열을 이룬다. 더욱이 이러한 어드레스 전극(150)은 상기 표시 전극(120)에 대하여 대략 교차하는 방향으로 형성되어 있다. 또한, 상기 어드레스 전극(150)은 표시 전극(120)에 대하여 대략 직교하는 방향으로 형성될 수도 있다. 하기하겠지만, 하나의 어드레스 전극(150)은 각각 다른 색상의 가시광을 방출하는 방전 셀(191,192,193) 또는 각각 다른 형광층(180)에 교차하는 방향으로 형성되어 있다. 이러한 어드레스 전극(150)은 Ag 페이스트 또는 그 등가물을 이용한 , 스퍼터링, 스크린 인쇄법, 사진 식각 기술, 등에 의해 형성될 수 있으나, 본 발명에서 상기 어드레스 전극(150)의 재질 및 형성 방법을 한정하는 것은 아니다. 이러한 어드레스 전극(150), 표시 전극(120), 형광층(180), 방전 셀(191,192,193) 및 화소(190) 사이의 상호 관계는 아래에서 더욱 상세하게 설명하기로 한다.The address electrode 150 is formed on an upper surface of the rear glass substrate 140 that faces the first dielectric layer 130 of the front glass substrate 110. The address electrode 150 has a predetermined pitch on the top surface of the back glass substrate 140 and is formed in parallel with each other. For example, the address electrodes 150 have a predetermined pitch and form a plurality of columns. In addition, the address electrode 150 is formed in a direction substantially intersecting with the display electrode 120. In addition, the address electrode 150 may be formed in a direction substantially perpendicular to the display electrode 120. As will be described below, one address electrode 150 is formed in a direction crossing the discharge cells 191, 192, 193 or the different fluorescent layers 180, respectively, which emit visible light of different colors. The address electrode 150 may be formed by sputtering, screen printing, photolithography, or the like using Ag paste or the like, but the material and method of forming the address electrode 150 are limited in the present invention. no. The correlation between the address electrode 150, the display electrode 120, the fluorescent layer 180, the discharge cells 191, 192, 193, and the pixel 190 will be described in more detail below.

상기 제2유전층(160)은 상기 어드레스 전극(150)을 포함하여 상기 배면 유리 기판(140)의 상면 전체를 덮고 있다. 이러한 제2유전층(160) 역시 상기 제1유전층(130)과 유사하거나 같은 재질로 형성될 수 있다.The second dielectric layer 160 covers the entire upper surface of the rear glass substrate 140 including the address electrode 150. The second dielectric layer 160 may also be formed of a material similar to or the same as that of the first dielectric layer 130.

상기 격벽(170)은 상기 제2유전층(160)의 표면에 소정 두께로 형성되어 있다. 이러한 격벽(170)은 상기 표시 전극(120) 및 어드레스 전극(150)에 대해서 교차하는 방향으로 형성되어 있다. 상기 격벽(170)은 삼각, 사각, 사각, 마름모, 오각, 육각 또는 다각 형태중 선택된 어느 하나로 형성될 수 있다. 도면에서는 비록 육각 형태의 격벽(170)이 도시되어 있으나, 이러한 형태로 본 발명을 한정하는 것은 아니다. 즉, 본 발명은 폐쇄형의 모든 격벽(170)에 적용 가능하다. 이러한 격벽(170)은 두장의 전면 유리 기판(110)과 배면 유리 기판(140)의 간격을 유지하고, 방전 셀을 확보하는 역할을 한다. 또한, 이러한 격벽(170)은 저융점 유리 분말 페 이스트 또는 그 등가물을 스크린 인쇄법, 샌드블라스트법, 리프트 오프법, 에칭 등으로 형성할 수 있으나, 본 발명에서 이러한 격벽(170)의 재질 또는 형성 방법을 한정하는 것은 아니다.The partition wall 170 is formed on the surface of the second dielectric layer 160 to have a predetermined thickness. The partition wall 170 is formed in a direction crossing the display electrode 120 and the address electrode 150. The partition wall 170 may be formed of any one selected from triangular, square, rectangular, rhombus, pentagonal, hexagonal, or polygonal shapes. Although the partition wall 170 of the hexagonal shape is shown in the figure, it does not limit the present invention in this form. That is, the present invention is applicable to all the partition walls 170 of the closed type. The partition wall 170 maintains a gap between the two front glass substrates 110 and the rear glass substrate 140 and serves to secure a discharge cell. In addition, the barrier rib 170 may form a low melting glass powder paste or an equivalent thereof by screen printing, sandblasting, lift-off, etching, or the like. It does not limit the method.

상기 형광층(180)은 상기 격벽(170)이 형성하는 방전 셀(191,192,193)로서 제2유전층(160) 위에 소정 두께로 형성되어 있다. 이러한 형광층(180)은 방전시 발생된 자외선에 의해 여기됨으로써, 소정 색상의 가시광을 방출하는 역할을 한다. 이러한 형광층(180)은 하나의 어드레스 전극(150)을 따라서 적색 형광층(181), 녹색 형광층(182) 및 청색 형광층(183)으로 배열될 수 있다. 더욱이, 이러한 형광층(180)은 하나의 어드레스 전극(150)을 따라서 적색 형광층(181), 녹색 형광층(182) 및 청색 형광층(183)이 반복적으로 배열될 수 있다. The fluorescent layer 180 is discharge cells 191, 192, and 193 formed by the barrier rib 170, and is formed on the second dielectric layer 160 to have a predetermined thickness. The fluorescent layer 180 is excited by ultraviolet rays generated during discharge, thereby emitting visible light of a predetermined color. The fluorescent layer 180 may be arranged as a red fluorescent layer 181, a green fluorescent layer 182, and a blue fluorescent layer 183 along one address electrode 150. In addition, in the fluorescent layer 180, the red fluorescent layer 181, the green fluorescent layer 182, and the blue fluorescent layer 183 may be repeatedly arranged along one address electrode 150.

도시된 바와 같이 상기 표시 전극(120)과 상기 어드레스 전극(150)은 대략 교차하는 방향 또는 직교하는 방향으로 형성되어 있고, 또한 상기 표시 전극(120)과 어드레스 전극(150)이 교차하는 영역에 각각 격벽(170)에 의해 다수의 방전 셀(191,192,193)이 형성되어 있다. 상기 격벽(170)은 서로 다른 색상의 가시광을 방출하는 세개의 방전 셀(191,192,193)이 대략 삼각 형태로 가장 인접하여 하나의 화소(190)를 이루도록 형성되어 있다. 도면에서는 13개의 방전 셀(191,192,193) 및 3개의 완전한 화소(190)를 볼 수 있다.As shown in the drawing, the display electrode 120 and the address electrode 150 are formed in substantially crossing or orthogonal directions, and are respectively formed in regions where the display electrode 120 and the address electrode 150 cross each other. A plurality of discharge cells 191, 192, and 193 are formed by the partition wall 170. The partition wall 170 is formed such that three discharge cells 191, 192, and 193 emitting visible light having different colors are adjacent to each other in a substantially triangular form to form one pixel 190. In the figure, 13 discharge cells 191, 192, 193 and three complete pixels 190 can be seen.

여기서, 상기 격벽(170)에 의해 구분되는 하나의 화소(190)에는 두개의 어드레스 전극(150)이 할당되어 있다. 즉, 세개의 방전 셀(191,192,193)중 선택된 두개의 방전 셀(191,192)에 하나의 어드레스 전극(150)이 공통으로 할당되고, 나머지 하나의 방전 셀(193)에 다른 어드레스 전극(150)이 할당될 수 있다. 또한, 선택된 두개의 방전 셀(192,193)에 하나의 어드레스 전극(150)이 공통으로 할당되고, 나머지 하나의 방전 셀(191)에 다른 어드레스 전극(150)이 할당될 수 있다. 또한, 선택된 두개의 방전 셀(193,191)에 하나의 어드레스 전극(150)이 공통으로 할당되고, 나머지 하나의 방전 셀(192)에 다른 어드레스 전극(150)이 할당될 수 있다.Here, two address electrodes 150 are allocated to one pixel 190 divided by the partition wall 170. That is, one address electrode 150 is commonly assigned to two selected discharge cells 191 and 192 among the three discharge cells 191, 192 and 193, and another address electrode 150 is allocated to the other discharge cell 193. Can be. In addition, one address electrode 150 may be commonly allocated to the two selected discharge cells 192 and 193, and another address electrode 150 may be allocated to the other discharge cell 191. In addition, one address electrode 150 may be commonly allocated to the two selected discharge cells 193 and 191 and another address electrode 150 may be allocated to the other discharge cell 192.

또한, 상기 각각의 방전 셀(191,192,193)에는 소정 색상의 가시광을 방출하는 형광층(180)이 형성될 수 있다. 예를 들어, 상기 세개의 방전 셀(191,192,193)중 어느 하나의 방전 셀(191)에는 적색 형광층(181)이 형성될 수 있고, 다른 하나의 방전 셀(192)에는 녹색 형광층(182)이 형성될 수 있으며, 나머지 다른 하나의 방전 셀(193)에는 청색 형광층(183)이 형성될 수 있다.In addition, each of the discharge cells 191, 192, and 193 may be formed with a fluorescent layer 180 that emits visible light of a predetermined color. For example, a red fluorescent layer 181 may be formed in one discharge cell 191 of the three discharge cells 191, 192, 193, and a green fluorescent layer 182 may be formed in another discharge cell 192. The blue fluorescent layer 183 may be formed in the other discharge cell 193.

또한, 상기 형광층(180)과 어드레스 전극(150) 사이의 관계를 살펴보면, 형광층(180)중 예를 들어 적색 형광층(181)과 녹색 형광층(182)에는 하나의 어드레스 전극(150)이 공통으로 할당되고, 나머지 청색 형광층(183)에는 다른 하나의 어드레스 전극(150)이 할당될 수 있다. 물론, 이와 달리 상기 형광층(180)중 녹색 형광층(182)과 청색 형광층(183)에는 하나의 어드레스 전극(150)이 공통으로 할당되고, 나머지 적색 형광층(181)에는 다른 하나의 어드레스 전극(150)이 할당될 수도 있다. 더욱이, 이와 달리 상기 형광층(180)중 청색 형광층(183)과 녹색 형광층(181) 에는 하나의 어드레스 전극(150)이 공통으로 할당되고, 나머지 적색 형광층(181)에는 다른 하나의 어드레스 전극(150)이 할당될 수도 있다.In addition, the relationship between the fluorescent layer 180 and the address electrode 150 will be described. For example, one address electrode 150 may be provided in the red fluorescent layer 181 and the green fluorescent layer 182. This common address may be allocated, and another address electrode 150 may be allocated to the remaining blue fluorescent layer 183. Of course, one address electrode 150 is commonly allocated to the green fluorescent layer 182 and the blue fluorescent layer 183 of the fluorescent layer 180, and the other address is allocated to the other red fluorescent layer 181. The electrode 150 may be assigned. In addition, one address electrode 150 is commonly allocated to the blue fluorescent layer 183 and the green fluorescent layer 181 of the fluorescent layer 180, and the other address is allocated to the other red fluorescent layer 181. The electrode 150 may be assigned.

더불어, 약간 다른 관점에서 본 다면 본 발명에 의한 플라즈마 디스플레이 패널(100)에 형성된 방전 셀(191,192,193)은 하나의 어드레스 전극(150)을 따라서 다수개가 반복적으로 배열되어 있되, 각각의 방전 셀(191,192,193)은 서로 다른 색상의 가시광을 방출하도록 배열되어 있다. 예를 들어, 도 2a 및 도 2b에 도시된 좌측으로부터의 첫번째 열의 어드레스 전극(150)을 중심으로 보면, 상부에서 하부 방향으로 적색 형광층(181)을 갖는 방전 셀(191), 녹색 형광층(182)을 갖는 방전 셀(192) 및 청색 형광층(183)을 갖는 방전 셀(193)이 그 첫번째 열의 어드레스 전극(150)을 따라서 세로 방향으로 배열될 수 있다. 또한, 두번째 열의 어드레스 전극(150)을 중심으로 보면, 상부에서 하부 방향으로 녹색 형광층(182)을 갖는 방전 셀(192), 청색 형광층(183)을 갖는 방전 셀(193) 및 적색 형광층(181)을 갖는 방전 셀(191)이 그 두번째 열의 어드레스 전극(150)을 따라서 세로 방향으로 배열될 수 있다.In addition, from a slightly different point of view, a plurality of discharge cells 191, 192, 193 formed in the plasma display panel 100 according to the present invention are repeatedly arranged along one address electrode 150, and each of the discharge cells 191, 192, 193 is provided. Are arranged to emit visible light of different colors. For example, in the center of the address electrodes 150 in the first column from the left side shown in FIGS. 2A and 2B, the discharge cell 191 having the red fluorescent layer 181 in the upper direction to the lower direction, the green fluorescent layer ( The discharge cells 192 having the 182 and the discharge cells 193 having the blue fluorescent layer 183 may be arranged in the vertical direction along the address electrodes 150 of the first column. In addition, when looking at the address electrode 150 in the second column, the discharge cells 192 having the green fluorescent layer 182, the discharge cells 193 having the blue fluorescent layer 183, and the red fluorescent layer are disposed from the upper to the lower direction. Discharge cells 191 having 181 may be arranged in a vertical direction along the address electrodes 150 in the second column.

계속해서, 상기 격벽(170)에 의해 구분되는 하나의 화소(190)에는 두개의 표시 전극(120)이 할당될 수 있다. 즉, 두개의 방전 셀(191,192)에 X 표시 전극(121) 및 Y 표시 전극(122)이 쌍을 이루며 각각 할당되고, 나머지 한 개의 방전 셀(193)에 상술한 각쌍중 일부의 표시 전극 즉, Y 표시 전극(122) 및 X 표시 전극(121)이 공통으로 할당된다. Subsequently, two display electrodes 120 may be allocated to one pixel 190 divided by the partition wall 170. That is, the X display electrode 121 and the Y display electrode 122 are allocated to the two discharge cells 191 and 192 in pairs, and the display electrodes of some of the pairs described above are assigned to the other discharge cell 193, that is, The Y display electrode 122 and the X display electrode 121 are commonly assigned.

이와 같이 하여, 본 발명에 의한 플라즈마 디스플레이 패널(100)은 하나의 화소(190)에 두개의 어드레스 전극(150)이 할당됨으로써, 그 어드레스 전극(150)의 개수가 종래에 비해 대략 2/3로 감소되고, 따라서 소비 전력 역시 대략 2/3로 감소된다. 더욱이, 이와 같이 하여 어드레스 전극(150)을 구동하기 위한 하나의 회로가 감당하는 순시 전력 또는 피크 전력 역시 종래에 비해 대략 2/3로 감소됨을 알 수 있다. 물론, 본 발명에 의한 플라즈마 디스플레이 패널(100)은 열방출율도 종래에 비해 현저히 작아짐을 알 수 있다.In this manner, in the plasma display panel 100 according to the present invention, two address electrodes 150 are allocated to one pixel 190, so that the number of the address electrodes 150 is approximately 2/3 of that of the conventional art. The power consumption is also reduced to approximately two thirds. Moreover, it can be seen that the instantaneous power or peak power that one circuit for driving the address electrode 150 in this way also decreases by approximately two thirds as compared with the related art. Of course, the plasma display panel 100 according to the present invention can be seen that the heat release rate is also significantly smaller than in the prior art.

더불어, 본 발명에 의한 플라즈마 디스플레이 패널(100)은 동일한 면적에서 어드레스 전극(150)의 개수가 감소함으로써, 어드레스 전극(150) 사이의 피치는 당연히 커지게 된다. 따라서, 어드레스 전극(150) 사이에서 발생하는 크로스토크 현상도 현저히 감소하게 된다.In addition, in the plasma display panel 100 according to the present invention, the number of address electrodes 150 is reduced in the same area, so that the pitch between the address electrodes 150 becomes large. Therefore, the crosstalk phenomenon occurring between the address electrodes 150 is also significantly reduced.

한편, 상기 어드레스 전극(150)중 각각의 방전 셀(191,192,193)과 대응되는 영역에는 어드레스 방전 효율을 향상시키고 고속 어드레싱을 위해 상기 어드레스 전극(150)의 라인 폭보다 큰 폭(또는 면적)을 갖는 확장부(152)가 더 형성되어 있으며, 이는 아래에서 계속 설명하기로 한다.Meanwhile, an area having a width (or area) larger than the line width of the address electrode 150 is improved in the area corresponding to each of the discharge cells 191, 192, and 193 of the address electrode 150 to improve address discharge efficiency and to provide high-speed addressing. A portion 152 is further formed, which will be described further below.

도시된 바와 같이 본 발명에 의한 플라즈마 디스플레이 패널은 어드레스 전극(150)이 소정 폭을 가지며 라인 형태로 소정 길이 연장된 라인부(151)와, 상기 라인부(151)보다 약간 더 큰 폭을 갖는 확장부(152)로 이루어져 있다. 좀더 구체적 으로, 상기 어드레스 전극(150)의 확장부(152)는 각각의 방전 셀(191,192,193)과 대응되는 동시에, 어드레스 전극(150)의 라인부(151)를 중심으로 각각 바깥 방향으로 소정 넓이 돌출된 형태일 수 있다. 다른 말로, 상기 어드레스 전극(150)의 확장부(152)는 각각의 방전 셀(191,192,193)과 대응되는 동시에 라인부(151)를 중심으로 각각 바깥 방향으로 소정 넓이 돌출된 삼각, 사각, 오각, 육각, 다각 또는 그 등가 형태중 선택된 어느 하나일 수 있으나, 이러한 확장부(152)의 형태로 본 발명을 한정하는 것은 아니다. 또다른 말로, 상기 어드레스 전극(150)의 확장부(152)는 방전 셀(191,192,193)과 대응되는 동시에 어드레스 전극(150)을 중심으로 각각 바깥 방향으로 소정 길이 연장되어 한점에서 만나는 형상일 수 있으나, 이러한 형태로 본 발명을 한정하는 것은 아니다.As shown, the plasma display panel according to the present invention has a line portion 151 in which the address electrode 150 has a predetermined width and extends a predetermined length in a line shape, and an extension having a width slightly larger than that of the line portion 151. It consists of a part (152). More specifically, the extension part 152 of the address electrode 150 corresponds to each of the discharge cells 191, 192, and 193 and at the same time protrudes a predetermined width outwardly about the line part 151 of the address electrode 150. It may be in the form. In other words, the extension part 152 of the address electrode 150 corresponds to each of the discharge cells 191, 192, 193 and at the same time, triangular, square, pentagonal, hexagonal, which protrudes a predetermined width outwardly about the line part 151. However, the present invention may be any one selected from among polygons or equivalent forms thereof, but the present invention is not limited to the form of the extension 152. In other words, the extension portion 152 of the address electrode 150 may correspond to the discharge cells 191, 192, 193 and at the same time extend a predetermined length outwardly around the address electrode 150 to meet at one point. The present invention is not limited to this form.

더불어, 상기 어드레스 전극(150)의 확장부(152)가 갖는 면적은 격벽(170)에 의해 형성된 하나의 방전 셀(191)이 갖는 면적의 대략 10~90%으로 형성될 수 있다. 상기 확장부(152)의 면적이 방전 셀(191) 면적의 대략 10% 이하이면 방전 면적이 별로 증가하지 않아 방전 효율이 그다지 향상되지 않고, 또한, 상기 확장부(152)의 면적이 방전 셀(191) 면적의 대략 90% 이상이면 인접한 다른 어드레스 전극(150)과 크로스토크 현상이 발생할 수 있는 위험이 있다.In addition, the area of the extension part 152 of the address electrode 150 may be formed to be approximately 10 to 90% of the area of one discharge cell 191 formed by the partition wall 170. When the area of the expansion part 152 is about 10% or less of the area of the discharge cell 191, the discharge area does not increase so much that the discharge efficiency does not improve so much. Also, the area of the expansion part 152 is equal to the discharge cell ( 191) If the area is about 90% or more, there is a risk that crosstalk may occur with another adjacent address electrode 150.

더욱이, 상기 표시 전극(120)에도 상기 어드레스 전극(150)과 직접적으로 어드레스 방전을 수행하는 영역에 어드레스 방전 효율이 높아지도록 방전 셀(191,192,193)의 대략 중앙으로 소정 넓이 연장된 확장부(121b,122b)가 더 형성되어 있으며, 이러한 표시 전극(120)의 확장부(121b,122b)와 어드레스 전극(150)의 확장부(152)는 대략 일치하는 영역에 형성되어 있다.In addition, the extension parts 121b and 122b extended to the center of the discharge cells 191, 192, and 193 by a predetermined width in order to increase the address discharge efficiency in the region where the address discharge is directly performed with the address electrode 150 in the display electrode 120. ) Is further formed, and the extension parts 121b and 122b of the display electrode 120 and the extension part 152 of the address electrode 150 are formed in substantially coincident regions.

특히, 상기 어드레스 전극(150)의 확장부(152)는 표시 전극(120)중 Y 표시 전극(122)의 확장부(122b)와 대략 중첩하여 형성되어 있다. 즉, 상기 어드레스 전극(150)의 확장부(152)와 표시 전극(120)중 Y 표시 전극(122)의 확장부(122b) 사이에서 실제로 어드레스 방전이 일어나기 때문에, 상기 어드레스 전극(150)의 확장부(152)가 Y 표시 전극(122)의 확장부(122b)에 중첩되어 형성됨이 가장 좋다. 더불어, 상기 Y 표시 전극(122)의 확장부(122b)는 방전 셀(191,192,193)의 정중앙에 위치하지 않고, 그 정중앙으로부터 약간 벗어난 위치에 위치하고 있다. 따라서, 상기 어드레스 전극(150)에 형성되는 확장부(152)의 형상 및 위치도 이에 따라 조정되어야 한다. 이러한 어드레스 전극(152)에 형성된 확장부(152)의 형상 및 위치는 아래에서 더욱 상세하게 설명하기로 한다. In particular, the extension part 152 of the address electrode 150 is formed to substantially overlap with the extension part 122b of the Y display electrode 122 of the display electrode 120. That is, since the address discharge actually occurs between the expansion portion 152 of the address electrode 150 and the expansion portion 122b of the Y display electrode 122 of the display electrode 120, the expansion of the address electrode 150 is performed. It is most preferable that the portion 152 overlaps the extension portion 122b of the Y display electrode 122. In addition, the extension 122b of the Y display electrode 122 is not positioned at the center of the discharge cells 191, 192, and 193, but is located at a position slightly deviated from the center of the discharge cells 191, 192, and 193. Therefore, the shape and position of the extension 152 formed on the address electrode 150 must also be adjusted accordingly. The shape and position of the extension 152 formed on the address electrode 152 will be described in more detail below.

도 4는 본 발명에 따른 플라즈마 디스플레이 패널중 방전 셀과 어드레스 전극의 확장부 사이의 관계를 설명하기 위한 도식도이다. 여기서 표시 전극은 어드레스 전극과의 중첩에 의한 도면의 혼란을 피하기 위해 생략되어 있다.4 is a schematic diagram illustrating a relationship between a discharge cell and an extension of an address electrode in the plasma display panel according to the present invention. In this case, the display electrode is omitted to avoid confusion in the drawing due to overlapping with the address electrode.

도시된 바와 같이 세개의 방전 셀(191,192,193)이 대략 삼각 형태를 하면서 하나의 화소(190)를 이루고 있다. 또한, 하나의 화소(190)에는 확장부(152)를 갖는 두개의 어드레스 전극(150)이 할당되어 있다. 즉, 세로 방향의 방전 셀(191)과 방전 셀(192) 사이에 하나의 어드레스 전극(150)이 할당되고, 나머지 방전 셀(193)에 다른 어드레스 전극(150)이 할당되어 있다. 물론, 상기 어드레스 전극(150)에는 확 장부(152)가 각각 형성되어 있으며, 이러한 확장부(152)는 각각의 방전 셀(191,192,193)에 하나씩 할당되어 있다.As shown in the drawing, the three discharge cells 191, 192, and 193 form a triangular shape and form one pixel 190. In addition, two address electrodes 150 having extension units 152 are allocated to one pixel 190. That is, one address electrode 150 is allocated between the discharge cell 191 and the discharge cell 192 in the vertical direction, and another address electrode 150 is assigned to the remaining discharge cell 193. Of course, expansion units 152 are formed in the address electrode 150, and each of the expansion units 152 is assigned to each of the discharge cells 191, 192, and 193.

여기서 상기 세로 방향 방전 셀(191,192)의 중앙 이등분선이 갖는 피치를 P1으로 정의하고, 첫번째 어드레스 전극(150)의 확장부(152)와 두번째 어드레스 전극(150)의 확장부(152)가 갖는 피치를 P2로 정의하면, 상기 피치 P1은 상기 피치 P2보다 항상 크게 형성됨이 좋다. 즉, 상기 하나의 화소(190)에서 세로 방향 방전 셀(191,192)이 갖는 피치 P1과, 서로 다른 어드레스 전극(150)의 확장부(152)끼리 갖는 피치 P2가 위와 같은 관계(P1>P2)를 만족할 때, 상기 어드레스 전극(150)의 확장부(152)는 자연스럽게 어드레스 방전에 참여하는 Y 표시 전극(도면에 도시되지 않음)에 가장 넓은 면적으로 중첩된다. 다른 말로, 위와 같이 P1이 P2보다 클 때, 어드레스 전극(150)의 확장부(152)와 표시 전극(Y 표시 전극)의 확장부가 가장 넓은 면적으로 중첩되어, 방전 효율이 가장 좋아진다. 물론, 이러한 방전 효율 향상에 의해 어드레싱 시간도 가장 많이 줄일 수 있음은 당연하다.Here, the pitch of the central bisector of the longitudinal discharge cells 191 and 192 is defined as P1, and the pitch of the extension 152 of the first address electrode 150 and the extension 152 of the second address electrode 150 is defined. When defined as P2, the pitch P1 is always formed larger than the pitch P2. That is, the pitch P1 of the vertical discharge cells 191 and 192 of the one pixel 190 and the pitch P2 of the extension portions 152 of the different address electrodes 150 have the above relationship (P1> P2). When satisfied, the extension 152 of the address electrode 150 overlaps with the widest area the Y display electrode (not shown) that naturally participates in address discharge. In other words, when P1 is larger than P2 as described above, the extended portion 152 of the address electrode 150 and the extended portion of the display electrode (Y display electrode) overlap with the widest area, resulting in the best discharge efficiency. Of course, the addressing time can also be reduced the most by improving the discharge efficiency.

더불어, 상기 화소(190) 또는 방전 셀(191,192,193)은 격벽(170)에 의해 형성되고, 상기 방전 셀(191)에는 예를 들면 적색 형광층이 형성될 수 있으며, 상기 다른 방전 셀(192)에는 예를 들면 녹색 형광층이 형성될 수 있으며, 상기 또다른 방전 셀(193)에는 청색 형광층이 형성될 수 있다. 여기서 상기 도면에는 형광층이 단순히 R,G,B로 표시되어 있다.In addition, the pixel 190 or the discharge cells 191, 192, 193 may be formed by the partition wall 170, and for example, a red fluorescent layer may be formed in the discharge cell 191, and the other discharge cell 192 may be formed in the discharge cell 191. For example, a green fluorescent layer may be formed and a blue fluorescent layer may be formed in the another discharge cell 193. In this figure, the fluorescent layer is simply represented by R, G, and B.

도 5는 본 발명에 따른 플라즈마 디스플레이 패널중 어드레스 전극의 라인부 와 확장부 사이의 면적 관계를 설명하기 위한 도식도이다.5 is a schematic diagram illustrating an area relationship between a line portion and an extension portion of an address electrode in the plasma display panel according to the present invention.

도시된 바와 세개의 방전 셀(191,192,193)이 하나의 화소(190)를 이루고, 이러한 하나의 화소(190)에 두개의 어드레스 전극(150)이 할당되어 있다. 물론, 각각의 어드레스 전극(150)은 라인부(151)와 확장부(152)로 이루어져 있다.As illustrated, three discharge cells 191, 192, and 193 form one pixel 190, and two address electrodes 150 are allocated to one pixel 190. Of course, each address electrode 150 includes a line portion 151 and an expansion portion 152.

여기서, 어느 하나의 방전 셀(191) 내측에 위치되는 확장부(152)의 면적 A1은 상기 방전 셀(191)에 대응되는 라인부(151)의 면적 A2보다는 항상 크게 형성됨이 좋다. 즉, 하나의 방전 셀(191)을 기준으로, 어드레스 전극(150)의 라인부(151)가 갖는 면적 A2(도면에는 사선으로 해칭되어 표시됨)에 비해 확장부(152)가 갖는 면적 A1(도면에는 역사선으로 해칭되어 표시됨)이 더 클 경우 방전 효율이 더 커진다.Here, the area A1 of the expansion part 152 located inside one of the discharge cells 191 may always be larger than the area A2 of the line part 151 corresponding to the discharge cell 191. That is, based on one discharge cell 191, the area A1 of the expansion part 152 is shown in comparison with the area A2 of the line part 151 of the address electrode 150 (hatched by hatching in the drawing). Is hatched with a backslash line, the greater the discharge efficiency.

다른 말로 표현하면, 실제로 어드레스 방전에 가장 많은 기여를 하는 부분이 확장부(152)이기 때문에, 상기 확장부(152)의 면적 A1을 라인부(151)의 면적 A2보다 크게 함이 좋다. 물론, 이러한 라인부(151)의 면적과 확장부(152)의 면적 비는 나머지 방전 셀(192,193)에도 그대로 적용됨은 당연하다.In other words, since the portion that contributes the most to the address discharge is the expansion portion 152, the area A1 of the expansion portion 152 may be larger than the area A2 of the line portion 151. Of course, the area ratio of the area of the line part 151 and the expansion part 152 is naturally applied to the remaining discharge cells (192, 193).

마찬가지로 세개의 방전 셀(191,192,193)이 하나의 화소(190)를 이루고, 이러한 하나의 화소(190)에 두개의 어드레스 전극(150)이 할당되어 있다. 물론, 각각의 어드레스 전극(150)은 라인부(151)와 확장부(152)로 이루어져 있다.Similarly, three discharge cells 191, 192, and 193 form one pixel 190, and two address electrodes 150 are allocated to one pixel 190. Of course, each address electrode 150 includes a line portion 151 and an expansion portion 152.

여기서, 상기 어드레스 전극(150)의 확장부(152)가 갖는 폭을 d1으로 하고, 어드레스 전극(150)의 라인부(151)가 갖는 폭을 d2로 정의하면, 상기 확장부(152)의 폭 d1이 라인부(151)의 폭 d2보다 항상 크게 되도록 형성함이 좋다. 즉, 상기 확장부(152)의 폭이 라인부(151)의 폭보다 더 크게 되도록 함으로써, 상기 확장부(152)에 의한 방전 효율이 더 커지도록 한다.In this case, when the width of the extension part 152 of the address electrode 150 is defined as d1 and the width of the line part 151 of the address electrode 150 is defined as d2, the width of the extension part 152 is defined. d1 may be formed to be always larger than the width d2 of the line portion 151. That is, by making the width of the extension 152 larger than the width of the line part 151, the discharge efficiency by the extension 152 is increased.

이와 같이 하여 상기 어드레스 전극(150)에 형성된 확장부(152)는 표시 전극(특히 Y 표시 전극)과의 방전 면적을 증가시킴으로써, 어드레스 방전 효율을 향상시키게 된다. 물론, 이러한 어드레스 방전 효율의 향상은 선택된 방전 셀(191,192,193)의 어드레싱이 확실히 수행되도록 하고, 후차적으로 수행되는 표시 방전 역시 확실하게 수행되도록 한다. 또한, 이와 같은 방전 효율의 향상은 어드레스 전압을 그다지 높이지 않아도 됨으로써, 소비 전력 절감은 물론 어드레스 전극(150)을 구동하는 회로의 부담도 줄일 수 있다.In this way, the extension 152 formed on the address electrode 150 increases the discharge area with the display electrode (especially the Y display electrode), thereby improving the address discharge efficiency. Of course, such an improvement in address discharge efficiency ensures that addressing of the selected discharge cells 191, 192, 193 is performed, and that the display discharge that is subsequently performed is also surely performed. In addition, such an improvement in the discharge efficiency does not require an increase in the address voltage, thereby reducing the power consumption and reducing the burden on the circuit driving the address electrode 150.

더불어, 위와 같은 어드레스 방전 효율의 향상은 그만큼 어드레싱 시간도 상대적으로 짧게 할당할 수 있어 고속 어드레싱이 가능해지도록 한다. 따라서, 짧아진 시간만큼 표시 방전 시간을 늘릴 수 있음으로써, 플라즈마 디스플레이 패널의 휘도, 콘트래스트 및 광효율 등이 향상되기도 한다.In addition, the above-mentioned improvement in the address discharge efficiency can be assigned a relatively short addressing time, thereby enabling high-speed addressing. Therefore, the display discharge time can be increased by a shorter time, thereby improving the brightness, contrast, light efficiency, and the like of the plasma display panel.

상기와 같이 하여 본 발명에 의한 플라즈마 디스플레이 패널은 세개의 방전 셀로 이루어진 하나의 화소에 두개의 어드레스 전극이 할당됨으로써, 어드레스 전 극의 개수를 상당히 감소시킬 수 있게 된다. 따라서, 본 발명에 의한 플라즈마 디스플레이 패널은 종래에 비해 대략 2/3의 어드레스 전극 개수를 갖게 된다.As described above, in the plasma display panel according to the present invention, two address electrodes are allocated to one pixel consisting of three discharge cells, thereby significantly reducing the number of address electrodes. Accordingly, the plasma display panel according to the present invention has a number of address electrodes of approximately 2/3 as compared with the related art.

또한, 본 발명에 의한 플라즈마 디스플레이 패널은 어드레스 전극중 방전 셀과 대응되는 영역에 소정 넓이의 확장부가 더 형성됨으로써, 어드레스 방전시 방전 효율이 향상된다. 더욱이, 이러한 어드레스 전극의 확장부는 표시 전극중 실제로 어드레스 방전에 참여하는 Y 표시 전극과 교차하는 영역에 형성됨으로써, 그 어드레스 방전 효율이 더욱 향상된다. 물론, 이와 같은 어드레스 방전 효율의 향상은 선택된 방전 셀의 어드레싱이 확실히 수행되도록 하고, 후차적으로 구현되는 표시 방전 역시 확실하게 수행되도록 한다. 더욱이, 이러한 방전 효율의 향상은 어드레 스 전압을 크게 높이지 않아도 됨으로써, 소비 전력 절감은 물론 어드레스 전극을 구동하는 회로의 부담도 줄일 수 있다.In addition, in the plasma display panel according to the present invention, an extension portion having a predetermined width is further formed in a region corresponding to the discharge cells of the address electrodes, thereby improving discharge efficiency during address discharge. Furthermore, the extension portion of such an address electrode is formed in a region intersecting the Y display electrode actually participating in the address discharge among the display electrodes, thereby further improving the address discharge efficiency. Of course, such an improvement in the address discharge efficiency ensures that addressing of the selected discharge cell is performed, and that the display discharge that is subsequently implemented is also surely performed. Furthermore, such an improvement in the discharge efficiency does not require a large increase in the address voltage, thereby reducing the power consumption and the burden on the circuit driving the address electrode.

이상에서 설명한 것은 본 발명에 따른 플라즈마 디스플레이 패널을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.What has been described above is only one embodiment for implementing the plasma display panel according to the present invention, and the present invention is not limited to the above-described embodiment, and as claimed in the following claims, the gist of the present invention Without departing from the scope of the present invention, any person having ordinary skill in the art will have the technical spirit of the present invention to the extent that various modifications can be made.

Claims

A front glass substrate, at least one display electrode formed on a surface of the front glass substrate, a first dielectric layer covering the display electrode, a back glass substrate provided to face the front glass substrate, and the front surface of the back glass substrate An address electrode formed on a surface of the glass substrate facing the first dielectric layer in a direction intersecting the display electrode, a second dielectric layer covering the address electrode, and three surfaces emitting different colors of visible light as surfaces of the second dielectric layer A plurality of barrier ribs formed to a predetermined thickness such that the discharge cells are adjacent to each other to form a single pixel, and two address electrodes are assigned to one pixel divided by the barrier ribs, and the address electrode is disposed in an area crossing the display electrode. In the plasma display panel further formed extension,

The pitch P1 of the central bisector of the discharge cells arranged along the address electrode is greater than the pitch P2 between the central bisector of the extension of the address electrode and the central bisector of the extension of another address electrode closest to the address electrode. The display electrode includes a pair of an X display electrode and a Y display electrode, an extension part causing display discharge is formed on the X display electrode, and an extension part causing address discharge is formed on the Y display electrode, And the extension part is formed to cross only the extension part of the Y display electrode.

The plasma display of claim 1, wherein one address electrode is commonly assigned to two selected discharge cells of the three discharge cells of the one pixel, and another address electrode is allocated to the other discharge cell. panel.

The plasma display panel of claim 2, wherein the barrier rib is formed in one of triangular, square, rhombus, pentagonal, hexagonal, and polygonal shapes so that discharge cells can be distinguished from each other.

The plasma display device of claim 2, wherein one of the three discharge cells constituting the one pixel is formed with a red fluorescent layer, the other with a green fluorescent layer, and the other with a blue fluorescent layer. Display panel.

The plasma display panel of claim 4, wherein one of the three fluorescent layers is assigned with one address electrode in common, and the other blue fluorescent layer is assigned with another address electrode. .

The plasma display panel of claim 4, wherein one of the three fluorescent layers is assigned with one address electrode in common, and the other one of the three fluorescent layers is assigned with another address electrode. .

5. The plasma display panel of claim 4, wherein one of the three fluorescent layers is assigned with one address electrode in common and the other one is assigned with the other green fluorescent layer. .

The plasma display panel of claim 1, wherein a plurality of discharge cells are repeatedly arranged along one address electrode, and each discharge cell is arranged to emit visible light having a different color.

The plasma display device of claim 1, wherein the address electrode includes a line portion having a predetermined width and extending in a line shape, and an extension portion corresponding to the discharge cell and protruding a predetermined width outwardly from the line portion, respectively. Display panel.

10. The plasma display panel of claim 9, wherein the extension unit is any one selected from triangular, square, pentagonal, hexagonal, or polygonal shapes protruding a predetermined width outwardly from the line unit.

The plasma display panel of claim 9, wherein each of the extension parts extends a predetermined length outwardly from the line part and meets at one point.

delete

12. The plasma display panel according to any one of claims 9 to 11, wherein an area A1 of an extension part corresponding to one discharge cell is larger than an area A2 of a line part corresponding to the discharge cell.

12. The plasma display panel according to any one of claims 9 to 11, wherein the width d1 of the extension portion formed in the address electrode is larger than the width d2 of the line portion.

delete