KR20060129809A - 듀얼 스크린 액정 패널 및 이를 포함하는 액정 표시 장치 - Google Patents

듀얼 스크린 액정 패널 및 이를 포함하는 액정 표시 장치 Download PDF

Info

Publication number
KR20060129809A
KR20060129809A KR1020050050475A KR20050050475A KR20060129809A KR 20060129809 A KR20060129809 A KR 20060129809A KR 1020050050475 A KR1020050050475 A KR 1020050050475A KR 20050050475 A KR20050050475 A KR 20050050475A KR 20060129809 A KR20060129809 A KR 20060129809A
Authority
KR
South Korea
Prior art keywords
gate
liquid crystal
screen
lines
gate driver
Prior art date
Application number
KR1020050050475A
Other languages
English (en)
Inventor
김형희
조경식
문효윤
이요한
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050050475A priority Critical patent/KR20060129809A/ko
Publication of KR20060129809A publication Critical patent/KR20060129809A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133342—Constructional arrangements; Manufacturing methods for double-sided displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/04—Display device controller operating with a plurality of display units

Abstract

본 발명은 액정 표시 장치(LCD : Liquid Crystal Display Device)에 관한 것이다. 본 발명에 따른 액정 패널은 복수개의 데이터 라인과 복수개의 게이트 라인으로 구성되는 제 1 스크린 영역과 상기 제 1 스크린 영역과 구분되며, 복수개의 데이터 라인과 복수개의 게이트 라인으로 구성되는 제 2 스크린 영역과 그리고, 상기 제 1 및 제 2 스크린 영역들에 의해서 공유되며, 상기 제 1 및 제 2 스크린 영역의 상기 게이트 라인들을 구동하는 단일의 게이트 드라이버를 포함하는 것을 특징으로 한다.

Description

듀얼 스크린 액정 패널 및 이를 포함하는 액정 표시 장치{DUAL SCREEN LIQUID PANEL AND LIQUID CRYSTAL DISPLAY DEVICE HAVING THE SAME}
도 1은 본 발명의 바람직한 실시예에 따른 액정 표시 장치를 보여주는 블록도이다.
도 2는 도 1의 게이트 드라이버를 구체적으로 나타낸 블록도이다.
도 3은 도 2의 ASG 회로를 구성하는 각 스테이지의 구체 회로도를 나타낸다.
* 도면의 주요 부분에 대한 부호의 설명 *
10 : 액정 표시 장치 100 : 타이밍 컨트롤러
200 : 액정 패널 210 : 제 1 스크린
220 : 제 2 스크린 230 : 게이트 드라이버
231 : 스테이지 235 : 풀업부
236 : 풀다운부 237 : 풀업구동부
238 : 풀다운구동부 310 : 제 1 소스 드라이버
320 : 제 2 소스 드라이버
본 발명은 표시 장치에 관한 것으로, 구체적으로는 액정 표시 장치(LCD : Liquid Crystal Display Device)에 관한 것이다.
최근 들어 정보 처리 기기는 다양한 형태, 다양한 기능, 더욱 빨라진 정보 처리 속도를 갖도록 급속하게 발전되고 있다. 이러한 정보처리 장치에서 처리된 정보는 전기적인 신호 형태를 갖는다. 사용자가 정보처리 장치에서 처리된 정보를 육안으로 확인하기 위해서는 인터페이스 역할을 하는 디스플레이 장치를 필요로 한다.
최근에 액정 표시 장치가 대표적인 CRT 방식의 디스플레이 장치에 비하여, 경량, 소형이면서, 고해상도, 저전력 소모라는 이점을 가지며 차세대 디스플레이 장치로 부각되고 있다.
멀티미디어 시대의 중심적인 위치를 점하는 영상의 비중이 날로 커져 감에 따라 둘 이상의 액정 패널에 동일한 화면이나 서로 다른 화면을 표시하는 다중 화면 액정 표시 장치에 대한 필요성이 대두되고 있다.
따라서 본 발명이 이루고자 하는 기술적 과제는 하나의 패널 내에 게이트 드라이버를 공유하여 듀얼 스크린을 가지는 액정 패널을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 듀얼 스크린을 가지는 액정 패널을 포함하는 액정 표시 장치를 제공하는데 있다.
본 발명에 따른 액정 패널은 복수개의 데이터 라인과 복수개의 게이트 라인 으로 구성되는 제 1 스크린 영역과 상기 제 1 스크린 영역과 구분되며, 복수개의 데이터 라인과 복수개의 게이트 라인으로 구성되는 제 2 스크린 영역과 그리고, 상기 제 1 및 제 2 스크린 영역들에 의해서 공유되며, 상기 제 1 및 제 2 스크린 영역의 상기 게이트 라인들을 구동하는 단일의 게이트 드라이버를 포함하는 것을 특징으로 한다.
이 실시예에 있어서, 상기 게이트 드라이버는 상기 액정 패널의 블랙 매트릭스(BM : Black Matrix) 부분에 집적되는 것을 특징으로 한다.
이 실시예에 있어서, 상기 게이트 드라이버는 비정질 실리콘 게이트 회로(ASG : Amorphous Silicon Gate Circuit)로 구성되는 것을 특징으로 한다.
이 실시예에 있어서, 상기 비정질 실리콘 게이트 회로는 복수의 스테이지들이 종속 연결되고, 각 스테이지들의 출력신호에 의해 상기 제 1 및 제 2 스크린 영역의 게이트 라인들을 순차적으로 선택하는 것을 특징으로 한다.
본 발명에 따른 액정 표시 장치는 영상 데이터 신호와 제어 신호를 출력하는 타이밍 컨트롤러와 상기 영상 데이터 신호와 상기 제어 신호에 응답하여 데이터 라인 구동 신호를 출력하는 두 개의 소스 드라이버, 그리고 상기 소스 드라이버들 각각에 대응되는 두 개의 스크린 영역들과, 상기 스크린 영역들에 의해서 공유되며, 상기 스크린 영역들의 게이트 라인들을 구동하는 단일의 게이트 드라이버로 구성되는 액정 패널을 포함하는 것을 특징으로 한다.
이 실시예에 있어서, 상기 게이트 드라이버는 상기 액정 패널의 블랙 매트릭스(BM : Black Matrix) 부분에 집적되는 것을 특징으로 한다.
이 실시예에 있어서, 상기 게이트 드라이버는 비정질 실리콘 게이트 회로(ASG : Amorphous Silicon Gate Circuit)로 구성되는 것을 특징으로 한다.
이 실시예에 있어서, 상기 비정질 실리콘 게이트 회로는 복수의 스테이지들이 종속 연결되고, 각 스테이지들의 출력신호에 의해 상기 제 1 및 제 2 스크린 영역의 게이트 라인들을 순차적으로 선택하는 것을 특징으로 한다.
(실시예)
이하 본 발명에 따른 실시예를 첨부된 도면들을 참조하여 상세히 설명하도록 한다.
도 1은 본 발명의 바람직한 실시예에 따른 액정 표시 장치를 보여주는 블록도이다. 도 1의 액정 표시 장치(10)는 호스트(미 도시됨)로부터 제공되는 영상 데이터 신호, 동기 신호들, 그리고 클럭 신호를 받아들여 액정 패널(200)에 컬러 영상을 표시한다. 액정 표시 장치(10)는 타이밍 컨트롤러(100), 액정 패널(200), 그리고 제 1 및 제 2 소스 드라이버(310, 320)로 구성된다.
타이밍 컨트롤러(100)는 호스트로부터 제공된 영상 데이터 신호들을 제 1 및 제 2 소스 드라이버(310, 320)에서 요구되는 타이밍에 맞도록 조절하여 출력한다. 또한, 타이밍 컨트롤러(100)는 제 1 및 제 2 소스 드라이버(310, 320)와 액정 패널(200) 내의 게이트 드라이버(230)를 제어하기 위한 제어 신호(Timing Control)들을 출력한다.
제 1 및 제 2 소스 드라이버(310, 320)는 액정 패널(200)로 공급될 데이터 라인 구동 신호들(D1~Dm)을 발생한다. 제 1 소스 드라이버(310)는 제 1 스크린 (210)의 데이터 라인 구동 신호들(D1~Dm)을 발생하고, 제 2 소스 드라이버(320)는 제 2 스크린(220)의 데이터 라인 구동 신호들(D1~Dm)을 발생한다.
소스 드라이버들(310, 320)의 내부 회로는 칩 제조업체(Chip Maker)에 따라 약간씩 차이가 있지만, 일반적으로 소스 드라이버(310, 320)는 타이밍 컨트롤러(100)에서 인가된 디지털 데이터를 차례대로 쉬프트(shift)하는 쉬프트 레지스터(Shift Register), 디지털 데이터를 대응하는 아날로그 전압값으로 변환하는 디지털 아날로그 변환부(DAC : Digital to Analog Converter), 그리고 변환된 아날로그 전압값을 입력받아서 패널의 데이터 라인들을 구동하기 위한 소스 드라이버 출력회로(Source Driver Output Circuit)를 포함하고 있다.
액정 패널(200)은 컬러 영상이 표시되는 곳으로, 두 개의 스크린(210, 220)과 게이트 드라이버(230)로 구성된다. 제 1 스크린(210)의 데이터 라인(Data Line)은 제 1 소스 드라이버(310)로부터 입력된 데이터 라인 구동 신호들(D1~Dm)에 의해 동작된다. 제 2 스크린(220)의 데이터 라인은 제 2 소스 드라이버(320)로부터 입력된 데이터 라인 구동 신호들(D1~Dm)에 의해 동작된다.
액정 패널(200) 내의 게이트 드라이버(230)는 두 개의 스크린(210, 220) 사이의 경계를 나타내는 빛이 차단된 블랙 매트릭스(BM: Black Matrix) 부분에 위치한다. 게이트 드라이버(230)는 제 1 스크린(210)과 제 2 스크린(220)의 게이트 라인(Gate Line)들 각각에 게이트 온/오프(On/Off) 신호들(G1~Gn)를 인가한다.
게이트 드라이버(230)는 게이트 구동 IC의 사용을 배제하는 구조(GIL : Gate IC Less)를 가지는 것으로, 비정질 실리콘 게이트(ASG : Amorphous Silicon Gate) 회로가 액정 패널(200)에 집적되어 게이트 구동 IC와 같은 동작을 수행토록 한다.
도 2는 도 1의 게이트 드라이버를 구체적으로 나타낸 블록도이다. 도 2의 게이트 드라이버(230)는 복수의 스테이지들(쉬프트 레지스터)(SR1~SRn+1)이 종속 연결된다. 각 스테이지의 출력(G1~Gn) 단자가 다음 스테이지의 입력 단자에 연결된다. 예를 들어, 게이트 라인 수가 100개인 경우, 스테이지들은 게이트 라인들에 대응하는 100개의 스테이지들(SR1~SR100)과 하나의 더미 스테이지(SR101)로 구성될 수 있다.
각 스테이지는 입력 단자(IN), 출력 단자(OUT), 제어 단자(CT), 클럭 신호(CKV, CKVB) 입력 단자(CK), 제 1 전원전압(Von) 단자, 제 2 전원전압(Voff) 단자를 가진다.
첫 번째 스테이지(SR1)의 입력 단자(IN)에는 개시신호(STV)가 입력된다. 개시신호(STV)는 타이밍 컨트롤러(100)로부터 입력되는 신호로, 수직 동기신호에 동기된 펄스 신호이다.
각 스테이지의 출력 신호(G1~Gn)는 각 게이트 라인을 구동하기 위한 게이트 라인 구동 신호로서, 대응되는 각 게이트 라인에 연결된다. 홀수 번째 스테이지들(SR1,SR3,...)에는 제 1 클럭 신호(CKV)가 제공되고, 짝수 번째 스테이지들(SR2,SR4,...)에는 제 2 클럭 신호(CKVB)가 제공된다. 제 1 클럭 신호(CKV)와 제 2 클럭 신호(CKVB)는 서로 반대되는 위상을 가진다.
각 스테이지들의 제어 단자(CT)에는 다음 스테이지의 출력 신호가 제어 신호 로 입력된다. 제어 단자(CT)에 입력되는 제어 신호는 자신의 출력 신호의 듀티 기간만큼 지연된 신호가 된다.
따라서, 각 스테이지의 출력 신호들이 순차적으로 액티브 구간을 가지고 발생되므로, 각 출력 신호의 액티브 구간에 대응되는 게이트 라인이 동작되게 된다.
도 3은 도 2의 ASG 회로를 구성하는 각 스테이지의 구체 회로도를 나타낸다. 각 스테이지(231)는 풀업부(235), 풀다운부(236), 풀업구동부(237) 및 풀다운구동부(238)를 포함하여, 개시신호(STV) 또는 이전 스테이지의 출력 신호(Gn-1)를 근거로 게이트 신호를 출력한다. 이때 첫번째 스테이지인 경우에는 타이밍 컨트롤러(100)로부터 제공되는 개시신호(STV)를 근거로 게이트 신호를 출력하고, 나머지 스테이지인 경우에는 이전 스테이지로부터 출력되는 게이트 신호를 근거로 게이트 신호를 출력한다.
풀업부(235)의 풀업 트랜지스터(Q1)는 클럭 신호 입력단자(CK)에 드레인이 연결되고, 제 1 노드(N1)에 게이트가 연결되고, 출력신호(Gn)를 출력하는 출력단자(OUT)에 소오스가 연결되는 풀업 NMOS 비정질 박막 트랜지스터이다.
풀다운부(236)의 풀다운 트랜지스터(Q2)는 출력단자(OUT)에 드레인이 연결되고, 제 2 노드(N2)에 게이트가 연결되고, 소오스가 제 2 전원전압(Voff)에 연결된 풀다운 NMOS 비정질 박막 트랜지스터이다.
풀업부(235)는 풀업구동부(237)에 의해 구동된다. 커패시터(C)는 제1 노드(N1)와 출력단자(OUT)간에 연결된다. 제 3 트랜지스터(Q3)는 제 1 전원 전압(Von) 단자에 드레인이 연결되고, 전단의 출력 신호인 Gn-1을 입력받는 입력단자(IN)에 게이트가 연결되고, 제 1 노드(N1)에 소오스가 연결된다. 제 4 트랜지스터(Q4)는 제 1 노드(N1)에 드레인이 연결되고, 제어단자(CT)에 게이트가 연결되고, 소오스가 제 2 전원전압(Voff) 단자에 연결된다. 제 5 트랜지스터(Q5)는 제 1 노드(N1)에 드레인이 연결되고, 제 2 노드(N2)에 게이트가 연결되고, 소오스가 제 2 전원전압(Voff)단자에 연결된다.
풀다운부(236)는 풀다운구동부(238)에 의해 구동된다. 풀다운구동부(238)는 두 개의 NMOS 트랜지스터들(Q6, Q7)로 구성되며, 인버터(inverter)의 기능을 가진다. 즉, 풀다운구동부(238)는 풀업부(235)가 턴온된 경우, 풀다운부(236)가 턴오프되도록 제어하고, 풀업부(235)가 턴오프된 경우 풀다운부(236)가 턴온되도록 제어하는 인버터의 기능을 한다. 제 6 트랜지스터(Q6)는 제 1 전원전압(Von) 단자에 드레인과 게이트가 공통으로 결합되고, 제 2 노드(N2)에 소오스가 연결된다. 제 7 트랜지스터(Q7)는 제 2 노드(N2)에 드레인이 연결되고, 제 1 노드(N1)에 게이트가 연결되고, 소오스가 제 2 전원전압(Voff) 단자에 연결된다.
이하 좀 더 상세히 도 3의 각 스테이지 회로의 동작을 설명한다. 전단 스테이지의 출력(Gn-1)은 현재 스테이지의 커패시터(C)를 충전시킴으로써 현재 스테이지를 세트(set)시키고, 다음단 스테이지의 출력(Gn+1)은 현재 스테이지의 커패시터(C)를 방전시킴으로써 현재 스테이지를 리셋(reset) 시킨다. 여기서, 제 1 클럭 신호(CKV)와 제 2 클럭 신호(CKVB)는 서로 반대의 위상을 가진다.
먼저, 제 1 및 제 2 클럭 신호(CKV, CKVB)와 개시신호(STV)가 첫 번째 스테이지에 공급되면, 개시신호(STV)의 상승 에지에 응답하여 제 1 클럭 신호(CKV)의 하이 레벨 구간이 소정 시간 지연된 후 출력단자에 출력신호(G1)가 발생된다. 커패시터(C)가 입력 단자(IN)를 통하여 제 3 트랜지스터(Q3)의 게이트로 입력된 개시신호(STV)의 상승 에지에서 충전되기 시작한다. 커패시터(C)의 충전전압이 풀업 트랜지스터(Q1)의 게이트 소오스간 문턱전압 이상으로 충전된 이후에 풀업 트랜지스터(Q1)가 턴온되고, 제1 클럭 신호(CKV)의 하이 레벨 구간이 출력단자에 나타난다.
한편, 풀다운구동부(238)는 개시 신호(STV)가 입력되기 전에는 제 6 트랜지스터(Q6)에 의해 제 2 노드(N2)가 제 1 전원전압(Von)으로 상승되어 풀다운 트랜지스터(Q2)는 턴온된다. 따라서, 출력단자(OUT)의 출력신호의 전압이 제 2 전원전압(Voff) 상태에 있게 된다. 개시신호(STV)가 입력되면 제 7 트랜지스터(Q7)가 턴온 되어 제 2 노드(N2)의 전위가 제 2 전원전압(Voff)으로 다운된다. 따라서, 풀다운 트랜지스터(Q2)는 턴온 상태에서 턴오프 상태로 천이된다.
즉, 개시 신호가 입력되면 풀업 트랜지스터(Q1)는 턴온되고, 풀다운 트랜지스터(Q2)는 턴오프되며, 출력 단자에는 제 1 클럭 신호(CKV)가 제 1 클럭 신호(CKV)의 듀티 기간만큼 지연되어 나타나게 된다.
각 스테이지(231)가 비정질 박막 트랜지스터로 형성된 ASG 회로는 액정 패널(200)에 집적되어 게이트 구동 IC와 같은 동작을 수행하게 된다.
앞에서 설명한 바와 같이, 본 발명에 따른 액정 표시 장치(10)는 하나의 패널 내에 게이트 구동 IC의 역할을 하는 ASG 회로를 공유하는 듀얼 스크린을 포함한 다. 따라서, 게이트 구동 IC를 사용하지 않게 되어 원가 절감의 효과를 얻을 수 있게 된다.
본 발명이 적용되는 액정 표시 장치는 컴퓨터 모니터, 대화면 TV, 자동차용 디스플레이, 정보통신용 멀티미디어, 및 가상현실 분야 등에 적용될 수 있다.
이상과 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
이상과 같은 본 발명에 의하면, 하나의 패널 내에 게이트 구동 IC의 역할을 하는 ASG 회로를 공유하는 듀얼 스크린을 포함하는 액정 표시 장치를 제공하여, 게이트 구동 IC를 사용하지 않게 되어 원가 절감의 효과를 얻을 수 있게 된다.

Claims (8)

  1. 복수개의 데이터 라인과 복수개의 게이트 라인으로 구성되는 제 1 스크린 영역;
    상기 제 1 스크린 영역과 구분되며, 복수개의 데이터 라인과 복수개의 게이트 라인으로 구성되는 제 2 스크린 영역; 그리고
    상기 제 1 및 제 2 스크린 영역들에 의해서 공유되며, 상기 제 1 및 제 2 스크린 영역의 상기 게이트 라인들을 구동하는 단일의 게이트 드라이버를 포함하는 것을 특징으로 하는 액정 패널.
  2. 제 1 항에 있어서,
    상기 게이트 드라이버는 상기 액정 패널의 블랙 매트릭스(BM : Black Matrix) 부분에 집적되는 것을 특징으로 하는 액정 패널.
  3. 제 1 항에 있어서,
    상기 게이트 드라이버는 비정질 실리콘 게이트 회로(ASG : Amorphous Silicon Gate Circuit)로 구성되는 것을 특징으로 하는 액정 패널.
  4. 제 3 항에 있어서,
    상기 비정질 실리콘 게이트 회로는 복수의 스테이지들이 종속 연결되고, 각 스테이지들의 출력신호에 의해 상기 제 1 및 제 2 스크린 영역의 게이트 라인들을 순차적으로 선택하는 것을 특징으로 하는 액정 패널.
  5. 영상 데이터 신호와 제어 신호를 출력하는 타이밍 컨트롤러;
    상기 영상 데이터 신호와 상기 제어 신호에 응답하여 데이터 라인 구동 신호를 출력하는 두 개의 소스 드라이버; 그리고
    상기 소스 드라이버들 각각에 대응되는 두 개의 스크린 영역들과, 상기 스크린 영역들에 의해서 공유되며, 상기 스크린 영역들의 게이트 라인들을 구동하는 단일의 게이트 드라이버로 구성되는 액정 패널을 포함하는 것을 특징으로 하는 액정 표시 장치.
  6. 제 5 항에 있어서,
    상기 게이트 드라이버는 상기 액정 패널의 블랙 매트릭스(BM : Black Matrix) 부분에 집적되는 것을 특징으로 하는 액정 표시 장치.
  7. 제 5 항에 있어서,
    상기 게이트 드라이버는 비정질 실리콘 게이트 회로(ASG : Amorphous Silicon Gate Circuit)로 구성되는 것을 특징으로 하는 액정 표시 장치.
  8. 제 7 항에 있어서,
    상기 비정질 실리콘 게이트 회로는 복수의 스테이지들이 종속 연결되고, 각 스테이지들의 출력신호에 의해 상기 제 1 및 제 2 스크린 영역의 게이트 라인들을 순차적으로 선택하는 것을 특징으로 하는 액정 표시 장치.
KR1020050050475A 2005-06-13 2005-06-13 듀얼 스크린 액정 패널 및 이를 포함하는 액정 표시 장치 KR20060129809A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050050475A KR20060129809A (ko) 2005-06-13 2005-06-13 듀얼 스크린 액정 패널 및 이를 포함하는 액정 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050050475A KR20060129809A (ko) 2005-06-13 2005-06-13 듀얼 스크린 액정 패널 및 이를 포함하는 액정 표시 장치

Publications (1)

Publication Number Publication Date
KR20060129809A true KR20060129809A (ko) 2006-12-18

Family

ID=37810570

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050050475A KR20060129809A (ko) 2005-06-13 2005-06-13 듀얼 스크린 액정 패널 및 이를 포함하는 액정 표시 장치

Country Status (1)

Country Link
KR (1) KR20060129809A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009104930A2 (ko) * 2008-02-21 2009-08-27 Lee Sung Ho 내로우 비엠을 갖는 액정표시장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009104930A2 (ko) * 2008-02-21 2009-08-27 Lee Sung Ho 내로우 비엠을 갖는 액정표시장치
WO2009104930A3 (ko) * 2008-02-21 2009-12-10 Lee Sung Ho 내로우 비엠을 갖는 액정표시장치
KR100960129B1 (ko) * 2008-02-21 2010-05-27 이성호 내로우 비엠을 갖는 액정표시장치

Similar Documents

Publication Publication Date Title
KR101252572B1 (ko) 액정표시장치의 게이트구동회로 및 그 구동방법
KR101272337B1 (ko) 부분 화면 표시가 가능한 표시장치 및 그 구동방법
KR102003439B1 (ko) 게이트 쉬프트 레지스터와 이를 이용한 표시장치
KR101963595B1 (ko) 게이트 구동 회로 및 이를 구비한 표시 장치
US10796654B2 (en) Switching circuit, control circuit, display device, gate driving circuit and method
KR102114155B1 (ko) 표시 장치 및 그 구동 방법
WO2012008186A1 (ja) シフトレジスタおよびこれを備えた表示装置
EP2498260A1 (en) Shift register and the scanning signal line driving circuit provided there with, and display device
US20090278782A1 (en) Gate Driving Waveform Control
KR102199930B1 (ko) 게이트 드라이버와 그의 제어 방법
JP2007293995A (ja) シフトレジスタ回路およびそれを備える画像表示装置
EP3367376A1 (en) Shift register unit, gate drive device, display device, and control method
WO2013084813A1 (ja) 表示装置および電子機器
JP3588033B2 (ja) シフトレジスタおよびそれを備えた画像表示装置
KR20190079855A (ko) 시프트 레지스터 및 이를 포함하는 표시 장치
KR100308115B1 (ko) 액정표시소자의 게이트 구동회로
KR20170102134A (ko) 게이트 구동 회로 및 이를 포함하는 표시 장치
JP6639348B2 (ja) 表示制御デバイス及び表示パネルモジュール
KR20030066362A (ko) 액정 표시 장치
EP3370235B1 (en) Display panel and driving method
KR20140043203A (ko) 게이트 쉬프트 레지스터 및 이를 이용한 평판 표시 장치
US11244593B2 (en) Shift-register circuit, gate-driving circuit, and array substrate of a display panel
US20020089476A1 (en) TFT LCD driver capable of reducing current consumption
KR101294016B1 (ko) 부분 화면 표시가 가능한 표시장치 및 그 구동방법
KR101112063B1 (ko) 게이트드라이버 및 이를 구비한 액정표시장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination