KR20060129722A

KR20060129722A - Daisy chain of semiconductor inspect system device and method thereof

Info

Publication number: KR20060129722A
Application number: KR1020050050347A
Authority: KR
Inventors: 김예원; 정한기
Original assignee: 삼성전자주식회사
Priority date: 2005-06-13
Filing date: 2005-06-13
Publication date: 2006-12-18

Abstract

A daisy chain inspection system of a semiconductor device and an inspecting method thereof are provided to reduce an inspection cost by performing a daisy chain inspection process using a socket. A semiconductor device(100) is mounted in a test socket(120) for forming a daisy chain between pins(111-116) of the semiconductor device. The test socket is mounted on a test board(140). The test board is used for connecting a start pin with an input terminal of the daisy chain and a last pin with an output terminal of the daisy chain by using the test socket, in order to provide an external test signal through the input terminal to the start pin of the daisy chain, and to provide a test result signal of the last pin through the output terminal to the outside. The daisy chain is verified by using the result signal.

Description

Daisy Chain Verification System and Method Thereof

본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.In order to more fully understand the drawings used in the detailed description of the invention, a brief description of each drawing is provided.

도 1은 데이지 체인 테스트용 보드를 이용한 종래의 데이지 체인 검증 방법을 나타내는 도면이다.1 is a view showing a conventional daisy chain verification method using a daisy chain test board.

도 2는 종래의 데이지 체인 테스트 방법을 보다 구체적으로 나타내는 도면이다. 2 is a diagram illustrating a conventional daisy chain test method in more detail.

도 3은 본 발명에 따른 데이지 체인 검증 시스템을 개략적으로 나타내는 블록도이다. 3 is a block diagram schematically illustrating a daisy chain verification system according to the present invention.

도 4는 본 발명에 따른 데이지 체인 검증 방법을 구체적으로 설명하는 플로우 챠트이다.4 is a flowchart specifically illustrating a daisy chain verification method according to the present invention.

본 발명은 반도체 장치에 관한 것으로, 특히, 반도체 장치의 데이지 체인(Daisy Chain) 검증을 위한 시스템 및 그 방법에 관한 것이다. The present invention relates to a semiconductor device, and more particularly, to a system and method for daisy chain verification of a semiconductor device.

일반적으로, 반도체 장치의 팩키지 신뢰성 검증을 위해 데이지 체인 검증 테스트가 수행된다. 구체적으로, 데이지 체인 검증 테스트는 외부 장치와의 전기적 연결을 위해 구비되는 반도체 장치의 핀들이 상기 반도체 장치의 내부와 전기적 연결이 정상적으로 되었는 가를 검증하는 테스트이다. 이러한 데이지 체인 검증은, 반도체 장치의 기능(Fuction) 검증을 위한 테스트 보드로는 반도체 장치의 핀들간에 데이지 체인이 형성되지 않아 올바른 검증이 불가능하다. 따라서, 상기 반도체 장치의 핀들이 데이지 체인을 형성할 수 있도록 데이지 체인 검증을 위한 별도의 테스트 보드를 제작해야 한다. 또 다른 방법으로, 프로그램을 이용하여 데이지 체인의 일부를 확인하는 방법도 있다. In general, daisy chain verification tests are performed to verify package reliability of semiconductor devices. Specifically, the daisy chain verification test is a test for verifying whether pins of a semiconductor device provided for electrical connection with an external device are normally connected to the inside of the semiconductor device. In this daisy chain verification, a test board for verifying a function of a semiconductor device is not formed as a daisy chain is formed between pins of the semiconductor device, so that proper verification is not possible. Therefore, a separate test board for daisy chain verification must be manufactured so that the pins of the semiconductor device can form a daisy chain. Another way is to use a program to identify part of a daisy chain.

도 1은 데이지 체인 테스트용 보드를 이용한 종래의 데이지 체인 검증 방법을 나타내는 도면이다. 도 1에서 1~12까지의 일련 번호는 도시되지는 않았지만 테스트 대상인 반도체 장치의 각 핀에 부여된 번호이며, 점선은 반도체 장치 내부에서의 전기적 연결을 나타내며, 실선은 테스트 보드(20) 상에서의 전기적 연결을 나타낸다. 도시된 바와 같이, 테스트 보드(20)에서 오픈된 핀간을 전기적으로 연결함으로써, 제1 내지 제12핀(1~12) 간에 데이지 체인이 형성된다. 1 is a view showing a conventional daisy chain verification method using a daisy chain test board. Although the serial numbers from 1 to 12 in FIG. 1 are not shown, the numbers assigned to the pins of the semiconductor device under test are indicated by dotted lines, and the dotted line indicates electrical connection inside the semiconductor device, and the solid line indicates electrical connection on the test board 20. Indicates a connection. As shown, a daisy chain is formed between the first to twelfth pins 1 to 12 by electrically connecting the pins opened in the test board 20.

도 1을 참조하여, 제1핀(1)은 테스트 보드(20)로부터 데이지 체인 테스트를 위한 입력 신호(INPUT)를 제공받는다. 제1핀(1)을 통해 입력된 입력 신호(INPUT)는 데이지 체인에 의해 제1 내지 제12핀(1~12)을 순차적으로 통과하며, 데이지 체인의 마지막 핀인 제12핀(12)에서 생성되는 출력 신호(OUTPUT)는 데이지 체인 테스트 결과로서 테스트 보드(20)로 제공된다. 그리고, 테스트 보드(20)로 제공되는 출력 신호(OUTPUT)가 확인됨으로써, 반도체 장치의 데이지 체인이 검증될 수 있다. Referring to FIG. 1, the first pin 1 receives an input signal INPUT for a daisy chain test from the test board 20. The input signal INPUT input through the first pin 1 sequentially passes through the first through twelfth pins 1 through 12 by a daisy chain, and is generated by the twelfth pin 12 which is the last pin of the daisy chain. The output signal OUTPUT is provided to the test board 20 as a result of the daisy chain test. In addition, the daisy chain of the semiconductor device may be verified by checking the output signal OUTPUT provided to the test board 20.

도 2는 종래의 데이지 체인 테스트 방법을 자세히 나타내는 도면이다. 도 2를 참조하여, 소켓(40)은 테스트 보드(50)에 장착되며, 반도체 장치(30)는 소켓(40)에 장착된다. 여기서, 소켓(40)은 반도체 장치(30)와 테스트 보드(50)가 전기적으로 연결될 수 있는 통로 역할을 한다. 테스트 보드(50)는 반도체 장치(30)가 소켓(40)에 장착될 때, 제2 및 제3핀(12,13) 그리고, 제4 및 제5핀(14,15)과 같이 반도체 장치(30) 내부에서 오픈된 핀들이 쇼트되도록 하여 제1 내지 제6핀(11~16)들이 데이지 체인을 형성할 수 있도록 제작된다. 이처럼, 제1 내지 제6핀(11~16)들 간에 데이지 체인이 형성되면, 테스트 보드(50)의 입력 단자(Input)를 통해 제1핀(11)으로 입력신호가 제공된다. 입력신호는 데이지 체인에 의해 제1 내지 제6핀(11~16)을 순차적으로 통과하며, 데이지 체인의 마지막 핀인 제6핀(16)과 연결된 출력단자(Output)로 제공되는 테스트 결과 신호를 확인되어, 반도체 장치의 데이지 체인이 검증된다. 2 is a diagram illustrating a conventional daisy chain test method in detail. Referring to FIG. 2, the socket 40 is mounted to the test board 50, and the semiconductor device 30 is mounted to the socket 40. Here, the socket 40 serves as a path through which the semiconductor device 30 and the test board 50 can be electrically connected. When the semiconductor device 30 is mounted in the socket 40, the test board 50 may include the semiconductor device (such as the second and third pins 12 and 13 and the fourth and fifth pins 14 and 15). 30) The first to sixth pins 11 to 16 are manufactured to form a daisy chain by allowing the open pins to be shorted. As such, when a daisy chain is formed between the first to sixth pins 11 to 16, an input signal is provided to the first pin 11 through an input terminal Input of the test board 50. The input signal sequentially passes through the first to sixth pins 11 to 16 by a daisy chain, and confirms a test result signal provided to an output terminal connected to the sixth pin 16, the last pin of the daisy chain. The daisy chain of the semiconductor device is verified.

이상에서 설명된 바와 같이, 데이지 체인 검증을 위해 전용 보드를 이용할 경우, 한 번의 테스트를 통해 반도체 장치의 모든 핀들에 대한 데이지 체인이 검증될 수 있으므로, 테스트 효율이 높고 그 신뢰성을 또한 높다. 그러나, 데이지 체인 검증을 위한 별도의 보드가 제작되어야 하므로, 검증 비용이 높다는 단점이 발생한다. As described above, when a dedicated board is used for daisy chain verification, the daisy chain of all the pins of the semiconductor device can be verified in one test, thereby increasing test efficiency and reliability. However, since a separate board for daisy chain verification has to be manufactured, a disadvantage of high verification cost arises.

한편, 데이지 체인 검증 비용을 낮추기 위해 데이지 체인 검증 프로그램을 이용할 수 있다. 도 1을 참조하여 설명된 반도체 장치를 프로그램을 이용하여 데이지 체인을 검증할 경우, 먼저, 제1핀(1)이 제2핀(2)과는 쇼트(Short)되고 나머지 핀들(3~12)과는 오픈되는가의 여부가 검증된다. 그런 다음, 제2핀(2)이 제1핀(1)과는 쇼트되어 있고 나머지 핀들(3~12)과 오픈되어 있는가의 여부가 검증된다. 이와 같은 방법으로, 제3 내지 제12핀(3~12)에 대해 동일한 테스트가 수행된다. 그러나, 모든 핀들을 1:1 대응하여 오픈/쇼트 여부가 검증되면 테스트 시간이 길어지므로, 샘플링을 통해 일부 핀들의 조합에 대해서만 오픈/쇼트 여부가 검증된다. 이처럼, 프로그램을 통해 데이지 체인을 검증하는 경우, 데이지 체인 검증을 위한 별도의 보드를 제작하지 않아도 되므로 데이지 체인 검증 비용을 절감시킬 수 있으나, 핀 조합의 일부에 대해서만 데이지 체인을 검증하므로 신뢰성이 낮아진다는 문제점이 있다. On the other hand, a daisy chain verification program can be used to lower the cost of daisy chain verification. In the case of verifying the daisy chain by using the program described with reference to FIG. 1, first, the first pin 1 is shorted with the second pin 2, and the remaining pins 3 to 12 are shorted. And is verified whether it is open. Then, it is verified whether the second pin 2 is shorted with the first pin 1 and opened with the remaining pins 3-12. In this way, the same test is performed on the third to twelfth pins 3 to 12. However, since the test time is long when all the pins are verified open / short by 1: 1, the sampling is verified only for the combination of some pins. As such, if you verify a daisy chain through a program, you can reduce the cost of daisy chain verification because you do not have to create a separate board for daisy chain verification, but the reliability is lowered by verifying the daisy chain for only a part of the pin combination. There is a problem.

본 발명이 이루고자 하는 기술적 과제는, 데이지 체인 검증 비용을 절감하면서도 높은 검증 신뢰성을 갖는 반도체 장치의 데이지 체인 검증 시스템 및 그 방법을 제공하는 데 있다. SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a daisy chain verification system and method for semiconductor devices having high verification reliability while reducing daisy chain verification costs.

상기 기술적 과제를 이루기 위해, 다수의 핀들을 구비하는 팩키지 상태의 반도체 장치에서 상기 다수의 핀들에 대한 데이지 체인 검증을 위한 본 발명에 따른 데이지 체인 검증 시스템은, 상기 반도체 장치가 장착되면, 상기 반도체 장치의 핀들 간에 데이지 체인이 형성되도록 배선된 테스트 소켓 및 상기 테스트 소켓이 장착되며, 상기 테스트 소켓을 통해 상기 데이지 체인의 시작 핀과 입력단자 그리고, 데이지 체인의 마지막 핀과 출력단자만이 각각 연결되며, 외부로부터 제공되는 테스트 신호를 상기 입력단자를 통해 상기 데이지 체인 시작 핀으로 제공하고, 상기 데이지 체인 마지막 핀에서 생성되는 테스트 결과 신호를 상기 출력단자를 통해 외부로 제공하는 테스트 보드를 구비한다. 그리고, 상기 테스트 결과 신호를 이용하여 상기 반도체 장치의 데이지 체인에 대한 검증이 가능하다. In order to achieve the above technical problem, a daisy chain verification system according to the present invention for daisy chain verification for a plurality of pins in a packaged semiconductor device having a plurality of pins, when the semiconductor device is mounted, A test socket and a test socket wired to form a daisy chain between pins of the test socket are mounted. Only the start pin and the input terminal of the daisy chain and the last pin and the output terminal of the daisy chain are connected to each other through the test socket. And a test board for providing a test signal provided from the input terminal to the daisy chain start pin, and a test result signal generated at the last pin of the daisy chain to the outside through the output terminal. The daisy chain of the semiconductor device may be verified using the test result signal.

상기 기술적 과제를 이루기 위해, 다수의 핀들을 구비하는 팩키지 상태의 반도체 장치, 상기 반도체 장치가 장착되는 테스트 소켓 및 상기 테스트 소켓이 장착되는 테스트 보드를 구비하는 데이지 체인 검증 시스템에서 수행되는 본 발명에 따른 데이지 체인 검증 방법은, 상기 테스트 소켓에 상기 반도체 장치가 장착될 때, 상기 다수의 핀들 간에 데이지 체인이 형성되도록 상기 테스트 소켓을 배선하는 단계, 상기 테스트 소켓을 통해, 상기 데이지 체인의 시작 핀과 상기 테스트 보드의 입력단자 그리고, 상기 데이지 체인의 마지막 핀과 상기 테스트 보드의 출력단자만이 전기적으로 연결되도록 상기 테스트 소켓을 상기 테스트 보드에 장착하는 단계, 상기 테스트 소켓에 상기 반도체 장치를 장착하는 단계, 상기 입력단자를 통해 상기 데이지 체인의 시작 핀으로 테스트 신호를 제공하는 단계 및 상기 데이지 체인의 마지막 핀에서 생성되는 테스트 결과 신호를 상기 출력단자를 통해 확인하여 상기 반도체 장치의 데이지 체인을 검증하는 단계를 포함한다. In order to achieve the above technical problem, a semiconductor device in a package state having a plurality of pins, a test socket on which the semiconductor device is mounted and a test board on which the test socket is mounted is performed in a daisy chain verification system according to the present invention In the daisy chain verification method, when the semiconductor device is mounted in the test socket, wiring the test socket such that a daisy chain is formed between the plurality of pins, through the test socket, a start pin of the daisy chain and the Mounting the test socket to the test board such that only an input terminal of the test board and the last pin of the daisy chain and an output terminal of the test board are electrically connected to each other, mounting the semiconductor device to the test socket; Through the input terminal of the daisy chain Determine a test result signal generated by the step and the end pin of said daisy chain providing the test signal to a small pin through the output terminal by a step of verifying the daisy chain of the semiconductor device.

이하, 본 발명에 따른 데이지 체인 검증 시스템 및 그 방법을 첨부한 도면들을 참조하여 다음과 같이 설명한다. Hereinafter, a daisy chain verification system and a method thereof according to the present invention will be described with reference to the accompanying drawings.

도 3은 본 발명에 따른 데이지 체인 검증 시스템을 개략적으로 나타내는 블록도로서, 반도체 장치(100), 테스트 소켓(120) 및 테스트 보드(140)를 포함하여 구성된다. 3 is a block diagram schematically illustrating a daisy chain verification system according to the present invention, and includes a semiconductor device 100, a test socket 120, and a test board 140.

도 3을 참조하여, 반도체 장치(100)는 외부 장치와의 전기적 연결을 위한 다수의 핀들을 구비한다. 설명의 편의를 위해, 반도체 장치(100)는 제1 내지 제6핀(111~116)을 구비하며, 제1 및 제2핀(111,112), 제3 및 제4핀(113,114) 그리고, 제5 및 제6핀(115,116)은 반도체 장치(100) 내부에서 쇼트되어 있으며, 제2 및 제3핀(112,113)과 제4 및 제5핀(114,115)은 반도체 장치(100) 내부에서 오픈되어 있는 것으로 한다. 한편, 반도체 장치(100)에서 핀은 팩키지의 타입(예컨대, BGA:Ball Grid Array)에 따라 핀 대신 볼(Ball)로 불려지기도 하나, 여기서는 설명의 편의상 핀으로 통일한다. Referring to FIG. 3, the semiconductor device 100 includes a plurality of pins for electrical connection with an external device. For convenience of description, the semiconductor device 100 includes first to sixth pins 111 to 116, first and second pins 111 and 112, third and fourth pins 113 and 114, and fifth And the sixth pins 115 and 116 are shorted in the semiconductor device 100, and the second and third pins 112 and 113 and the fourth and fifth pins 114 and 115 are open in the semiconductor device 100. do. In the semiconductor device 100, the pin may be referred to as a ball instead of a pin, depending on the package type (eg, BGA: Ball Grid Array).

테스트 소켓(120)은 반도체 장치(100)가 장착되면, 반도체 장치(100)의 제1 내지 제6핀(111~116)에서 오픈된 핀들 즉, 제2 및 제3핀(112,113)과 제4 및 제5핀(114,115)이 쇼트되도록 배선된다. 따라서, 반도체 장치(100)가 테스트 소켓(120)에 장착되면, 반도체 장치(100)의 제1 내지 제6핀(111~116) 사이에 데이지 체인이 형성된다. When the semiconductor device 100 is mounted, the test socket 120 includes pins opened from the first to sixth pins 111 to 116 of the semiconductor device 100, that is, the second and third pins 112 and 113 and the fourth. And the fifth pins 114 and 115 are shorted. Therefore, when the semiconductor device 100 is mounted on the test socket 120, a daisy chain is formed between the first to sixth pins 111 to 116 of the semiconductor device 100.

테스트 보드(140)에는 테스트 소켓(120)이 장착되는데, 이 때, 테스트 소켓(120)에 장착되는 반도체 장치(100)의 제1핀(111) 즉, 데이지 체인의 시작 핀과 입 력단자(Input) 그리고, 반도체 장치(100)의 제6핀(116) 즉, 데이지 체인의 마지막 핀과 출력단자(Output)만이 전기적으로 연결되며, 나머지 제2 내지 제5핀(112~115)들은 테스트 소켓(120)에 의해 전기적으로 차단되도록 장착된다. 테스트 보드(140)는 입력단자(Input)를 통해 제1핀(111)으로 테스트 신호를 제공하며, 출력단자(Output)를 통해 제6핀(116)으로부터 테스트 결과신호를 제공받는다. 출력단자(Output)로 제공되는 테스트 결과신호를 확인함으로써 반도체 장치(100)의 데이지 체인을 검증할 수 있다. A test socket 120 is mounted on the test board 140. At this time, the first pin 111 of the semiconductor device 100 mounted on the test socket 120, that is, the start pin and the input terminal of the daisy chain ( Input) Only the sixth pin 116 of the semiconductor device 100, that is, the last pin of the daisy chain and the output terminal (Output) are electrically connected, and the remaining second to fifth pins 112 to 115 are connected to the test socket. And mounted to be electrically blocked by 120. The test board 140 provides a test signal to the first pin 111 through an input terminal, and receives a test result signal from the sixth pin 116 through an output terminal. The daisy chain of the semiconductor device 100 may be verified by checking a test result signal provided to an output terminal.

도 4는 본 발명에 따른 데이지 체인 검증 방법을 구체적으로 설명하는 플로우 챠트이다. 4 is a flowchart specifically illustrating a daisy chain verification method according to the present invention.

도 3 및 도 4를 참조하여, 테스트 소켓(120)은 반도체 장치(100)가 테스트 소켓(120)에 장착될 때, 핀들(111~116)간에 데이지 체인이 형성될 수 있도록 배선된다(제200단계). 도 3에 도시된 바와 같이, 반도체 장치(100)가 테스트 소켓(120)에 장착될 때, 반도체 장치(100)에서 오픈된 핀들 즉, 제2 및 제3핀(112,113)과 제4 및 제5핀(114,115)이 쇼트되도록 배선함으로써, 제1 내지 제6핀(111~116)간에 데이지 체인이 형성되도록 한다. 이처럼, 본 발명에서는 데이지 체인 검증을 위해 데이지 체인 검증용 소켓(120)을 별도 제작한다. 이처럼, 데이지 체인 검증용 소켓 제작하는 것은 종래에 데이지 체인 검증을 위해 보드를 별도 제작하는 것보다 비용을 절감할 수 있다. 3 and 4, the test socket 120 is wired so that a daisy chain may be formed between the pins 111 ˜ 116 when the semiconductor device 100 is mounted on the test socket 120 (200). step). As shown in FIG. 3, when the semiconductor device 100 is mounted in the test socket 120, the pins opened in the semiconductor device 100, that is, the second and third pins 112 and 113 and the fourth and fifth pins. By wiring the pins 114 and 115 to be shorted, a daisy chain is formed between the first to sixth pins 111 to 116. As such, in the present invention, a daisy chain verification socket 120 is separately manufactured for daisy chain verification. As such, fabricating a socket for daisy chain verification can reduce costs compared to conventionally manufacturing a board for daisy chain verification.

제200단계 후에, 테스트 소켓(120)을 통해, 테스트 보드(140)의 입력단자(Input)와 데이지 체인의 시작 핀인 제1핀(111) 그리고, 테스트 보드(140)의 출력 단자(Output)와 데이지 체인의 마지막 핀인 제6핀(116) 만이 전기적으로 연결될 수 있도록 테스트 소켓(120)을 테스트 보드(140)에 장착한다(제210단계). 이처럼, 테스트 보드(140)의 입력단자(Input) 및 출력단자(Output)만이 반도체 장치(100)와 연결되므로, 데이지 체인 검증을 위해 종래와 같이 별도의 보드를 제작할 필요 없이 기능 검증용 보드를 그대로 이용할 수 있다. After step 200, through the test socket 120, an input terminal (Input) of the test board 140 and a first pin 111 which is a start pin of the daisy chain, and an output terminal (Output) of the test board 140 and The test socket 120 is mounted on the test board 140 so that only the sixth pin 116, which is the last pin of the daisy chain, may be electrically connected (step 210). As such, since only an input terminal (Input) and an output terminal (Output) of the test board 140 are connected to the semiconductor device 100, the board for function verification is left as it is without a separate board as in the related art for daisy chain verification. It is available.

제210단계 후에, 테스트 소켓(120)에 반도체 장치(100)를 장착하여 반도체 장치(100)의 핀들(111~116)이 데이지 체인을 형성하도록 한다(제220단계).After operation 210, the semiconductor device 100 is mounted on the test socket 120 such that the pins 111 ˜ 116 of the semiconductor device 100 form a daisy chain (operation 220).

제220단계 후에, 테스트 보드(140)의 입력단자(Input)를 통해 테스트 신호를 제공한다(제230단계). 입력단자(Input)를 통해 입력되는 테스트 신호는 반도체 장치(100)와 테스트 소켓(120)에 의해 형성되는 데이지 체인에 의해 제1 내지 제6핀(111~116)을 순차적으로 통과한다. After operation 220, a test signal is provided through an input terminal of the test board 140 (operation 230). The test signal input through the input terminal sequentially passes through the first to sixth pins 111 to 116 by a daisy chain formed by the semiconductor device 100 and the test socket 120.

제230단계 후에, 데이지 체인의 마지막 핀인 제6핀(116)과 연결된 출력단자(Output)로 제공되는 테스트 결과 신호를 확인하여 반도체 장치(100)의 데이지 체인을 검증한다(제240단계). After operation 230, the daisy chain of the semiconductor device 100 is verified by checking a test result signal provided to an output terminal connected to the sixth pin 116, which is the last pin of the daisy chain, in operation 240.

이상에서와 같이, 본 발명에 따른 데이지 체인 검증 시스템 및 그 방법에 따르면, 테스트 보드(140)가 아닌 테스트 소켓(120)을 이용하여 데이지 체인을 형성한다. 즉, 종래에는 반도체 장치(100)의 데이지 체인 검증을 위해 비용이 높은 보드를 제작하여야 했으나, 본 발명에서는 비용 부담이 적은 소켓 제작을 통해 데이지 체인 검증을 할 수 있으며, 모든 핀들에 대한 데이지 체인을 검증하는 것이므로 신뢰성 또한 높일 수 있다. As described above, according to the daisy chain verification system and method according to the present invention, the daisy chain is formed using the test socket 120 instead of the test board 140. That is, in the related art, a high cost board has to be manufactured for daisy chain verification of the semiconductor device 100. However, in the present invention, daisy chain verification can be performed by making a socket having a low cost, and daisy chains for all pins can be verified. Because it is verified, reliability can be increased.

본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.Although the present invention has been described with reference to one embodiment shown in the drawings, this is merely exemplary, and those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

상술한 바와 같이, 본 발명에 따른 데이지 체인 검증 시스템 및 그 방법에 따르면, 비용 부담이 적은 소켓 제작을 통해 데이지 체인을 검증하므로 테스트 비용을 절감하며, 모든 핀들에 대한 데이지 체인을 검증하므로 신뢰성이 높은 검증 결과를 얻을 수 있다. As described above, according to the daisy chain verification system and method according to the present invention, it is possible to reduce the test cost by verifying the daisy chain through the manufacture of a low-cost socket, and to verify the daisy chain for all pins Verification results can be obtained.

Claims

A daisy chain verification system for daisy chain verification of a plurality of pins in a packaged semiconductor device having a plurality of pins, the method comprising:

A test socket wired to form a daisy chain between pins of the semiconductor device when the semiconductor device is mounted; And

The test socket is mounted, and only the start pin and the input terminal of the daisy chain are connected through the test socket, and only the last pin and the output terminal of the daisy chain are connected, respectively, and a test signal provided from the outside is connected through the input terminal. A test board providing a chain start pin and providing a test result signal generated at the daisy chain last pin to the outside through the output terminal;

And verifying a daisy chain of the semiconductor device using the test result signal.

The method of claim 1,

And the test board is a board for verifying the function of the semiconductor device.

A daisy chain verification method performed in a daisy chain verification system having a semiconductor device having a package state having a plurality of pins, a test socket on which the semiconductor device is mounted, and a test board on which the test socket is mounted,

Wiring the test socket such that a daisy chain is formed between the plurality of pins when the semiconductor device is mounted in the test socket;

Mounting the test socket to the test board such that only the start pin of the daisy chain and the input terminal of the test board and the last pin of the daisy chain and the output terminal of the test board are electrically connected through the test socket. ;

Mounting the semiconductor device in the test socket;

Providing a test signal through the input terminal to a start pin of the daisy chain; And

Verifying the daisy chain of the semiconductor device by checking a test result signal generated at the last pin of the daisy chain through the output terminal.