KR20060126914A

KR20060126914A - 통신 디바이스에서의 비트 동기화

Info

Publication number: KR20060126914A
Application number: KR1020067004283A
Authority: KR
Inventors: 카이 탕
Original assignee: 퀄컴 인코포레이티드
Priority date: 2003-08-28
Filing date: 2004-08-25
Publication date: 2006-12-11
Also published as: WO2005048521A1; IL173978A0; BRPI0413984B1; BRPI0413984A; KR100884705B1; US20070147483A1; US7248624B2

Abstract

통신과 관련된 시스템과 기술이 개시된다. 그 시스템과 기술은 복수의 상이한 위상 오프셋 신호 부분에 대한 에너지를 계산함으로써 복수의 비트를 갖는 신호에 동기화시키는 단계, 가장 높게 계산된 에너지를 갖는 신호 부분과 두 번째로 높게 계산된 에너지를 갖는 신호 부분으로부터 비율을 생성하는 단계, 및 가장 높게 계산된 에너지를 갖는 신호 부분이 비트 타이밍을 결정하는 데 사용 가능한지를 결정하기 위해 그 비율을 임계값과 비교하는 단계를 포함한다.

비트 동기화, 동기화 모듈

Description

통신 디바이스에서의 비트 동기화{BIT SYNCHRONIZATION IN A COMMUNICATIONS DEVICE}

배경

기술분야

본 발명은 일반적으로 통신에 관련된 것이며, 더욱 구체적으로는, 수신기를 신호 송신에서 반송되는 데이터 비트 스트림에 동기화시키기 위한 다양한 시스템 및 기술에 관한 것이다.

배경

글로벌 포지셔닝 시스템 (Global Positioning System; GPS) 은 미국방부에 의해 개발된 위성 기반 네비게이션 시스템의 일부분이다. 이는 전지구 상에 다양한 환경 조건 하에서 정확한 네비게이션을 제공한다. 충분한 기능의 GPS 에서는, 지구의 전체 표면이 12 시간에 지구 궤도를 도는 24 개의 위성에 의해 커버된다. 이들 위성은 각각 네 개의 위성을 포함하는 여섯 개의 궤도면에 배열된다. 궤도면은 서로 60˚ 간격을 두고 있으며, 적도면에 대하여 대략 55˚ 정도 경사져 있다.

각각의 GPS 위성은 두 개의 확산-스펙트럼 L-밴드 반송파 (spread-spectrum L-band carrier) 를 송신한다. 제 1 L-밴드 반송파 (L1) 는 두 개의 의사-랜덤-노이즈 코드 (pseudo-random-noise codes ; PN codes), 코어스 액퀴지션 코드 (coarse acquisition code ; C/A-code) 및 프리시젼 코드 (precision code ; P-code) 에 의해 변조된다. 제 2 L-밴드 반송파 (L2) 는 P-코드에 의해서만 변조된다. 민간 네비게이션 수신기는 L1 반송파에 C/A 코드만을 사용한다. C/A 코드는 골드 코드 (Gold code) 로 알려진 부류에 속한다.

골드 코드는 1.023 MHz 의 칩 레이트 및 1023 칩의 길이의 상대적으로 짧은 코드이고, 따라서 매 밀리세컨드 (millisecond) 마다 반복한다. 1023 칩의 한 사이클은 "PN 프레임" 이라 불린다. 각각의 GPS 위성은 유일한 골드 코드로 신호를 송신한다. 골드 코드에 겹쳐져서, 매 초당 50 비트에서, 비트 경계를 구비한 바이너리 위상 시프트 키드 (binary phase shift keyed ; BPSK) 신호는 PN 프레임의 개시부에 일치된다. 50 HZ 신호는 위성 위치추산표, 모든 다른 위성에 대한 이력, 클럭 에러 파라미터, 및 위성 상태를 포함한다.

GPS 수신기는 위성 클럭에 동기화된 클럭을 구비한다. 각각의 위성 클럭은 적절한 골드 코드에 의해 확산 (spread) 되는 GPS 신호의 송신을 개시하는 데 사용된다. 동시에, GPS 수신기 클럭은 동일한 골드 코드를 생성하기 시작한다. 임의의 소정의 위성으로부터의 GPS 신호가 GPS 수신기에 도착할 때, GPS 신호를 확산하는데 사용되는 골드 코드는 국지적으로 생성된 골드 코드 뒤로 처질 것이다. GPS 수신기는 국지적으로 생성된 골드 코드를 GPS 신호에 일치될 때까지 시간 시프팅함으로써 교신 회복 프로세스를 통해 이 뒤처짐을 해결한다. 둘을 일치되게 하는 데 필요한 시간 조절은 위성의 의사-범위 (pseudo-range) 를 나타낸다. 의사-범위란 말은 그것이 GPS 수신기의 클럭에서 에러에 대응되는 오프셋을 포함하 기 때문에 사용된다. 네 개 이상의 위성으로부터 네 개 이상의 의사-범위를 획득한 후에, GPS 수신기는, 위성 데이터의 지식으로, 지구 상의 그것의 정확한 위치를 특정하는 네비게이셔널 솔루션 (navigational solution) 을 획득한다.

위성 데이터는 상관 프로세스 (correlation process) 를 통해 GPS 신호로부터 복구될 수도 있다. 상관 프로세스는 GPS 신호의 연속적인 1 밀리세컨드 (millisecond) 부분을 국지적으로 생성된 골드 코드로 곱하고, 그 결과를 적분하는 것을 필요로 한다. 상관 결과 (correlation result) 는 각각의 비트 값을 결정하기 위해 검출된 20 밀리세컨드 비트 주기 및 위상에 걸쳐 축적될 수도 있다. 통상적으로는, GPS 수신기는 비트 타이밍의 선행 지식을 가지지 않으며, 따라서, 20 개의 상관 결과가 축적되어야만 하는지에 대한 모호함이 존재한다. 상관 결과가 비트가 변화하는 비트 경계에 걸쳐 축적된다면, 비트값을 검출하는 GPS 수신기의 능력은 심각하게 저하될 것이다. 따라서, 비트 타이밍을 신뢰할 만한 방식으로 해결하기 위해서 까다로운 절차가 필요하다. 그 방법은 환경 조건 변화에 적응할 수 있어야 하고, 다양한 기술에 적용 가능하여야 한다.

요약

본 발명의 일 양태에서, 복수의 비트를 구비하는 신호에 동기화하는 방법은 복수의 상이한 위상 오프셋 신호 부분에 대한 에너지를 계산하는 단계, 가장 높게 계산된 에너지의 신호 부분과 두 번째로 높게 계산된 에너지의 신호 부분으로부터 비율을 생성하는 단계, 및 가장 높게 계산된 에너지의 신호 부분이 비트 타이밍을 결정하는 데 사용될 수 있는 지를 결정하기 위해 그 비율을 임계값과 비교하는 단 계를 포함한다.

본 발명의 또 다른 양태에서는, 통신 장치는 복수의 비트를 구비하는 신호를 수신하기 위해 구성된 수신기, 복수의 상이한 위상 오프셋 신호 부분에 대한 에너지를 계산하고, 가장 높게 계산된 에너지의 신호 부분과 두 번째로 높게 계산된 에너지의 신호 부분으로부터 비율을 생성하고, 가장 높게 계산된 에너지의 신호 부분이 비트 타이밍을 결정하는 데 사용 가능한지를 결정하기 위해 그 비율을 임계값과 비교하기 위해 구성된 동기화 모듈을 포함한다.

본 발명의 또 다른 양태에서는, 복수의 비트를 구비하는 신호를 위한 동기화 모듈은, 각각 상이한 위상 오프셋을 구비한 복수의 신호 부분에 대한 에너지를 계산하기 위한 수단, 가장 높게 계산된 에너지의 신호 부분과 두 번째로 높게 계산된 에너지의 신호 부분으로부터 비율을 생성하기 위한 수단, 및 가장 높게 계산된 에너지의 신호 부분이 비트 타이밍을 결정하는 데 사용 가능한지를 결정하기 위해 그 비율을 임계값과 비교하는 수단을 포함한다.

본 발명의 다른 실시형태들은 하기 상술된 설명으로부터 당업자에게 자명한 것이며, 예시적 방법으로 본 발명의 예시적 실시형태만을 나타내고 설명하였다. 본 발명은 다른 상이한 실시형태들을 포함하고 있으며, 그 몇몇 상세는 본 발명의 정신과 범위를 벗어남이 없이 다양한 다른 세부적인 변형이 가능하다. 따라서, 도면과 상세한 설명은 한정적이 아닌 예시적인 것으로 간주된다.

도면에 대한 간단한 설명

본 발명의 양태들은 도면을 참조하여, 한정적이 아닌 예시적인 방식으로 예 시된다.

도 1 은 GPS 수신기의 예를 도시하는 개념적인 블록도;

도 2 는 GPS 수신기 또는 비슷한 종류의 것들과 같은 통신 디바이스를 위한 동기화 모듈의 예를 도시하는 개념적인 블록도; 그리고

도 3 은 동기화 모듈을 위한 박스카 필터의 예를 도시하는 개념적인 블록도이다.

상세한 설명

첨부된 도면과 함께 개시된 상세한 설명은 본 발명의 다양한 실시형태의 설명을 목적으로 한것이고, 본 발명이 실시될 수도 있는 실시형태만을 나타내기 위한 것이 아니다. 본 개시에 설명된 각각의 실시형태는 본 발명의 예증 또는 예시로서 제공되며, 다른 실시형태보다 더 바람직하거나 이로운 것으로 해석될 필요는 없다. 상세한 설명은 본 발명의 완전한 이해를 제공할 목적으로 구체적인 상세를 포함한다. 그러나, 본 발명이 이들 구체적 상세 없이도 실시될 수도 있다는 것은 당업자에게 명백하다. 어떤 경우에는, 본 발명의 개념을 모호하게 하는 것을 피하기 위해, 공지의 구조 및 디바이스가 블록도 형태로 도시된다. 두문자어와 다른 설명적인 술어는 단지 편의와 명확함을 위해 사용될 수도 있고, 본 발명의 범위를 제한하려는 목적이 아니다.

하기의 상세한 설명에서, 본 발명의 다양한 양태는 GPS 수신기의 콘텍스트에서 설명될 것이다. 이들 발명의 양태들은 이 애플리케이션에의 사용에 적합할 수도 있지만, 당업자라면 이들 발명의 양태들은 그 밖에 다양한 다른 통신 시스템 에서의 사용에 적용 가능하다는 것을 쉽게 알 수 있을 것이다. 따라서, 그러한 발명의 양태들은 넓은 범위의 응용이 가능하다는 이해 하에, GPS 수신기에 대한 어떤 언급도 발명의 양태를 예시하기 위한 목적이다.

GPS 수신기의 일 실시형태를 예시하는 개념적 블록도가 도 1 에 도시된다. GPS 수신기 (102) 는 복소 직각위상으로서 구성될 수도 있으나, 설명의 편의를 위해, GPS 수신기 (102) 는 각각의 I (위상에서 ; in-phase) 및 Q (직각위상; quadrature) 채널에 관계 없이 도 1 에서 기능적으로 묘사되었다. 안테나 (104) 는 자유 공간에서 GPS 수신기 (102) 로 전파하는 GPS 신호를 결합하기 위해 사용될 수도 있다. GPS 수신기 (102) 는 신호 레벨을 증대시키고, 프론트 엔드 노이즈를 감소시키기 위한 임의의 수의 증폭단과 필터를 구비하는 아날로그 프론트 엔드 (analog front end ; AFE) (106) 를 포함할 수도 있다. AFE (106) 는 헤테로다인 또는 직변환 구조 중 어느 하나에 기초하여 기저대역 신호를 생성하기 위해 사용될 수도 있다. 기저대역 신호는 아날로그-디지털 변환기 (ADC ; 108) 에 의해 디지털 신호로 변환될 수도 있다. 디지털 신호는 적절한 골드 코드로 확산되는 다양한 위성으로부터의 데이터를 포함한다.

복조기 (110) 는 위성 데이터를 복구하는 데 사용될 수도 있다. 복조기 (110) 는 상이한 위성으로부터의 GPS 신호를 복조하는 데 기여하는 각각의 병렬 프로세서 (도시하지 않았다) 로 구성될 수도 있다. 다르게는, 다양한 GPS 신호의 복조는 동일한 프로세싱 자원을 시간 분할함으로써 직렬 방식으로 수행될 수도 있다. 어떤 방식으로도, 복조기 (110) 는 각각의 두드러진 GPS 신호를 획득하 고 획득된 각각의 GPS 신호를 역확산 (despread) 시키는 데 사용될 수도 있다.

GPS 신호의 획득은 ADC (108) 로부터의 디지털 신호를 적절한 골드 코드와 상관시킴으로써 달성될 수도 있다. ADC (108) 로부터의 디지털 신호와 관계 있는 국지적으로 생성된 골드 코드의 상대적인 타이밍을 조절하고 그 상관 결과를 관찰함으로써, 복조기 (110) 는 GPS 수신기의 클럭 (도시하지 않았다) 에 관계 있는 GPS 신호의 시간 지연을 결정할 수도 있다. 시간 지연은 위성에 대한 의사-범위를 결정하기 위해 GPS 수신기의 클럭을 조절하는 데 사용될 수도 있다. 다중 주파수 추측은 도플러 주파수를 설명하기 위해 교신 회복 위상 동안 요구될 수도 있다. 국지 클럭 (도시하지 않았다) 이 높은 상관 결과를 유지하도록 조절하기 위해 추적 기능이 복조기 (110) 에 의해 수행될 수도 있을 것이다.

위상 추적 동안, 복조기 (110) 는 50 Hz 의 BPSK 신호를 생성하기 위해 1 밀리세컨드 상관 결과를 축적하는 데 사용될 수도 있다. 이는 20 개의 연속적인 상관 결과를 연속적으로 축적하고 각각의 20 밀리세컨드 축적을 축적 결과에 기초하여 BPSK 신호로 변환함으로써 달성될 수도 있다. 동기화 모듈 (114) 은 각각의 축적을 트리거하는 데 사용될 수도 있다. 그 다음, 50 Hz 의 BPSK 신호는 위성 데이터를 포함하는 50 Hz 의 신호로 분해될 수도 있다. 위성 데이터는 위치 프로세서 (112) 에 제공될 수도 있다. 위치 프로세서 (112) 는 네비게이셔널 솔루션을 계산하기 위해 다양한 위성으로부터의 의사-범위 및 위성 데이터를 사용할 수도 있다.

동기화 모듈 (114) 은 GPS 신호로부터 비트 타이밍 정보를 추출하기 위해 사 용될 수도 있다. 비트 타이밍 정보는 비트 경계에 걸친 상관 결과의 축적을 방지하기 위해 복조기 (110) 를 제어하도록 동기화 모듈 (114) 에 의해 사용될 수도 있다. 더욱 구체적으로는, 동기화 모듈 (114) 은 복조기 (110) 에서 생성된 상관 결과 (110a) 로부터 비트 경계에서 스트로브 (strobe ; 114a) 를 생성하기 위해 사용될 수도 있다. 스트로브 (114a) 는 새로운 축적 시퀀스를 트리거하기 위해 복조기 (110) 에 의해 사용될 수도 있다.

동기화 모듈의 예를 도시하는 개념적 블록도를 도 2 에 나타내었다. 복조기 (110 ; 도 1 참조) 로부터의 1 밀리세컨드 상관 결과는 박스카 필터 (boxcar filter ; 202) 로 제공될 수도 있다. 기능적으로, 박스카 필터 (202) 는 복소 가산기 (complex adder) 에 공급하는 태핑된 지연 라인 (tapped delay line) 으로 생각될 수도 있다. 박스카 필터의 기능적 표현은 도 3 에 도시하였다. 태핑된 지연 라인 (302) 은 직렬로 배열된 20 개의 지연 엘리먼트로부터 구성될 수도 있을 것이다. 동작에 있어, 복조기 (110 ; 도 1 참조) 로부터의 상관 결과는 1 KHz 의 레이트에서 태핑된 지연 라인 (302) 을 통해 연속적으로 시프트될 수도 있다. 지연 엘리먼트의 출력은 BPSK 신호의 20 밀리세컨드 샘플에 걸친 코히어런트 합산 (coherent sum) 을 생성하기 위해 복소 가산기 (304) 를 사용하여 코히어런틀리 적분 (합산) 될 수도 있다.

도 2 로 돌아가, 박스카 필터 (202) 에 의해 생성된 코히어런트 합산은 전력 검출기 (204) 에 제공될 수도 있다. 전력 검출기 (204) 는 크기와 위상을 모두 구비한 콤플렉스 시퀀스로부터의 코히어런트 합산을 전력 추정치 (power estimate) 로 변환할 수도 있다. 전력 검출기 (204) 는 코히어런트 합산의 I²+ Q² 곱을 취하는 멀티플리케이션 프로세스를 통해 이 기능을 달성할 수도 있다. 전력 검출기 (304) 와 함께 작용하는 박스카 필터 (202) 의 결과는 BPSK 신호의 상이한 20 밀리세컨드 부분에 걸쳐 축적된 에너지를 각각 나타내는 전력 추정치의 시퀀스를 생성할 수도 있다. 비트당 20 PN 프레임이 있고, 비트 경계는 PN 프레임의 개시부로 일치되기 때문에, 전력 검출기 (204) 에 의해 생성된 각각의 20 개의 연속적인 전력 추정치는 비트 경계를 관통하지 않는 BPSK 신호의 20 밀리세컨드 부분에 대한 전력 추정치를 초래할 것이다. 이 20 밀리세컨드 부분은 데이터 비트 스트림으로 시간 정렬되고, 비트 동기화에 사용될 수도 있을 것이다.

데이터 비트 스트림으로 시간 정렬된 BPSK 신호의 20 밀리세컨드 부분을 식별하기 위한 방법론이 동기화 모듈에 의해 사용될 수도 있을 것이다. 이는 20 개의 연속적인 전력 추정치 (20 비트 위치 추측) 를 평가하고, 가장 높은 에너지의 하나를 선택함으로써 달성될 수도 있을 것이다. 이는 비트 전이가 비트 경계에서 일어난다면 노이즈 없는 환경에서 신뢰할 만한 접근법이다. 그러나, 실질적인 문제로서, 이러한 접근법은 비트 전이는 모든 비트 경계에서 반드시 일어나지는 않는다는 사실과 노이즈를 설명하기 위해 수정되어야 할 것이다. 따라서, 20 개의 연속적인 전력 추정치의 각각은 다중 비트 경계에 걸쳐 확장하는 관찰 주기에 걸쳐 축적될 것이다. 관찰 주기가 길수록, 더 많은 비트 전이로 인해 비트 경계를 정확하게 검출할 확률이 높아진다. 게다가, 더 긴 관찰 주기는 증가된 노 이즈 면제를 제공할 수도 있다.

20 비트 위치 추측의 각각에 대한 전력 추정치는 협대역 적분기 (206) 로 50 Hz 대역폭에서 축적될 수도 있을 것이다. 협대역 적분기 (206) 는 병렬로 동작하는 20 개의 협대역 시간 오프셋 적분기 (208) 로 구현될 수도 있을 것이다. 각각의 적분기의 출력은 그것의 대응하는 비트 위치 추측에 대해 협대역 전력 (NBP) 추정치를 형성한다. 디멀티플렉서 (210) 는 전력 추정치를 전력 검출기 (204) 로부터 적절한 적분기 (208) 로 전환하기 위해 사용될 수도 있을 것이다. 다르게는, 메모리와 결합된 단일 협대역 적분기는 시간 할당 방식에서 NBP 추정치를 생성하기 위해 사용될 수도 있다.

광대역 전력 (WBP) 추정치는 20 비트 위치 추측의 각각에 대해 계산될 수도 있을 것이다. 전력 검출기 (211) 는 복조기 (110 ; 도 1 참조) 로부터의 상관 결과를 I²+ Q² 곱 (즉, 위상 정보 없는 전력 추정치) 으로 변환하기 위해 사용될 수도 있다. 전력 검출기 (211) 의 출력은 각각의 관찰 주기 동안 20 비트 위치 추측의 각각에 대한 1 KHz 대역폭에서 전력 추정치를 축적하는 광대역 적분기 (212) 에 공급하기 위해 사용될 수도 있다. 협대역 적분기 (206) 에 유사한 방식으로, 광대역 적분기 (212) 또한 대응하는 비트 위치 추측에 대한 WBP 추정치를 형성하는 출력을 각각 구비하는 20 개의 시간 오프셋 적분기 (도시하지 않았다) 로 구현될 수도 있다. 동기화 모듈의 다양한 실시형태에서, 관찰 주기가 1 밀리세컨드 시간 오프셋보다 훨씬 큰 경우, 단일 광대역 적분기 (도시하지 않았다) 는 프 로세싱 자원을 저장하기 위해 사용될 수도 있다. 이 경우, 동일한 WBP 추정치는 20 비트 위치 추측의 각각에 대해 사용될 수도 있다. 어떤 경우에도, NBP 및 WBP 추정치는 각각의 비트 위치 추측에 대한 SNR 추정치를 계산하고 비트 타이밍을 결정하기 위해 계산 모듈 (214) 에 제공될 수도 있다.

소정의 비트 위치 추측에 대한 NBP 및 WBP 추정치의 예상 값은 다음의 식으로 표현될 수 있다.

여기서: N_bit 는 데이터 비트의 관점에서의 관찰 주기,

A 는 1 밀리세컨드 상관 결과에서 BPSK 신호의 진폭,

그리고

σ 는 1 밀리세컨드 상관 결과에서 노이즈의 변화이다.

계산 모듈 (214) 은 식 (1) 및 (2) 로부터 20 비트 위치 추측의 각각에 대한 SNR 추정치를 계산하기 위해 구성될 수도 있다. SNR 추정치는 다음의 식으로부터 임의의 소정의 비트 위치 추측에 대해 계산될 수도 있다:

관찰 주기의 길이에 의존하여, GPS 신호에서 드리프트 및 도플러 시프트로 인한 주파수 오프셋은 SNR 추정치의 정확성에 영향을 줄 수 있다. 이제까지 설명된 GPS 수신기에서, 복조기 (110 ; 도 1 참조) 에서 추적 기능은 이들 오프셋을 제거하기 위해 사용될 수도 있다. 그러나, 추적 기능 없는 GPS 에서, 동기화 모듈은 더 긴 관찰 주기에 걸쳐 SNR 추정치의 정확성을 확보하기 위해 임의의 주파수 오프셋을 보상하도록 구성될 수도 있다. 이는 동기화 모듈의 동작을 비트 위치 및 주파수에서의 이차원 검색으로 확장함으로써 달성될 수도 있다.

주파수 보상 기능은 다양한 방식으로 구현될 수도 있다. 예로써, 동기화 모듈 (114 ; 도 1 참조) 은 다중 주파수 오프셋에서 다양한 비트 위치 추측에 대한 20 SNR 추정치를 계산하기 위해 구성될 수도 있다. 정점의 SNR 추정치는 실제 주파수 오프셋에 가장 가까운 주파수 빈 (bin) 에서 발견되어질 것이다. 그 주파수 빈으로부터의 20 SNR 추정치는 각각의 비트 위치 추측을 평가하기 위해 사용될 수도 있다. 모든 다른 주파수 빈으로부터의 SNR 추정치는 버려질 수도 있다. 동기화모듈 (114 ; 도 1 참조) 은 이 기능을 각각의 주파수 빈에 대해 박스카 필터로 구현할 수도 있다. 복조기 (110 ; 도 1 참조) 로부터의 상관 결과는 각각의 박스카 필터로 입력되기 전에 상이한 양에 의해 순환될 수도 있다. 전력 검출기, 디멀티플렉서, 및 협대역 적분기를 포함하는 직렬 결합은 각각의 박스카 필터의 출력에서 제공될 수도 있다. 협대역 적분기로부터의 출력은 적절한 주파수 빈을 선택하고 20 비트 위치 추측에 대한 SNR 추정치를 계산하기 위해 계산 모듈에 제공될 수도 있다.

20 비트 위치 추측에 대한 SNR 추정치가 일단 계산되면, 동기화 모듈은 최대 SNR 추정치를 식별할 수도 있다. SNR 추정치는 비트 위치에 정확하게 위상을 일치시킨 적분에 대해 최대가 될 것이다. 그 다음, 최대 SNR 추정치는 그것이 신뢰할 만한 비트 타이밍의 지시자인지를 결정하기 위해 평가될 수도 있다. 이 결정을 형성하는 한 가지 방법은 두 번째로 높은 SNR 추정치에 대한 최대 SNR 추정치의 비율을 조사하는 것이다. 그 비율이 임계값보다 크다면, 비트 경계는 최대 SNR 추정치로부터 해결될 수도 있다. 반면, 그 비율이 임계값보다 작다면, 최대 SNR 추정치는 신뢰할 수 없다고 간주되고 어떤 결정도 만들어지지 않는다. 이러한 접근법은 노이즈 및/또는 관찰 주기 동안의 낮은 수의 비트 전이로 인해 야기되는 비트 타이밍에서의 결정 에러를 감소시킬 수도 있다.

임계값은 비트 동기화에서의 에러 비율과 다수의 리젝션으로 인한 비트 경계를 해결함에 있어 지연의 증가 간의 절충을 수행함에 기초하여 선택될 수도 있다. 임계값은 반송파 대 (對) 노이즈 밀도 비율 (C/N₀), 관찰 주기 N_bit,및 목표 에러 비율에 기초하여 결정될 수도 있다. 약한 신호 환경 (즉, 낮은 C/N₀) 에서, 관찰 주기는 확장될 수도 있으며, 임계값은 감소될 수도 있다. 이는 대응되는 리젝션 비율의 증가 없이 에러 비율의 감소를 초래하여야 한다. 주파수 보상을 채용하는 동기화 모듈의 어떤 실시형태에서, 수행에서의 더 많은 증가는 주파수 빈의 수를 증가시킴으로써 달성될 수도 있다. 주파수 빈에서의 증가는 임계값에서의 더 많은 감소 또는 관찰 주기의 감소를 허용할 수도 있다. 어떤 경우에도, 당업자라면 임의의 특정한 적용을 위한 최적의 임계값을 설정하기 위한 절충의 수행 을 쉽게 평가할 수 있을 것이다.

여기에 개시된 실시형태와 함께 설명된 다양한 예시적인 논리 블록, 모듈, 및 회로는 범용 프로세서 (general purpose processor), 디지털 신호 프로세서 (DSP), 애플리케이션 특정 집적 회로 (application specific integrated circuit ; ASIC), 필드 프로그래머블 게이트 어레이 (field programmable gate array ; FPGA) 또는 다른 프로그래머블 로직 디바이스, 개별 게이트 또는 트랜지스터 로직, 개별 하드웨어 구성요소, 또는 여기에 설명된 기능을 수행하기 위해 설계된 그들의 임의의 조합으로 수행 또는 구현될 수도 있다. 범용 프로세서는 마이크로프로세서일 수도 있지만, 다르게는, 프로세서는 임의의 종래의 프로세서, 컨트롤러, 마이크로컨트롤러, 또는 스테이트 머신 (state machine) 일 수도 있다. 또한, 프로세서는 계산 디바이스의 조합, 예를 들어, DSP 와 마이크로프로세서, 복수의 마이크로프로세서, DSP 코어와 결합한 하나 이상의 마이크로프로세서, 또는 임의의 다른 그러한 구성의 조합으로 구현될 수도 있다.

여기에 개시된 실시형태와 함께 설명된 방법 또는 알고리듬은 하드웨어, 프로세서에 의해 실행되는 소프트웨어 모듈, 또는 그 둘의 조합에서 직접 구현될 수도 있다. 소프트웨어 모듈은 RAM 메모리, 플래쉬 메모리, ROM 메모리, EPROM 메모리, EEPROM 메모리, 레지스터, 하드 디스크, 리무버블 디스크 (removable disk), CD-ROM, 또는 당해 기술 분야에서 알려진 저장 매체의 임의의 다른 형태에 상주할 수도 있다. 저장 매체는 프로세서가 저장 매체로부터 정보를 읽고, 저장 매체에 정보를 기록할 수 있도록, 프로세서에 결합될 수도 있다. 다르게는, 저장 매체는 프로세서에 통합될 수도 있다. 프로세서 및 저장 매체는 ASIC 에 존재할 수도 있다. ASIC 은 통신 디바이스, 또는 다른 곳에 존재할 수도 있다. 다르게는, 프로세서 및 저장매체는 접속 네트워크에서의 통신 디바이스, 또는 다른 곳에 개별 구성요소로서 존재할 수도 있다.

개시된 실시형태의 상기 설명은 당업자가 본 발명을 제작하거나 사용할 수 있도록 하기 위해 제공된 것이다. 이들 실시형태의 다양한 변형은 당업자에게는 자명한 것이고, 여기에 정의된 고유한 원리는 본 발명의 정신과 범위에서 벗어남이 없이 다른 실시형태에 적용될 수도 있다. 따라서, 본 발명은 여기에 개시된 실시형태에 제한되는 것이 아니고, 여기에 개시된 원리와 창조적인 특징에 부합하는 가장 넓은 범위에 부여된다.

Claims

복수의 상이한 위상 오프셋 신호 부분에 대한 에너지를 계산하는 단계;

가장 높게 계산된 에너지를 갖는 신호 부분과 두 번째로 높게 계산된 에너지를 갖는 신호 부분으로부터 비율을 생성하는 단계;

상기 가장 높게 계산된 에너지를 갖는 신호가 비트 타이밍을 결정하는 데 사용될 수 있는지를 결정하기 위해 상기 비율을 임계값과 비교하는 단계를 포함하는, 복수의 비트를 갖는 신호에 동기화하는 방법.
제 1 항에 있어서,

상기 에너지를 계산하는 단계는,

상기 신호 부분의 각각에 대한 신호 대 (對) 노이즈 비율을 계산하는 단계를 포함하는, 복수의 비트를 갖는 신호에 동기화하는 방법.
제 1 항에 있어서,

상기 비트의 각각은 비트 주기를 가지고, 상기 신호 부분의 각각은 복수의 하위 부분을 포함하고, 상기 하위 부분의 각각은 상기 비트 주기와 동일한 시간 주기를 가지며,

상기 방법은,

상기 비율이 상기 임계값을 초과하면 상기 가장 높게 계산된 에너지를 갖는 상기 신호 부분의 상기 하위 부분에 동기화함으로써 상기 비트 타이밍을 결정하는 단계를 더 포함하는, 복수의 비트를 갖는 신호에 동기화하는 방법.
제 1 항에 있어서,

상기 비트의 각각은 비트 주기를 가지고, 상기 신호 부분의 각각은 복수의 하위 부분을 포함하고, 상기 하위 부분의 각각은 상기 비트 주기와 동일한 시간 주기를 가지며,

상기 신호 부분 각각에 대한 상기 에너지를 계산하는 단계는,

상기 개개의 하위 부분의 각각에 걸쳐 코히어런트 적분을 수행하는 단계와 상기 각각의 적분 결과를 조합하는 단계를 포함하는, 복수의 비트를 갖는 신호에 동기화하는 방법.
제 4 항에 있어서,

상기 신호와 연관된 품질 메트릭 (metric) 을 수신하는 단계, 및 상기 품질 메트릭의 함수로서 상기 신호 부분의 각각에서 상기 하위 부분의 수를 설정하는 단계를 더 포함하는, 복수의 비트를 갖는 신호에 동기화하는 방법.
제 5 항에 있어서,

상기 품질 메트릭은 반송파 대 노이즈 밀도 비율을 포함하는, 복수의 비트를 갖는 신호에 동기화하는 방법.
제 4 항에 있어서,

상기 신호 부분의 각각에서 하위 부분의 수는 동일하고,

상기 방법은,

그 수의 함수로서 상기 임계값을 설정하는 단계를 더 포함하는, 복수의 비트를 갖는 신호에 동기화하는 방법.
제 1 항에 있어서,

상기 비트의 각각은 비트 주기를 포함하고, 상기 비트 주기에 걸쳐 복수회 반복되는 코드로 확산되며,

상기 방법은,

상기 신호 부분의 각각에 대한 에너지를 계산하는 단계 이전에 상기 비트를 역확산하는 단계를 더 포함하는, 복수의 비트를 갖는 신호에 동기화하는 방법.
제 8 항에 있어서,

상기 코드는 코드 반복 주기를 포함하고, 상기 비트 주기는 상기 코드 반복 주기의 배수이며,

상기 신호 부분의 위상 오프셋은 상기 코드 반복 주기와 동일한, 복수의 비트를 갖는 신호에 동기화하는 방법.
제 9 항에 있어서,

상기 신호 부분의 수는 상기 코드가 상기 비트 주기에 걸쳐 반복되는 횟수와 동일한, 복수의 비트를 갖는 신호에 동기화하는 방법.
복수의 비트를 갖는 신호를 수신하기 위해 구성된 수신기; 및

복수의 상이한 위상 오프셋 신호 부분에 대한 에너지를 계산하고, 가장 높게 계산된 에너지를 갖는 상기 신호 부분과 두 번째로 높게 계산된 에너지를 갖는 상기 신호 부분으로부터 비율을 생성하고, 상기 가장 높게 계산된 에너지를 갖는 상기 신호 부분이 비트 타이밍을 결정하는 데 사용 가능한지를 결정하기 위해 상기 비율을 상기 임계값과 비교하도록 구성된 동기화 모듈을 구비하는, 통신 장치.
제 11 항에 있어서,

상기 동기화 모듈은 상기 신호 부분의 각각에 대한 신호 대 노이즈 비율을 계산함으로써 상기 에너지를 계산하도록 구성된, 통신 장치.
제 11 항에 있어서,

상기 비트의 각각은 비트 주기를 가지고, 상기 신호 부분의 각각은 복수의 하위 부분을 포함하고, 상기 하위 부분의 각각은 상기 비트 주기와 동일한 시간 주기를 가지며,

상기 동기화 모듈은,

상기 비율이 상기 임계값을 초과하면 상기 가장 높게 계산된 에너지를 갖는 상기 신호 부분의 상기 하위 부분에 동기화시킴으로써 상기 비트 타이밍을 결정하도록 더 구성된, 통신 장치.
제 13 항에 있어서,

위치 프로세서를 더 구비하고,

상기 동기화 모듈은,

상기 하위 부분의 각각의 개시부에서 상기 위치 프로세서에 스트로브를 제공함으로써 상기 가장 높게 계산된 에너지를 갖는 상기 신호 부분의 상기 하위 부분에 동기화시키도록 더 구성된, 통신 장치.
제 11 항에 있어서,

상기 비트의 각각은 비트 주기를 가지고, 상기 신호 부분의 각각은 복수의 하위 부분을 포함하고, 상기 하위 부분의 각각은 상기 비트 주기와 동일한 시간 주기를 가지며,

상기 동기화 모듈은,

상기 개개의 하위 부분의 각각에 걸쳐 코히어런트 적분을 수행하고 상기 각각의 적분 결과를 조합함으로써 상기 신호 부분의 각각에 대한 에너지를 계산하도록 더 구성된, 통신 장치.
제 15 항에 있어서,

상기 동기화 모듈은,

상기 수신기로부터 상기 신호와 관련된 품질 메트릭을 수신하고, 상기 품질 메트릭의 함수로서 상기 신호 부분의 각각에서 상기 하위 부분의 수를 설정하도록 더 구성된, 통신 장치.
제 16 항에 있어서,

상기 품질 메트릭은 반송파 대 노이즈 밀도 비율을 포함하는, 통신 장치.
제 15 항에 있어서,

상기 신호 부분의 각각에서 하위 부분의 수는 동일하고,

상기 동기화 모듈은 그 수의 함수로서 상기 임계값을 설정하도록 더 구성된, 통신 장치.
제 11 항에 있어서,

상기 비트의 각각은 비트 주기를 포함하고, 상기 비트 주기에 걸쳐 복수회 반복되는 코드로 확산되고,

상기 통신 장치는,

상기 신호 부분의 각각에 대한 상기 에너지가 상기 동기화 모듈에 의해 계산되기 이전에 상기 비트를 역확산하도록 구성된 복조기를 더 구비하는, 통신 장치.
제 19 항에 있어서,

상기 코드는 코드 반복 주기를 포함하고, 상기 비트 주기는 상기 코드 반복 주기의 배수이며, 상기 신호 부분의 상기 위상 오프셋은 상기 코드 반복 주기와 동일한, 통신 장치.
제 20 항에 있어서,

상기 신호 부분의 수는 상기 코드가 상기 비트 주기에 걸쳐 반복되는 횟수와 동일한, 통신 장치.
각각 상이한 위상 오프셋을 갖는 복수의 신호 부분에 대한 에너지를 계산하기 위한 수단;

가장 높게 계산된 에너지를 갖는 상기 신호 부분과 두 번째로 높게 계산된 에너지를 갖는 상기 신호 부분으로부터 비율을 생성하기 위한 수단; 및

상기 가장 높게 계산된 에너지를 갖는 신호 부분이 비트 타이밍을 결정하는 데 사용 가능한지를 결정하기 위해 상기 비율을 상기 임계값과 비교하는 수단을 구비하는, 복수의 비트를 갖는 신호에 대한 동기화 모듈.
제 21 항에 있어서,

상기 비트의 각각은 비트 주기를 가지고, 상기 신호 부분의 각각은 복수의 하위 부분을 포함하고, 상기 하위 부분의 각각은 상기 비트 주기와 동일한 시간 주기를 가지며,

상기 동기화 모듈은,

상기 비율이 상기 임계값을 초과하면 가장 높게 계산된 에너지를 갖는 상기 신호의 하위 부분에 동기화시킴으로써 상기 비트 타이밍을 결정하기 위한 수단을 더 구비하는, 통신 장치.
제 21 항에 있어서,

상기 비트의 각각은 비트 주기를 가지고, 상기 신호 부분의 각각은 복수의 하위 부분을 포함하고, 상기 하위 부분의 각각은 상기 비트 주기와 동일한 시간 주기를 가지며,

상기 신호 부분의 에너지를 계산하기 위한 수단은,

상기 개개의 하위 부분의 각각에 걸쳐 코히어런트 적분을 수행하기 위한 수단과 상기 개개의 적분 결과를 조합하기 위한 수단을 구비하는, 통신 장치.