KR20060126059A - 액정표시장치용 어레이기판과 그 제조방법 - Google Patents

액정표시장치용 어레이기판과 그 제조방법 Download PDF

Info

Publication number
KR20060126059A
KR20060126059A KR1020050047656A KR20050047656A KR20060126059A KR 20060126059 A KR20060126059 A KR 20060126059A KR 1020050047656 A KR1020050047656 A KR 1020050047656A KR 20050047656 A KR20050047656 A KR 20050047656A KR 20060126059 A KR20060126059 A KR 20060126059A
Authority
KR
South Korea
Prior art keywords
wiring
thin film
film transistor
gate
organic insulating
Prior art date
Application number
KR1020050047656A
Other languages
English (en)
Other versions
KR101202982B1 (ko
Inventor
신철상
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020050047656A priority Critical patent/KR101202982B1/ko
Publication of KR20060126059A publication Critical patent/KR20060126059A/ko
Application granted granted Critical
Publication of KR101202982B1 publication Critical patent/KR101202982B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136263—Line defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/02—Materials and properties organic material

Abstract

본 발명은 액정표시장치에 관한 것으로, 특히 수리배선을 포함하며 유기 절연막을 보호막으로 사용하는 고개구율 구조의 액정표시장치용 어레이기판 및 그 제조방법에 관한 것이다.
본 발명에 따른 액정표시장치용 어레이 기판은 보호층으로 유기 절연막을 형성하는 구조에 있어, 하프톤 마스크를 사용하여 수리가 필요한 배선 상부의 유기 절연막을 얇게 구성하는 것을 특징으로 한다.
이러한 특징으로 인해, 유기 절연막을 보호층으로 사용하는 고개구율 구조에서, 레이저를 이용하여 용이하게 배선의 단선을 수리할 수 있어 생산수율을 개선할 수 있는 장점이 있다.

Description

액정표시장치용 어레이기판과 그 제조방법{The substrate for LCD and method for fabricating the same}
도 1은 액정표시패널을 개략적으로 도시한 도면이고,
도 2는 종래에 따른 고개구율 구조의 액정표시장치용 어레이기판의 일부를 확대한 평면도이고,
도 3은 도 2의 Ⅲ-Ⅲ을 따라 절단한 단면도이고,
도 4는 본 발명에 따른 액정표시장치용 어레이기판의 일부를 확대한 평면도이고,
도 5는 도 4의 Ⅴ-Ⅴ를 따라 절단한 단면도이고,
도 6a 내지 도 6f는 도 4의 Ⅴ-Ⅴ를 따라 절단하여, 본 발명의 공정순서에 따라 도시한 공정 단면도이다.
<도면의 주요부분에 대한 간단한 설명>
100 : 기판 102 : 게이트 전극
104 : 게이트 배선 110 : 액티브층
112: 소스 전극 114 : 드레인 전극
116 : 데이터 배선 126 : 화소 전극
본 발명은 액정표시장치(LCD)용 어레이 기판에 관한 것으로 특히, 수리배선을 포함한 액정표시장치용 어레이 기판과 그 제조방법에 관한 것이다.
일반적으로, 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의해 상기 액정의 분자배열 방향으로 빛이 굴절하여 화상을 표현하게 된다.
상기 액정표시장치는 공통전극이 형성된 컬러필터 기판(상부기판)과 화소전극이 형성된 어레이기판(하부기판)과, 상부 및 하부기판 사이에 충진된 액정으로 이루어지는데, 이러한 액정표시장치에서는 공통전극과 화소전극이 상-하로 걸리는 전기장에 의해 액정을 구동하는 방식으로, 투과율과 개구율 등의 특성이 우수하다.
현재에는 박막트랜지스터와 상기 박막트랜지스터에 연결된 화소전극이 행렬방식으로 배열된 능동행렬 액정표시장치(AM-LCD : Active Matrix LCD)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다. 이하, 도 1을 참조하여 액정표시 장치를 개략적으로 설명한다.
도 1은 액정표시장치를 개략적으로 도시한 도면이다.
도시한 바와 같이, 액정표시장치는 블랙매트릭스(6)와 컬러필터(적, 녹, 청)(7a,b,c)와, 상기 블랙매트릭스 및 컬러필터 상에 투명한 공통전극(9)이 형성된 상부기판(5)과, 화소영역(P)과 화소영역 상에 형성된 화소전극(17)과 스위칭소자(T)를 포함한 어레이배선이 형성된 하부기판(22)으로 구성되며, 상기 상부기판(5)과 하부기판(22) 사이에는 액정(11)이 충진 되어있다.
상기 하부기판(22)은 어레이기판이라고도 하며, 스위칭 소자인 박막트랜지스터(T)가 매트릭스형태(matrix type)로 위치하고, 이러한 다수의 박막트랜지스터를 교차하여 지나가는 게이트배선(12)과 데이터배선(24)이 형성된다.
이때, 상기 박막트랜지스터(T)는 게이트 전극(30)과 액티브층(32)과 소스 전극(34)과 드레인 전극(36)을 포함하여 구성된다.
상기 화소영역(P)은 상기 게이트 배선(12)과 데이터 배선(24)이 교차하여 정의되는 영역이다. 상기 화소영역(P)상에 형성되는 화소전극(17)은 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명도전성 금속을 사용한다.
전술한 구성에서 일반적으로, 상기 블랙매트릭스(6)는 상기 게이트 배선(12)과 화소 전극(17)의 사이영역과 상기 데이터 배선(24)과 화소 전극(17)의 사이 영역을 차폐하도록 구성한다. 왜냐하면, 상기 게이트 및 데이터 배선과 화소 전극(17) 사이의 영역은 액정의 비정상적 동작영역이므로 빛샘이 발생하기 때문에 이를 가려주어야 하기 때문이다.
따라서, 개구율이 상당히 저하되는 단점이 있다.
이러한 단점을 해결하기 위해, 종래에는 고개구율 구조의 액정표시장치용 어레이 구조가 제안되었다.
도 2는 종래에 따른 액정표시장치용 어레이 기판의 한 화소를 확대한 평면도이다.
도시한 바와 같이, 기판(40)상에 일 방향으로 연장된 다수의 게이트 배선(52)이 구성되고, 상기 게이트 배선(52)과 교차하여 화소 영역(P)을 정의하는 데이터 배선(64)이 구성된다.
상기 게이트 배선(52)과 데이터 배선(64)의 교차지점에는 상기 게이트 배선(52)과 접촉하는 게이트 전극(54)과, 상기 게이트 전극(54)의 상부에 액티브층(56)과, 상기 액티브층(56)의 상부에 이격하여 위치하는 소스 전극(60)과 드레인 전극(62)을 포함하는 박막트랜지스터(T)가 구성된다.
상기 화소 영역(P)에는 상기 드레인 전극(62)과 접촉하면서 상기 게이트 배선(52)과 데이터 배선(64)의 일부 상부로 연장하여 위치하는 화소 전극(68)을 형성한다.
이때, 특징적인 것은 도시하지는 않았지만 상기 게이트 배선 및 데이터 배선(54,64)과 상기 화소 전극(68)사이에 유기 절연막(미도시)을 형성하는 것이다.
상기 유기 절연막(미도시)은 무기 절연막과는 달리 두텁게 형성되며 유전율값이 낮아 상기 게이트 배선 및 데이터 배선(52,64)과 상기 화소 전극(68)사이의 신호간섭이 최소화 될 수 있다.
따라서, 상기 유기 절연막(미도시)을 사이에 두고 상기 게이트 배선(52)과 데이터 배선(64)의 일부 상부로 상기 화소 전극(68)을 연장 형성함으로써, 전술한 이격공간을 개구영역으로 전환함으로써 개구율이 개선되는 이득을 얻을 수 있었다.
그러나, 이러한 유기 절연막(미도시)의 두께로 인해 상기 데이터 배선(64)이 단선되었을 경우, 레이저(laser)를 이용한 용접방식을 사용하여 상기 데이터 배선(64)의 단선(open)을 수리하는 것이 불가능하다.
이에 대해, 이하 도 3을 참조하여 설명한다.
도 3은 도 2의 Ⅲ-Ⅲ을 따라 절단한 단면도이다.
도시한 바와 같이, 기판(40)상에 박막트랜지스터(T)가 구성되어 있고, 화소 영역(P)의 일 측에 데이터 배선(64)이 구성된다.
상기 박막트랜지스터(T)와 데이터 배선(64)이 형성된 기판(40)의 전면에는 보호막으로서 유기 절연막(66)이 형성되어 있다.
이때, 상기 데이터 배선(64)의 단선이 발견되었다 해도 상기 유기 절연막(66)의 두께가 매우 두텁기 때문에 레이저를 조사하게 되면, 상기 유기 절연막(66)을 통과하면서 상당량의 에너지를 소비하기 때문에 데이터 배선(64)과 수리배선(미도시)을 용접하는 것이 불가능하다.
따라서, 기판(40)이 완성된 후 상기 배선의 단선이 발견되었을 경우 불량처리 되므로 생상수율이 저하되는 문제가 있다.
따라서, 전술한 문제를 해결하기 위해 본 발명은, 보호막으로서 유기 절연막을 사용하는 어레이기판에 있어서 배선이 단선되었을 때, 이를 수리하는 것이 가능하도록 하는 것을 목적으로 한다.
이를 위해, 하프톤 패턴(halftone pattern, slit pattern)이 설계된 마스크를 이용한 마스크 공정으로 배선에 대응하는 유기 절연막의 두께를 부분적으로 얇게 형성하는 것을 특징으로 한다.
전술한 목적을 달성하기 위한 본 발명에 따른 액정표시장치용 어레이기판은 기판과; 상기 기판 상에 교차하여 화소 영역을 정의하며 구성된 게이트 배선과 데이터 배선과; 상기 데이터 배선의 하부에 구성된 수리배선과; 상기 두 배선의 교차지점에 구성된 박막트랜지스터와; 상기 게이트 배선과 데이터 배선과 박막트랜지스터가 구성된 기판의 전면에 위치하고, 상기 데이터 배선에 대응하는 부분은 얇은 두께로 구성된 유기 절연막과; 상기 박막트랜지스터와 접촉하면서 상기 화소영역에 대응하는 유기 절연막의 상부에 구성된 투명한 화소전극을 포함한다.
ㅇ상기 수리배선은 상기 게이트 배선과 동일층에 구성되며, 화소 영역마다 독립적으로 구성된 것을 특징으로하며, 상기 데이터 배선에 대응하는 유기 절여막의 두께는 2㎛~4㎛인 것을 특징으로 한다.
상기 화소 전극은 이와 근접한 게이트 배선과 데이터 배선의 일부 상부로 연 장하여 구성된 구조인 것을 특징으로한다.
상기 박막트랜지스터와 유기 절연막의 사이에 무기 절연막을 더욱 구성할 수있다.
본 발명에 따른 수리배선을 포함하는 액정표시장치용 어레이기판의 제조방법은 기판에 다수의 화소 영역을 정의하는 단계와; 상기 다수의 화소 영역 중 수평 배열된 화소 영역의 사이마다 독립적으로 수리배선을 형성하는 단계와; 상기 수리배선의 상부로 데이터 배선과 이와 교차하는 게이트 배선을 형성하는 단계와; 상기 게이트 배선과 데이터 배선의 교차지점에 박막트랜지스터를 형성하는 단계와; 상기 박막트랜지스터와 게이트 배선 및 데이터 배선의 상부에, 하프톤 마스크 공정으로 상기 데이터 배선의 상부에 대응하여 얇은 두께로 구성되고 상기 박막트랜지스터의 일부를 노출하는 보호막(유기 절연막)을 형성하는 단계와; 상기 노출된 박막트랜지스터와 접촉하고, 상기 화소 영역에 대응하는 유기절연막의 상부에 화소 전극을 형성하는 단계를 포함한다.
상기 수리배선은 상기 게이트 배선과 동일층 동일물질로 형성되며 이때, 화소 영역마다 독립적으로 형성되어 상기 게이트 배선과는 이격하여 위치하도록 형성하는 것을 특징으로 한다.
상기 하프톤 마스크 공정을 이용한 유기절연막 형성단계는 상기 게이트 배선과 데이터 배선과 박막트랜지스터가 형성된 기판의 전면에 유기 절연막과, 유기 절연막의 상부에 감광층을 형성하는 단계와; 상기 감광층의 이격된 상부에, 상기 박막트랜지스터의 일부에 대응하여 투과부가, 상기 데이터 배선에 대응하여 반투과부 (하프톤부)가 대응되도록 마스크를 위치시키는 단계와; 상기 마스크의 상부에서 빛을 조사하여 하부의 감광층을 노광하고 현상하여, 상기 박막트랜지스터의 일부를 노출하고, 상기 데이터 배선에 대응하는 유기 절연막을 상부로부터 일부 제거하는 단계를 포함한다.
상기0 반투과부(하프톤 부)는 슬랫패턴(slit pattern)을 설계하여 구현함으로써, 조사되는 빛의 강도를 낮추는 기능을 하여 상기 감광층을 상부로부터 일부만 제거되도록 하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예를 설명한다.
-- 실시예 --
본 발명은 배선에 대응하는 상부 유기 절연막을 부분적으로 얇게 형성함으로서, 상기 배선이 단선되었을 경우, 레이저를 이용하여 단선부위를 용이하게 수리(repair)할 수 있도록 하는 것을 특징으로 한다.
도 4는 본 발명에 따른 액정표시장치용 어레이 기판의 한 화소를 확대한 평면도이다.
도시한 바와 같이, 도시한 바와 같이, 기판(100)상에 일 방향으로 연장된 다수의 게이트 배선(104)을 구성하고, 상기 게이트 배선(104)과 교차하여 화소 영역(P)을 정의하는 데이터 배선(116)을 구성한다.
이때, 상기 데이터 배선(116)의 하부에는 수리배선(106)을 구성 한다.
상기 게이트 배선(104)과 데이터 배선(116)의 교차지점에는 상기 게이트 배선(104)과 접촉하는 게이트 전극(102)과, 상기 게이트 전극(102) 상부에 액티브층 (110)과, 상기 액티브층(110)의 상부에 이격하여 위치하는 소스 전극(112)과 드레인 전극(114)을 포함하는 박막트랜지스터(T)가 구성된다.
상기 화소 영역(P)에는 상기 드레인 전극(114)과 접촉하면서 상기 게이트 배선(104)과 데이터 배선(116)의 일부 상부로 연장하여 위치하는 화소전극(126)을 형성한다.
이때, 특징적인 것은 상기 게이트 배선 및 데이터 배선(104,116)과 화소전극(126)의 사이에 유기 절연막(미도시)을 형성함에 있어, 상기 데이터 배선(116)에 대응하는 부분의 유기 절연막(미도시)을 얇게 구성하는 것이다. 이에 대해 이하, 도 4를 참조하여 설명한다.
도 5는 도 4의 ⅥⅤ-Ⅴ-Ⅳ를 따라 절단한 단면도이다.
도시한 바와 같이, 기판(100) 상에 박막트랜지스터(T)를 구성하고, 화소 영역(P)의 일 측에 대응하여 데이터 배선(116)을 구성한다.
상기 화소 영역(P)에는 상기 데이터 배선(16)과 보호층인 유기 절연막(118)을 사이에 두고 투명한 화소 전극(126)을 형성 한다.
이때, 특징적인 것은 상기 데이터 배선(116)의 상부에 대응한 유기 절연막(118)을 얇게 형성하는 것이다. 이와 같이 하면, 상기 데이터 배선(116)이 단선되었을 경우, 레이저 조사를 통해 상기 데이터 배선(116)과 하부의 수리배선(106)을 원활하게 용접하는 것이 가능해 진다.
전술한 단면 구성을 가지는 어레이 기판의 제조방법을 이하, 공정도면을 참조하여 설명한다.
도 6a 내지 도 6f는 도 4의 Ⅴ-Ⅴ를 따라 절단하여, 본 발명의 공정순서에 따라 도시한 공정 단면도이다.
도 6a에 도시한 바와 같이, 기판(100)상에 다수의 화소 영역(P)을 정의 한다.
다음으로, 상기 기판(100)상에 도전성 금속을 증착하고 패턴하여, 평행하게 이격된 다수의 게이트 배선(도 4의 104)과, 상기 게이트 배선에 연결되고 상기 화소 영역(P)마다 게이트 전극(102)을 형성한다.
동시에, 상기 게이트 배선(도 4의 104)들의 이격된 영역마다 수직하게 수리 배선(106)을 형성한다. 상기 수리배선(106)은 수평 배열된 화소영역(P)의 사이마다 위치하도록 구성한다.
이때, 상기 도전성 금속은 알루미늄(Al), 알루미늄합금(AlNd), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W), 구리(Cu)등을 포함하는 금속그룹 중 선택된 하나 또는 그이상의 금속을 증착하여 형성한다.
상기 게이트 배선(도 4의 104)과 게이트 전극(102)과 수리배선(106)이 형성된 기판(100)의 전면에 질화 실리콘(SiNx)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나 또는 그 이상의 물질을 증착하여 게이트 절연막(107)을 형성한다.
도 6b에 도시한 바와 같이, 상기 게이트 절연막(107)이 형성된 기판(100)의 전면에 비정질 실리콘(a-Si:H)과 불순물이 포함된 비정질 실리콘(a-Si:H)을 순차 증착하거나, 상기 비정질 실리콘층의 표면에 불순물이 도핑하는 공정을 진행 한 후 패턴하여, 상기 게이트 전극(102)에 대응하는 게이트 절연막(107)의 상부에 액티브층(108)과 오믹 콘택층(110)을 형성한다.
도 6c에 도시한 바와 같이, 상기 액티브층(108)과 오믹 콘택층(110)이 형성된 기판(100)의 전면에 앞서 언급한 도전성 금속을 증착하고 패턴하여, 상기 오믹 콘택층(108)의 상부에 이격된 소스 전극(112)과 드레인 전극(114)과, 상기 소스 전극(112)과 연결되고 상기 게이트 배선(도 4의 104)과 교차하는 데이터 배선(116)을 형성 한다.
다음으로, 상기 소스 전극(112)과 드레인 전극(114)의 이격된 사이로 노출된 오믹 콘택층(110)을 제거하여 하부의 액티브층(108)을 노출하는 공정을 진행한다.
다음으로, 상기 소스 및 드레인 전극(112,114)과 데이터 배선(116)이 형성된 기판(100)의 전면에 벤조사이클로부텐(BCB)과 아크릴계 수지(acryl resin)를 포함하는 유기절연물질 그룹 중 선택된 하나 또는 그 이상의 물질을 증착하여 유기 절연막(118)을 형성한다.
상기 유기 절연막(118)의 상부에 포토레지스트(photo-resist)를 도포하여 감광층(120)을 형성하고, 상기 감광층(120)의 이격된 상부에 투과부(B1)와 차단부(B3)와 반투과부(B2, 슬릿(slit)부)로 구성된 마스크(M)를 위치시킨다.
이때, 상기 마스크(M)의 투과부(B1)는 상기 드레인 전극(114)의 일부 상부에 대응하여 위치하도록 하고, 상기 반투과부(B2)는 상기 데이터 배선(116)에 대응하여 위치하도록 한다.
상기 마스크(M)의 상부로 빛을 조사하여 하부의 감광층(120)을 노광하고 현상하는 공정을 진행한다.
전술한 공정에서, 상기 유기 절연막(120)을 형성하기 전, 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연 물질 그룹 중 선택된 하나 또는 그 이상의 물질을 증착하여 무기 절연막(117)을 형성함으로써, 상기 노출된 액티브층(108)을 보호하는 역할을 하도록 할 수 있다.
도 6d에 도시한 바와 같이, 상기 현상공정이 완료되면 상기 데이터 배선(116)에 대응한 부분이 제거되고, 상기 데이터 배선(116)에 대응한 부분은 상부로 부터 일부가 제거되어 얇은 두께(d1)로 형성된 감광패턴(122)을 형성할 수 있다.
연속하여, 상기 감광패턴(166) 사이로 노출된 유기 절연막을 식각하는 공정을 진행하게 되는데, 이와 동시에 상기 데이터 배선 상부에 대응하는 감광층의 얇은 부분이 제거되고 하부의 유기 절연막(118)의 일부가 순차 제거 된다.
전술한 공정이 완료되면, 상기 감광패턴(122)은 제거한다.
따라서, 도 6e에 도시한 바와 같이, 상기 유기 절연막(118)은 앞선 마스크 공정을 통해 상기 드레인 전극(114)의 일부를 노출하여 드레인 콘택홀(124)이 형성되고, 상기 데이터 배선(116)에 대응한 부분은 얇은 두께(d2)로 구성되는 결과를 얻을 수 있다.
이때, 상기 데이터 배선에 대응한 유기 절연막의 두께(d2)는 2㎛~4㎛의 값으로 형성하는 것이 바람직하다.
이와 같은 하며, 상기 데이터 배선(116)의 일부가 단선되었을 경우, 레이저를 통해 용이하게 상기 수리배선(106)과 데이터 배선(116)을 용접할 수 있게 된다.
도 6f에 도시한 바와 같이, 상기 유기 절연막(118)인 보호막의 상부에 투명 전극층을 증착하고 패턴하여, 상기 드레인 전극(114)과 접촉하면서 상기 화소 영역(P)에 위치하는 화소 전극(126)을 형성한다.
이때, 상기 화소 전극(126)은 근접한 게이트 배선 및 데이터 배선(도 4의 104, 116)의 상부로 연장하여 형성할 수 있어 고개구율 구현이 가능하다.
이상으로, 전술한 공정을 통해 본 발명에 따른 리페어 배선을 포함하는 액정표시장치용 어레이기판을 제작할 수 있다.
따라서, 보호막으로서 유기절연막을 사용하는 구조인 어레이기판의 구성에 있어서, 상기 데이터 배선의 하부에 수리배선을 구성하고 상기 데이터 배선의 상부에 대응하는 유기 절연막은 하프톤 마스크 패턴을 사용함으로써 부분적으로 얇게 구성하는 것이 가능하여, 상기 데이터 배선이 단선되었을 경우 레이저를 이용하여 이를 수리하는 것이 가능하다.
따라서, 배선의 단선불량을 방지할 수 있으므로 생산수율을 개선할 수 있는 효과가 있다.

Claims (12)

  1. 기판과;
    상기 기판 상에 교차하여 화소 영역을 정의하며 구성된 게이트 배선과 데이터 배선과;
    상기 데이터 배선의 하부에 구성된 수리배선과;
    상기 두 배선의 교차지점에 구성된 박막트랜지스터와;
    상기 게이트 배선과 데이터 배선과 박막트랜지스터가 구성된 기판의 전면에 위치하고, 상기 데이터 배선에 대응하는 부분은 얇은 두께로 구성된 유기 절연막과;
    상기 박막트랜지스터와 접촉하면서 상기 화소영역에 대응하는 유기 절연막의 상부에 구성된 투명한 화소전극
    을 포함하는 액정표시장치용 어레이기판.
  2. 제 1 항에 있어서,
    상기 수리배선은 상기 게이트 배선과 동일층에 구성되며, 화소 영역마다 독립적으로 구성된 것을 특징으로 하는 액정표시장치용 어레이기판.
  3. 제 1 항에 있어서,
    상기 데이터 배선에 대응하는 유기절여막의 두께는 2㎛~4㎛인 것을 특징으로 하는 액정표시장치용 어레이기판.
  4. 제 1 항에 있어서,
    상기 화소 전극은 이와 근접한 게이트 배선과 데이터 배선의 일부 상부로 연장하여 구성된 구조인 것을 특징으로 하는 액정표시장치용 어레이기판.
  5. 제 1 항에 있어서,
    상기 박막트랜지스터와 유기 절연막의 사이에 무기 절연막이 더욱 구성된 것을 특징으로 하는 액정표시장치용 어레이기판.
  6. 기판에 다수의 화소 영역을 정의하는 단계와;
    상기 다수의 화소 영역 중 수평 배열된 화소 영역의 사이마다 독립적으로 수리배선을 형성하는 단계와;
    상기 수리배선의 상부로 데이터 배선과 이와 교차하는 게이트 배선을 형성하 는 단계와;
    상기 게이트 배선과 데이터 배선의 교차지점에 박막트랜지스터를 형성하는 단계와;
    상기 박막트랜지스터와 게이트 배선 및 데이터 배선의 상부에, 하프톤 마스크 공정으로 상기 데이터 배선의 상부에 대응하여 얇은 두께로 구성되고 상기 박막트랜지스터의 일부를 노출하는 보호막(유기 절연막)을 형성하는 단계와;
    상기 노출된 박막트랜지스터와 접촉하고, 상기 화소 영역에 대응하는 유기 절연막의 상부에 화소 전극을 형성하는 단계
    를 포함하는 액정표시장치용 어레이기판 제조방법.
  7. 제 6 항에 있어서,
    상기 수리배선은 상기 게이트 배선과 동일층 동일물질로 형성되며 이때, 화소 영역마다 독립적으로 형성되어 상기 게이트 배선과는 이격하여 위치하도록 형성하는 것을 특징으로 하는 액정표시장치용 어레이기판 제조방법.
  8. 제 6 항에 있어서,
    상기 데이터 배선에 대응하는 유기 절여막의 두께는 2㎛~4㎛인 것을 특징으로 하는 액정표시장치용 어레이기판 제조방법.
  9. 제 6 항에 있어서,
    상기 화소 전극은 이와 근접한 게이트 배선과 데이터 배선의 일부 상부로 연장하여 형성된 것을 특징으로 하는 액정표시장치용 어레이기판 제조방법.
  10. 제 6 항에 있어서,
    상기 박막트랜지스터와 유기 절연막의 사이에 무기 절연막을 형성하는 단계를 더욱 포함하는 액정표시장치용 어레이기판 제조방법.
  11. 제 6 항에 있어서,
    상기 하프톤 마스크 공정을 이용한 유기절연막 형성단계는
    상기 게이트 배선과 데이터 배선과 박막트랜지스터가 형성된 기판의 전면에 유기 절연막과, 유기 절연막의 상부에 감광층을 형성하는 단계와
    상기 감광층의 이격된 상부에, 상기 박막트랜지스터의 일부에 대응하여 투과부가, 상기 데이터 배선에 대응하여 반투과부(하프톤부)가 대응되도록 마스크를 위치시키는 단계와;
    상기 마스크의 상부에서 빛을 조사하여 하부의 감광층을 노광하고 현상하여, 상기 박막트랜지스터의 일부를 노출하고, 상기 데이터 배선에 대응하는 유기 절연 막을 상부로부터 일부 제거하는 단계를
    포함하는 것을 특징으로 하는 액정표시장치용 어레이기판 제조방법.
  12. 제 11 항에 있어서,
    상기 반투과부(하프톤 부)는 슬랫패턴(slit pattern)을 설계하여 구현함으로써, 조사되는 빛의 강도를 낮추는 기능을 하여 상기 감광층을 상부로부터 일부만 제거되도록 하는 것을 특징으로 하는 액정표시장치용 어레이기판 제조방법.
KR1020050047656A 2005-06-03 2005-06-03 액정표시장치용 어레이기판과 그 제조방법 KR101202982B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050047656A KR101202982B1 (ko) 2005-06-03 2005-06-03 액정표시장치용 어레이기판과 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050047656A KR101202982B1 (ko) 2005-06-03 2005-06-03 액정표시장치용 어레이기판과 그 제조방법

Publications (2)

Publication Number Publication Date
KR20060126059A true KR20060126059A (ko) 2006-12-07
KR101202982B1 KR101202982B1 (ko) 2012-11-20

Family

ID=37730067

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050047656A KR101202982B1 (ko) 2005-06-03 2005-06-03 액정표시장치용 어레이기판과 그 제조방법

Country Status (1)

Country Link
KR (1) KR101202982B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120003768A (ko) * 2010-07-05 2012-01-11 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이의 제조방법
KR101328852B1 (ko) * 2006-12-12 2013-11-13 엘지디스플레이 주식회사 반 투과 마스크
KR101358219B1 (ko) * 2006-12-29 2014-02-05 엘지디스플레이 주식회사 액정표시장치의 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102319315B1 (ko) 2015-05-14 2021-10-29 삼성디스플레이 주식회사 유기 발광 표시 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101328852B1 (ko) * 2006-12-12 2013-11-13 엘지디스플레이 주식회사 반 투과 마스크
KR101358219B1 (ko) * 2006-12-29 2014-02-05 엘지디스플레이 주식회사 액정표시장치의 제조방법
KR20120003768A (ko) * 2010-07-05 2012-01-11 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이의 제조방법

Also Published As

Publication number Publication date
KR101202982B1 (ko) 2012-11-20

Similar Documents

Publication Publication Date Title
KR101229413B1 (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
US8603866B2 (en) Method of manufacturing array substrate for uniform and high quality images
US7977175B2 (en) Array substrate for liquid crystal display device and method of fabricating the same
KR101248003B1 (ko) 액정표시장치용 어레이 기판과 그 제조방법
KR101241129B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20030080373A (ko) 액정표시장치용 어레이기판과 그 제조방법
JP2006323344A (ja) 液晶表示装置用アレイ基板及びその製造方法
US7652738B2 (en) Array substrate for in-plane switching mode liquid crystal display device and method of manufacturing the same
KR101682432B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이기판 및 이의 제조 방법
KR101202982B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
US6842202B2 (en) Array substrate having polysilicon TFT for liquid crystal display device and method of manufacturing the same
KR101228538B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101197221B1 (ko) 에프에프에스 방식 액정표시장치용 어레이 기판과 그제조방법
KR100430084B1 (ko) 액정표시장치 및 그 제조방법
KR20080048861A (ko) 액정표시장치용 어레이 기판과 그 제조방법
KR101355920B1 (ko) 액정표시장치용 어레이 기판과 그 제조방법
KR100443538B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR100835171B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR20030077372A (ko) 액정표시장치용 어레이기판과 박막트랜지스터 제조방법
KR100866977B1 (ko) 리페어 구조를 가지는 액정표시장치용 어레이 기판
KR101408687B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101271527B1 (ko) 박막트랜지스터 액정표시장치 및 그 제조방법
KR101006475B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR20080048724A (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR101124398B1 (ko) 액정표시자치용 어레이 기판과 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 7