KR20060125299A - 액정 표시 장치 및 그 검사 방법 - Google Patents

액정 표시 장치 및 그 검사 방법 Download PDF

Info

Publication number
KR20060125299A
KR20060125299A KR1020050047262A KR20050047262A KR20060125299A KR 20060125299 A KR20060125299 A KR 20060125299A KR 1020050047262 A KR1020050047262 A KR 1020050047262A KR 20050047262 A KR20050047262 A KR 20050047262A KR 20060125299 A KR20060125299 A KR 20060125299A
Authority
KR
South Korea
Prior art keywords
data
gate
liquid crystal
electrode
crystal display
Prior art date
Application number
KR1020050047262A
Other languages
English (en)
Other versions
KR101152124B1 (ko
Inventor
김동규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050047262A priority Critical patent/KR101152124B1/ko
Priority to US11/359,955 priority patent/US7705924B2/en
Publication of KR20060125299A publication Critical patent/KR20060125299A/ko
Priority to US12/710,449 priority patent/US7847872B2/en
Application granted granted Critical
Publication of KR101152124B1 publication Critical patent/KR101152124B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306—Details
    • G02F1/1309—Repairing; Testing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/69—Arrangements or methods for testing or calibrating a device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)

Abstract

본 발명은 액정 표시 장치 및 그 검사 방법에 관한 것으로, 이 장치는 행렬 형태로 배열되어 있으며 서로 다른 크기의 제1 및 제2 부화소 전극을 포함하는 복수의 화소 전극, 제1 및 제2 부화소 전극에 각각 연결되어 있는 제1 및 제2 스위칭 소자, 제1 및 제2 스위칭 소자에 연결되어 있는 게이트선, 게이트선과 교차하며 제1 및 제2 스위칭 소자에 각각 연결되어 있는 제1 및 제2 데이터선, 그리고 제1 및 제2 데이터선에 각각 연결되어 있는 제1 및 제2 데이터 쇼팅 바를 포함한다. 본 발명에 의하면, 각 부화소에 연결되어 있는 데이터선을 2개의 데이터 쇼팅 바에 연결하여 VI 테스트를 함으로써 각 데이터선 사이의 브리지 및 각 부화소 전극 사이의 브리지를 용이하게 검출할 수 있다.
액정 표시 장치, 박막 트랜지스터 표시판, 쇼팅 바, 극성, 어레이 테스트, VI 테스트

Description

액정 표시 장치 및 그 검사 방법 {LIQUID CRYSTAL DISPLAY AND TEST METHOD THEREOF}
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 개략도이다.
도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.
도 3은 본 발명의 한 실시예에 따른 액정 표시 장치의 한 부화소에 대한 등가 회로도이다.
도 4는 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도이다.
도 5 및 도 6은 각각 도 4의 액정 표시 장치를 V-V' 선 및 VI-VI' 선을 따라 잘라 도시한 단면도이다.
도 7은 도 1에 도시한 액정 표시 장치의 게이트 쇼팅 바의 주변을 도시한 도면이다.
도 8은 도 7의 액정 표시 장치를 VIII-VIII' 선을 따라 잘라 도시한 단면도이다.
도 9는 본 발명의 한 실시예에 따른 액정 표시 장치를 검사하기 위한 테스트 파형도이다.
도 10은 본 발명의 한 실시예에 따른 액정 표시 장치의 화소 극성을 도시한 도면이다.
도 11은 본 발명의 다른 실시예에 따른 액정 표시 장치의 개략도이다.
도 12는 도 11에 도시한 액정 표시 장치의 게이트 쇼팅 바의 주변을 도시한 도면이다.
도 13은 본 발명의 다른 실시예에 따른 액정 표시 장치를 검사하기 위한 테스트 파형도이다.
도 14는 본 발명의 다른 실시예에 따른 액정 표시 장치의 화소 극성을 도시한 도면이다.
도 15는 본 발명의 다른 실시예에 따른 액정 표시 장치의 개략도이다.
도 16은 본 발명의 다른 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.
도 17은 본 발명의 다른 실시예에 따른 액정 표시 장치의 배치도이다.
도 18은 도 17의 액정 표시 장치를 XVIII-XVIII' 선을 따라 잘라 도시한 단면도이다.
도 19는 도 15에 도시한 액정 표시 장치의 데이터 쇼팅 바의 주변을 도시한 도면이다.
도 20은 도 19의 액정 표시 장치를 XX-XX' 선을 따라 잘라 도시한 단면도이다.
도 21은 도 본 발명의 다른 실시예에 따른 액정 표시 장치를 검사하기 위한 테스트 파형도이다.
도 22는 본 발명의 다른 실시예에 따른 액정 표시 장치의 화소 극성을 도시한 도면이다.
본 발명은 액정 표시 장치 및 그 검사 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전계 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어지며, 전계 생성 전극에 전압을 인가하여 액정층에 전계를 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
액정 표시 장치를 제조하는 과정에서 단선이나 단락 등 불량 여부를 검출하기 위하여 여러 가지 검사 과정을 거치게 되는데, OS 테스트(open short test), 어레이 테스트(array test), VI 테스트(visual inspection), 그로스 테스트, 모듈 테스트(module test) 등이 그 예이다.
OS 테스트는 박막 트랜지스터를 제조하는 과정에서 소스 전극 및 드레인 전극으로 분리된 후 일정 전압을 인가하여 신호선의 단선이나 박막 트랜지스터의 단락 여부를 알아보는 시험이고, 어레이 테스트는 모 기판(mother glass)으로부터 개별적인 셀(cell)들로 분리되기 전에 일정한 전압을 인가하고 출력 전압의 유무를 통하여 표시 신호선의 단선 여부를 알아보는 시험이며, VI 테스트는 개별적인 셀 들로 분리된 후 상부 표시판과 하부 표시판을 결합하고 일정한 전압을 인가한 후 사람의 눈으로 보면서 표시 신호선의 단선 여부를 알아보는 시험이다. 그로스 테스트는 구동 회로를 실장하기 전 실제 구동 전압과 동일한 전압을 인가하여 화면의 표시 상태를 통하여 화질 및 표시 신호선의 단선 여부를 알아보는 시험이며, 모듈 테스트는 구동 회로를 장착한 후 최종적으로 구동 회로의 적정 동작 여부를 알아보는 시험이다.
한편 액정 표시 장치 중에서도 전계가 인가되지 않은 상태에서 액정 분자의 장축을 상하 표시판에 대하여 수직을 이루도록 배열한 수직 배향 모드 액정 표시 장치는 대비비가 크고 넓은 기준 시야각 구현이 용이하여 각광받고 있다. 여기에서 기준 시야각이란 대비비가 1:10인 시야각 또는 계조간 휘도 반전 한계 각도를 의미한다.
수직 배향 모드 액정 표시 장치에서 광시야각을 구현하기 위한 수단으로는 전계 생성 전극에 절개부를 형성하는 방법과 전계 생성 전극 위에 돌기를 형성하는 방법 등이 있다. 절개부와 돌기로 액정 분자가 기우는 방향을 결정할 수 있으므로, 이들을 사용하여 액정 분자의 경사 방향을 여러 방향으로 분산시킴으로써 기준 시야각을 넓힐 수 있다.
그러나 수직 배향 방식의 액정 표시 장치는 전면 시인성에 비하여 측면 시인성이 떨어진다. 예를 들어, 절개부가 구비된 PVA(patterned vertically aligned) 방식의 액정 표시 장치의 경우에는 측면으로 갈수록 영상이 밝아져서, 심한 경우에는 높은 계조 사이의 휘도 차이가 없어져 그림이 뭉그러져 보이는 경우도 발생한 다.
측면 시인성을 개선하기 위하여 하나의 화소를 두 개의 부화소로 분할하고 두 부화소에 서로 다른 전압을 인가하는 방법이 제시되었다. 그런데 액정 표시 장치를 제조하는 과정 중 부화소 전극을 패터닝할 때 부화소 전극을 서로 연결하거나 이웃하는 데이터선을 서로 연결하는 브리지(bridge)가 형성될 수 있다. 이것은 회로적인 관점에서 보면 이들이 서로 단선이 된다는 것을 의미한다. 이에 따라 서로 다른 전압이 각 부화소에 인가되는 것이 아니라 동일한 전압이 인가되므로 표시 품위가 떨어진다. 따라서 각종 검사 과정을 통하여 이러한 브리지 형성 여부에 대하여 검사할 필요가 있다.
따라서 본 발명이 이루고자 하는 기술적 과제는 부화소 전극 사이의 브리지 및 데이터선 사이의 브리지 여부를 용이하게 검출할 수 있는 액정 표시 장치 및 그 검사 방법을 제공하는 것이다.
이러한 기술적 과제를 이루기 위한 본 발명의 한 실시예에 따른 액정 표시 장치는, 행렬 형태로 배열되어 있으며, 서로 다른 크기의 제1 및 제2 부화소 전극을 포함하는 복수의 화소 전극, 상기 제1 및 제2 부화소 전극에 각각 연결되어 있는 제1 및 제2 스위칭 소자, 상기 제1 및 제2 스위칭 소자에 연결되어 있는 게이트선, 상기 게이트선과 교차하며 상기 제1 및 제2 스위칭 소자에 각각 연결되어 있는 제1 및 제2 데이터선, 그리고 상기 제1 및 제2 데이터선에 각각 연결되어 있는 제1 및 제2 데이터 쇼팅 바를 포함한다.
상기 제1 및 제2 데이터 쇼팅 바에는 서로 다른 극성의 데이터 전압이 인가될 수 있다.
상기 서로 다른 극성의 데이터 전압의 크기는 실질적으로 동일할 수 있다.
상기 게이트선에 연결되어 있는 게이트 쇼팅 바를 더 포함할 수 있다.
상기 제1 및 제2 부화소 전극에 인가되는 데이터 전압의 크기는 서로 다르며 하나의 영상 정보로부터 얻어질 수 있다.
상기 제1 부화소 전극의 크기는 상기 제2 부화소 전극의 크기보다 크며, 상기 제1 부화소 전극에 인가되는 데이터 전압의 크기는 상기 제2 부화소 전극에 인가되는 데이터 전압의 크기보다 작을 수 있다.
본 발명의 다른 특징에 따른 액정 표시 장치의 구동 방법은, 제1 및 제2 부화소 전극을 포함하는 복수의 화소 전극, 상기 제1 및 제2 부화소 전극에 각각 연결되어 있는 제1 및 제2 스위칭 소자, 상기 제1 및 제2 스위칭 소자에 연결되어 있는 게이트선, 그리고 상기 제1 및 제2 스위칭 소자에 각각 연결되어 있는 제1 및 제2 데이터선을 포함하는 액정 표시 장치의 검사 방법으로서, 상기 제1 및 제2 데이터선에 각각 연결되는 제1 및 제2 데이터 쇼팅 바를 구비하는 단계, 상기 게이트선에 연결되는 게이트 쇼팅 바를 구비하는 단계, 상기 제1 데이터 쇼팅 바에 정극성의 데이터 전압을 인가하는 단계, 상기 제2 데이터 쇼팅 바에 부극성의 데이터 전압을 인가하는 단계, 그리고 상기 게이트 쇼팅 바에 게이트 시험 신호를 인가하여 상기 제1 부화소 전극에 상기 정극성의 데이터 전압을 인가하고 상기 제2 부화 소 전극에 상기 부극성의 데이터 전압을 인가하는 단계를 포함한다.
상기 액정 표시 장치의 밝기의 균일성을 검출하는 단계를 더 포함할 수 있다.
상기 정극성 및 부극성 데이터 전압의 크기는 실질적으로 동일할 수 있다.
상기 제1 및 제2 데이터 쇼팅 바를 각각 상기 제1 및 제2 데이터선으로부터 분리하는 단계, 그리고 상기 게이트 쇼팅 바를 상기 게이트선으로부터 분리하는 단계를 더 포함할 수 있다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 액정 표시 장치 및 그 검사 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 개략도이고, 도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이며, 도 3은 본 발명의 한 실시예에 따른 액정 표시 장치의 한 부화소에 대한 등가 회로도이다.
도 1에 도시한 바와 같이, 본 발명의 한 실시예에 따른 액정 표시 장치는 액정 표시판 조립체(liquid crystal panel assembly)를 포함하며, 액정 표시판 조립체는 등가 회로로 볼 때 복수의 표시 신호선(G1a-Gnb, D1-Dm)과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(Px)를 포함한다. 반면, 도 3에 도시한 구조로 볼 때, 액정 표시판 조립체는 서로 마주 보는 하부 및 상부 표시판(100, 200)과 둘 사이에 들어 있는 액정층(3)을 포함한다.
표시 신호선(G1a-Gnb, D1-Dm)은 하부 표시판(100)에 구비되어 있으며 게이트 신호("주사 신호"라고도 함)를 전달하는 복수의 게이트선(G1a-Gnb)과 데이터 신호를 전달하는 데이터선(D1-Dm)을 포함한다. 게이트선(G1a-Gnb)은 대략 행 방향으로 뻗어 있으며 서로가 거의 평행하고 데이터선(D1-Dm)은 대략 열 방향으로 뻗어 있으며 서로가 거의 평행하다.
또한 액정 표시판 조립체는 게이트선(G1a-Gnb)에 각각 연결되어 있는 게이트 패드(PG1a-PGnb)와 데이터선(D1-Dm)에 각각 연결되어 있는 데이터 패드(PD1-PDm) 및 이들에 각각 연결되어 있는 게이트 쇼팅 바(320a, 320b)와 데이터 쇼팅 바(310)를 포함한다.
게이트 쇼팅 바(320a)는 게이트 연장선(321a, 322a, 323a, ...)을 통하여 게 이트 패드(PG1a, PG2a, PG3a, ...)에 연결되어 있으며, 게이트 쇼팅 바(320b)는 게이트 연장선(321b, 322b, ...)을 통하여 게이트 패드(PG1b, PG2b, ...)에 연결되어 있다. 데이터 쇼팅 바(310)도 데이터 연장선(311, 312, 313, ...)을 통하여 데이터 패드(PD1, PD2, PD3, ...)에 연결되어 있다. 따라서 각 게이트선(G1a-Gna)은 게이트 쇼팅 바(320a)를 통하여 서로 연결되어 있으며, 각 게이트선(G1b-Gnb)도 게이트 쇼팅 바(320b)를 통하여 서로 연결되어 있다. 또한 각 데이터선(D1-Dm)도 데이터 쇼팅 바(310)를 통하여 서로 연결되어 있다.
게이트 쇼팅 바(320a, 320b) 및 데이터 쇼팅 바(310)의 끝 부분에는 별도의 패드(도시하지 않음)가 구비되어 있어서 각종 테스트 신호를 인가할 수 있다.
게이트 쇼팅 바(320a, 320b) 및 데이터 쇼팅 바(310)는 여러 가지 테스트를 거친 후 절단선(LX)을 따라 잘라냄으로써 제거된다. 따라서 이 후에는 각 게이트선(G1a-Gnb) 및 데이터선(D1-Dm)은 서로 분리된다. 그러고 게이트 패드(PG1a-PGnb) 및 데이터 패드(PD1-PDm)에는 외부 장치로서 게이트 구동부(도시하지 않음) 및 데이터 구동부(도시하지 않음)가 각각 연결되어 게이트선(G1a-Gnb) 및 데이터선(D1-Dm)에 게이트 신호 및 데이터 신호를 각각 인가한다. 그러나 게이트 구동부가 액정 표시판 조립체에 집적되는 경우에는 게이트 패드를 생략할 수 있으며 게이트 구동부로부터 게이트 연장선(321a, 321b, 322a, 322b, ...)이 연장된다.
도 2에는 표시 신호선과 한 화소(Px)의 등가 회로가 나타나 있는데, 도면 부 호 GLa, GLb로 나타낸 게이트선과 도면 부호 DL로 나타낸 데이터선 이외에도 표시 신호선은 게이트선(GLa, GLb)과 거의 나란하게 뻗은 유지 전극선(SL)을 포함한다.
각 화소(Px)는 한 쌍의 부화소(Pxa, Pxb)를 포함하며, 각 부화소(Pxa, Pxb)는 해당 게이트선(GLa, GLb) 및 데이터선(DL)에 연결되어 있는 스위칭 소자(Qa, Qb)와 이에 연결된 액정 축전기(liquid crystal capacitor)(CLCa, CLCb), 그리고 스위칭 소자(Qa, Qb) 및 유지 전극선(SL)에 연결되어 있는 유지 축전기(storage capacitor)(CSTa, CSTb)를 포함한다. 유지 축전기(CSTa, CSTb)는 필요에 따라 생략할 수 있으며 이 경우에는 유지 전극선(SL) 또한 필요 없다.
도 1 및 도 2를 참고하면 모든 게이트선(GLa)은 게이트 쇼팅 바(320a)에 연결되고, 모든 게이트선(GLb)은 게이트 쇼팅 바(320b)에 연결된다. 따라서 각 부화소(Pxa)에 동일한 신호를 인가할 수 있으며, 각 부화소(Pxb)에도 이와 별도의 동일한 신호를 인가할 수 있다.
도 3을 참고하면, 각 부화소(Pxa, Pxb)의 스위칭 소자(Q)는 하부 표시판(100)에 구비되어 있는 박막 트랜지스터 등으로 이루어지며, 각각 게이트선(GL)에 연결되어 있는 제어 단자, 데이터선(DL)에 연결되어 있는 입력 단자, 그리고 액정 축전기(CLC) 및 유지 축전기(CST)에 연결되어 있는 출력 단자를 가지는 삼단자 소자이다.
액정 축전기(CLC)는 하부 표시판(100)의 부화소 전극(PE)과 상부 표시판(200)의 공통 전극(CE)을 두 단자로 하며 두 전극(PE, CE) 사이의 액정층(3)은 유 전체로서 기능한다. 부화소 전극(PE)은 스위칭 소자(Q)에 연결되며 공통 전극(CE)은 상부 표시판(200)의 전면에 형성되어 있고 공통 전압(Vcom)을 인가 받는다. 도 3에서와는 달리 공통 전극(CE)이 하부 표시판(100)에 구비되는 경우도 있으며 이때에는 두 전극(PE, CE) 중 적어도 하나가 선형 또는 막대형으로 만들어질 수 있다.
액정 축전기(CLC)의 보조적인 역할을 하는 유지 축전기(CST)는 하부 표시판(100)에 구비된 유지 전극선(SL)과 화소 전극(PE)이 절연체를 사이에 두고 중첩되어 이루어지며 유지 전극선(SL)에는 공통 전압(Vcom) 따위의 정해진 전압이 인가된다. 그러나 유지 축전기(CST)는 부화소 전극(PE)이 절연체를 매개로 바로 위의 전단 게이트선과 중첩되어 이루어질 수 있다.
한편, 색 표시를 구현하기 위해서는 각 화소가 원색(primary color) 중 하나를 고유하게 표시하거나(공간 분할) 각 화소가 시간에 따라 번갈아 삼원색을 표시하게(시간 분할) 하여 이들 삼원색의 공간적, 시간적 합으로 원하는 색상이 인식되도록 한다. 원색의 예로는 적색, 녹색 및 청색을 들 수 있다. 도 3은 공간 분할의 한 예로서 각 화소가 상부 표시판(200)의 영역에 원색 중 하나를 나타내는 색필터(CF)를 구비함을 보여주고 있다. 도 3과는 달리 색필터(CF)는 하부 표시판(100)의 부화소 전극(PE) 위 또는 아래에 형성할 수도 있다.
그러면 앞서 설명한 액정 표시 장치의 구조에 대하여 도 4 내지 도 6을 참고로 하여 상세하게 설명한다.
도 4는 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도이고, 도 5 및 도 6은 각각 도 4의 액정 표시 장치를 V-V' 선 및 VI-VI' 선을 따라 잘라 도시한 단면도이다.
본 실시예에 따른 액정 표시 장치는 하부 표시판(100), 이와 마주보고 있는 상부 표시판(200) 및 이들(100, 200) 사이에 들어 있는 액정층(3)을 포함한다.
먼저 하부 표시판(100)에 대하여 상세하게 설명한다.
투명한 유리 등으로 이루어진 절연 기판(110) 위에 복수 쌍의 제1 및 제2 게이트선(gate line)(121a, 121b)과 복수의 유지 전극선(storage electrode lines)(131)이 형성되어 있다.
게이트선(121a, 121b)은 주로 가로 방향으로 뻗어 있고 물리적, 전기적으로 서로 분리되어 있으며, 게이트 신호를 전달한다. 제1 및 제2 게이트선(121a, 121b)은 각각 위쪽 및 아래쪽에 배치되어 있으며, 아래 및 위로 돌출한 복수의 제1 및 제2 게이트 전극(gate electrode)(124a, 124b)과 다른 층 또는 외부 구동 회로와의 연결을 위하여 면적이 넓으며 둘 다 왼쪽에 배치되어 있는 끝 부분(129a, 129b)을 포함한다. 그러나 이들 끝 부분(129a, 129b)은 각각 왼쪽 및 오른쪽에 배치되거나 둘 다 오른쪽에 배치될 수도 있다.
유지 전극선(131)은 주로 가로 방향으로 뻗어 있으며 제2 게이트선(121b)보다 제1 게이트선(121a)에 가깝다. 각 유지 전극선(131)은 유지 전극선(131)으로부터 아래위로 뻗어 넓이가 넓은 복수의 유지 전극(137)을 포함한다. 유지 전극(137)은 대략 직사각형이고 유지 전극선(131)에 대칭이다. 유지 전극선(131)에는 액정 표시 장치의 상부 표시판(200)의 공통 전극(common electrode)(270)에 인가되 는 공통 전압(common voltage) 따위의 소정의 전압이 인가된다.
게이트선(121a, 121b)과 유지 전극선(131)은 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 따위로 이루어질 수 있다. 그러나 게이트선(121a, 121b)과 유지 전극선(131)은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 이 중 한 도전막은 게이트선(121a, 121b)과 유지 전극선(131)의 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 이루어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 등으로 이루어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 상부막 및 알루미늄 하부막과 몰리브덴 상부막을 들 수 있다. 그러나 게이트선(121a, 121b)과 유지 전극선(131)은 다양한 여러 가지 금속과 도전체로 만들어질 수 있다.
또한 게이트선(121a, 121b) 및 유지 전극선(131)의 측면은 기판(110)의 표면에 대하여 경사져 있으며 그 경사각은 약 30-80°인 것이 바람직하다.
게이트선(121a, 121b) 및 유지 전극선(131) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 상부에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 등으로 이루어진 복수의 섬형 반도체(154a, 154b, 156)가 형성되어 있다. 반도체(154a, 154b)는 각각 게이트 전극(124a, 124b) 위에 얹혀 있다. 반도체(156)는 게이트선(121a, 121b) 및 유지 전극선(131) 위에 형성되어 있다.
반도체(154a, 154b, 156)의 상부에는 실리사이드(silicide) 또는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 복수의 섬형 저항성 접촉 부재(ohmic contact)(163a, 163b, 165a, 165b, 166)가 형성되어 있다. 저항성 접촉 부재(163a, 163b)와 저항성 접촉 부재(165a, 165b)는 각각 쌍을 이루어 반도체(154a, 154b) 위에 각각 위치한다.
반도체(154a, 154b, 156)와 저항성 접촉 부재(163a, 163b, 165a, 165b, 166)의 측면 역시 기판(110)의 표면에 대하여 경사져 있으며 그 경사각은 30-80°이다.
저항성 접촉 부재(163a, 163b, 165a, 165b, 166) 및 게이트 절연막(140) 위에는 복수의 데이터선(data line)(171)과 이로부터 분리되어 있는 복수 쌍의 드레인 전극(drain electrode)(175a, 175b)이 형성되어 있다.
데이터선(171)은 주로 세로 방향으로 뻗어 게이트선(121a, 121b) 및 유지 전극선(131)과 교차하며 데이터 전압(data voltage)을 전달한다. 각 데이터선(171)은 제1 및 제2 드레인 전극(175a, 175b)을 향하여 각각 뻗은 복수의 제1 및 제2 소스 전극(source electrode)(173a, 173b)과 다른 층 또는 외부 장치와의 접속을 위하여 폭이 확장되어 있는 끝 부분(179)을 포함한다.
제1 및 제2 드레인 전극(175a, 175b)은 각각 반도체(154a, 154b) 위에 위치 한 막대형 끝 부분에서 출발하며 가로 방향 및 세로 방향으로 뻗어 있고, 유지 전극(137)과 중첩하는 면적이 넓은 확장부(177a, 177b)를 가진다. 각 소스 전극(173a, 173b)은 드레인 전극(175a, 175b)의 막대형 끝 부분을 감싸도록 휘어져 있다. 제1/제2 게이트 전극(124a/124b), 제1/제2 소스 전극(173a/173b) 및 제1/제2 드레인 전극(175a/175b)은 반도체(154a/154b)와 함께 제1/제2 박막 트랜지스터(thin film transistor, TFT)(Qa/Qb)를 이루며, 박막 트랜지스터(Qa/Qb)의 채널(channel)은 제1/제2 소스 전극(173a/173b)과 제1/제2 드레인 전극(175a/175b) 사이의 반도체(154a/154b)에 형성된다.
데이터선(171)과 드레인 전극(175a, 175b)은 크롬, 몰리브덴 계열의 금속, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal)으로 이루어지는 것이 바람직하며, 내화성 금속 따위의 하부막(도시하지 않음)과 그 위에 위치한 저저항 물질 상부막(도시하지 않음)으로 이루어진 다층막 구조를 가질 수 있다. 다층막 구조의 예로는 앞서 설명한 크롬 또는 몰리브덴 하부막과 알루미늄 상부막의 이중막 외에도 몰리브덴막-알루미늄막-몰리브덴막의 삼중막을 들 수 있다.
데이터선(171) 및 드레인 전극(175a, 175b)도 게이트선(121a, 121b) 및 유지 전극선(131)과 마찬가지로 그 측면이 약 30-80°의 각도로 각각 경사져 있다.
저항성 접촉 부재(163a, 163b, 165a, 165b, 166)는 그 하부의 반도체(154a, 154b, 156)와 그 상부의 데이터선(171) 및 드레인 전극(175a, 175b) 사이에만 존재하며 접촉 저항을 낮추어 주는 역할을 한다. 반도체(154a, 154b)는 소스 전극(173a, 173b)과 드레인 전극(175a, 175b) 사이에 가리지 않고 노출된 부분을 가지 고 있다. 또한 반도체(156)는 앞서 설명한 것처럼 게이트선(121a, 121b) 및 유지 전극선(131)과 데이터선(171)의 교차점, 그리고 드레인 전극(175a, 175b)과 유지 전극(137)의 교차점에 형성되어 있으며 이들은 교차점에서의 프로파일을 완만하게 하여 데이터선(171) 및 드레인 전극(175a, 175b)의 단선을 방지한다.
데이터선(171) 및 드레인 전극(175a, 175b)과 노출된 반도체(154a, 154b) 부분의 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 질화규소 또는 산화규소로 이루어진 무기물, 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기물 또는 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질 등으로 이루어진다. 그러나 보호막(180)은 유기막의 우수한 특성을 살리면서도 노출된 반도체(154a, 154b) 부분을 보호하기 위하여 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.
보호막(180)에는 데이터선(171)의 끝 부분(179) 및 드레인 전극(175a, 175b)의 확장부(177a, 177b)를 각각 드러내는 복수의 접촉 구멍(contact hole)(182, 187a, 187b)이 형성되어 있으며, 보호막(180)과 게이트 절연막(140)에는 게이트선(121a, 121b)의 끝 부분(129a, 129b)을 드러내는 복수의 접촉 구멍(181a, 181b)이 형성되어 있다.
보호막(180) 위에는 제1 및 제2 부화소 전극(subpixel electrode)(190a, 190b)을 포함하는 복수의 화소 전극(pixel electrode)(190)과 복수의 차폐 전극(shielding electrode)(88) 및 복수의 접촉 보조 부재(contact assistant)(81a, 81b, 82)가 형성되어 있다. 화소 전극(190)과 차폐 전극(88) 및 접촉 보조 부재(81a, 81b, 82)는 ITO 또는 IZO 따위의 투명 도전체 또는 알루미늄 따위의 반사성 도전체로 이루어진다.
제1/제2 부화소 전극(190a/190b)은 접촉 구멍(187a/187b)을 통하여 제1/제2 드레인 전극(175a/175b)과 물리적·전기적으로 연결되어 제1/제2 드레인 전극(175a/175b)으로부터 데이터 전압을 인가 받는다. 한 쌍의 부화소 전극(190a, 190b)에는 하나의 입력 영상 신호에 대하여 미리 설정되어 있는 서로 다른 데이터 전압이 인가되는데, 그 크기는 부화소 전극(190a, 190b)의 크기 및 모양에 따라 설정될 수 있다. 또한 부화소 전극(190a, 190b)의 면적은 서로 다를 수 있다. 한 예로 제2 부화소 전극(190b)은 제1 부화소 전극(190a)에 비하여 높은 전압을 인가 받으며, 제1 부화소 전극(190a)보다 면적이 작다.
데이터 전압이 인가된 부화소 전극(190a, 190b)은 공통 전극(270)과 함께 전기장을 생성함으로써 두 전극(190a/190b, 270) 사이의 액정층(3)의 액정 분자들의 배열을 결정한다.
또한 앞서 설명했듯이, 각 부화소 전극(190a, 190b)과 공통 전극(270)은 액정 축전기(CLCa, CLCb)를 이루어 박막 트랜지스터(Qa, Qb)가 턴 오프된 후에도 인가된 전압을 유지하며, 전압 유지 능력을 강화하기 위하여 액정 축전기(CLCa, CLCb)와 병렬로 연결된 유지 축전기(CSTa, CSTb)는 제1 및 제2 부화소 전극(190a, 190b) 및 이에 연결되어 있는 드레인 전극(175a, 175b)과 유지 전극(137)의 중첩 등으로 만들어진 다.
각 화소 전극(190)은 오른쪽 모퉁이에서 모따기되어 있으며, 모따기된 빗변은 게이트선(121a, 121b)에 대하여 약 45도의 각도를 이룬다.
하나의 화소 전극(190)을 이루는 한 쌍의 제1 및 제2 부화소 전극(190a, 190b)은 간극(gap)(94)을 사이에 두고 서로 맞물려 있으며, 화소 전극(190)의 바깥 경계는 대략 사각형 형태이다. 제2 부화소 전극(190b)은 대략 회전한 등변 사다리꼴로서 밑변이 사다리꼴로 움푹 파여 있으며 대부분이 제1 부화소 전극(190a)으로 둘러싸여 있다. 제1 부화소 전극(190a)은 왼쪽 변에서 서로 연결되어 있는 상부, 하부 및 중앙 사다리꼴부로 이루어져 있다. 제1 부화소 전극(190a)은 상부 사다리꼴부의 윗변 및 하부 사다리꼴부의 아랫변에서 오른쪽 변을 향하여 뻗은 한 쌍의 절개부(91a, 91b)를 가지고 있다. 절개부(91a)는 제1 게이트선(121a)과 만나는 부분에서 서로 분리되어 있는 두 개의 절개부로 이루어져 있다. 제1 부화소 전극(190a)의 중앙 사다리꼴부는 제2 부화소 전극(190b)의 움푹 파여 있는 밑변에 끼워 있다. 제1 부화소 전극(190a)은 유지 전극선(131)을 따라 뻗은 절개부(92)를 가지며, 절개부(92)는 제1 부화소 전극(190a)의 왼쪽 변에 입구를 가지고 있으며, 입구로부터 가로 방향으로 뻗은 가로부를 가진다. 절개부(92)의 입구는 유지 전극선(131)에 대하여 약 45도의 각도를 이루는 한 쌍의 빗변을 가지고 있다. 제1 부화소 전극(190a)과 제2 부화소 전극(190b) 사이의 간극(94)은 대략 균일한 너비를 가지며 게이트선(121a, 121b)과 약 45도를 이루는 두 쌍의 상부 및 하부 사선부와 실질적으로 균일한 너비를 가지는 세 개의 세로부를 포함한다. 이하에서는 설명의 편의를 위하여 간극(94)도 절개부라고 표현한다.
화소 전극(190)은 절개부(91a, 92b, 92, 94)를 가지며, 화소 전극(190)은 이들 절개부(91a, 92b, 92, 94)에 의하여 복수의 영역으로 분할된다. 절개부(91a, 92b, 92, 94)는 대략 화소 전극(190)의 왼쪽 변에서부터 오른쪽 변으로 비스듬하게 뻗어 있으며, 유지 전극선(131)에 대하여 거의 반전 대칭(inversion symmetry)을 이루고 있다. 이들은 게이트선(121a, 121b)에 대하여 약 45도의 각도를 이루며 서로 수직하게 뻗어 있다.
따라서, 화소 전극(190)의 상반면과 하반면은 절개부(91a, 92b, 92, 94)에 의하여 각각 네 개의 영역으로 나누어진다. 이 때, 영역의 수효 또는 절개부의 수효는 화소의 크기, 화소 전극(190)의 가로변과 세로 변의 길이 비, 액정층(3)의 종류나 특성 등 설계 요소에 따라서 달라진다.
화소 전극(190)은 이웃하는 게이트선(121)과 중첩되어 개구율(aperture ratio)을 높이고 있다.
차폐 전극(88)은 데이터선(171) 및 게이트선(121b)을 따라 뻗어 있으며 데이터선(171) 상부에 위치하는 부분은 데이터선(171)을 완전히 덮으며, 게이트선(121b) 상부에 위치하는 부분은 게이트선(121b)의 폭보다 작은 폭을 가지며 게이트선(121b)의 경계선 안에 위치한다. 인접한 두 화소 전극(190) 사이에 위치하는 데이터선(171)은 완전히 차폐 전극(88)에 의해 덮여져 있다. 그러나 그 너비를 조절하여 데이터선(171)보다 작을 수도 있으며, 게이트선(121b)의 경계선 밖에 위치하는 경계선을 가질 수도 있다. 차폐 전극(88)에는 공통 전압이 인가되는데, 이를 위하여 보호막(180) 및 게이트 절연막(140)의 접촉 구멍(도시하지 않음)을 통하여 유지 전극선(131)에 연결되거나, 공통 전압을 박막 트랜지스터 표시판(100)에서 공통 전극 표시판(200)으로 전달하는 단락점(short point)(도시하지 않음)에 연결될 수도 있다. 이때, 개구율 감소가 최소가 되도록 차폐 전극(88)과 화소 전극(190) 사이의 거리를 최소로 하는 것이 바람직하다.
이와 같이 공통 전압이 인가되는 차폐 전극(88)을 데이터선(171) 상부에 배치하면 차폐 전극(88)이 데이터선(171)과 화소 전극(190) 사이 및 데이터선(171)과 공통 전극(270) 사이에서 형성되는 전계를 차단하여 화소 전극(190)의 전압 왜곡 및 데이터선(171)이 전달하는 데이터 전압의 신호 지연 및 왜곡이 줄어든다.
또한, 화소 전극(190)과 차폐 전극(88)의 단락을 방지하기 위하여 이들 사이에 거리를 두어야 하므로, 화소 전극(190)이 데이터선(171)으로부터 더 멀어져 이들 사이의 기생 용량이 줄어든다. 더욱이, 액정층(3)의 유전율(permittivity)이 보호막(180)의 유전율보다 높기 때문에, 데이터선(171)과 차폐 전극(88) 사이의 기생 용량이 차폐 전극(88)이 없을 때 데이터선(171)과 공통 전극(270) 사이의 기생 용량에 비하여 작다.
뿐만 아니라, 화소 전극(190)과 차폐 전극(88)이 동일한 층으로 만들어지기 때문에 이들 사이의 거리가 일정하게 유지되며 이에 따라 이들 사이의 기생 용량이 일정하다.
접촉 보조 부재(81a, 81b, 82)는 접촉 구멍(181a, 181b, 182)을 통하여 게이트선(121a, 121b)의 끝 부분(129a, 129b) 및 데이터선(171)의 끝 부분(179)과 각각 연결된다. 접촉 보조 부재(81a, 81b, 82)는 게이트선(121a, 121b)의 노출된 끝 부분(129a, 129b) 및 데이터선(171)의 노출된 끝 부분(179)과 외부 장치와의 접착성을 보완하고 이들을 보호하는 역할을 한다.
화소 전극(190), 차폐 전극(88), 접촉 보조 부재(81a, 81b, 82) 및 보호막(180) 위에는 액정층(3)을 배향하는 배향막(11)이 도포되어 있다. 배향막(11)은 수평 배향막일 수 있다.
다음, 공통 전극 표시판(200)에 대하여 설명한다.
투명한 유리 등으로 이루어진 절연 기판(210) 위에 빛샘을 방지하기 위한 블랙 매트릭스라고 하는 차광 부재(220)가 형성되어 있다. 차광 부재(220)는 화소 전극(190)과 마주보며 화소 전극(190)과 거의 동일한 모양을 가지는 복수의 개구부를 가지고 있다. 이와는 달리 차광 부재(220)는 데이터선(171)에 대응하는 부분과 박막 트랜지스터(Qa, Qb)에 대응하는 부분으로 이루어질 수도 있다. 그러나 차광 부재(220)는 화소 전극(190)과 박막 트랜지스터(Qa, Qb) 부근에서의 빛샘을 차단하기 위하여 다양한 모양을 가질 수 있다.
기판(210) 위에는 또한 복수의 색필터(230)가 형성되어 있다. 색필터(230)는 차광 부재(220)로 둘러싸인 영역 내에 대부분 위치하며, 화소 전극(190)을 따라서 세로 방향으로 길게 뻗을 수 있다. 색필터(230)는 적색, 녹색 및 청색 등의 원색 중 하나를 표시할 수 있다.
색필터(230) 및 차광 부재(220) 위에는 색필터(230)가 노출되는 것을 방지하고 평탄면을 제공하기 위한 덮개막(250)이 형성되어 있다.
덮개막(250)의 위에는 ITO, IZO 등의 투명한 도전체 따위로 이루어진 공통 전극(270)이 형성되어 있다.
공통 전극(270)은 복수 벌의 절개부(271-274b) 집합을 가진다.
한 벌의 절개부(271-274b)는 하나의 화소 전극(190)과 마주 보며 중앙 절개부(271, 272), 상부 절개부(273a, 274a) 및 하부 절개부(273b, 274b)를 포함한다. 절개부(271-274b)는 인접한 화소 전극(190)의 절개부(91a, 91b, 92, 94) 사이 및 가장자리 절개부(91a, 91b)와 화소 전극(190)의 빗변 사이에 배치되어 있다. 또한, 각 절개부(271-274b)는 화소 전극(190)의 절개부(91a, 91b, 92, 94)와 평행하게 뻗은 적어도 하나의 사선부를 포함한다.
하부 및 상부 절개부(273a-274b)는 대략 화소 전극(190)의 오른쪽 변에서 아래쪽 또는 위쪽 변을 향하여 뻗은 사선부, 그리고 사선부의 각 끝에서부터 화소 전극(190)의 변을 따라 변과 중첩하면서 뻗으며 사선부와 둔각을 이루는 가로부 및 세로부를 포함한다.
중앙 절개부(271)는 대략 화소 전극(190)의 왼쪽 변에서부터 가로로 뻗은 중앙 가로부, 이 중앙 가로부의 끝에서 중앙 가로부와 빗각을 이루며 화소 전극(190)의 왼쪽 변을 향하여 뻗은 한 쌍의 사선부, 그리고 사선부의 각 끝에서부터 화소 전극(190)의 왼쪽 변을 따라 왼쪽 변과 중첩하면서 뻗으며 사선부와 둔각을 이루는 종단 세로부를 포함한다. 중앙 절개부(272)는 대략 제2 부화소 전극(190b)의 오른쪽 변을 따라 오른쪽 변과 중첩하면서 뻗어 있는 세로부, 세로부의 각 끝에서 화소 전극(190)의 왼쪽 변을 향하여 뻗은 한 쌍의 사선부, 그리고 사선부의 각 끝에서부 터 제2 부화소 전극(190b)의 왼쪽 변을 따라 왼쪽 변과 중첩하면서 뻗으며 사선부와 둔각을 이루는 종단 세로부를 포함한다.
절개부(271-274b)의 사선부에는 삼각형 모양의 노치(notch)가 형성되어 있다. 이러한 노치는 사각형, 사다리꼴 또는 반원형의 모양을 가질 수도 있으며, 볼록하게 또는 오목하게 이루어질 수 있다. 이러한 노치는 절개부(271-274b)에 대응하는 영역 경계에 위치하는 액정 분자(3)의 배열 방향을 결정해준다.
절개부(271-274b)의 수효는 설계 요소에 따라 달라질 수 있으며, 차광 부재(220)가 절개부(271-274b)와 중첩하여 절개부(271-274b) 부근의 빛샘을 차단할 수 있다.
공통 전극(270)과 차폐 전극(88)에 동일한 공통 전압이 인가되므로 둘 사이에는 전계가 거의 없다. 따라서 공통 전극(270)과 차폐 전극(88) 사이에 위치한 액정 분자들은 초기 수직 배향 상태를 그대로 유지하므로 이 부분에 입사된 빛은 투과되지 못하고 차단된다.
공통 전극(270) 및 덮개막(250) 위에는 액정층(3)을 배향하는 배향막(21)이 도포되어 있다. 배향막(21)은 수평 배향막일 수 있다.
표시판(100, 200)의 바깥 면에는 편광판(12, 22)이 구비되어 있는데, 두 편광판(12, 22)의 투과축은 직교하며 이중 한 투과축(또는 흡수축)은 가로 방향과 나란하다. 반사형 액정 표시 장치의 경우에는 두 개의 편광판(12, 22) 중 하나가 생략될 수 있다.
액정층(3)은 음의 유전율 이방성을 가지며 액정층(3)의 액정 분자는 전계가 없는 상태에서 그 장축이 두 표시판의 표면에 대하여 수직을 이루도록 배향되어 있다.
공통 전극(270)에 공통 전압을 인가하고 화소 전극(190)에 데이터 전압을 인가하면 표시판(100, 200)의 표면에 거의 수직인 전계가 생성된다. 전극(190, 270)의 절개부(91a-94, 271-274b)는 이러한 전계를 왜곡하여 절개부(91a-94, 271-274b)의 변에 대하여 수직한 수평 성분을 만들어낸다.
이에 따라 전계는 표시판(100, 200)의 표면에 수직인 방향에 대하여 기울어진 방향을 가리킨다. 액정 분자들은 전계에 응답하여 그 장축이 전계의 방향에 수직을 이루도록 방향을 바꾸고자 하는데, 이때 절개부(91a-94, 271-274b) 및 화소 전극(190)의 변 부근의 전계는 액정 분자의 장축 방향과 나란하지 않고 일정 각도를 이루므로 액정 분자의 장축 방향과 전계가 이루는 평면 상에서 이동 거리가 짧은 방향으로 액정 분자들이 회전한다. 따라서 하나의 절개부 집합(91a-94, 271-274b)과 화소 전극(190)의 변은 화소 전극(190) 위에 위치한 액정층(3) 부분을 액정 분자들이 기울어지는 방향이 다른 복수의 도메인으로 나누며, 이에 따라 기준 시야각이 확대된다.
적어도 하나의 절개부(91a-94, 271-274b)는 돌기나 함몰부로 대체할 수 있으며, 절개부(91a-94, 271-274b)의 모양 및 배치는 변형될 수 있다.
그러면 본 발명의 실시예에 따른 게이트 쇼팅 바에 대하여 도 7 및 도 8을 참고로 하여 더 자세히 설명한다.
도 7은 도 1에 도시한 액정 표시 장치의 게이트 쇼팅 바의 주변을 도시한 도 면이고, 도 8은 도 7의 액정 표시 장치를 VIII-VIII' 선을 따라 잘라 도시한 단면도이다.
기판(110) 위에 게이트 패드(PG1a-PGnb)가 형성되어 있고, 이로부터 게이트선(121a, 121b)과 동일한 물질로 이루어진 게이트 연장선(321a, 321b, 322a, 322b, ...)이 가로 방향으로 뻗어 있다. 그 위에는 게이트 절연막(140)이 형성되어 있으며, 게이트 절연막(140) 위에는 세로 방향으로 뻗어 있으며 데이터선(171)과 동일한 물질로 이루어진 게이트 쇼팅 바(320a, 320b)가 형성되어 있다. 게이트 쇼팅 바(320a, 320b) 위에는 보호막(180)이 형성되어 있다.
보호막(180)에는 게이트 쇼팅 바(320a)를 드러내는 접촉 구멍(351a, 352a, ...) 및 게이트 쇼팅 바(320b)를 드러내는 접촉 구멍(351b, 352b, ...)이 형성되어 있으며, 게이트 절연막(140)과 함께 게이트 연장선(321a, 321b, 322a, 322b, ...)을 각각 드러내는 접촉 구멍(361a, 361b, 362a, 362b, ...)이 형성되어 있다.
보호막(180) 위에는 ITO 또는 IZO로 이루어진 연결 부재(341a, 341b, 342a, 342b, ...)가 형성되어 있다. 연결 부재(341a, 342a, ...)는 접촉 구멍(351a/361a, 352a/362a, ...)을 각각 통하여 게이트 쇼팅 바(320a)와 게이트 연장선(321a, 322a, ...)을 각각 물리적·전기적으로 연결하고, 연결 부재(341b, 342b, ...)는 접촉 구멍(351b/361b, 352b/362b, ...)을 각각 통하여 게이트 쇼팅 바(320b)와 게이트 연장선(321b, 322b, ...)을 각각 물리적·전기적으로 연결한다.
한편 게이트 연장선(321a, 321b, 322a, 322b, ...)은 게이트 쇼팅 바(320a, 320b)를 지나 더 연장되어 정전기 방지용 보조선(도시하지 않음)에 연결될 수 있다.
그러면 본 실시예에 따른 액정 표시 장치의 어레이 테스트 및 VI 테스트에 대하여 도 9 및 도 10을 참고로 하여 상세하게 설명한다.
도 9는 본 발명의 한 실시예에 따른 액정 표시 장치를 검사하기 위한 테스트 파형도이고, 도 10은 본 발명의 한 실시예에 따른 액정 표시 장치의 화소 극성을 도시한 도면이다.
도 9에 도시한 바와 같이, 게이트 쇼팅 바(320a, 320b)에 게이트 시험 신호(Vga, Vgb)를 T2를 주기로 하여 각각 인가한다. 여기서 게이트 시험 신호(Vga, Vgb)는 서로 180도의 위상차를 가진다. 데이터 쇼팅 바(310)에도 T2를 주기로 정극성 데이터 전압(V+)과 부극성 데이터 전압(V-)을 교대로 인가한다. 여기서 정극성 및 부극성은 공통 전압(Vcom)에 대한 데이터 전압(Vdata)의 극성을 의미하며 정극성 및 부극성 데이터 전압(V+, V-)의 크기는 같다. 정극성의 데이터 전압(V+)이 인가된 경우에는 게이트 시험 신호(Vga)를 인가하여 제1 스위칭 소자(Qa)를 턴 온시키고, 부극성의 데이터 전압(V-)이 인가된 경우에는 게이트 시험 신호(Vgb)를 인가하여 제2 스위칭 소자(Qb)를 턴 온시킨다.
그러면 도 10에 도시한 바와 같이, 제1 부화소 전극(190a)에는 정극성의 화소 전압이 충전되고, 제2 부화소 전극(190b)에는 부극성의 화소 전압이 충전된다. 그러고 제1 및 제2 부화소 전극(190a, 190b)에는 각각 정극성 및 부극성의 화소 전압이 계속 유지된다.
그러나 도 10의 우측 상단에 도시한 것처럼 그 사이에 브리지(ST1)가 형성되어 있는 제1 및 제2 부화소 전극에는 도 9에 도시한 전압(VPST1)과 같이 정극성과 부극성의 전압이 번갈아 충전된다. 따라서 어레이 테스트를 통하여 각 부화소 전극의 극성을 검출함으로써 각 화소의 제1 및 제2 부화소 전극 사이의 브리지를 용이하게 알아낼 수 있다.
한편 게이트 시험 신호(Vga, Vgb)의 펄스 폭(T1)을 적절히 조절하여 데이터 전압의 충전 속도를 느리게 하면 브리지가 형성된 제1 및 제2 부화소 전극에는 정극성 및 부극성의 데이터 전압(V+, V-)보다 작은 전압이 충전된다. 그러나 정상의 제1 및 제2 부화소 전극에는 계속해서 정극성 및 부극성의 데이터 전압(V+, V-)이 각각 인가되므로 이들 전압과 동일한 전압이 유지된다. 따라서 VI 테스트를 통하여 주변의 밝기와 다른 화소를 검출함으로써 제1 및 제2 부화소 전극(190a, 190b) 사이의 브리지를 용이하게 알아낼 수 있다.
그리고 제1 부화소 전극(190a)과 차폐 전극(88) 사이에 브리지가 형성된 경우 차폐 전극(88)에 공통 전압(Vcom)이 인가되어 있으므로 이러한 제1 부화소 전극(190a)에는 정상적인 정극성 화소 전압이 충전되지 못한다. 따라서 어레이 테스트 및 VI 테스트를 통하여 제1 부화소 전극(190a)과 차폐 전극(88) 사이의 브리지 여부를 용이하게 알아낼 수 있다.
그러면 본 발명의 다른 실시예에 따른 액정 표시 장치 및 검사 방법에 대하여 도 11 내지 도 14를 참고로 하여 상세하게 설명한다.
도 11은 본 발명의 다른 실시예에 따른 액정 표시 장치의 개략도이고, 도 12는 도 11에 도시한 액정 표시 장치의 게이트 쇼팅 바의 주변을 도시한 도면이다. 도 13은 본 발명의 다른 실시예에 따른 액정 표시 장치를 검사하기 위한 테스트 파형도이고, 도 14는 본 발명의 다른 실시예에 따른 액정 표시 장치의 화소 극성을 도시한 도면이다.
본 실시예에 따른 액정 표시 장치는 앞선 실시예에서 설명한 액정 표시 장치와 거의 유사하다. 이하에서는 동일한 부분에 대하여는 설명을 생략하고 다른 부분에 대하여만 상세하게 설명한다.
도 11에 도시한 바와 같이, 본 실시예에 따른 액정 표시 장치의 절단선(LX) 안쪽 부분은 앞선 실시예의 액정 표시 장치와 실질적으로 동일하다. 다만 본 실시예의 액정 표시 장치는 도 4에 도시한 차폐 전극(88)이 생략되어 있으며, 이에 따라 제1 및 제2 화소 전극(190a, 190b)을 데이터선(171)과 중첩하여 형성할 수 있으며, 따라서 개구율을 높일 수 있다.
또한 본 실시예에 따른 데이터 쇼팅 바(310)는 앞선 실시예의 그것과 동일하다. 그러나 본 실시예의 액정 표시 장치는 게이트 패드(PG1a-PGnb)에 연결되어 있는 4개의 게이트 쇼팅 바(420a-420d)를 포함한다.
게이트 패드(PG1a-PGnb)는 4개씩 차례로 게이트 쇼팅 바(420a-420d)에 연결되어 있다. 즉, 게이트 패드(PG1a, PG1b ,PG2a ,PG2b)는 각각 게이트 연장선(421a, 421b, 421c, 421d)을 통하여 게이트 쇼팅 바(420a, 420b, 420c, 420d)에 연결되어 있고, 그 다음의 게이트 패드(PG3a, ...)도 게이트 연장선(422a, ...)을 통하여 게이트 쇼팅 바(420a, ...)에 동일하게 연결되어 있다.
도 12에 도시한 바와 같이 본 실시예에 따른 게이트 쇼팅 바(420a-420d)와 게이트 연장선의 연결 구조는 도 7 및 도 8에 도시한 게이트 쇼팅 바(320a, 320b)와 게이트 연장선의 연결 구조와 실질적으로 동일하다. 다만 게이트 쇼팅 바(420a-420d)의 수효가 4개로 늘어난 것과 이에 따른 게이트 패드(PG1a-PGnb)와의 연결 순서가 다르다.
도 13에 도시한 바와 같이, 게이트 쇼팅 바(420a-420d)에 게이트 시험 신호(Vga-Vgd)를 T4를 주기로 하여 각각 인가한다. 여기서 게이트 시험 신호(Vga-Vgd)는 차례로 90도의 위상차를 가진다. 데이터 쇼팅 바(310)에도 T4를 주기로 정극성 데이터 전압(V+)과 부극성 데이터 전압(-)을 교대로 인가한다.
정극성 데이터 전압(V+)이 인가되어 있는 경우에는 게이트 시험 신호(Vga, Vgd)를 인가하여 홀수 번째 화소행의 제1 스위칭 소자(Qa) 및 짝수 번째 화소행의 제2 스위칭 소자(Qb)를 턴 온시키고, 부극성 데이터 전압(V-)이 인가되어 있는 경우에는 게이트 시험 신호(Vgb, Vgc)를 인가하여 홀수 번째 화소행의 제2 스위칭 소자(Qb)와 짝수 번째 화소행의 제1 스위칭 소자(Qa)를 턴 온시킨다.
그러면 도 14에 도시한 바와 같이, 홀수 번째 화소행의 제1 부화소 전극(190a)에는 정극성의 화소 전압이 충전되고, 제2 부화소 전극(190b)에는 부극성의 화소 전압이 충전된다. 또한 짝수 번째 화소행의 제1 부화소 전극(190a)에는 부극 성의 화소 전압이 충전되고, 제2 부화소 전극(190b)에는 정극성의 화소 전압이 충전된다. 그러고 각 부화소 전극(190a, 190b)에는 한번 충전된 정극성/부극성의 화소 전압이 계속 유지된다.
그러나 도 14의 우측 상단에 도시한 것처럼, 그 사이에 브리지(ST2)가 형성되어 있는 두 개의 제1 부화소 전극(190a)에는 도 13에 도시한 전압(VPST2)과 같이 정극성과 부극성의 전압이 번갈아 충전된다. 또한 도 14의 우측 하단에 도시한 것처럼, 그 사이에 브리지(ST3)가 형성되어 있는 제1 및 제2 부화소 전극(190a, 190b)에는 도 13에 도시한 전압(VPST3)과 같이 정극성과 부극성의 전압이 번갈아 충전된다. 따라서 어레이 테스트를 통하여 각 부화소 전극의 극성을 검출함으로써 각 화소의 제1 및 제2 부화소 전극(190a, 190b) 사이의 브리지 및 이웃하는 두 개의 제1 부화소 전극(190a) 사이의 브리지를 용이하게 알아낼 수 있다.
게이트 시험 신호(Vga-Vgd)의 펄스 폭(T3)을 적절히 조절하여 데이터 전압의 충전 속도를 느리게 하면 브리지가 형성된 두 개의 제1 부화소 전극(190a)에는 정극성 및 부극성의 데이터 전압(V+, V-)보다 작은 전압이 충전되고 또한 브리지가 형성된 제1 및 제2 부화소 전극(190a, 190b)에도 정극성 및 부극성의 데이터 전압(V+, V-)보다 작은 전압이 충전된다. 따라서 VI 테스트를 통하여 주변의 밝기와 다른 화소를 검출함으로써 제1 부화소 전극(190a) 사이의 브리지 및 제1 및 제2 부화소 전극(190a, 190b) 사이의 브리지를 용이하게 알아낼 수 있다.
한편 본 발명의 실시예에 따른 액정 표시 장치가 하나의 데이터 쇼팅 바를 포함하고 있는 것으로 설명하였으나 복수의 데이터 쇼팅 바, 예를 들어 2개 또는 3개의 데이터 쇼팅 바를 포함할 수 있으며, 복수의 게이트 쇼팅 바의 경우와 동일하게 적용하여 어레이 테스트 및 VI 테스트 등을 할 수 있다.
그러면 본 발명의 다른 실시예에 따른 액정 표시 장치에 대하여 도 15 및 도 16을 참고하여 상세하게 설명한다.
도 15는 본 발명의 다른 실시예에 따른 액정 표시 장치의 개략도이고, 도 16은 본 발명의 다른 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.
도 1에 도시한 바와 같이, 본 발명의 한 실시예에 따른 액정 표시 장치는 액정 표시판 조립체(liquid crystal panel assembly)를 포함하며, 액정 표시판 조립체는 등가 회로로 볼 때 복수의 표시 신호선(G1-Gn, D1a-Dmb)과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(PX)를 포함한다.
표시 신호선(G1-Gn, D1a-Dmb)은 게이트 신호를 전달하는 복수의 게이트선(G1-Gn)과 데이터 신호를 전달하는 데이터선(D1a-Dmb)을 포함한다. 게이트선(G1-Gn)은 대략 행 방향으로 뻗어 있으며 서로가 거의 평행하고 데이터선(D1a-Dmb)은 대략 열 방향으로 뻗어 있으며 서로가 거의 평행하다.
또한 액정 표시판 조립체는 게이트선(G1-Gn)에 각각 연결되어 있는 게이트 패드(PG1-PGn)와 데이터선(D1a-Dmb)에 각각 연결되어 있는 데이터 패드(PD1a-PDmb) 및 이들에 각각 연결되어 있는 게이트 쇼팅 바(320)와 데이터 쇼팅 바(310a, 310b)를 포함한다.
게이트 쇼팅 바(320)는 게이트 연장선(321, 322, ...)을 통하여 게이트 패드(PG1, PG2, ...)에 연결되어 있다. 따라서 각 게이트선(G1-Gn)은 게이트 쇼팅 바(320)를 통하여 서로 연결되어 있다.
데이터 쇼팅 바(310a)는 데이터 연장선(311a, 312a, 313a, ...)을 통하여 데이터 패드(PD1a, PD2a, PD3a, ...)에 연결되어 있으며, 데이터 쇼팅 바(310b)는 데이터 연장선(311b, 312b, ...)을 통하여 데이터 패드(PD1b, PD2b, ...)에 연결되어 있다. 따라서 각 데이터선(D1a-Dma)은 데이터 쇼팅 바(310a)를 통하여 서로 연결되어 있으며, 각 데이터선(D1b-Dmb)은 데이터 쇼팅 바(310b)를 통하여 서로 연결되어 있다.
게이트 쇼팅 바(320) 및 데이터 쇼팅 바(310a, 310b)의 끝 부분에는 별도의 패드(도시하지 않음)가 구비되어 있어서 각종 테스트 신호를 인가할 수 있다.
게이트 쇼팅 바(320) 및 데이터 쇼팅 바(310a, 310b)는 여러 가지 테스트를 거친 후 절단선(LX)을 따라 잘라냄으로써 제거된다. 따라서 이 후에는 각 게이트선(G1-Gn) 및 데이터선(D1a-Dmb)은 서로 분리된다. 그러고 게이트 패드(PG1-PGn) 및 데이터 패드(PD1a-PDmb)에는 외부 장치로서 게이트 구동부(도시하지 않음) 및 데이터 구동부(도시하지 않음)가 각각 연결되어 게이트선(G1-Gn) 및 데이터선(D1a-Dmb)에 게 이트 신호 및 데이터 신호를 각각 인가한다. 그러나 게이트 구동부가 액정 표시판 조립체에 집적되는 경우에는 게이트 패드를 생략할 수 있으며 게이트 구동부로부터 게이트 연장선(321, 322, ...)이 연장된다.
도 16에는 표시 신호선과 한 화소(PX)의 등가 회로가 나타나 있는데, 도면 부호 GL로 나타낸 게이트선과 도면 부호 DLa, DLb로 나타낸 데이터선 이외에도 표시 신호선은 게이트선(GL)과 거의 나란하게 뻗은 유지 전극선(SL)을 더 포함한다.
각 화소(PX)는 한 쌍의 부화소(PXc, PXd)를 포함하며, 각 부화소(PXc/PXd)는 해당 게이트선(GL) 및 데이터선(DLa/DLb)에 연결되어 있는 스위칭 소자(Qc/Qd)와 이에 연결된 액정 축전기(CLCc/CLCd) 및 유지 축전기(CSTc/CSTd)를 포함한다. 유지 축전기(CSTc, CSTd)는 필요에 따라 생략할 수 있으며 이 경우에는 유지 전극선(SL) 또한 필요 없다.
도 15 및 도 16을 참고하면 모든 게이트선(GL)은 게이트 쇼팅 바(320)에 연결되고, 모든 데이터선(DLa)은 데이터 쇼팅 바(310a)에 연결되며 모든 데이터선(DLb)은 데이터 쇼팅 바(310b)에 연결된다. 따라서 각 부화소(PXc)에 동일한 신호를 인가할 수 있으며, 각 부화소(PXd)에도 이와 별도의 동일한 신호를 인가할 수 있다.
각 부화소(PXc, PXd)는 도 3에 도시한 부화소와 실질적으로 동일하므로 이에 대한 상세한 설명은 생략한다.
그러면 이러한 액정 표시 장치의 구조에 대하여 도 17 및 도 18을 참고로 하 여 상세하게 설명한다.
도 17은 본 발명의 다른 실시예에 따른 액정 표시 장치의 배치도이고, 도 18은 도 17의 액정 표시 장치를 XVIII-XVIII' 선을 따라 잘라 도시한 단면도이다.
도 17 및 도 18을 참고하면 본 실시예에 따른 액정 표시 장치는 하부 표시판(101), 이와 마주보고 있는 상부 표시판(201) 및 이들 사이에 들어 있는 액정층(3)을 포함한다.
먼저 하부 표시판(101)에 대하여 상세하게 설명한다.
투명한 유리 등으로 이루어진 절연 기판(110) 위에 복수의 게이트선(121)과 복수의 유지 전극선(131a)이 형성되어 있다.
게이트선(121)은 주로 가로 방향으로 뻗어 있고 서로 분리되어 있으며, 게이트 신호를 전달한다. 각 게이트선(121)은 복수의 게이트 전극(124c, 124d)을 이루는 복수의 돌출부와 다른 층 또는 외부 장치의 접속을 위한 면적이 넓은 끝 부분(129)을 포함한다.
유지 전극선(131a)은 주로 가로 방향으로 뻗어 있으며, 유지 전극(133a, 133b)을 이루는 복수의 돌출부를 포함한다. 유지 전극(133a, 1343b)은 대략 직사각형이고 유지 전극선(131a)에 대칭이다.
게이트선(121) 및 유지 전극선(131a) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 위에는 수소화 비정질 규소 또는 다결정 규소 등으로 만들어진 복수의 섬형 반도체(154c, 154d, 156b, 157b)가 형성되어 있다. 반도체 (154c, 154d)는 각각 게이트 전극(124c, 124d) 위에 위치한다.
반도체(154c, 154d, 156b, 157b) 위에는 실리사이드(silicide) 또는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 복수의 섬형 저항성 접촉 부재(163c, 163d, 165c, 165d, 166b, 167)가 형성되어 있다. 저항성 접촉 부재(163c, 165c)와 저항성 접촉 부재(163d, 165d)는 각각 쌍을 이루어 반도체(154c, 154d) 위에 위치하고, 저항성 접촉 부재(166b, 167)는 각각 반도체(156b, 157b) 위에 위치한다.
게이트 절연막(140) 및 저항 접촉 부재(163c, 163d, 165c, 165d, 166b, 167) 위에는 복수의 데이터선(171a, 171b)과 이로부터 각각 분리되어 있는 복수의 드레인 전극(175c, 175d)이 형성되어 있다.
데이터선(171a, 171b)은 주로 세로 방향으로 뻗어 게이트선(121) 및 유지 전극선(131a)과 교차하며 데이터 전압을 전달한다. 데이터선(171a, 171b)은 각각 게이트 전극(124c, 124d)을 향하여 뻗은 복수의 소스 전극(173c, 173d)과 다른 층 또는 외부 장치와의 접속을 위하여 폭이 확장되어 있는 끝 부분(179a, 179b)을 포함한다.
제1 및 제2 드레인 전극(175c, 175d)은 데이터선(171a, 171b)과 분리되어 있고 각각 게이트 전극(124c, 124d)을 중심으로 소스 전극(173c, 173d)과 마주 본다. 제1 및 제2 드레인 전극(175c, 175d)은 각각 반도체(154c, 154d) 위에 위치한 막대형 끝 부분에서 출발하며 유지 전극(133a, 133b)과 각각 중첩하는 면적이 넓은 확장부(177c, 177d)를 가지며, 막대형 끝 부분은 U자형으로 구부러진 소스 전극 (173c, 173d)으로 일부 둘러싸여 있다.
제1/제2 게이트 전극(124c/124d), 제1/제2 소스 전극(173c/173d) 및 제1/제2 드레인 전극(175c/175d)은 반도체(154c/154d)와 함께 제1/제2 박막 트랜지스터(Qc/Qd)를 이루며, 박막 트랜지스터(Qc/Qd)의 채널은 제1/제2 소스 전극(173c/173d)과 제1/제2 드레인 전극(175c/175d) 사이의 반도체(154c/154d)에 형성된다.
저항성 접촉 부재(163c, 163d, 165c, 165d, 166b, 167)는 그 하부의 반도체(154c, 154d, 156b, 157b)와 그 상부의 데이터선(171a, 171b) 및 드레인 전극(175c, 175d) 사이에만 존재하며 접촉 저항을 낮추어 주는 역할을 한다. 섬형 반도체(154c, 154d)는 소스 전극(173c, 173d)과 드레인 전극(175c, 175d)에 가리지 않고 노출된 부분을 가지고 있으며, 반도체(156b, 157b)는 게이트선(121) 및 유지 전극선(131a) 표면의 프로파일을 부드럽게 하여 데이터선(171a, 171b) 및 드레인 전극(175c, 175d)의 단선을 방지한다.
데이터선(171a, 171b) 및 드레인 전극(175c, 175d)과 노출된 반도체(154c, 154d) 위에는 보호막(180)이 형성되어 있다.
보호막(180)에는 드레인 전극(175c, 175d)의 확장부(177c, 177d)와 데이터선(171a, 171b)의 끝 부분(179a, 179b)을 각각 드러내는 복수의 접촉 구멍(185c, 185d, 182a, 182b)이 형성되어 있으며, 보호막(180)과 게이트 절연막(140)에는 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(181)이 형성되어 있다.
보호막(180) 위에는 제1 및 제2 부화소 전극(191a, 191b)을 포함하는 복수의 화소 전극(191)과 복수의 차폐 전극(88a) 및 복수의 접촉 보조 부재(81, 82a, 82b)가 형성되어 있다.
제1/제2 부화소 전극(191a/191b)은 접촉 구멍(185c/185d)을 통하여 제1/제2 드레인 전극(175c/175d)과 물리적·전기적으로 연결되어 제1/제2 드레인 전극(175c/175d)으로부터 데이터 전압을 인가 받는다. 한 쌍의 부화소 전극(191a, 191b)에는 하나의 입력 영상 신호에 대하여 미리 설정되어 있는 서로 다른 데이터 전압이 인가되는데, 그 크기는 부화소 전극(191a, 191b)의 크기 및 모양에 따라 설정될 수 있다. 또한 부화소 전극(191a, 191b)의 면적은 서로 다를 수 있다. 제2 부화소 전극(191b)은 제1 부화소 전극(191a)에 비하여 높은 전압을 인가 받으며, 제1 부화소 전극(191a)보다 면적이 작다.
데이터 전압이 인가된 부화소 전극(191a, 191b)은 공통 전극(270)과 함께 전기장을 생성함으로써 두 전극(191, 270) 사이의 액정층(3)의 액정 분자들의 배열을 결정한다.
각 부화소 전극(191a, 191b)과 공통 전극(270)은 액정 축전기(CLCc, CLCd)를 이루어 박막 트랜지스터(Qc, Qd)가 턴 오프된 후에도 인가된 전압을 유지하며, 전압 유지 능력을 강화하기 위하여 액정 축전기(CLCc, CLCd)와 병렬로 연결된 유지 축전기(CSTc, CSTd)는 각각 제1 및 제2 부화소 전극(191a, 191b) 및 이에 연결되어 있는 드레인 전극(175c, 175d)의 확장부(177c, 177d)와 유지 전극(133a, 133b)의 중첩 등으로 만들어진다.
하나의 화소 전극(191)을 이루는 한 쌍의 제1 및 제2 부화소 전극(191a, 191b)은 간극(93)을 사이에 두고 서로 맞물려 있으며, 화소 전극(191)의 바깥 경계는 대략 사각형 형태이다. 제2 부화소 전극(191b)은 대략 회전한 등변 사다리꼴로서 밑변이 사다리꼴로 움푹 파여 있으며 대부분이 제1 부화소 전극(191a)으로 둘러싸여 있다. 제1 부화소 전극(191a)은 왼쪽 변에서 서로 연결되어 있는 상부, 하부 및 중앙 사다리꼴부로 이루어져 있다. 제1 부화소 전극(191a)의 중앙 사다리꼴부는 제2 부화소 전극(191b)의 움푹 파여 있는 밑변에 끼워 있다. 제1 부화소 전극(191a)과 제2 부화소 전극(191b) 사이의 간극(93)은 대략 균일한 너비를 가지며 게이트선(121)과 약 45도를 이루는 두 쌍의 상부 및 하부 사선부와 실질적으로 균일한 너비를 가지는 세 개의 세로부를 포함한다. 이하에서는 설명의 편의를 위하여 간극(93)도 절개부라고 표현한다.
제1 부화소 전극(191a)은 상부 사다리꼴부의 윗변 및 하부 사다리꼴부의 아랫변에서 오른쪽 변을 향하여 뻗은 절개부(96a, 96b, 97a, 97b)를 가지고 있다. 제1 부화소 전극(191a)은 유지 전극선(131a)을 따라 뻗은 절개부(91, 92a)를 가지며, 절개부(91, 92a)는 중앙에서 가로 방향으로 뻗은 가로부와 유지 전극선(131a)에 대하여 약 45도의 각도를 이루는 한 쌍의 빗변을 가지고 있다. 제2 부화소 전극(192b)은 왼쪽 변에서 오른쪽 변을 향하여 뻗은 절개부(94a, 94b)를 가지고 있다. 절개부(91, 92a, 94a, 94b, 96a, 96b, 97a, 97b)는 유지 전극선(131a)에 대하여 거의 반전 대칭을 이루고 있으며, 이들은 게이트선(121)에 대하여 약 45도의 각도를 이루며 서로 수직하게 뻗어 있다. 화소 전극(191)의 상반부 및 하반부는 절 개부(91-97b)에 의하여 각각 8개의 영역으로 나누어진다.
차폐 전극(88a)은 데이터선(171a, 171b)을 따라 뻗어 있는 세로부와 게이트선(121)을 따라 뻗어 있는 가로부를 포함하고 있는데, 세로부는 데이터선(171a, 171b)을 완전히 덮고 있으며, 가로부도 게이트선(121)을 완전히 덮고 있다.
차폐 전극(88a)은 데이터선(171a, 171b)과 화소 전극(191) 사이 및 데이터선(171a, 171b)과 공통 전극(270) 사이에서 형성되는 전계를 차단하여 화소 전극(191)의 전압 왜곡 및 데이터선(171a, 171b)이 전달하는 데이터 전압의 신호 지연이 줄어든다. 또한 화소 전극(191)과 차폐 전극(88a)의 단락을 방지하기 위하여 이들 사이에 거리를 두어야 하므로 화소 전극(191)이 데이터선(171a, 171b) 및 게이트선(121)으로부터 더 멀어져 이들 사이의 기생 용량이 줄어든다.
접촉 보조 부재(81, 82a, 82b)는 접촉 구멍(181, 182a, 182b)을 통하여 게이트선(121)의 끝 부분(129) 및 데이터선(171a, 171b)의 끝 부분(179a, 179b)과 각각 연결된다.
화소 전극(191), 접촉 보조 부재(81, 82a, 82b) 및 보호막(180) 위에는 액정층(3)을 배향하는 배향막(11)이 도포되어 있다.
다음, 상부 표시판(201)에 대하여 상세하게 설명한다.
투명한 유리 등으로 이루어진 절연 기판(210) 위에 차광 부재(220), 복수의 색필터(230), 덮개막(250) 및 공통 전극(270)이 차례로 형성되어 있다.
공통 전극(270)은 복수 벌의 절개부(71, 72, 73a, 74a, 75c, 75d, 76c, 76d, 77a, 77b, 78a, 78b) 집합을 가진다.
한 벌의 절개부(71-78b)는 하나의 화소 전극(191)과 마주 보며 중앙 절개부(71, 72, 73a, 74a), 상부 절개부(75c, 76c, 77a, 78a) 및 하부 절개부(75d, 76d, 77b, 78b)를 포함한다. 절개부(71-78b)는 화소 전극(191)의 왼쪽 변 중앙, 인접한 화소 전극(191)의 절개부(91-97b) 사이 및 가장자리 절개부(97a, 97b)와 화소 전극(191)의 모퉁이 사이에 배치되어 있다. 또한, 절개부(72-78b)는 화소 전극(191)의 절개부(91-97b)와 평행하게 뻗은 적어도 하나의 사선부를 포함한다.
하부 및 상부 절개부(75c-78b)는 대략 화소 전극(191)의 오른쪽 변에서 아래쪽 또는 위쪽 변을 향하여 뻗은 사선부, 그리고 사선부의 각 끝에서부터 화소 전극(191)의 변을 따라 변과 중첩하면서 뻗으며 사선부와 둔각을 이루는 가로부 및 세로부를 포함한다.
중앙 절개부(71)는 화소 전극(191)의 왼쪽 변을 따라 왼쪽 변과 중첩하면서 뻗은 세로부와 세로부의 중앙에서 유지 전극선(131a)을 따라 뻗은 가로부를 포함한다. 중앙 절개부(72, 73a)는 대략 유지 전극선(131a)을 따라 뻗은 가로부와 이로부터 유지 전극선(131a)과 빗각을 이루며 화소 전극(191)의 왼쪽 변을 향하여 뻗은 한 쌍의 사선부와 사선부의 각 끝에서부터 화소 전극(191)의 왼쪽 변을 따라 왼쪽 변과 중첩하면서 뻗으며 사선부와 둔각을 이루는 종단 세로부를 포함한다. 중앙 절개부(74a)는 화소 전극(191)의 오른쪽 변을 따라 오른쪽 변과 중첩하면서 뻗어 있는 세로부, 세로부의 각 끝에서 화소 전극(191)의 왼쪽 변을 향하여 뻗은 한 쌍의 사선부, 그리고 사선부의 각 끝에서부터 제2 부화소 전극(191b)의 왼쪽 변을 따라 왼쪽 변과 중첩하면서 뻗으며 사선부와 둔각을 이루는 종단 세로부를 포함한다.
절개부(72-77b)의 사선부에는 삼각형 모양의 노치가 형성되어 있다. 이러한 노치는 사각형, 사다리꼴 또는 반원형의 모양을 가질 수도 있으며, 볼록하게 또는 오목하게 만들 수도 있다.
공통 전극(270) 및 덮개막(250) 위에는 액정층(3)을 배향하는 배향막(21)이 도포되어 있다.
표시판(101, 201)의 바깥 면에는 편광판(12, 22)이 구비되어 있다.
앞서 설명한 도 4 내지 도 6의 액정 표시 장치에 대한 많은 특징들이 도 17 및 도 18의 액정 표시 장치에도 적용될 수 있다.
그러면 본 실시예에 따른 데이터 쇼팅 바에 대하여 도 19 및 도 20을 참고하여 더 자세히 설명한다.
도 19는 도 15에 도시한 액정 표시 장치의 데이터 쇼팅 바의 주변을 도시한 도면이고, 도 20은 도 19의 액정 표시 장치를 XX-XX' 선을 따라 잘라 도시한 단면도이다.
기판(110) 위에 게이트선(121)과 동일한 물질로 만들어진 데이터 쇼팅 바(310a, 310b)가 형성되어 있고, 그 위에는 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140) 위에는 데이터 패드(PD1a-PDmb)가 형성되어 있고, 이로부터 데이터선(171a, 171b)과 동일한 물질로 이루어진 데이터 연장선(311a, 311b, 312a, 312b, ...)이 세로 방향으로 뻗어 있다. 데이터 연장선(311a, 311b, 312a, 312b, ...) 위에는 보호막(180)이 형성되어 있다.
보호막(180)에는 데이터 연장선(311a, 311b, 312a, 312b, ...)을 각각 드러내는 접촉 구멍(381a, 381b, 382a, 382b, ...)이 형성되어 있으며, 게이트 절연막(140)과 함께 데이터 쇼팅 바(310a)를 드러내는 접촉 구멍(391a, 392a, ...) 및 데이터 쇼팅 바(310b)를 드러내는 접촉 구멍(391b, 392b, ...)이 형성되어 있다.
보호막(180) 위에는 ITO 또는 IZO로 이루어진 연결 부재(371a, 371b, 372a, 372b, ...)가 형성되어 있다. 연결 부재(371a, 372a, ...)는 접촉 구멍(381a/391a, 382a/392a, ...)을 각각 통하여 데이터 쇼팅 바(310a)와 데이터 연장선(311a, 312a, ...)을 각각 물리적·전기적으로 연결하고, 연결 부재(371b, 372b, ...)는 접촉 구멍(381b/391b, 382b/392b, ...)을 각각 통하여 데이터 쇼팅 바(310b)와 데이터 연장선(311b, 312b, ...)을 각각 물리적·전기적으로 연결한다.
한편 데이터 연장선(311a, 311b, 312a, 312b, ...)은 데이터 쇼팅 바(310a, 310b)를 지나 더 연장되어 정전기 방지용 보조선(도시하지 않음)에 연결될 수 있다.
그러면 본 실시예에 따른 액정 표시 장치의 VI 테스트에 대하여 도 21 및 도 22를 참고로 하여 상세하게 설명한다.
도 21은 도 본 발명의 다른 실시예에 따른 액정 표시 장치를 검사하기 위한 테스트 파형도이고, 도 22는 본 발명의 다른 실시예에 따른 액정 표시 장치의 화소 극성을 도시한 도면이다.
도 21에 도시한 바와 같이, 게이트 쇼팅 바(320)에 게이트 시험 신호(Vg)를 T6을 주기로 하여 인가한다. 데이터 쇼팅 바(310a)에는 정극성 데이터 전압(V+)을 인가하고 데이터 쇼팅 바(310b)에는 부극성 데이터 전압(V-)을 인가한다. 여기서 정극성 및 부극성 데이터 전압(V+, V-)의 크기는 같다. 게이트 시험 신호(Vg)가 인가됨에 따라 스위칭 소자(Qc, Qd)는 턴 온되고, 제1 부화소 전극(191a)에는 정극성의 화소 전압이 충전되고, 제2 부화소 전극(191b)에는 부극성의 화소 전압이 충전된다. 그러고 제1 및 제2 부화소 전극(191a, 191b)에는 각각 정극성 및 부극성의 화소 전압이 계속 유지된다.
그러나 도 22에 도시한 바와 같이, 예를 들어 데이터선(D2b, D3a) 사이에 브리지(ST4)가 형성되어 있는 경우, 이들에 연결되어 있는 제1 및 제2 부화소 전극에는 정극성 및 부극성의 데이터 전압(V+, V-)보다 작은 전압(VPST4)(예를 들면, 공통 전압)이 충전된다. 따라서 VI 테스트를 통하여 주변의 밝기와 다른 화소열을 검출함으로써 제1 및 제2 데이터선(171a, 171b) 사이의 브리지를 용이하게 알아낼 수 있다.
또한 제1 및 제2 부화소 전극(191a, 191b) 사이에 브리지(ST5)가 형성되어 있는 경우에도 이들 부화소 전극에는 정극성 및 부극성의 데이터 전압(V+, V-)보다 작은 전압(VPST5)이 충전된다. 따라서 VI 테스트를 통하여 주변의 밝기와 다른 화소를 검출함으로써 제1 및 제2 부화소 전극(191a, 191b) 사이의 브리지를 용이하게 알아낼 수 있다.
이와 같이 본 발명에 의하면, 각 부화소에 연결되어 있는 게이트선을 2개 또 는 4개의 게이트 쇼팅 바에 연결하여 어레이 테스트 및 VI 테스트를 함으로써 각 부화소 전극 사이의 브리지를 용이하게 검출할 수 있다.
또한 각 부화소에 연결되어 있는 데이터선을 2개의 데이터 쇼팅 바에 연결하여 VI 테스트를 함으로써 각 데이터선 사이의 브리지 및 각 부화소 전극 사이의 브리지를 용이하게 검출할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (10)

  1. 행렬 형태로 배열되어 있으며, 서로 다른 크기의 제1 및 제2 부화소 전극을 포함하는 복수의 화소 전극,
    상기 제1 및 제2 부화소 전극에 각각 연결되어 있는 제1 및 제2 스위칭 소자,
    상기 제1 및 제2 스위칭 소자에 연결되어 있는 게이트선,
    상기 게이트선과 교차하며 상기 제1 및 제2 스위칭 소자에 각각 연결되어 있는 제1 및 제2 데이터선, 그리고
    상기 제1 및 제2 데이터선에 각각 연결되어 있는 제1 및 제2 데이터 쇼팅 바
    를 포함하는 액정 표시 장치.
  2. 제1항에서,
    상기 제1 및 제2 데이터 쇼팅 바에는 서로 다른 극성의 데이터 전압이 인가되는 액정 표시 장치.
  3. 제2항에서,
    상기 서로 다른 극성의 데이터 전압의 크기는 실질적으로 동일한 액정 표시 장치.
  4. 제1항에서,
    상기 게이트선에 연결되어 있는 게이트 쇼팅 바를 더 포함하는 액정 표시 장치.
  5. 제1항에서,
    상기 제1 및 제2 부화소 전극에 인가되는 데이터 전압의 크기는 서로 다르며 하나의 영상 정보로부터 얻어지는 액정 표시 장치.
  6. 제5항에서,
    상기 제1 부화소 전극의 크기는 상기 제2 부화소 전극의 크기보다 크며, 상기 제1 부화소 전극에 인가되는 데이터 전압의 크기는 상기 제2 부화소 전극에 인가되는 데이터 전압의 크기보다 작은 액정 표시 장치.
  7. 제1 및 제2 부화소 전극을 포함하는 복수의 화소 전극, 상기 제1 및 제2 부화소 전극에 각각 연결되어 있는 제1 및 제2 스위칭 소자, 상기 제1 및 제2 스위칭 소자에 연결되어 있는 게이트선, 그리고 상기 제1 및 제2 스위칭 소자에 각각 연결되어 있는 제1 및 제2 데이터선을 포함하는 액정 표시 장치의 검사 방법으로서,
    상기 제1 및 제2 데이터선에 각각 연결되는 제1 및 제2 데이터 쇼팅 바를 구비하는 단계,
    상기 게이트선에 연결되는 게이트 쇼팅 바를 구비하는 단계,
    상기 제1 데이터 쇼팅 바에 정극성의 데이터 전압을 인가하는 단계,
    상기 제2 데이터 쇼팅 바에 부극성의 데이터 전압을 인가하는 단계, 그리고
    상기 게이트 쇼팅 바에 게이트 시험 신호를 인가하여 상기 제1 부화소 전극에 상기 정극성의 데이터 전압을 인가하고 상기 제2 부화소 전극에 상기 부극성의 데이터 전압을 인가하는 단계
    를 포함하는 액정 표시 장치의 검사 방법.
  8. 제7항에서,
    상기 액정 표시 장치의 밝기의 균일성을 검출하는 단계를 더 포함하는 액정 표시 장치의 검사 방법.
  9. 제8항에서,
    상기 정극성 및 부극성 데이터 전압의 크기는 실질적으로 동일한 액정 표시 장치.
  10. 제8항에서,
    상기 제1 및 제2 데이터 쇼팅 바를 각각 상기 제1 및 제2 데이터선으로부터 분리하는 단계, 그리고
    상기 게이트 쇼팅 바를 상기 게이트선으로부터 분리하는 단계
    를 더 포함하는 액정 표시 장치의 검사 방법.
KR1020050047262A 2005-02-22 2005-06-02 액정 표시 장치 및 그 검사 방법 KR101152124B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050047262A KR101152124B1 (ko) 2005-06-02 2005-06-02 액정 표시 장치 및 그 검사 방법
US11/359,955 US7705924B2 (en) 2005-02-22 2006-02-22 Liquid crystal display and test method thereof
US12/710,449 US7847872B2 (en) 2005-02-22 2010-02-23 Liquid crystal display and test method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050047262A KR101152124B1 (ko) 2005-06-02 2005-06-02 액정 표시 장치 및 그 검사 방법

Publications (2)

Publication Number Publication Date
KR20060125299A true KR20060125299A (ko) 2006-12-06
KR101152124B1 KR101152124B1 (ko) 2012-06-15

Family

ID=37729726

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050047262A KR101152124B1 (ko) 2005-02-22 2005-06-02 액정 표시 장치 및 그 검사 방법

Country Status (1)

Country Link
KR (1) KR101152124B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100964761B1 (ko) * 2007-05-16 2010-06-21 가부시키가이샤 히타치 디스프레이즈 액정 표시 장치
KR20120069381A (ko) * 2010-12-20 2012-06-28 삼성전자주식회사 액정 표시 장치
KR20150114071A (ko) * 2014-03-31 2015-10-12 엘지디스플레이 주식회사 유기발광 디스플레이 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990026575A (ko) * 1997-09-25 1999-04-15 윤종용 화소 결함 구제 구조를 갖는 액정 표시 장치용 박막 트랜지스터기판
JP2001265248A (ja) * 2000-03-14 2001-09-28 Internatl Business Mach Corp <Ibm> アクティブ・マトリックス表示装置、及び、その検査方法
KR100455437B1 (ko) * 2001-12-29 2004-11-06 엘지.필립스 엘시디 주식회사 유리기판의 효율이 향상된 액정표시소자

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100964761B1 (ko) * 2007-05-16 2010-06-21 가부시키가이샤 히타치 디스프레이즈 액정 표시 장치
KR20120069381A (ko) * 2010-12-20 2012-06-28 삼성전자주식회사 액정 표시 장치
KR20150114071A (ko) * 2014-03-31 2015-10-12 엘지디스플레이 주식회사 유기발광 디스플레이 장치

Also Published As

Publication number Publication date
KR101152124B1 (ko) 2012-06-15

Similar Documents

Publication Publication Date Title
KR101209050B1 (ko) 액정 표시 장치 및 그 검사 방법
KR101188601B1 (ko) 액정 표시 장치
KR101160831B1 (ko) 액정 표시 장치
KR101133761B1 (ko) 액정 표시 장치
TWI399598B (zh) 液晶顯示器
US7705924B2 (en) Liquid crystal display and test method thereof
KR101240642B1 (ko) 액정 표시 장치
KR101071711B1 (ko) 횡전계형 액정표시장치
US9244314B2 (en) Liquid crystal display
KR20060112043A (ko) 액정 표시 장치
KR20070051037A (ko) 액정 표시 장치
KR20070051045A (ko) 액정 표시 장치
KR101197044B1 (ko) 액정 표시 장치
JP2012163948A (ja) 液晶表示装置
KR20070097266A (ko) 액정 표시 장치
KR101152124B1 (ko) 액정 표시 장치 및 그 검사 방법
KR101197047B1 (ko) 박막 트랜지스터 표시판 및 액정 표시 장치
KR20080044434A (ko) 액정 표시 장치
KR20060090159A (ko) 액정 표시 장치
KR20060082318A (ko) 액정 표시 장치
KR20080053710A (ko) 박막 트랜지스터 표시판
KR20070063373A (ko) 액정 표시 장치
KR20080076496A (ko) 액정 표시 장치
KR20060082098A (ko) 액정 표시 장치
KR20070051036A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee