KR20060124834A - Integrated passive device chip and process of the same - Google Patents

Integrated passive device chip and process of the same Download PDF

Info

Publication number
KR20060124834A
KR20060124834A KR1020050044376A KR20050044376A KR20060124834A KR 20060124834 A KR20060124834 A KR 20060124834A KR 1020050044376 A KR1020050044376 A KR 1020050044376A KR 20050044376 A KR20050044376 A KR 20050044376A KR 20060124834 A KR20060124834 A KR 20060124834A
Authority
KR
South Korea
Prior art keywords
substrate
passive device
conductive layer
integrated
passive
Prior art date
Application number
KR1020050044376A
Other languages
Korean (ko)
Other versions
KR100772460B1 (en
Inventor
권영세
왕채현
조명준
Original Assignee
텔레포스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 텔레포스 주식회사 filed Critical 텔레포스 주식회사
Priority to KR1020050044376A priority Critical patent/KR100772460B1/en
Priority to PCT/KR2005/002507 priority patent/WO2006126756A1/en
Publication of KR20060124834A publication Critical patent/KR20060124834A/en
Application granted granted Critical
Publication of KR100772460B1 publication Critical patent/KR100772460B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Abstract

An integrated passive device chip is provided to improve price competitiveness by using an alumina substrate which has a relatively low price and excellent adaptability and substrate characteristic as compared with a silicon substrate and a gallium arsenic substrate. A substrate(10) is made of alumina ceramic, including a plurality of via holes(12) having a predetermined pattern. A conductive layer(30) is made of a conductive material deposited in each via hole formed in the substrate and on the upper and lower surfaces of each via hole. An integrated passive device chip includes a passive device(20) formed on one surface of the substrate, connected to the conductive layer. A thin film(40) is made of a dielectric that is deposited between the substrate and the passive device to improve adhesion and planarization.

Description

집적 수동소자 칩 및 그 제조방법 {Integrated Passive Device Chip and Process of The Same}Integrated Passive Device Chip and its manufacturing method {Integrated Passive Device Chip and Process of The Same}

도 1은 본 발명에 따른 집적 수동소자 칩의 제1실시예를 나타내는 사시도이다.1 is a perspective view showing a first embodiment of an integrated passive device chip according to the present invention.

도 2는 도 1의 A-A선 단면도이다.2 is a cross-sectional view taken along the line A-A of FIG.

도 3은 본 발명에 따른 집적 수동소자 칩의 제2실시예를 나타내는 도 2에 해당하는 단면도이다.3 is a cross-sectional view corresponding to FIG. 2 illustrating a second embodiment of an integrated passive device chip according to the present invention.

도 4는 본 발명에 따른 집적 수동소자 칩의 제3실시예를 나타내는 도 2에 해당하는 단면도이다.4 is a cross-sectional view corresponding to FIG. 2 showing a third embodiment of an integrated passive device chip according to the present invention.

도 5는 본 발명에 따른 집적 수동소자 칩의 제4실시예를 나타내는 사시도이다.5 is a perspective view showing a fourth embodiment of an integrated passive device chip according to the present invention.

도 6은 본 발명에 따른 집적 수동소자 칩의 제5실시예를 나타내는 사시도이다.6 is a perspective view showing a fifth embodiment of an integrated passive device chip according to the present invention.

도 7은 본 발명에 따른 집적 수동소자 칩의 제6실시예를 나타내는 사시도이다.7 is a perspective view showing a sixth embodiment of an integrated passive device chip according to the present invention.

도 8은 본 발명에 따른 집적 수동소자 칩 제조방법의 일실시예를 나타내는 공정도이다.8 is a process diagram showing an embodiment of an integrated passive device chip manufacturing method according to the present invention.

도 9는 본 발명에 따른 집적 수동소자 칩 제조방법의 일실시예에 있어서 비어홈을 형성하는 상태를 설명하기 위한 기판원판의 사시도이다.9 is a perspective view of a substrate disc for explaining a state in which a via groove is formed in an embodiment of an integrated passive device chip manufacturing method according to the present invention.

본 발명은 집적 수동소자 칩 및 그 제조방법에 관한 것으로서, 보다 상세하게는 가격이 저렴하고 기판으로서의 특성이 우수한 알루미나 세라믹 기판에 박막층을 형성한 다음 직접 수동소자를 반도체 공정을 통하여 형성하므로 집적도가 향상되고 회로구성이 용이하며 가격이 저렴한 세라믹 집적 수동소자 칩 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an integrated passive device chip and a method of fabricating the same. More specifically, since a thin film layer is formed on an alumina ceramic substrate having low cost and excellent characteristics as a substrate, the passive device is directly formed through a semiconductor process to improve integration. The present invention relates to a ceramic integrated passive chip and a method of manufacturing the same.

일반적으로 수동소자(passive element)는 모든 전자제품에서 매우 중요한 기능을 하며, 대표적인 수동소자로는 저항, 캐패시터, 인덕터, 필터, 트랜스포머 등이 알려져 있다.In general, the passive element (passive element) is a very important function in all electronic products, the typical passive elements are known resistors, capacitors, inductors, filters, transformers.

최근 전자기기의 소형화, 다기능화, 저가격화의 요구에 부응하여 관련 부품들의 소형화, 경량화가 요구되고 있으며, 이에 따라 각각의 부품을 하나의 모듈로 집적화하기 위한 다양한 기술이 개발되고 있다. 특히 인쇄회로기판(PCB)에서 대략 50% 정도의 면적을 차지하고, 회로에서 80% 정도의 비중을 차지하는 수동소자의 집적화 여부가 전자기기의 가격과 크기, 신뢰성에 큰 영향을 미치게 된다.Recently, in response to the demand for miniaturization, multifunction, and low cost of electronic devices, miniaturization and weight reduction of related components are required. Accordingly, various technologies for integrating each component into one module have been developed. In particular, the integration of passive elements, which occupy approximately 50% of the area on a printed circuit board (PCB) and occupy about 80% of the circuit, greatly affects the price, size, and reliability of electronic devices.

종래 집적 수동소자(Integrated Passive Device)는 실리콘(Si) 기판의 일부를 산화시켜 산화규소(SiO2)층을 형성한 다음, 산화규소층에 수동소자를 집적하여 이루어진다.Conventional integrated passive devices (Integrated Passive Device) is formed by oxidizing a portion of the silicon (Si) substrate to form a silicon oxide (SiO 2 ) layer, and then integrated the passive device on the silicon oxide layer.

그런데, 산화규소층(산화물층)의 두께가 10㎛ 정도로 얇게 형성되면, 수동소자의 손실이 크게 발생하게 되므로, 대략 25㎛ 정도의 두께로 형성하여야 하며, 충분한 두께의 산화물층을 얻기 위해서는 많은 공정시간이 소요되고, 원가상승의 부담이 있다.However, when the thickness of the silicon oxide layer (oxide layer) is formed as thin as about 10㎛, since the loss of passive elements is large, it should be formed to about 25㎛ thickness, many processes to obtain an oxide layer of sufficient thickness It takes time, and there is a burden of cost increase.

나아가 산화규소층에 집적되는 수동소자는 와이어본딩이나 플립칩 등의 방법으로 전기적인 연결을 행하여야 하므로, 실장 작업이 복잡하게 이루어지고, 모듈의 제조원가가 상승하며, 품질 및 신뢰성 문제의 발생 우려가 있다.Furthermore, since passive devices integrated in the silicon oxide layer need to be electrically connected by wire bonding or flip chip, the mounting work is complicated, the manufacturing cost of the module increases, and there is a concern about quality and reliability problems. have.

본 발명의 목적은 상기와 같은 문제점을 해결하기 위한 것으로서, 알루미나 세라믹 기판에 박막층을 형성한 다음 수동소자를 직접 반도체 공정을 통하여 형성하여 집적도를 향상시키는 것이 가능하고 비어홀을 이용하여 전기적인 연결을 행하므로 실장 작업이 매우 편리하게 이루어지는 집적 수동소자 칩을 제공하기 위한 것이다.An object of the present invention is to solve the above problems, it is possible to improve the degree of integration by forming a thin film layer on the alumina ceramic substrate and then passive elements directly through the semiconductor process and the electrical connection using the via hole Therefore, to provide an integrated passive chip that is very convenient to mount.

그리고 본 발명의 다른 목적은 알루미나 세라믹으로 이루어지는 기판원판에 절단홈과 도전층이 형성된 비어홀을 형성하고 수동소자를 형성하는 것에 의하여 집적 수동소자 칩을 대량으로 용이하게 생산하는 것이 가능한 집적 수동소자 칩 제조방법을 제공하기 위한 것이다.Another object of the present invention is to manufacture an integrated passive device chip capable of easily producing a large amount of integrated passive device chips by forming a via hole having a cutting groove and a conductive layer formed in a substrate disc made of alumina ceramic and forming a passive device. It is to provide a method.

본 발명이 제안하는 집적 수동소자 칩은 알루미나 세라믹으로 이루어지고 소 정의 패턴으로 복수의 비어홀이 형성되는 기판과, 상기 기판에 형성된 각각의 비어홀 내부와 상하면에 도포되는 도전성 물질로 이루어지는 도전층과, 상기 도전층에 연결되어 상기 기판의 한쪽면에 형성되는 수동소자를 포함하여 이루어진다.The integrated passive device chip proposed by the present invention comprises a substrate made of alumina ceramic and formed with a plurality of via holes in a predetermined pattern, a conductive layer made of a conductive material applied on the upper and lower surfaces of each via hole formed on the substrate, It includes a passive element connected to the conductive layer formed on one side of the substrate.

상기 기판과 수동소자 사이에 접착력과 평탄도의 향상을 위하여 유전체를 도포하여 이루어지는 박막층을 더 포함하여 이루어지는 것도 가능하다.It is also possible to further comprise a thin film layer formed by applying a dielectric to improve the adhesion and flatness between the substrate and the passive element.

그리고 본 발명의 집적 수동소자 칩 제조방법은 알루미나 세라믹을 이용하여 일정한 간격으로 절단홈이 가로와 세로로 형성되고 상기 절단홈에 의하여 구획되는 각 구역 안에 각각 복수의 비어홀이 형성되는 기판원판을 형성하고, 상기 기판원판의 각 비어홀의 내부와 상하면에 도전성 물질을 도포하여 도전층을 형성하고, 상기 기판원판의 한쪽면(수동소자를 형성하기 위한 면)에 수동소자의 접착력 및 평탄도를 향상시키기 위하여 유전체 물질을 도포하여 박막층을 형성하고, 상기 기판원판의 절단홈에 의하여 구획된 각 구역에 소정의 패턴으로 상기 도전층에 연결되도록 수동소자를 형성하고, 상기 기판원판을 절단홈을 따라 절단하여 각각 수동소자가 집적된 칩을 분리하는 공정을 포함하여 이루어진다.The integrated passive device chip manufacturing method of the present invention forms a substrate disc having a plurality of via holes formed in each region defined by the cutting grooves horizontally and vertically and partitioned by the cutting grooves using alumina ceramics. In order to form a conductive layer by coating a conductive material on the upper and lower surfaces of each via hole of the substrate disc, and to improve the adhesion and flatness of the passive element on one side of the substrate disc (surface for forming a passive element). Applying a dielectric material to form a thin film layer, a passive element is formed to be connected to the conductive layer in a predetermined pattern in each zone partitioned by the cutting groove of the substrate disc, and the substrate disc is cut along the cutting groove, respectively. It includes a process for separating the passive chip integrated chip.

다음으로 본 발명에 따른 집적 수동소자 칩 및 그 제조방법의 바람직한 실시예를 도면을 참조하여 상세하게 설명한다.Next, a preferred embodiment of an integrated passive device chip and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings.

먼저 본 발명에 따른 집적 수동소자 칩의 제1실시예는 도 1 및 도 2에 나타낸 바와 같이, 알루미나 세라믹으로 이루어지고 소정의 패턴으로 복수의 비어홀(12)이 형성되는 기판(10)과, 상기 기판(10)에 형성된 각각의 비어홀(12) 내부와 상하면에 도포되는 도전성 물질로 이루어지는 도전층(30)과, 상기 도전층(30)에 연 결되어 상기 기판(10)의 한쪽면에 형성되는 수동소자(20)를 포함하여 이루어진다.First, as shown in FIGS. 1 and 2, a first embodiment of an integrated passive device chip according to the present invention includes a substrate 10 formed of alumina ceramic and having a plurality of via holes 12 formed in a predetermined pattern, and The conductive layer 30 made of a conductive material applied to the upper and lower surfaces of each via hole 12 formed in the substrate 10 and the conductive layer 30 are formed on one side of the substrate 10. It includes a passive element 20.

상기 수동소자(20)는 저항, 캐패시터, 인덕터, 필터, 트랜스포머 등을 단독으로 또는 조합하여 직렬 및/또는 병렬로 소정의 회로로 배열하여 구성한다.The passive element 20 is configured by arranging a resistor, a capacitor, an inductor, a filter, a transformer, and the like in a predetermined circuit in series and / or in parallel with each other or in combination.

예를 들면 상기 수동소자(20)는 대역통과필터(BPF), 다이플렉서(Diplexer), 듀플렉서(duplexer), 커플러(coupler), 위상천이기, 밸런(balun) 등의 기능을 행하도록 구성한다.For example, the passive element 20 is configured to perform a function such as a band pass filter (BPF), a diplexer, a duplexer, a coupler, a phase shifter, and a balun. .

상기에서 수동소자(20)는 상기한 기능을 수행하기 위하여 구성하는 회로 및 선로를 포함한다.The passive element 20 includes a circuit and a line configured to perform the above function.

상기 수동소자(20)는 반도체 제조공정에서 많이 사용하는 리소그래피 공정 등을 이용하여 형성하는 것이 가능하다.The passive element 20 can be formed using a lithography process or the like that is commonly used in semiconductor manufacturing processes.

상기 기판(10)으로는 알루미나(Al2O3) 세라믹을 이용하여 형성하며, 분말 성형과 소결 및 소성 등의 과정을 거쳐 형성한다.The substrate 10 is formed using alumina (Al 2 O 3 ) ceramic, and is formed through a process such as powder molding, sintering and firing.

상기에서 알루미나 세라믹을 사용하게 되면, 실리콘(Si) 기판과 갈륨비소(GaAs) 기판을 사용하는 것에 비하여 재료비가 크게 절감된다. 그리고 알루미나 세라믹은 기판으로서의 특성이 우수하다는 잇점이 있다.When the alumina ceramic is used, the material cost is greatly reduced compared to using a silicon (Si) substrate and a gallium arsenide (GaAs) substrate. And alumina ceramic has the advantage that it is excellent in the characteristic as a board | substrate.

상기 기판(10)에는 분말 성형과 소결하는 과정에서 비어홀(12)이 동시에 형성된다.The via hole 12 is simultaneously formed in the substrate 10 during powder molding and sintering.

상기 도전층(30)은 구리(Cu), 금(Au), 은(Ag), 니켈(Ni), 텅스텐(W) 등의 도전성 물질을 이용하여 비어홀(12)의 내면과 상하면에 형성한다.The conductive layer 30 is formed on the upper and lower surfaces of the via hole 12 using conductive materials such as copper (Cu), gold (Au), silver (Ag), nickel (Ni), and tungsten (W).

상기와 같이 도전층(30)을 상하면에 모두 형성하게 되면, 인쇄회로기판 등에 조립하여 실장하는 것만으로 수동소자(20)와 인쇄회로기판 등과의 전기적인 연결이 도전층(30)을 통하여 자연스럽게 이루어지므로, 조립작업(실장 작업)이 매우 편리하고 간단하게 이루어진다.When the conductive layer 30 is formed on both upper and lower surfaces as described above, the electrical connection between the passive element 20 and the printed circuit board is naturally made through the conductive layer 30 by simply assembling and mounting the printed circuit board. Therefore, the assembly work (mounting work) is very convenient and simple.

그리고 본 발명에 따른 집적 수동소자 칩의 제1실시예는 도 1 및 도 2에 나타낸 바와 같이, 수동소자(20)의 절연 및 보호를 위하여 유전율이 낮은 물질을 수동소자(20)가 형성된 면적보다 큰 면적으로 도포하여 절연층(50)을 형성하는 것도 가능하다.In the first embodiment of the integrated passive device chip according to the present invention, a material having a lower dielectric constant than the area in which the passive device 20 is formed for insulation and protection of the passive device 20 is illustrated in FIGS. 1 and 2. It is also possible to form the insulating layer 50 by applying in a large area.

상기 절연층(50)은 폴리이미드, BCB(benzocyclobutene) 등을 이용하여 형성한다.The insulating layer 50 is formed using polyimide, BCB (benzocyclobutene), or the like.

상기 절연층(50)은 단층으로 형성하는 것도 가능하고, 2층 이상으로 형성하는 것도 가능하다.The insulating layer 50 may be formed in a single layer, or may be formed in two or more layers.

상기와 같이 절연층(50)을 형성하게 되면, 절연을 행할 수 있음은 물론 수동소자(20)를 보호하는 역할도 하게 된다.When the insulating layer 50 is formed as described above, the insulating layer 50 can be insulated and also protects the passive element 20.

그리고 본 발명에 따른 집적 수동소자 칩의 제2실시예는 도 3에 나타낸 바와 같이, 상기 기판(10)과 수동소자(20) 사이에 접착력과 평탄도의 향상을 위하여 유전체를 도포하여 박막층(40)을 더 형성하여 이루어진다.In the second embodiment of the integrated passive device chip according to the present invention, as shown in FIG. 3, a dielectric film is applied between the substrate 10 and the passive device 20 to improve adhesion and flatness. ) To form more.

상기 박막층(40)은 대략 수십㎛ 이하의 두께로 형성한다.The thin film layer 40 is formed to a thickness of about several tens of micrometers or less.

상기에서 박막층(40)의 두께를 너무 두껍게 형성하게 되면, 증착이나 스핀코팅 등의 방법으로 박막층(40)을 형성할 때에 시간이 많이 소요된다. 따라서 상기 박막층(40)의 두께는 증착이나 스핀코팅 등에 의하여 용이하게 형성할 수 있는 두 께 이내로 설정하여 형성하는 것이 바람직하다.If the thickness of the thin film layer 40 is formed too thick, it takes a long time when the thin film layer 40 is formed by a method such as deposition or spin coating. Therefore, the thickness of the thin film layer 40 is preferably set within the thickness that can be easily formed by deposition or spin coating.

상기 박막층(40)은 유전율이 우수하여 전기적인 절연이 이루어지는 폴리이미드, BCB, SiO2, Si3N4, SiO 등을 이용하여 형성한다.The thin film layer 40 is formed using polyimide, BCB, SiO 2 , Si 3 N 4 , SiO, and the like having excellent dielectric constant and electrical insulation.

상기와 같이 박막층(40)을 형성하게 되면, 평탄도가 크게 향상되므로 반도체 공정을 통하여 수동소자(20)를 형성할 때에 수동소자(20)의 제작이 쉽게 이루어지고 상기 기판(10)과 수동소자(20)와의 접착력이 크게 향상된다.When the thin film layer 40 is formed as described above, since the flatness is greatly improved, when the passive element 20 is formed through the semiconductor process, the passive element 20 is easily manufactured and the substrate 10 and the passive element are formed. Adhesion with (20) is greatly improved.

상기 알루미나 세라믹으로 형성한 기판(10)의 경우에는 표면의 거칠기가 크게 형성되므로, 직접 수동소자(20)를 형성하는 경우에는 수동소자 제작이 어렵거나 접착력이 저하될 우려가 있다. 따라서 박막층(40)을 형성하게 되면, 평탄도(표면 거칠기)가 향상되어 수동소자 제작과 접착력을 향상시키는 것이 가능하다.In the case of the substrate 10 formed of the alumina ceramic, since the surface roughness is large, when the passive element 20 is directly formed, the passive element may be difficult to manufacture or the adhesion may be reduced. Therefore, when the thin film layer 40 is formed, the flatness (surface roughness) is improved, and thus it is possible to improve the passive element fabrication and the adhesive force.

상기한 제2실시예에 있어서도 상기한 구성 이외에는 상기한 제1실시예와 마찬가지의 구성으로 실시하는 것이 가능하므로 상세한 설명은 생략한다.Also in the above-described second embodiment, the present invention can be implemented in the same configuration as the above-described first embodiment except for the above-described configuration, and thus detailed description thereof will be omitted.

그리고 본 발명에 따른 집적 수동소자 칩의 제3실시예는 도 4에 나타낸 바와 같이, 비어홀(12)의 내부를 도전성 물질(예들 들면 텅스텐(W) 등)로 채워서 도전층(31)을 형성한다.In the third embodiment of the integrated passive device chip according to the present invention, the conductive layer 31 is formed by filling the inside of the via hole 12 with a conductive material (for example, tungsten (W)). .

상기와 같이 비어홀(12)의 내부를 도전성 물질로 채워서 도전층(31)을 형성하는 경우에도 회로와의 전기적 연결을 위하여 비어홀(12)의 상하면에는 상기한 제1실시예와 마찬가지로 도전성 물질을 도포하여 도전층(33)을 형성한다.As described above, even when the conductive layer 31 is formed by filling the inside of the via hole 12 with a conductive material, a conductive material is applied to the upper and lower surfaces of the via hole 12 in the same manner as in the first embodiment as described above. The conductive layer 33 is formed.

상기 도전층(31)은 형성된 비어홀(12)에 스크린 인쇄 등을 이용하여 페이스트상의 도전성 물질을 채운 다음, 알루미나 세라믹을 이용하여 형성한 기판(10)을 소성할 때에 동시 소성법에 의하여 일체로 형성할 수도 있다.The conductive layer 31 is formed integrally by the simultaneous firing method when the paste-shaped conductive material is filled in the via hole 12 formed by screen printing or the like, and then the substrate 10 formed by using alumina ceramics is fired. You may.

그리고 상기 도전층(31)은 도금 등의 방식으로 비어홀(12)에 도전성 물질을 채워서 형성하는 것도 가능하다.In addition, the conductive layer 31 may be formed by filling the via hole 12 with a conductive material by plating or the like.

상기한 제3실시예에 있어서도 상기한 구성 이외에는 상기한 제1실시예 및 제2실시예와 마찬가지의 구성으로 실시하는 것이 가능하므로 상세한 설명은 생략한다.Also in the above-described third embodiment, the present invention can be implemented in the same configuration as the above-described first and second embodiments except for the above-described configuration, and thus detailed description thereof will be omitted.

그리고 본 발명에 따른 집적 수동소자 칩의 제4실시예는 도 5에 나타낸 바와 같이, 일부에 상기 수동소자(20)와 전기적으로 연결되는 연결단자(38)를 형성하고, IC 칩(60) 등의 능동소자(외장형 능동소자), 칩 또는 모듈로 제조되는 또 다른 수동소자(외장형 수동소자) 등을 상기 연결단자(38) 위에 장착하여 일체로 구성한다.In the fourth embodiment of the integrated passive device chip according to the present invention, as shown in FIG. 5, a portion of the connection terminal 38 electrically connected to the passive device 20 is formed, and the IC chip 60, etc. An active element (external active element), another passive element (external passive element) made of a chip or module, etc. are mounted on the connection terminal 38 to be integrally formed.

상기에서 능동소자(외장형 능동소자)나 또 다른 수동소자(외장형 수동소자) 등은 플립칩 본딩 방식이나 와이어 본딩 방식을 이용하여 연결단자(38)에 연결하는 것도 가능하다.The active device (external active device) or another passive device (external passive device) may be connected to the connection terminal 38 by using a flip chip bonding method or a wire bonding method.

상기 연결단자(38)는 기판(10)이나 박막층(40)의 위에 형성하는 것도 가능하고, 상기 보호층(50)의 일부에 매립되도록 형성하는 것도 가능하다.The connection terminal 38 may be formed on the substrate 10 or the thin film layer 40, or may be formed to be embedded in a part of the protective layer 50.

상기 연결단자(38)는 그 위에 장착되는 외장형 능동소자나 수동소자가 상기 기판(10) 위에 형성한 수동소자(20)와 전기적으로 연결되어 일정한 기능을 수행하도록, 수동소자(20)와 일체로 형성되는 선로를 통하여 전기적으로 연결된다.The connection terminal 38 is integrally connected with the passive element 20 so that an external active element or passive element mounted thereon is electrically connected to the passive element 20 formed on the substrate 10 to perform a predetermined function. It is electrically connected through the line formed.

상기 연결단자(38)는 상기 수동소자(20)를 형성할 때에 함께 형성하는 것이 바람직하다.The connection terminal 38 is preferably formed together when the passive element 20 is formed.

상기와 같이 구성하는 것에 의하여 본 발명에 따른 집적 수동소자 칩의 활용범위가 모듈제작을 위한 기판으로까지 크게 확대되며, 그 기능도 더욱 다양하게 구현하는 것이 가능해진다.By configuring as described above, the application range of the integrated passive device chip according to the present invention can be greatly extended to the substrate for fabricating the module, and the functions thereof can be implemented in various ways.

즉 수동소자만으로 구성하는 것도 가능하고, 능동소자를 조합하여 구성하는 것도 가능하므로, 일정하게 주어진 기능을 수행하는 특정한 목적의 칩을 필요에 따라 자유롭게 설계하여 구현하는 것이 가능하다.That is, it is possible to configure only the passive elements, and also can be configured by combining the active elements, it is possible to freely design and implement a specific purpose chip to perform a given function constantly.

상기한 제4실시예에 있어서도 상기한 구성 이외에는 상기한 제1실시예 내지 제3실시예와 마찬가지의 구성으로 실시하는 것이 가능하므로 상세한 설명은 생략한다.Also in the above-described fourth embodiment, the present invention can be implemented in the same configuration as the above-described first to third embodiments except for the above-described configuration, and thus a detailed description thereof will be omitted.

그리고 본 발명에 따른 집적 수동소자 칩의 제5실시예는 도 6에 나타낸 바와 같이, 비어홀(12)을 형성하는 대신에 양 측면에 하나이상의 비어홈(13)을 형성한다.In the fifth embodiment of the integrated passive device chip according to the present invention, as shown in FIG. 6, instead of forming the via hole 12, one or more via grooves 13 are formed on both sides.

상기 비어홈(13)에도 도전층(30)을 형성하여 회로의 전기적인 연결을 행할 수 있도록 구성한다.A conductive layer 30 is also formed in the via groove 13 so as to allow electrical connection of the circuit.

그리고 본 발명에 따른 집적 수동소자 칩의 제6실시예는 도 7에 나타낸 바와 같이, 복수의 비어홀(12)과 비어홈(13)을 모두 형성하고, 각각의 비어홀(12)과 비어홈(13)에는 도전층(30)을 형성한다.In the sixth embodiment of the integrated passive chip according to the present invention, as shown in FIG. 7, both the via holes 12 and the via grooves 13 are formed, and the via holes 12 and the via grooves 13 are formed. ), A conductive layer 30 is formed.

상기와 같이 비어홀(12)과 비어홈(13)을 형성하고 도전층(30)을 형성하게 되면, 기판(10)의 크기가 큰 경우나 인쇄회로기판과의 연결을 여러 지점에서 행하는 것이 가능하므로, 다양한 회로의 구성이 가능해진다.As described above, when the via hole 12 and the via groove 13 are formed and the conductive layer 30 is formed, the substrate 10 may be large or may be connected to the printed circuit board at various points. Various circuits can be configured.

상기한 제5실시예 및 제6실시예에 있어서도 상기한 구성 이외에는 상기한 제1실시예 내지 제4실시예의 구성과 마찬가지의 구성으로 실시하는 것이 가능하므로 상세한 설명은 생략한다.Also in the above-described fifth and sixth embodiments, the present invention can be implemented in the same configuration as the above-described first to fourth embodiments except for the above-described configuration, and thus the detailed description thereof will be omitted.

다음으로 상기와 같이 구성되는 본 발명에 따른 집적 수동소자 칩을 제조하는 방법을 도 8을 참조하여 설명한다.Next, a method of manufacturing an integrated passive device chip according to the present invention configured as described above will be described with reference to FIG.

먼저 알루미나 세라믹을 이용하여 일정한 간격으로 절단홈(4)이 가로와 세로로 형성되고 상기 절단홈(4)에 의하여 구획되는 각 구역 안에 각각 복수의 비어홀(12)이 형성되는 기판원판(2)을 형성한다(P10).First, a substrate disc 2 having a plurality of via holes 12 is formed in each of the sections defined by the cutting grooves 4 horizontally and vertically at regular intervals using alumina ceramics. It forms (P10).

상기 기판원판(2)에는 각각의 칩의 분리를 보다 용이하게 하기 위하여 가로 및 세로의 각 절단홈(4)이 서로 만나는 각 교점에 절단구멍(6)을 형성하는 것이 바람직하다.In the substrate master plate 2, it is preferable to form a cutting hole 6 at each intersection where each of the horizontal and vertical cutting grooves 4 meet each other in order to facilitate separation of each chip.

상기 절단구멍(6)은 분리된 각 칩의 모서리가 뽀족해지는 것을 방지할 수 있도록 자연스럽게 모따기가 이루어지는 대략 사각형으로 형성하는 것이 바람직하다.The cutting holes 6 are preferably formed in a substantially rectangular shape which is naturally chamfered to prevent the corners of the separated chips from being sharpened.

상기에서 도 6에 나타낸 바와 같이 기판(10)의 측면에 비어홈(13)을 형성하고자 하는 경우에는, 도 9에 나타낸 바와 같이 비어홀(12)을 상기 절단홈(4) 상에 형성한다.6, when the via groove 13 is to be formed on the side surface of the substrate 10, the via hole 12 is formed on the cutting groove 4 as shown in FIG. 9.

그리고 상기 기판원판(2)의 각 비어홀(12)의 내부와 상하면에 도전성 물질을 도포하여 도전층(30)을 형성한다(P20).The conductive layer 30 is formed by coating a conductive material on the upper and lower surfaces of the via holes 12 of the substrate master plate 2 (P20).

상기에서 도전층(30)을 형성하기 위한 도전성 물질로는 구리, 은, 금, 텅스텐, 니켈 등의 도전성이 우수한 금속을 사용한다.As the conductive material for forming the conductive layer 30, a metal having excellent conductivity such as copper, silver, gold, tungsten, or nickel is used.

상기 도전층(30)은 각 비어홀(12)의 상면과 하면에는 모서리를 따라 소정의 폭으로 형성한다. 즉 상기 각 비어홀(12)의 상면과 하면에 형성되는 도전층(30)은 수동소자(20)와의 전기적 연결 및 회로와의 전기적 연결이 용이하게 이루어지도록 소정의 폭으로 설정하여 형성한다.The conductive layer 30 is formed on the upper and lower surfaces of each via hole 12 along a corner with a predetermined width. That is, the conductive layers 30 formed on the upper and lower surfaces of the via holes 12 are formed to have a predetermined width so that the electrical connection with the passive element 20 and the electrical connection with the circuit can be easily performed.

이어서 상기 기판원판(2)의 한쪽면(수동소자(20)를 형성하기 위한 면)에 수동소자(20)의 접착력 및 평탄도를 향상시키기 위하여 폴리이미드, BCB 등의 유전체 물질을 도포하여 박막층(40)을 형성한다(P30).Subsequently, a dielectric material such as polyimide or BCB is coated on one side of the substrate disc 2 (surface for forming the passive element 20) to improve adhesion and flatness of the passive element 20. 40) (P30).

상기 박막층(40)은 증착이나 스핀코팅 등을 이용하여 수십㎛ 이하의 두께로 형성한다.The thin film layer 40 is formed to a thickness of several tens of micrometers or less by using deposition or spin coating.

상기에서는 도전층(30)을 형성하고 박막층(40)을 형성하는 것으로 설명하였지만, 본 발명은 이에 한정되는 것이 아니고, 박막층(40)을 먼저 형성하고 도전층(30)을 형성하는 것도 가능하다.In the above description, the conductive layer 30 is formed and the thin film layer 40 is described. However, the present invention is not limited thereto, and the thin film layer 40 may be formed first and the conductive layer 30 may be formed.

상기 박막층(40)은 기판(10) 위에 형성되는 수동소자(20)의 특성상 기판(10)의 표면이 높은 평탄도(낮은 표면거칠기) 특성을 유지할 필요가 없는 경우에는 형성하지 않는 것도 가능하다. 이 경우에는 도 2에 나타낸 바와 같이, 기판(10) 위에 직접 수동소자(20)를 형성한다.The thin film layer 40 may not be formed when the surface of the substrate 10 does not need to maintain high flatness (low surface roughness) characteristics due to the characteristics of the passive element 20 formed on the substrate 10. In this case, as shown in FIG. 2, the passive element 20 is directly formed on the substrate 10.

그리고 상기 기판원판(2)의 절단홈(4)에 의하여 구획된 각 구역에 소정의 패턴으로 상기 도전층(30)에 연결되도록 수동소자(20)를 형성한다(P40).In addition, the passive element 20 is formed to be connected to the conductive layer 30 in a predetermined pattern in each region partitioned by the cutting groove 4 of the substrate master plate 2 (P40).

상기에서 형성하는 수동소자(20)는 저항이나 캐패시터, 인덕터, 전송선 등이 단독으로 직렬 및/또는 병렬로 연결되는 패턴으로 형성하는 것도 가능하고, 저항과 캐패시터, 인덕터, 전송선 등이 조합되어 직렬 및/또는 병렬로 연결되어 대역통과필터(BPF), 다이플렉서(Diplexer), 듀플렉서(duplexer), 커플러(coupler), 위상천이기, 밸런(balun) 등을 구성하도록 형성하는 것도 가능하다. 이 때 도 5에 나타낸 바와 같이, 능동소자나 다른 수동소자를 장착하여 연결하기 위한 연결단자(38)를 형성하는 것도 가능하다.The passive element 20 may be formed in a pattern in which resistors, capacitors, inductors, transmission lines, etc. are connected in series and / or in parallel alone. And / or connected in parallel to form a band pass filter (BPF), a diplexer, a duplexer, a coupler, a phase shifter, a balun, and the like. At this time, as shown in Figure 5, it is also possible to form a connection terminal 38 for mounting and connecting the active element or other passive elements.

그리고 상기 기판원판(2)을 절단홈(4)을 따라 절단하여 각각 수동소자(20)가 집적된 칩을 분리하는 것으로 본 발명에 따른 집적 수동소자 칩을 제조한다.In addition, the substrate original plate 2 is cut along the cutting groove 4 to separate the chips in which the passive elements 20 are integrated, thereby manufacturing an integrated passive element chip according to the present invention.

상기에서 기판원판(2)에 절단홈(4) 및 절단구멍(6)을 형성하게 되면, 절단홈(4)쪽에 약간의 모멘트만 작용시켜도 용이하게 절단되어 칩을 분리하는 것이 가능하고, 동시에 대량의 집적 수동소자 칩을 생산하는 것이 가능하다.When the cutting grooves 4 and the cutting holes 6 are formed in the substrate disc 2, the cutting grooves 4 can be easily cut even if only a slight moment is applied to separate the chips, and at the same time, It is possible to produce integrated passives chips.

상기 수동소자(20)를 형성한 다음에 보호 및 절연을 위하여 절연층(50)을 형성하는 공정을 추가로 수행하는 것이 가능하고, 상기 절단 공정은 절연층(50)을 형성한 다음에 수행하도록 구성하는 것도 가능하다. 또 상기 절단 공정을 행한 다음에 절연층(50)을 형성하는 것도 가능하다.After the passive element 20 is formed, it is possible to additionally perform a process of forming the insulating layer 50 for protection and insulation, and the cutting process is performed after the insulating layer 50 is formed. It is also possible to configure. Moreover, it is also possible to form the insulating layer 50 after performing the said cutting process.

상기에서는 기판원판(2)에 절단홈(4) 및 절단구멍(6)을 형성하여 절단을 용이하게 행하는 것으로 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 절단홈(4) 및 절단구멍(6)을 형성하지 않고, 수동소자(20) 및 절연층(50)을 형성한 다음에 기계적인 절단(dicing)을 행하도록 구성하는 것도 가능하다.In the above description, the cutting groove 4 and the cutting hole 6 are formed in the substrate disc 2 to easily cut the present invention. However, the present invention is not limited thereto, and the cutting groove 4 and the cutting hole 6 are not limited thereto. It is also possible to configure the passive element 20 and the insulating layer 50, and then mechanically cut, without forming any of the components.

즉 알루미나 세라믹을 이용하여 소정의 패턴으로 배열되어 복수의 비어홀(12)이 형성되는 기판원판(2)을 형성하고, 상기 기판원판(2)의 각 비어홀(12)의 내 부와 상하면에 도전성 물질을 도포하여 도전층(30)을 형성하고, 상기 기판원판(2)의 한쪽면(수동소자(20)를 형성하기 위한 면)에 수동소자(20)의 접착력 및 평탄도를 향상시키기 위하여 폴리이미드, BCB 등의 유전체 물질을 도포하여 박막층(40)을 형성하고, 상기 기판원판(2)에 일정한 간격으로 배열하여 각 구역에 소정의 패턴으로 상기 도전층(30)에 연결되도록 수동소자(20)를 형성하고, 상기 수동소자(20)를 보호 및 절연하기 위하여 절연층(50)을 형성하고, 기계적인 절단(dicing)을 행하여 각각 수동소자(20)가 집적된 칩을 분리하는 것으로 본 발명에 따른 집적 수동소자 칩을 제조하는 것도 가능하다.That is, the substrate disc 2 is arranged using alumina ceramics in a predetermined pattern to form a plurality of via holes 12, and a conductive material is formed on the upper and lower surfaces of the via holes 12 of the substrate disc 2, respectively. To form a conductive layer 30 and to improve adhesion and flatness of the passive element 20 to one side of the substrate disc 2 (surface for forming the passive element 20). Passive element 20 to form a thin film layer 40 by coating a dielectric material, such as BCB, and arranged at regular intervals on the substrate disc 2 to be connected to the conductive layer 30 in a predetermined pattern in each zone. In the present invention, the insulating layer 50 is formed to protect and insulate the passive element 20, and mechanical cutting is performed to separate the chips in which the passive element 20 is integrated. It is also possible to manufacture integrated passive chip according to the invention.

상기에서는 본 발명에 따른 집적 수동소자 칩 및 그 제조방법의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러가지로 변형하여 실시하는 것이 가능하고, 이 또한 본 발명의 범위에 속한다.In the above, a preferred embodiment of an integrated passive device chip and a method of manufacturing the same according to the present invention have been described, but the present invention is not limited thereto and is variously modified within the scope of the claims and the detailed description of the invention and the accompanying drawings. It is possible to do this and this also belongs to the scope of the present invention.

상기와 같이 이루어지는 본 발명에 따른 집적 수동소자 칩 및 그 제조방법에 의하면, 실리콘 기판 및 갈륨비소 기판 등에 비하여 상대적으로 저가이며 응용성 및 기판 특성이 뛰어난 알루미나 기판을 이용하므로, 원가가 절감되는 등의 경쟁력이 강화된 제품을 제공하는 것이 가능하다.According to the integrated passive device chip and the manufacturing method according to the present invention made as described above, the use of an alumina substrate which is relatively inexpensive and has excellent applicability and substrate characteristics compared to a silicon substrate and a gallium arsenide substrate, etc. It is possible to provide products with enhanced competitiveness.

그리고 본 발명에 따른 집적 수동소자 칩 및 그 제조방법에 의하면, 박막층을 형성하고 그 위에 수동소자를 형성하므로, 수동소자의 제작이 수월해지고 기판과의 접착력이 크게 향상된다.In addition, according to the integrated passive device chip and the manufacturing method thereof according to the present invention, since the thin film layer is formed and the passive device is formed thereon, it is easy to manufacture the passive device and the adhesion to the substrate is greatly improved.

본 발명에 따른 집적 수동소자 칩 및 그 제조방법에 의하면, 수동소자의 조합을 하나의 칩에 형성하여 제공하는 것이 가능하고 비어홀 및 비어홈을 이용하여 도전층을 형성하므로, 인쇄회로기판 등의 회로에 실장하는 작업이 매우 편리하게 이루어지고, 실장 작업이 효과적으로 이루어진다.According to the integrated passive element chip and the manufacturing method thereof according to the present invention, it is possible to form and provide a combination of passive elements in one chip, and to form a conductive layer using a via hole and a via groove, so that a circuit such as a printed circuit board The work to be mounted on is done very conveniently, and the mounting work is effectively performed.

또 본 발명에 따른 집적 수동소자 칩 및 그 제조방법에 의하면, 동시에 많은 양의 칩을 제조하는 것이 가능하므로, 대량생산이 가능하다.In addition, according to the integrated passive element chip and the manufacturing method thereof according to the present invention, it is possible to manufacture a large amount of chips at the same time, it is possible to mass production.

Claims (10)

알루미나 세라믹으로 이루어지고 소정의 패턴으로 복수의 비어홀이 형성되는 기판과,A substrate made of alumina ceramic and having a plurality of via holes formed in a predetermined pattern; 상기 기판에 형성된 각각의 비어홀 내부와 상하면에 도포되는 도전성 물질로 이루어지는 도전층과,A conductive layer made of a conductive material applied to the inside and top and bottom of each via hole formed in the substrate; 상기 도전층에 연결되어 상기 기판의 한쪽면에 형성되는 수동소자를 포함하는 집적 수동소자 칩.Integrated passive device chip comprising a passive device connected to the conductive layer formed on one side of the substrate. 청구항 1에 있어서,The method according to claim 1, 상기 기판과 수동소자 사이에 접착력과 평탄도의 향상을 위하여 유전체를 도포하여 이루어지는 박막층을 더 포함하는 집적 수동소자 칩.And a thin film layer formed by applying a dielectric to improve adhesion and flatness between the substrate and the passive device. 청구항 2에 있어서,The method according to claim 2, 상기 박막층은 수십㎛ 이하의 두께로 형성하는 집적 수동소자 칩.The thin film layer is an integrated passive device chip formed to a thickness of several tens of ㎛ or less. 청구항 1 또는 청구항 2에 있어서,The method according to claim 1 or 2, 상기 비어홀 대신에 기판의 측면에 복수의 비어홈을 형성하고,Instead of the via hole to form a plurality of via grooves on the side of the substrate, 상기 비어홈의 내부와 상하면에 도전층을 형성하는 집적 수동소자 칩.An integrated passive device chip forming a conductive layer on the upper and lower surfaces of the via groove. 청구항 4에 있어서,The method according to claim 4, 상기 기판의 내부쪽에 하나이상의 비어홀을 형성하고,Forming one or more via holes in the inner side of the substrate, 상기 비어홀의 내부와 상하면에 도전층을 형성하는 집적 수동소자 칩.An integrated passive device chip forming a conductive layer on the upper and lower surfaces of the via hole. 청구항 1 또는 청구항 2에 있어서,The method according to claim 1 or 2, 상기 수동소자의 보호 및 절연을 위하여 유전율이 낮은 물질을 수동소자가 형성된 면적보다 큰 면적으로 도포하여 절연층을 형성하는 집적 수동소자 칩.An integrated passive device chip for forming an insulating layer by applying a material having a low dielectric constant larger than the area where the passive device is formed to protect and insulate the passive device. 청구항 1 또는 청구항 2에 있어서,The method according to claim 1 or 2, 일부에 형성되고 상기 수동소자와 전기적으로 연결되고 외장형 능동소자 또는 외장형 수동소자를 장착하기 위한 연결단자를 더 포함하는 집적 수동소자 칩.An integrated passive device chip formed in part and electrically connected to the passive device and further comprising a connection terminal for mounting an external active device or an external passive device. 알루미나 세라믹을 이용하여 일정한 간격으로 절단홈이 가로와 세로로 형성되고 상기 절단홈에 의하여 구획되는 각 구역 안 또는 절단홈상에 각각 복수의 비어홀 또는 비어홈이 형성되는 기판원판을 형성하고,Using alumina ceramic to form a substrate disc in which a plurality of via holes or via grooves are formed in each section or in each of the sections defined by the cutting grooves horizontally and vertically at regular intervals. 상기 기판원판의 각 비어홀 또는 비어홈의 내부와 상하면에 도전성 물질을 도포하여 도전층을 형성하고,Conductive material is applied to upper and lower surfaces of each of the via holes or the via grooves of the substrate disc to form a conductive layer, 상기 기판원판의 한쪽면에 수동소자의 접착력 및 평탄도를 향상시키기 위하여 유전체 물질을 도포하여 박막층을 형성하고,In order to improve the adhesion and flatness of the passive element on one side of the substrate disc to apply a dielectric material to form a thin film layer, 상기 기판원판의 절단홈에 의하여 구획된 각 구역에 소정의 패턴으로 상기 도전층에 연결되도록 수동소자를 형성하고,Passive elements are formed to be connected to the conductive layer in a predetermined pattern in each zone partitioned by the cutting groove of the substrate disc, 상기 기판원판을 절단홈을 따라 절단하여 각각 수동소자가 집적된 칩을 분리하는 공정을 포함하는 집적 수동소자 칩 제조방법.And cutting the substrate disc along a cutting groove to separate chips in which passive devices are integrated. 청구항 8에 있어서,The method according to claim 8, 상기 기판원판에는 각각의 칩의 분리를 보다 용이하게 하기 위하여 가로 및 세로의 각 절단홈이 서로 만나는 각 교점에 절단구멍을 함께 형성하는 집적 수동소자 칩 제조방법.And forming a cutting hole in each of the intersections of each of the horizontal and vertical cutting grooves in the substrate disc to facilitate separation of each chip. 알루미나 세라믹을 이용하여 소정의 패턴으로 배열되어 복수의 비어홀이 형성되는 기판원판을 형성하고,Using alumina ceramic to form a substrate disc arranged in a predetermined pattern to form a plurality of via holes, 상기 기판원판의 각 비어홀의 내부와 상하면에 도전성 물질을 도포하여 도전층을 형성하고,A conductive layer is formed on the upper and lower surfaces of each via hole of the substrate disc to form a conductive layer, 상기 기판원판의 한쪽면에 수동소자의 접착력 및 평탄도를 향상시키기 위하여 유전체 물질을 도포하여 박막층을 형성하고,In order to improve the adhesion and flatness of the passive element on one side of the substrate disc to apply a dielectric material to form a thin film layer, 상기 기판원판에 일정한 간격으로 배열하여 각 구역에 소정의 패턴으로 상기 도전층에 연결되도록 수동소자를 형성하고,Passive elements are arranged on the substrate disc at regular intervals so as to be connected to the conductive layer in a predetermined pattern in each zone, 기계적인 절단을 행하여 각각 수동소자가 집적된 칩을 분리하는 공정을 포함하는 집적 수동소자 칩 제조방법.A method of manufacturing an integrated passive device chip comprising performing a mechanical cutting to separate chips each of which passive devices are integrated.
KR1020050044376A 2005-05-26 2005-05-26 Integrated Passive Device Chip and Process of The Same KR100772460B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050044376A KR100772460B1 (en) 2005-05-26 2005-05-26 Integrated Passive Device Chip and Process of The Same
PCT/KR2005/002507 WO2006126756A1 (en) 2005-05-26 2005-08-01 Integrated passive device chip and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050044376A KR100772460B1 (en) 2005-05-26 2005-05-26 Integrated Passive Device Chip and Process of The Same

Publications (2)

Publication Number Publication Date
KR20060124834A true KR20060124834A (en) 2006-12-06
KR100772460B1 KR100772460B1 (en) 2007-11-01

Family

ID=37452161

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050044376A KR100772460B1 (en) 2005-05-26 2005-05-26 Integrated Passive Device Chip and Process of The Same

Country Status (2)

Country Link
KR (1) KR100772460B1 (en)
WO (1) WO2006126756A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009052683A1 (en) * 2007-10-25 2009-04-30 Hong Kong Applied Science And Technology Research Institute Co., Ltd. Electronic circuit package

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5796165A (en) * 1996-03-19 1998-08-18 Matsushita Electronics Corporation High-frequency integrated circuit device having a multilayer structure
KR100314610B1 (en) * 1996-08-09 2001-12-28 윤덕용 Supper high frequency device using oxidized porous silicon substrate
KR100348250B1 (en) * 1999-10-11 2002-08-09 엘지전자 주식회사 fabrication method for micro passive element

Also Published As

Publication number Publication date
KR100772460B1 (en) 2007-11-01
WO2006126756A1 (en) 2006-11-30

Similar Documents

Publication Publication Date Title
JP5773082B2 (en) module
KR100665217B1 (en) A semiconductor multi-chip package
JP4606849B2 (en) Semiconductor chip package having decoupling capacitor and manufacturing method thereof
US20160150649A1 (en) Integrated passive module, semiconductor device and manufacturing method thereof
KR20020001626A (en) Multilayer ceramic device
KR20010108329A (en) Apparatus and method for an integrated circuit having high q reactive components
JPH11127055A (en) Composite electronic component
KR101811370B1 (en) Composite electronic component and resistance element
US20070158103A1 (en) Multilayer board with built-in chip-type electronic component and manufacturing method thereof
US20180226391A1 (en) Thin film lc component and mounting structure of same
JP4752280B2 (en) Chip-type electronic component and manufacturing method thereof
WO2018034067A1 (en) Semiconductor device with capacitor
US10645798B2 (en) Composite component-embedded circuit board and composite component
KR20150122784A (en) Miniaturised multi-part component and method for producing same
US10985098B2 (en) Electronic component mounting substrate, electronic device, and electronic module
JP5958454B2 (en) Built-in module
US6781484B2 (en) SAW filter module capable of being easily miniaturized
KR100447032B1 (en) Resistor-buried multilayer low-temperature-cofired-ceramic substrate with flat surface and fabrication method thereof
US20030075356A1 (en) Electronic device and method of manufacturing the same
JP6500700B2 (en) Integrated substrate for resistive elements
JP2008135753A (en) Multichip electronic circuit module, and method for manufacturing the same
JP3081786B2 (en) High frequency semiconductor device
JP5207854B2 (en) Component built-in ceramic substrate and manufacturing method thereof
KR100772460B1 (en) Integrated Passive Device Chip and Process of The Same
US7820490B2 (en) Method for LTCC circuitry

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee