KR20060120977A - Method for manufacturing flash memory device - Google Patents

Method for manufacturing flash memory device Download PDF

Info

Publication number
KR20060120977A
KR20060120977A KR1020050043242A KR20050043242A KR20060120977A KR 20060120977 A KR20060120977 A KR 20060120977A KR 1020050043242 A KR1020050043242 A KR 1020050043242A KR 20050043242 A KR20050043242 A KR 20050043242A KR 20060120977 A KR20060120977 A KR 20060120977A
Authority
KR
South Korea
Prior art keywords
film
tungsten
etching
hard mask
etched
Prior art date
Application number
KR1020050043242A
Other languages
Korean (ko)
Inventor
이병기
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050043242A priority Critical patent/KR20060120977A/en
Publication of KR20060120977A publication Critical patent/KR20060120977A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region

Abstract

A method for manufacturing a flash memory device is provided to improve the characteristic of cells by reducing a cell interference capacitance value. A tunnel oxide layer(112), a floating gate poly(114), a dielectric layer(116), a control gate poly(118), a tungsten nitride layer(120), a tungsten layer(122), and a hard mask(124) are sequentially formed on a substrate. The tungsten layer is etched by using the patterned hard mask as an etch mask. The tungsten nitride layer having a broad top part and a narrow bottom part is formed by performing an etching process. The control gate poly, the dielectric layer, the floating gate poly, and the tunnel oxide layer are sequentially etched by using the patterned hard mask. A spacer layer(126a,126b) is formed on the entire surface of the substrate. The spacer layer is etched.

Description

플래시 메모리 소자의 제조방법{Method for manufacturing flash memory device}Method for manufacturing flash memory device {Method for manufacturing flash memory device}

도 1a 내지 도 1c는 본 발명의 바람직한 실시예에 따른 낸드형 플래시 메모리 소자의 제조방법을 나타낸 공정 단면도이다.1A to 1C are cross-sectional views illustrating a method of manufacturing a NAND flash memory device according to a preferred embodiment of the present invention.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

100 : 반도체 기판 112 : 터널 산화막100 semiconductor substrate 112 tunnel oxide film

114 : 플로팅 게이트용 폴리 116 : ONO막 114: poly 116 for floating gate: ONO film

118 : 컨트롤 게이트용 폴리 120 : 텅스텐 질화막118: poly 120 for the control gate: tungsten nitride film

122 : 텅스텐막 124 : 하드 마스크122: tungsten film 124: hard mask

126 : 스페이서막 128 : 보이드126 spacer film 128 void

본 발명은 플래시 메모리 소자의 제조 방법에 관한 것으로서, 특히 보이드를 크고 균일하게 하기 위한 플래시 메모리 소자의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a flash memory device, and more particularly, to a method of manufacturing a flash memory device for making voids large and uniform.

낸드형 플래시 메모리 소자가 감소함에 따라 셀들 간의 간섭 커패시턴스(interference capacitance)의 영향이 증가하여, 셀의 문턱전압(Vt) 분포가 넓어지게 되었다. 따라서, 셀들 간의 간섭 커패시턴스 값을 감소시키기 위해서 셀들의 게이트들 사이에 산화물(oxide)을 매립하거나 보이드(void)를 형성시킨다. As the NAND flash memory device decreases, the influence of the interference capacitance between the cells increases, so that the threshold voltage Vt distribution of the cell becomes wider. Thus, oxides are buried or voids are formed between the gates of the cells in order to reduce the interference capacitance value between the cells.

그러나, 종래에는 셀들의 게이트들 사이에 형성된 보이드의 크기가 작고 불균일하여 셀들 간의 간섭 커패시턴스 값을 감소시키는 것이 어렵다.However, conventionally, the size of the voids formed between the gates of the cells is small and nonuniform, so that it is difficult to reduce the interference capacitance value between the cells.

본 발명이 이루고자 하는 기술적 과제는 낸드 플래시 메모리 셀들과 선택 트랜지스터의 게이트들 사이에 보이드를 크고 균일하게 형성시키는 것에 있다.An object of the present invention is to form a large and uniform void between NAND flash memory cells and gates of a selection transistor.

상술한 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따른 플래시 메모리 소자의 제조방법은, 기판 상에 터널 산화막, 플로팅 게이트용 폴리, 유전체막, 컨트롤 게이트용 폴리, 텅스텐 질화막, 텅스텐막 및 하드 마스크를 순차적으로 증착하는 단계; 상기 하드 마스크를 패터닝한 후에 상기 패터닝된 하드 마스크를 식각 마스크로 사용하여 상기 텅스텐막의 하부가 상부보다 더 넓게 형성되도록 상기 텅스텐막을 식각하고, 상기 텅스텐 질화막의 상부가 하부보다 더 넓게 형성되도록 상기 텅스텐 질화막을 식각하는 단계; 상기 패터닝된 하드 마스크를 식각 마스 크로 사용하여 상기 컨트롤 게이트용 폴리, 유전체막, 플로팅 게이트용 폴리 및 터널 산화막을 순차적으로 식각하는 단계; 및 상기 기판 전체 상부에 스페이서막을 증착하고 식각하는 단계를 포함한다.A method of manufacturing a flash memory device according to a preferred embodiment of the present invention for achieving the above object, a tunnel oxide film, a floating gate poly, a dielectric film, a control gate poly, a tungsten nitride film, a tungsten film and a hard mask Sequentially depositing; After the hard mask is patterned, the tungsten film is etched using the patterned hard mask as an etch mask so that the lower portion of the tungsten film is wider than the upper portion, and the tungsten nitride layer is formed so that the upper portion of the tungsten nitride film is wider than the lower portion. Etching; Sequentially etching the control gate poly, the dielectric film, the floating gate poly, and the tunnel oxide film using the patterned hard mask as an etch mask; And depositing and etching a spacer layer over the entire substrate.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면에서 동일한 참조부호는 동일한 부재를 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but can be implemented in various different forms, only the embodiments to complete the disclosure of the present invention and complete the scope of the invention to those skilled in the art. It is provided to inform you. Like reference numerals in the drawings denote like elements.

도 1a 내지 도 1c는 본 발명의 바람직한 실시예에 따른 낸드형 플래시 메모리 소자의 제조방법을 나타낸다.1A to 1C illustrate a method of manufacturing a NAND flash memory device according to a preferred embodiment of the present invention.

도 1a를 참조하면 메모리 셀의 게이트와 선택 트랜지스터의 게이트를 형성하기 위해서 반도체 기판(100) 상에는 터널 산화막(112), 플로팅 게이트용 폴리(114), ONO막(116), 컨트롤 게이트용 폴리(118), 텅스텐 질화막(WN;120), 텅스텐막(W;122), 및 하드 마스크(124)를 형성하다. Referring to FIG. 1A, a tunnel oxide film 112, a floating gate poly 114, an ONO film 116, and a control gate poly 118 are formed on a semiconductor substrate 100 to form a gate of a memory cell and a gate of a selection transistor. ), A tungsten nitride film (WN) 120, a tungsten film (W) 122, and a hard mask 124 are formed.

다음에, 하드 마스크(124)를 패터닝한 후에, 패터닝된 하드 마스크(124)를 식각 마스크로 사용하여 텅스텐막(W;122)을 식각한다. 텅스텐막(122) 식각시에 주 식각 가스로서 NF3/Cl2, CF4/Cl2 또는 이를 혼합한 NF3/CF4/Cl2을 사용하고 보조 식각 가스로서 N2, He 또는 Ar를 10sccm이상 사용한다. 그러면, 식각 가스에 포함된 Cl2로 인하여 텅스텐막(122)의 하부가 상부보다 더 크게 형성된다. 또한, 텅스 텐막(122)의 하부가 상부보다 더 크게 형성되도록 하기 위해 바이어스 파워(bias power)를 150-400W로 높게 사용한다. Next, after the hard mask 124 is patterned, the tungsten film W 122 is etched using the patterned hard mask 124 as an etching mask. At the time of etching the tungsten film 122, NF3 / Cl2, CF4 / Cl2 or NF3 / CF4 / Cl2 mixed with the same is used, and N2, He or Ar is used as an auxiliary etching gas of 10 sccm or more. Then, the lower portion of the tungsten film 122 is formed larger than the upper portion due to the Cl 2 included in the etching gas. In addition, the bias power is used as high as 150-400W so that the lower portion of the tungsten film 122 is formed larger than the upper portion.

다음에, 패터닝된 하드 마스크(124)를 식각 마스크로 사용하여 텅스텐 질화막(WN;120)을 식각한다. 텅스텐 질화막(120) 식삭 시에 주 식각가스로서 NF3, CF3 또는 이를 혼합한 NF3/CF4를 사용하고, 보조 식각 가스로서 N2를 10sccm 이상 사용한다. 그러면, 이 식각 가스에 의해 텅스텐 질화막(120)의 상부가 하부보다 더 크게 형성된다. 즉, 텅스텐 질화막(120)과 컨트롤 게이트용 폴리 계면 부근을 네가티브하게 만든다. Next, the tungsten nitride film (WN) 120 is etched using the patterned hard mask 124 as an etching mask. When the tungsten nitride film 120 is etched, NF3, CF3 or NF3 / CF4 mixed with the same is used as the main etching gas, and N2 or more is used as the auxiliary etching gas. Then, the upper portion of the tungsten nitride film 120 is formed larger than the lower portion by the etching gas. That is, the vicinity of the poly interface for the tungsten nitride film 120 and the control gate is made negative.

텅스텐막(122)의 하부를 상부보다 더 크게 형성하고, 텅스텐 질화막(120)의 상부를 하부보다 더 크게 형성하는 이유는 메모리 셀들과 선택 트랜지스터의 게이트들 사이에 보이드를 크게 형성하면서 균일하게 하기 위함이다. The reason why the lower portion of the tungsten film 122 is formed larger than the upper portion and the upper portion of the tungsten nitride film 120 is formed larger than the lower portion is to make the voids between the memory cells and the gates of the select transistor uniformly. to be.

그 다음에, 패터닝된 하드 마스크(124)를 식각 마스크로 사용하여 컨트롤 게이트용 폴리(118), ONO막(116), 플로팅 게이트용 폴리(114), 및 터널 산화막(112)을 순차적으로 식각한다. 여기서, 컨트롤 게이트용 폴리(118)와 플로팅 게이트용 폴리(114)를 식각할 때는 HBr/He/O2 가스를 이용한다. Then, using the patterned hard mask 124 as an etching mask, the control gate poly 118, the ONO film 116, the floating gate poly 114, and the tunnel oxide film 112 are sequentially etched. . Here, the HBr / He / O2 gas is used to etch the control gate poly 118 and the floating gate poly 114.

도 1b를 참조하면 기판 상의 셀 영역과 선택 트랜지스터 영역 전체에 스페이서막(126)으로서 산화물(oxide)을 증착하여 보이드(128)를 형성한다. 산화물은 질화물(ntride)에 비하여 커패시턴스 값이 작고 증착 스텝 커버리지(step coverage)가 불량하기 때문에 메모리 셀과 선택 트랜지스터의 게이트들 사이에 보이드가 형성되기 쉽게 한다. 즉, 스페이서막(126)으로서 산화물을 사용하는 이유는 메모리 셀과 선택 트랜지스터의 게이트들 사이에 보이드를 종래보 크게 형성하기 위함이다. Referring to FIG. 1B, an oxide is deposited as a spacer layer 126 in the cell region and the selection transistor region on a substrate to form a void 128. Oxides tend to form voids between the memory cell and the gates of the select transistor because of the lower capacitance and poor deposition step coverage compared to nitride. In other words, the reason why the oxide is used as the spacer film 126 is to form a void between the memory cell and the gates of the selection transistors.

마지막으로, 스페이서막(126)을 식각하여 도 1c에 도시한 바와 같이 스페이서막(126a, 126b)을 형성한다.Finally, the spacer film 126 is etched to form the spacer films 126a and 126b as shown in FIG. 1C.

상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention described above has been described in detail in a preferred embodiment, it should be noted that the above embodiment is for the purpose of description and not of limitation. In addition, the present invention will be understood by those of ordinary skill in the art that various embodiments are possible within the scope of the technical idea of the present invention.

상술한 바와 같이, 본 발명에 의하면, 셀 간섭 커패시턴스 값을 감소시켜 셀의 특성을 개선시킬 수 있다. As described above, according to the present invention, it is possible to improve the characteristics of the cell by reducing the cell interference capacitance value.

Claims (10)

기판 상에 터널 산화막, 플로팅 게이트용 폴리, 유전체막, 컨트롤 게이트용 폴리, 텅스텐 질화막, 텅스텐막 및 하드 마스크를 순차적으로 증착하는 단계;Sequentially depositing a tunnel oxide film, a floating gate poly, a dielectric film, a control gate poly, a tungsten nitride film, a tungsten film, and a hard mask on the substrate; 상기 하드 마스크를 패터닝한 후에 상기 패터닝된 하드 마스크를 식각 마스크로 사용하여 상기 텅스텐막의 하부가 상부보다 더 넓게 형성되도록 상기 텅스텐막을 식각하고, 상기 텅스텐 질화막의 상부가 하부보다 더 넓게 형성되도록 상기 텅스텐 질화막을 식각하는 단계;After the hard mask is patterned, the tungsten film is etched using the patterned hard mask as an etch mask so that the lower portion of the tungsten film is wider than the upper portion, and the tungsten nitride layer is formed so that the upper portion of the tungsten nitride film is wider than the lower portion. Etching; 상기 패터닝된 하드 마스크를 식각 마스크로 사용하여 상기 컨트롤 게이트용 폴리, 유전체막, 플로팅 게이트용 폴리 및 터널 산화막을 순차적으로 식각하는 단계; 및Sequentially etching the control gate poly, the dielectric film, the floating gate poly, and the tunnel oxide film using the patterned hard mask as an etching mask; And 상기 기판 전체 상부에 스페이서막을 증착하고 식각하는 단계를 포함하는 플래시 메모리 소자의 제조방법.Depositing and etching a spacer layer over the entire substrate. 제 1 항에 있어서,The method of claim 1, 상기 텅스텐막의 하부가 상부보다 더 넓게 형성되도록 하기 위해서 NF3/Cl2, CF4/Cl2 또는 이를 혼합한 NF3/CF4/Cl2를 주 식각 가스로서 이용하여 상기 텅스텐막을 식각하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법In order to form the lower portion of the tungsten film wider than the upper portion of the tungsten film is etched using NF3 / Cl2, CF4 / Cl2 or NF3 / CF4 / Cl2 mixture thereof as the main etching gas Way 제 1 항에 있어서,The method of claim 1, 상기 텅스텐막의 하부가 상부보다 더 넓게 되도록 하기 위해서 N2, He 또는 Ar를 보조 식각 가스로서 이용하여 상기 텅스텐막을 식각하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법In order to make the lower portion of the tungsten film wider than the upper portion, the tungsten film is etched using N2, He or Ar as an auxiliary etching gas. 제 3 항에 있어서,The method of claim 3, wherein 상기 N2를 10sccm 이상 이용하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법.The method of manufacturing a flash memory device, characterized in that using N2 or more 10sccm. 제 1 항에 있어서,The method of claim 1, 상기 텅스텐막의 하부가 상부보다 더 넓게 되도록 하기 위해서 150~400W의 바이어스 파워를 사용하여 상기 텅스텐막을 식각하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법Method of manufacturing a flash memory device, characterized in that for etching the tungsten film using a bias power of 150 ~ 400W so that the lower portion of the tungsten film is wider than the top 제 1 항에 있어서,The method of claim 1, 상기 텅스텐 질화막의 상부가 하부보다 더 넓게 되도록 NF3, CF3 또는 이를 혼합한 NF3/CF4 중 적어도 하나를 주 식각 가스로서 이용하여 상기 텅스텐 질화막을 식각하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법.And etching the tungsten nitride film using at least one of NF3, CF3, or NF3 / CF4 mixed with the same as a main etching gas such that an upper portion of the tungsten nitride film is wider than the lower portion. 제 1 항에 있어서,The method of claim 1, 상기 텅스텐 질화막의 상부가 하부보다 더 넓게 되도록 N2를 보조 식각 가스로서 이용하여 상기 텅스텐 질화막을 식각하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법.And tungsten nitride film is etched using N2 as an auxiliary etching gas so that an upper portion of the tungsten nitride film is wider than a lower portion thereof. 제 7 항에 있어서,The method of claim 7, wherein 상기 N2를 10sccm 이상 이용하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법.The method of manufacturing a flash memory device, characterized in that using N2 or more 10sccm. 제 1 항에 있어서,The method of claim 1, 상기 컨트롤 게이트용 폴리와 상기 플로팅 게이트용 폴리를 식각할 때 HBr/He/O2 가스를 이용하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법.And HBr / He / O2 gas is used to etch the poly for the control gate and the poly for the floating gate. 제 1 항에 있어서,The method of claim 1, 상기 기판 전체 상부에 상기 스페이서막으로서 산화물을 증착하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법.And depositing an oxide as the spacer film over the entire substrate.
KR1020050043242A 2005-05-23 2005-05-23 Method for manufacturing flash memory device KR20060120977A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050043242A KR20060120977A (en) 2005-05-23 2005-05-23 Method for manufacturing flash memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050043242A KR20060120977A (en) 2005-05-23 2005-05-23 Method for manufacturing flash memory device

Publications (1)

Publication Number Publication Date
KR20060120977A true KR20060120977A (en) 2006-11-28

Family

ID=37706937

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050043242A KR20060120977A (en) 2005-05-23 2005-05-23 Method for manufacturing flash memory device

Country Status (1)

Country Link
KR (1) KR20060120977A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100965047B1 (en) * 2007-03-27 2010-06-21 주식회사 하이닉스반도체 Method for forming gate of flash memory device
US7781275B2 (en) 2006-12-04 2010-08-24 Hynix Semiconductor Inc. Method of manufacturing a flash memory device
US8541284B2 (en) 2010-12-16 2013-09-24 Samsung Electronics Co., Ltd. Method of manufacturing string floating gates with air gaps in between
US8753955B2 (en) 2011-02-09 2014-06-17 Samsung Electronics Co., Ltd. Methods of fabricating nonvolatile memory devices including voids between active regions and related devices

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7781275B2 (en) 2006-12-04 2010-08-24 Hynix Semiconductor Inc. Method of manufacturing a flash memory device
KR100965047B1 (en) * 2007-03-27 2010-06-21 주식회사 하이닉스반도체 Method for forming gate of flash memory device
US8541284B2 (en) 2010-12-16 2013-09-24 Samsung Electronics Co., Ltd. Method of manufacturing string floating gates with air gaps in between
US8796752B2 (en) 2010-12-16 2014-08-05 Samsung Electronics Co., Ltd. String floating gates with air gaps in between
US8753955B2 (en) 2011-02-09 2014-06-17 Samsung Electronics Co., Ltd. Methods of fabricating nonvolatile memory devices including voids between active regions and related devices
US8951881B2 (en) 2011-02-09 2015-02-10 Samsung Electronics Co., Ltd. Methods of fabricating nonvolatile memory devices including voids between active regions and related devices

Similar Documents

Publication Publication Date Title
KR100640159B1 (en) Semiconductor device increased channel length and method for manufacturing the same
JP4564272B2 (en) Semiconductor device and manufacturing method thereof
US7442606B2 (en) Method of manufacturing a semiconductor device
US8048739B2 (en) Method of manufacturing flash memory device
KR100824633B1 (en) Flash memory device and manufacturing method thereof
KR20060120977A (en) Method for manufacturing flash memory device
KR100597768B1 (en) Method for fabricating gate spacer of semiconductor device
KR100616193B1 (en) Method for forming gate electrode in non volatile memory device
KR100800379B1 (en) Method for manufacturing gate of non volatile memory device
US6921695B2 (en) Etching method for forming a square cornered polysilicon wordline electrode
CN100403515C (en) Method of manufacturing semiconductor device
KR100965047B1 (en) Method for forming gate of flash memory device
KR100810417B1 (en) Method for forming gate of flash memory device
KR20090092927A (en) Semiconductor memory device and manufacturing method thereof
KR100986632B1 (en) Method for manufacturing control gate of the flash memory device
KR100751662B1 (en) Method of manufacturing a flash memory device
KR20090000987A (en) Method of manufacturing a flash memory device
KR100651595B1 (en) Flash memory device and method of fabricating the same
KR100927779B1 (en) Manufacturing Method of Flash Memory Device
KR100451669B1 (en) Method for manufacturing a semiconductor flash memory cell
KR20060098101A (en) Non-volatile memory devices with uniform tunnel insulating layer and fabrication methods thereof
KR100624947B1 (en) Flash memory device and method of manufacturing the same
KR20060120982A (en) Method for manufacturing flash memory device
KR20070076625A (en) Method for fabricating a semiconductor device
KR20100041308A (en) Method for manufacturing of semiconductor memory device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid