KR20060119171A - 클럭 공급 장치 및 방법 - Google Patents

클럭 공급 장치 및 방법 Download PDF

Info

Publication number
KR20060119171A
KR20060119171A KR1020050041794A KR20050041794A KR20060119171A KR 20060119171 A KR20060119171 A KR 20060119171A KR 1020050041794 A KR1020050041794 A KR 1020050041794A KR 20050041794 A KR20050041794 A KR 20050041794A KR 20060119171 A KR20060119171 A KR 20060119171A
Authority
KR
South Korea
Prior art keywords
clock
phase
delay
clocks
supply
Prior art date
Application number
KR1020050041794A
Other languages
English (en)
Inventor
정진군
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050041794A priority Critical patent/KR20060119171A/ko
Publication of KR20060119171A publication Critical patent/KR20060119171A/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manipulation Of Pulses (AREA)
  • Pulse Circuits (AREA)

Abstract

본 발명에 따른 클럭 공급 장치는 기준 클럭의 에지(Edge)가 중첩되지 않도록 기준 클럭의 위상을 일정 간격 지연시킨 지연 클럭을 각 클럭 디바이스로 공급하는 클럭 지연 공급유닛을 포함하는 것으로, 복수의 클럭을 공급하더라도 클럭의 에지(Edge) 기준을 지연시켜 분산함으로써 시스템에서 사용되는 전류가 균일하게 사용될 수 있을 뿐만 아니라, 회로상에 전력 소모로 인해 발생되는 노이즈, 열을 최소화하여 클럭 공급 시스템을 안정화시킬 수 있는 것이다.

Description

클럭 공급 장치 및 방법{Clock supply apparatus and method}
도 1a는 종래 클럭 공급장치의 구성을 나타낸 기능블록도 및 클럭 타이밍도,
도 1b는 종래 클럭 공급장치의 다른 구성을 나타낸 기능블록도 및 클럭 타이밍도,
도 2는 본 발명의 제 1 실시예에 따른 클럭 공급 장치의 구성을 나타낸 기능블록도,
도 3은 도 2에 따른 클럭 공급 장치의 클럭 타이밍도,
도 4는 본 발명의 제 1 실시예에 따른 클럭 공급 방법을 나타낸 플로우차트이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 클럭 지연 공급유닛 101 : 기준 클럭 발생부
102 : 클럭 분배부 103 : 클럭 위상 지연부
본 발명은 클럭 발생기에 관한 것으로, 더욱 상세하게는 적어도 하나 이상 공급되는 클럭의 에지(Edge) 기준이 중첩되지 않도록 기준 클럭의 위상을 일정 간격 지연시켜 클럭 디바이스에 공급하는 클럭 공급 장치 및 방법에 관한 것이다.
일반적으로 SoC 및 시스템 설계시 복수 클럭을 사용할 경우 각 클럭이 완전 독립적이거나, 동기화된 클럭을 분배하여 사용한다.
이렇게 클럭을 사용하는 디지털 시스템은 클럭의 에지(Edge) 기준을 이벤트(Event)로 하여 순차적 로직(Sequential Logic)들이 동작한다.
그리고, SoC 및 디지털 시스템은 이벤트 시점을 기준으로 최대 전류가 공급되고 이에 최대 전력소모가 발생한다. 이에 따라 회로 설계시 최대 전류를 기준으로 파워 설계를 해야 한다.
이러한, 복수 클럭을 공급하기 위한 클럭 시스템은 도 1a에 도시된 바와 같이 다수의 클럭 발생기(1)를 구비하고 있으며 다수의 클럭 디바이스(2)와 1:1로 매칭되어 구성된 것으로 각 클럭 발생기(1)가 독립적으로 클럭을 상기 클럭 디바이스(2)에 공급한다.
그러나, 종래 클럭 시스템은 도 1a에 도시된 바와 같이 클럭 발생기(f1)(1)와 클럭 발생기(f3)(1)에서 공급하는 클럭의 상승 에지(Edge)(a)가 중첩되거나, 클럭 발생기(f2)(1)와 클럭 발생기(fN)(1)에서 공급하는 클럭의 상승 에지(Edge)(b) 가 중첩될 경우 중첩되는 에지(Edge)에서는 최대 전류가 발생되며, 시스템의 전력수급 상황에 문제를 일으킬 수 있는 문제점을 가지고 있었다.
그 뿐만 아니라, 복수 클럭을 공급하기 위한 다른 클럭 시스템은 도 1b에 도시된 바와 같이 적어도 하나 이상의 클럭을 발생시키는 클럭 발생기(10)를 구비하고 있으며 상기 클럭 디바이스(2)와 1:n으로 매칭되어 구성된 것으로 동기화된 클럭을 상기 클럭 디바이스(2)로 공급한다.
그러나, 복수 클럭을 공급하기 위한 다른 클럭 시스템은 동기화된 클럭을 공급하기 때문에 도 1b에 도시된 상승 에지(Edge)(c) 뿐만 아니라 모든 에지(Edge)에서 중첩되기 때문에 모든 에지에서 최대 전류가 발생되며 시스템의 전력수급 상황에 문제를 일으킬 수 있는 문제점을 가지고 있었다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 이루어진 것으로서, 본 발명의 목적은 복수 클럭을 사용하는 시스템 및 SoC 설계시 클럭들을 일정한 간격으로 지연 공급하여 클럭들의 에지(Edge) 기준이 중첩되지 않도록 동작함으로써 최대 전류의 발생 비율을 최소화 할 수 있는 클럭 공급 장치 및 방법을 제공하는 데 있다.
상기한 목적을 달성하기 위한 본 발명에 따른 클럭 공급 장치의 일 측면에 따르면, 기준 클럭의 에지(Edge)가 중첩되지 않도록 기준 클럭의 위상을 일정 간격 지연시킨 지연 클럭을 각 클럭 디바이스로 공급하는 클럭 지연 공급유닛을 포함한다.
그리고, 상기 클럭 지연 공급 유닛은, 적어도 하나 이상의 클럭을 발생시키는 기준 클럭 발생부; 및 클럭 디바이스로 공급하는 클럭의 에지(Edge)가 중첩되지 않도록 클럭의 위상을 일정 간격 지연시킨 지연 클럭을 각각 클럭 디바이스로 공급하는 클럭 위상 지연부를 포함한다.
한편, 본 발명에 따른 클럭 공급 방법의 일 측면에 따르면, 적어도 하나 이상의 클럭을 발생시키는 단계; 클럭 디바이스로 공급하는 클럭의 에지(Edge)가 중첩되지 않도록 클럭의 위상을 일정 간격 지연시킨 지연 클럭을 각 클럭 디바이스에 공급하는 단계를 포함한다.
본 발명에 따른 클럭 공급 장치의 다른 측면에 따르면, 기준 클럭을 발생시키는 기준 클럭 발생부; 상기 기준 클럭 발생부를 통해 생성된 기준 클럭을 적어도 하나 이상의 클럭으로 분배시키는 클럭 분배부; 및 클럭 디바이스로 공급하는 클럭의 에지(Edge)가 중첩되지 않도록 클럭의 위상을 일정 간격 지연시킨 지연 클럭을 클럭 디바이스로 공급하는 적어도 하나 이상의 클럭 위상 지연부를 포함한다.
이하, 본 발명의 제 1 실시예에 의한 클럭 공급 장치 및 방법에 대하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 2는 본 발명의 제 1 실시예에 의한 클럭 공급 장치의 기능블록도로서, 본 발명의 제 1 실시예에 의한 클럭 공급 장치는 기준 클럭의 에지(Edge)가 중첩되지 않도록 기준 클럭의 위상을 일정 간격 지연시킨 지연 클럭을 각 클럭 디바이스로 공급하는 클럭 지연 공급유닛을 포함한다.
상기 클럭 지연 공급유닛(100)은 기준 클럭 발생부(101), 클럭 분배부(102), 및 적어도 하나 이상의 클럭 위상 지연부(103)를 포함한다.
상기 클럭 지연 공급유닛(100)의 기준 클럭 발생부(101)는 기준 클럭을 생성시켜 상기 클럭 분배부(102)로 공급한다. 이 때, 상기 기준 클럭 발생부(101)는 크리스털, 오실레이터, 및 클럭발생기 IC 등을 이용한다.
그리고, 상기 클럭 지연 공급유닛(100)의 클럭 분배부(102)는 상기 기준 클럭 발생부(101)를 통해 생성된 기준 클럭을 적어도 하나 이상의 클럭으로 분배시켜 상기 클럭 위상 지연부(103)로 공급한다.
또한, 상기 클럭 지연 공급유닛(100)의 클럭 위상 지연부(103)는 상기 클럭 분배부(102)를 통해 공급되는 기준 클럭의 위상을 일정 간격 지연시켜 연결된 클럭 디바이스(2)로 지연 클럭을 공급한다. 이 때, 상기 클럭 위상 지연부(103)는 상기 클럭 분배부(102)에 1:N으로 접속되어 있으며 클럭 디바이스(2)와는 1:1로 접속되어 있다.
즉, 상기 클럭 위상 지연부(103)는 도 3에 도시된 바와 같이(기준 클럭의 주 기(t)/클럭 위상 지연부의 총개수(N))ㅧ현재 클럭 위상 지연부의 설정값(n) 만큼 위상을 각각 지연시켜 클럭 디바이스(2)로 공급한다. 여기서, 위상 지연부의 설정값(n)은 사용자가 임의로 지정하거나, 클럭 위상부(103)의 순서를 설정값으로 사용할 수 있다.
그러면, 상기와 같은 구성을 가지는 클럭 공급 장치의 동작과정에 대해 설명하기로 한다.
먼저, 상기 기준 클럭 발생부(101)는 기준 클럭을 생성시켜 상기 클럭 분배부(102)로 공급한다.
그러면, 상기 클럭 분배부(102)는 상기 기준 클럭 발생부(101)를 통해 생성된 기준 클럭을 적어도 하나 이상의 클럭으로 분배시켜 상기 클럭 위상 지연부(103)로 공급한다.
이어서, 각 상기 클럭 위상 지연부(103)는 도 3에 도시된 바와 같이 상기 클럭 분배부(102)를 통해 공급되는 기준 클럭의 위상을 일정 간격 지연시켜 연결된 클럭 디바이스(2)로 위상이 일정 간격 지연된 클럭을 공급한다. 이 때, 각 상기 클럭 위상 지연부(103)의 클럭 위상 지연은 기준 클럭의 주기(t)내에 설정한다. 즉, 각 클럭 위상 지연부(103)가 n개일 경우 클럭의 주기를 클럭 위상 지연부(103)의 총개수(N)로 나누고 상기 클럭 위상 지연부(103)의 설정값(n)을 곱한 결과값 만큼 지연시킨다.
따라서, 상기 제 1 클럭 위상 지연부(103)는 (t/N)ㅧ1 만큼 위상이 지연된 클럭을 상응하는 상기 클럭 디바이스(2)로 공급하고, 제 2 클럭 위상 지연부(103)는 (t/N)ㅧ2 만큼 위상이 지연된 클럭을 상응하는 상기 클럭 디바이스(2)로 공급한다.
그리고, 상기 제 3 클럭 위상 지연부(103)는 (t/N)ㅧ3 만큼 위상이 지연된 클럭을 상응하는 상기 클럭 디바이스(2)로 공급하며, 상기와 같이 방식으로 제 n 클럭 위상 지연부(103)는 상기 클럭 분배부(102)를 통해 공급되는 클럭의 위상을 (t/N)ㅧn 만큼 지연시켜 상응하는 상기 클럭 디바이스(2)로 공급하게 된다.
그러면, 상기와 같은 구성을 가지는 클럭 공급 방법에 대해 도 4를 참조하여 설명하기로 한다.
먼저, 적어도 하나 이상의 클럭을 발생시킨다(S1). 이 때, 발생되는 클럭은 주기가 동일한 클럭이거나 클럭의 주기가 동일하지 않은 클럭일 수도 있다.
이어서, 클럭 디바이스로 공급하는 클럭의 에지(Edge)가 중첩되지 않도록 클럭의 위상을 일정 간격 지연시킨 지연 클럭을 각 클럭 디바이스에 공급한다. (S2). 즉, 분배된 기준 클럭은 도 3에 도시된 바와 같이 (기준 클럭의 주기(t)/클럭 위상 지연부의 총개수(N))ㅧ현재 클럭 위상 지연부의 설정값(n) 만큼 위상을 각각 지연시켜 클럭 디바이스(2)로 공급한다. 여기서, 위상 지연부의 설정값(n)은 사용자가 임의로 지정하거나, 클럭 위상부(103)의 순서에 의해 차례대로 설정값을 설정할 수 있다.
본 발명의 제 2 실시예에 의한 클럭 공급 장치는 적어도 하나 이상의 기준 클럭 발생부, 및 적어도 하나 이상의 클럭 위상 지연부를 포함한다.
상기 기준 클럭 발생부는 적어도 하나 이상의 클럭을 발생시켜 상응하는 상기 클럭 위상 지연부로 공급하며, 상기 클럭 위상 지연부는 공급되는 클럭의 위상을 일정 간격 지연시킨다. 즉, 상기 클럭 위상 지연부가 각각의 클럭 발생부를 통해 서로 상이한 주파수 즉, 10hz, 20hz, 및 40hz의 공급받았을 경우 각 클럭의 위상을 일정 간격 지연시켜 공급하게 되면 클럭 공급에 따른 클럭 공급 시스템의 최대 전류의 발생 빈도, 및 발생되는 최대 전류의 용량은 줄어들거나 감소하게 된다.
이상에서 본 발명은 기재된 구체적인 실시예에 대해서만 상세히 설명하였지만 본 발명의 기술 사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.
상술한 바와 같이 본 발명에 의한 클럭 공급 장치 및 방법에 의하면, 복수의 클럭을 공급하더라도 클럭의 에지(Edge) 기준을 지연시켜 분산함으로써 최대 전류의 발생 횟수의 빈도 및 발생 전류를 최소화할 수 있을 뿐만 아니라, 회로상에 전력 소모로 발생되는 노이즈, 열을 최소화하여 클럭 공급 시스템을 안정화시킬 수 있는 뛰어난 효과가 있다.

Claims (5)

  1. 클럭 공급 장치에 있어서,
    각 클럭 디바이스로 공급하는 클럭의 에지(Edge)가 중첩되지 않도록 기준 클럭의 위상을 일정 간격 지연시킨 지연 클럭을 각 클럭 디바이스로 공급하는 클럭 지연 공급유닛을 포함하는 클럭 공급 장치.
  2. 제 1항에 있어서,
    상기 클럭 지연 공급 유닛은,
    적어도 하나 이상의 클럭을 발생시키는 기준 클럭 발생부; 및
    클럭 디바이스로 공급하는 클럭의 에지(Edge)가 중첩되지 않도록 클럭의 위상을 일정 간격 지연시킨 지연 클럭을 각각 클럭 디바이스로 공급하는 클럭 위상 지연부를 포함하는 클럭 공급 장치.
  3. 제 2항에 있어서,
    상기 클럭 위상 지연부는, 기준 클럭의 한 주기 내에서 기준 클럭 지연 범위를 설정하는 것을 특징으로 하는 클럭 공급 장치.
  4. 기준 클럭을 발생시키는 기준 클럭 발생부;
    상기 기준 클럭 발생부를 통해 생성된 기준 클럭을 적어도 하나 이상의 클럭으로 분배시키는 클럭 분배부; 및
    클럭 디바이스로 공급하는 클럭의 에지(Edge)가 중첩되지 않도록 클럭의 위상을 일정 간격 지연시킨 지연 클럭을 클럭 디바이스로 공급하는 적어도 하나 이상의 클럭 위상 지연부를 포함하는 클럭 공급 장치.
  5. 적어도 하나 이상의 클럭을 발생시키는 단계;
    클럭 디바이스로 공급하는 클럭의 에지(Edge)가 중첩되지 않도록 클럭의 위상을 일정 간격 지연시킨 지연 클럭을 각 클럭 디바이스에 공급하는 단계를 포함하는 클럭 공급 방법.
KR1020050041794A 2005-05-18 2005-05-18 클럭 공급 장치 및 방법 KR20060119171A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050041794A KR20060119171A (ko) 2005-05-18 2005-05-18 클럭 공급 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050041794A KR20060119171A (ko) 2005-05-18 2005-05-18 클럭 공급 장치 및 방법

Publications (1)

Publication Number Publication Date
KR20060119171A true KR20060119171A (ko) 2006-11-24

Family

ID=37706064

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050041794A KR20060119171A (ko) 2005-05-18 2005-05-18 클럭 공급 장치 및 방법

Country Status (1)

Country Link
KR (1) KR20060119171A (ko)

Similar Documents

Publication Publication Date Title
US5448193A (en) Normalization of apparent propagation delay
US9735787B2 (en) Frequency synthesizer with dynamic phase and pulse-width control
US6934674B1 (en) Clock generation and distribution in an emulation system
US9811111B2 (en) Generating clock on demand
JP3467880B2 (ja) クロック信号発生装置
US20040232964A1 (en) Distributing clock and programming phase shift in multiphase parallelable converters
US5317601A (en) Clock distribution system for an integrated circuit device
JP6242228B2 (ja) クロック生成方法およびクロック生成回路
JP2017506458A5 (ko)
KR960015134A (ko) 전력 관리상태에 응답하여 다중 클럭된 회로를 클럭하는 클럭 제어기
US20200350895A1 (en) Generation of pulse width modulated (pwm) pulses
JP2007087380A (ja) クロックスキュー管理方法および装置
US5822596A (en) Controlling power up using clock gating
US8253450B2 (en) Clock signal frequency dividing circuit and method
US7490257B2 (en) Clock distributor for use in semiconductor logics for generating clock signals when enabled and a method therefor
JP2001148690A (ja) クロック発生装置
KR960700568A (ko) 무지터 위상동기루프 주파수합성용 재트리거형 발진기
JP2002055732A (ja) デスキュー回路を有するクロック生成器
JP2004054350A (ja) クロック切り替え回路
JP3610854B2 (ja) 情報処理装置および情報処理システム
WO2021169158A1 (zh) 分频器和电子设备
US6661262B1 (en) Frequency doubling two-phase clock generation circuit
KR20060119171A (ko) 클럭 공급 장치 및 방법
JP2023078358A5 (ko)
US20040076189A1 (en) Multiphase clocking method and apparatus

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination