KR20060119003A - Plasma display device - Google Patents

Plasma display device Download PDF

Info

Publication number
KR20060119003A
KR20060119003A KR1020050041504A KR20050041504A KR20060119003A KR 20060119003 A KR20060119003 A KR 20060119003A KR 1020050041504 A KR1020050041504 A KR 1020050041504A KR 20050041504 A KR20050041504 A KR 20050041504A KR 20060119003 A KR20060119003 A KR 20060119003A
Authority
KR
South Korea
Prior art keywords
electrically connected
voltage
transistor
electrode
diode
Prior art date
Application number
KR1020050041504A
Other languages
Korean (ko)
Inventor
최학기
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050041504A priority Critical patent/KR20060119003A/en
Publication of KR20060119003A publication Critical patent/KR20060119003A/en

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/003Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to reversal of power transmission direction
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving
    • G09G2330/023Power management, e.g. power saving using energy recovery or conservation
    • G09G2330/024Power management, e.g. power saving using energy recovery or conservation with inductors, other than in the electrode driving circuitry of plasma displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

A plasma display device is provided to detect defects of the plasma display device in advance by immediately detecting abnormal operation of a power recovery circuit. A plasma display device includes plural electrodes formed in one direction; at least one inductor(L) having a first stage electrically connected to the electrode; a first transistor electrically connected between the electrode and a first power source(Vs) supplying a first voltage; a second transistor electrically connected between the electrode and a second power source(0V) supplying a second voltage; a first diode(D1) having an anode electrically connected to a second stage of the inductor; a third transistor electrically connected between a cathode of the first diode and a power recovery power source supplying a third voltage having a level between the first and second voltages and turned on to form a path for reducing the voltage of the electrode; and a gate voltage supply source having a fuse and an output stage electrically connected to the cathode of the first diode, and receiving a control signal through an input stage(in) and outputting the gate voltage for controlling the gate of the first or second transistor to the output stage.

Description

플라즈마 표시 장치{PLASMA DISPLAY DEVICE}Plasma display device {PLASMA DISPLAY DEVICE}

도 1은 본 발명의 실시예에 따른 플라즈마 표시 장치를 나타내는 도면이다.1 is a diagram illustrating a plasma display device according to an exemplary embodiment of the present invention.

도 2 및 도 3은 본 발명의 실시예에 따른 유지방전 구동 회로를 나타내는 도면이다.2 and 3 are views showing a sustain discharge driving circuit according to an embodiment of the present invention.

도 4a 및 도 4b는 본 발명의 실시예에 따른 유지방전 구동 회로에서 전력 회수 회로가 정상 동작하는 경우의 각 모드에서의 전류 경로를 설명하기 위한 도면이다.4A and 4B are diagrams for explaining a current path in each mode when the power recovery circuit is normally operated in the sustain discharge driving circuit according to the embodiment of the present invention.

도 5는 본 발명의 실시예에 따른 유지방전 구동회로에서 회로 소자(D2)가 소손된 경우의 동작을 설명하기 위한 도면이다.5 is a view for explaining an operation when the circuit element (D2) is burned out in the sustain discharge drive circuit according to an embodiment of the present invention.

도 6은 본 발명의 실시예에 따른 유지방전 구동회로에서 회로 소자(Xr)가 소손된 경우의 동작을 설명하기 위한 도면이다.6 is a view for explaining an operation when the circuit element (Xr) is burned out in the sustain discharge drive circuit according to an embodiment of the present invention.

본 발명은 플라즈마 표시 장치 및 그 구동 방법에 관한 것이다.The present invention relates to a plasma display device and a driving method thereof.

플라즈마 표시 장치는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 평면 표시 장치로서, 그 크기에 따라 수십에서 수백 만개 이상의 화소가 매트릭스 형태로 배열되어 있다.Plasma display devices are flat display devices that display characters or images using plasma generated by gas discharge, and dozens to millions or more of pixels are arranged in a matrix form according to their size.

일반적으로 이러한 플라즈마 표시 장치의 구동 방법은 시간적인 동작 변화로 표현하면 리셋 기간, 어드레스 기간 및 유지 기간으로 이루어진다.In general, the driving method of the plasma display device includes a reset period, an address period, and a sustain period.

리셋 기간은 각 셀의 상태를 초기화시키는 기간이며, 어드레스 기간은 패널에서 켜질 셀과 켜지지 않을 셀을 선택하는 기간이다. 유지 기간은 유지방전 펄스를 인가하여 켜질 셀에 실제로 화상을 표시하기 위한 방전을 수행하는 기간이다.The reset period is a period for initializing the state of each cell, and the address period is a period for selecting cells to be turned on and cells not to be turned on in the panel. The sustain period is a period in which discharge for actually displaying an image is performed on a cell to be turned on by applying a sustain discharge pulse.

한편, 유지 기간에서 전극에 유지방전 펄스를 인가할 때 전극들에 의해 형성되는 용량성 부하(이하, "패널 커패시터"라 함)를 충방전하기 위한 무효 소비 전력이 필요하므로, 이러한 무효 전력을 회수하여 재사용하기 위하여 전력 회수 회로가 사용된다. 전력 회수 회로로 L.F. Weber에 의해 제안된 유지 방전 회로(미국 특허 번호 4,866,349 및 5,081,400)가 있다. 이러한 전력 회수 회로는 인덕터와 패널 커패시터의 공진을 이용하여 패널 커패시터를 충방전시킨다.On the other hand, when the sustain discharge pulse is applied to the electrode in the sustain period, the reactive power required for charging and discharging the capacitive load (hereinafter, referred to as the "panel capacitor") formed by the electrodes is needed, and thus recovering such reactive power. The power recovery circuit is used for reuse. As a power recovery circuit, L.F. There is a sustain discharge circuit proposed by Weber (US Pat. Nos. 4,866,349 and 5,081,400). The power recovery circuit charges and discharges the panel capacitor by using the resonance of the inductor and the panel capacitor.

이러한 전력 회수 회로에서 전력 회수 동작이 일어나지 않는 경우에 소비 전력은 증가하지만 화면에는 큰 영향이 없으므로, 전력 회수 동작 여부를 화면상으로는 쉽게 확인하기가 어렵다. 그런데 전력 회수 동작이 없는 경우에는 유지방전 펄스를 인가할 때 하드 스위칭이 발생하고, 이로 인해 발열이 증가하여 다른 주변 회로에도 영향을 줄 수 있다.When the power recovery operation does not occur in such a power recovery circuit, the power consumption increases, but there is no significant effect on the screen. Therefore, it is difficult to easily check whether the power recovery operation is performed on the screen. However, in the absence of the power recovery operation, hard switching occurs when the sustain discharge pulse is applied, and thus heat generation may increase and affect other peripheral circuits.

본 발명이 이루고자 하는 기술적 과제는 전력 회수 회로가 동작하지 않을 때 발생하는 발열을 제거할 수 있는 플라즈마 표시 장치를 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a plasma display device capable of removing heat generated when a power recovery circuit is not operated.

상기한 목적을 달성하기 위한 본 발명의 하나의 특징에 따른 플라즈마 표시 장치는 일방향으로 형성된 복수의 전극과 상기 전극에 제1 단이 전기적으로 연결된 적어도 하나의 인덕터와 상기 전극과 제1 전압을 공급하는 제1 전원 사이에 전기적으로 연결되는 제1 트랜지스터와 상기 전극과 제2 전압을 공급하는 제2 전원 사이에 전기적으로 연결되는 제2 트랜지스터와 상기 인덕터의 제2 단에 애노드가 전기적으로 연결되는 제1 다이오드와 상기 제1 다이오드의 캐소드와 상기 제1 전압과 제2 전압 사이의 제3 전압을 공급하는 전력 회수용 전원 사이에 전기적으로 연결되며, 턴온 시에 상기 전극의 전압을 감소시키는 경로를 형성하는 제3 트랜지스터 그리고 퓨즈를 포함하며, 입력단을 통하여 제어 신호를 입력받아 상기 제1 또는 제2 트랜지스터의 게이트를 제어하는 게이트 전압을 출력단으로 출력하며 상기 출력단이 상기 제1 다이오드의 캐소드에 전기적으로 연결되는 게이트 전압 공급원을 포함하는 것을 특징으로 한다.According to an aspect of the present invention, a plasma display device includes a plurality of electrodes formed in one direction, at least one inductor electrically connected to a first end of the electrode, and a first voltage supplying the first voltage to the electrodes. A first transistor electrically connected between a first transistor electrically connected between a first power supply, and a second transistor electrically connected between the electrode and a second power supply supplying a second voltage, and a first anode electrically connected to a second end of the inductor. An electrical connection between a diode and a cathode of the first diode and a power recovery power supply for supplying a third voltage between the first and second voltages to form a path for reducing the voltage of the electrode at turn-on; And a third transistor and a fuse, and receives a control signal through an input terminal to open a gate of the first or second transistor. And output a gate voltage to the output terminal, the output terminal including a gate voltage source electrically connected to the cathode of the first diode.

본 발명의 다른 특징에 따른 플라즈마 표시 장치는 일 방향으로 형성된 복수의 전극과 상기 전극과 제1 전압을 공급하는 제1 전원 사이에 전기적으로 연결되는 제1 트랜지스터와 상기 전극과 제2 전압을 공급하는 제2 전원 사이에 전기적으로 연결되는 제2 트랜지스터와 상기 전극에 애노드가 전기적으로 연결되는 제1 다이오드와 상기 제1 전압과 제2 전압 사이의 제3 전압을 공급하는 전력 회수용 전원에 제1 단이 전기적으로 연결되는 적어도 하나의 인덕터와 상기 인덕터의 제2 단과 상 기 제1 다이오드의 캐소드 사이에 전기적으로 연결되며, 턴온 시에 상기 전극의 전압을 감소시키는 경로를 형성하는 제3 트랜지스터 그리고 퓨즈를 포함하며, 입력단을 통하여 제어 신호를 입력받아 상기 제1 또는 제2 트랜지스터의 게이트를 제어하는 게이트 전압을 출력단으로 출력하며 상기 출력단이 상기 제1 다이오드의 캐소드에 전기적으로 연결되는 게이트 전압 공급원을 포함하는 것을 특징으로 한다.According to another aspect of the present invention, a plasma display device is configured to supply a first transistor, an electrode, and a second voltage, which are electrically connected between a plurality of electrodes formed in one direction and a first power supply supplying the electrode and a first voltage. A first stage to a power recovery power supply for supplying a second transistor electrically connected between a second power supply and a first diode electrically connected to the electrode and a third voltage between the first voltage and the second voltage; A third transistor and a fuse electrically connected between the at least one inductor and the second end of the inductor and the cathode of the first diode, the third transistor forming a path for reducing the voltage of the electrode when turned on. And a gate voltage for controlling a gate of the first or second transistor by receiving a control signal through an input terminal. Stage outputs and is characterized in that the output stage comprises a gate voltage supply source electrically connected to the cathode of the first diode.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention. Like parts are designated by like reference numerals throughout the specification.

이하, 본 발명의 실시예에 따른 플라즈마 표시 장치 및 그 구동 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.Hereinafter, a plasma display device and a driving method thereof according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings.

먼저, 본 발명의 실시예에 따른 플라즈마 표시 장치의 개략적인 구조에 대해서 도 1을 참조하여 상세하게 설명한다.First, a schematic structure of a plasma display device according to an exemplary embodiment of the present invention will be described in detail with reference to FIG. 1.

도 1은 본 발명의 실시예에 따른 플라즈마 표시 장치를 나타내는 도면이다.1 is a diagram illustrating a plasma display device according to an exemplary embodiment of the present invention.

도 1에 나타낸 바와 같이, 본 발명의 실시예에 따른 플라즈마 표시 장치는 플라즈마 표시 패널(100), 제어부(200), 어드레스 구동부(300), 유지 전극 구동부(400) 및 주사 전극 구동부(500)를 포함한다.As shown in FIG. 1, a plasma display device according to an exemplary embodiment of the present invention includes a plasma display panel 100, a controller 200, an address driver 300, a sustain electrode driver 400, and a scan electrode driver 500. Include.

플라즈마 표시 패널(100)은 열 방향으로 뻗어 있는 복수의 어드레스 전극(이 하, "A 전극"이라 함)(A1∼Am), 그리고 행 방향으로 서로 쌍을 이루면서 뻗어 있는 복수의 유지 전극(이하, "X 전극"이라 함)(X1∼Xn) 및 주사 전극(이하, "Y 전극"이라 함)(Y1∼Yn)을 포함한다. X 전극(X1∼Xn)은 각 Y 전극(Y1∼Yn)에 대응해서 형성되며, 일반적으로 그 일단이 서로 공통으로 연결되어 있다. 그리고 플라즈마 표시 패널(100)은 X 및 Y 전극(X1∼Xn, Y1∼Yn)이 배열된 기판(도시하지 않음)과 A 전극(A1∼Am)이 배열된 기판(도시하지 않음)으로 이루어진다. 두 기판은 Y 전극(Y1∼Yn)과 A 전극(A1∼Am) 및 X 전극(X1∼Xn)과 A 전극(A1∼Am)이 각각 직교하도록 방전 공간을 사이에 두고 대향하여 배치된다. 이때, A 전극(A1∼Am)과 X 및 Y 전극(X1∼Xn, Y1∼Yn)의 교차부에 있는 방전 공간이 방전 셀을 형성한다.The plasma display panel 100 includes a plurality of address electrodes (hereinafter referred to as "A electrodes") A1 to Am extending in the column direction, and a plurality of sustain electrodes extending in pairs to each other in the row direction (hereinafter, "X electrode" (X1 to Xn) and scan electrode (hereinafter referred to as "Y electrode") (Y1 to Yn). The X electrodes X1 to Xn are formed corresponding to the respective Y electrodes Y1 to Yn, and generally have one end connected in common to each other. The plasma display panel 100 includes a substrate (not shown) on which the X and Y electrodes X1 to Xn and Y1 to Yn are arranged, and a substrate (not shown) on which the A electrodes A1 to Am are arranged. The two substrates are disposed to face each other with discharge spaces interposed so that the Y electrodes Y1 to Yn and the A electrodes A1 to Am and the X electrodes X1 to Xn and the A electrodes A1 to Am are orthogonal to each other. At this time, the discharge space at the intersection of the A electrodes A1 to Am and the X and Y electrodes X1 to Xn and Y1 to Yn forms a discharge cell.

제어부(200)는 외부로부터 영상신호를 수신하여 어드레스구동 제어 신호, X 전극 구동 제어신호 및 Y 전극 구동 제어신호를 출력한다. 그리고 제어부(200)는 한 프레임을 복수의 서브필드로 분할하여 구동하며, 각 서브필드는 시간적인 동작 변화로 표현하면 리셋 기간, 어드레스 기간 및 유지 기간으로 이루어진다.The controller 200 receives an image signal from the outside and outputs an address driving control signal, an X electrode driving control signal, and a Y electrode driving control signal. The controller 200 divides and drives one frame into a plurality of subfields, and each subfield is composed of a reset period, an address period, and a sustain period.

어드레스 구동부(300)는 제어부(200)로부터 어드레스 구동 제어신호를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 표시 데이터 신호를 각 어드레스 전극에 인가한다.The address driver 300 receives an address drive control signal from the controller 200 and applies a display data signal for selecting a discharge cell to be displayed to each address electrode.

유지전극 구동부(400)는 제어부(200)로부터 유지전극 구동 제어신호를 수신하여 유지 전극에 구동 전압을 인가한다.The sustain electrode driver 400 receives the sustain electrode driving control signal from the controller 200 and applies a driving voltage to the sustain electrode.

주사전극 구동부(500)는 제어부(200)로부터 주사전극 구동 제어신호를 수신하여 주사 전극에 구동 전압을 인가한다.The scan electrode driver 500 receives a scan electrode driving control signal from the controller 200 and applies a driving voltage to the scan electrode.

도 2는 본 발명의 실시예에 따른 유지방전 구동 회로를 나타내는 도면이고, 도 2에서 사용되는 스위치는 바디 다이오드(도시하지 않음)를 가지는 n채널 전계효과 트랜지스터로 도시하였으며, 동일 또는 유사한 기능을 하는 다른 스위치로 이루어질 수 있다. 또한, 실제 각 트랜지스터는 병렬 연결되는 복수의 트랜지스터로 형성될 수 있지만, 도 2에서는 하나의 트랜지스터로 도시 및 설명하였다. 그리고 도 2에서는 편의상 X 전극과 Y 전극에 의해 형성되는 용량성 성분을 패널 커패시터(Cp)로 도시하였다.FIG. 2 is a diagram illustrating a sustain discharge driving circuit according to an exemplary embodiment of the present invention, in which the switch used in FIG. 2 is illustrated as an n-channel field effect transistor having a body diode (not shown). It can be made with other switches. In addition, although each transistor may be formed of a plurality of transistors connected in parallel, the transistors are illustrated and described as one transistor in FIG. 2. In FIG. 2, the capacitive components formed by the X and Y electrodes are illustrated as panel capacitors Cp for convenience.

도 2에 나타낸 바와 같이, 본 발명의 실시예에 따른 유지방전 구동 회로는 전력 회수부(410), 유지 전압 공급부(420), 게이트 전압공급부(430) 및 다이오드(D3)를 포함한다.As shown in FIG. 2, the sustain discharge driving circuit according to the embodiment of the present invention includes a power recovery unit 410, a sustain voltage supply unit 420, a gate voltage supply unit 430, and a diode D3.

유지 전압 공급부(420)는 두 개의 트랜지스터(Xa, Xg)를 포함한다. 트랜지스터(Xa)는 유지방전 전압(Vs)을 공급하는 전원과 패널 커패시터(Cp)의 X 전극 사이에 연결되어 있으며, 트랜지스터(Xg)는 접지 전압을 공급하는 전원과 패널 커패시터(Cp)의 X 전극 사이에 연결되어 있다. 이 트랜지스터(Xa, Xg)는 패널 커패시터(Cp)의 X 전극에 Vs 전압과 접지 전압을 각각 공급한다.The sustain voltage supply unit 420 includes two transistors Xa and Xg. Transistor Xa is connected between the power supply supplying the sustain discharge voltage Vs and the X electrode of the panel capacitor Cp, and the transistor Xg is the power supply supplying the ground voltage and the X electrode of the panel capacitor Cp. It is connected between. The transistors Xa and Xg respectively supply a Vs voltage and a ground voltage to the X electrode of the panel capacitor Cp.

전력 회수부(410)는 트랜지스터(Xr, Xf), 인덕터(L), 다이오드(D1, D2) 및 전력회수용 커패시터(C1)를 포함한다. 커패시터(C1)에는 유지 전압 공급부(420)에서 공급되는 두 전압(Vs, 0V)의 중간 전압에 해당하는 Vs/2 전압이 충전되어 있다.The power recovery unit 410 includes transistors Xr and Xf, an inductor L, diodes D 1 and D 2 , and a power recovery capacitor C 1. The capacitor C1 is charged with a Vs / 2 voltage corresponding to an intermediate voltage between the two voltages Vs and 0V supplied from the sustain voltage supply unit 420.

트랜지스터(Xs)의 드레인은 Vs 전압을 공급하는 전원(Vs)에 연결되고, 트랜 지스터(Xg)의 소스는 접지단(0)에 연결된다. 트랜지스터(Xs)의 소스와 트랜지스터(Xg)의 드레인은 패널 커패시터(Cp)의 X 전극에 연결되고, 인덕터(L)의 제1 단은 패널 커패시터(Cp)의 Y 전극에 연결된다.The drain of the transistor Xs is connected to the power supply Vs supplying the voltage Vs, and the source of the transistor Xg is connected to the ground terminal 0. The source of the transistor Xs and the drain of the transistor Xg are connected to the X electrode of the panel capacitor Cp, and the first end of the inductor L is connected to the Y electrode of the panel capacitor Cp.

트랜지스터(Xr)는 드레인이 커패시터(C1)에 연결되고 소스가 인덕터(L)의 제2 단에 연결되며, 트랜지스터(Xg)는 드레인이 인덕터(L)의 제2 단에 연결되고 소스가 커패시터(C1)에 연결된다. 일반적으로 트랜지스터(Xr, Xg)에는 바디 다이오드가 존재하므로 바디 다이오드에 의해 형성되는 경로를 차단하기 위해서, 다이오드(D1)가 트랜지스터(Xr)의 소스와 인덕터(L)의 제2 단 사이에 연결되고 다이오드(D2)가 트랜지스터(Xg)의 드레인과 인덕터(L)의 제2 단 사이에 연결된다.Transistor Xr has a drain connected to capacitor C1 and a source connected to the second end of the inductor L. Transistor Xg has a drain connected to the second end of the inductor L and a source connected to the capacitor ( Connected to C1). In general, since there are body diodes in the transistors Xr and Xg, the diode D1 is connected between the source of the transistor Xr and the second end of the inductor L to block the path formed by the body diode. Diode D2 is connected between the drain of transistor Xg and the second end of inductor L.

그리고 도 2와 달리 인덕터(L)를 전력 회수용 커패시터(C1)와 트랜지스터(Xr, Xf) 사이에 연결할 수도 있다.Unlike FIG. 2, the inductor L may be connected between the power recovery capacitor C1 and the transistors Xr and Xf.

그리고 전력 회수부(410)에서 인덕터(L), 다이오드(D1) 및 트랜지스터(Xr) 사이의 연결 순서는 바뀔 수 있으며, 마찬가지로 인덕터(L), 다이오드(D2) 및 트랜지스터(Xf) 사이의 연결 순서도 바뀔 수 있다.In the power recovery unit 410, the connection order between the inductor L, the diode D1, and the transistor Xr may be changed. Can be changed.

게이트 전압공급부(430)는 증폭기, 퓨즈(fuse)를 포함하며, 입력단(in)을 통하여 제어 신호(예를 들어, 0V와 5V를 가지는 신호)를 입력받아 트랜지스터(Xr, Xf, Xs, Xg)를 구동하기 위한 게이트 전압(예를 들어, 0V와 15V)을 생성하고, 생성한 게이트 전압을 트랜지스터(Xr, Xf, Xs, Xg)의 게이트에 인가한다. 그리고 게이트 전압공급부(430)의 출력단에는 다이오드(D3)가 추가로 연결되어 전력 회수 전류가 게이트 드라이브 전원(5V)쪽으로 역류하는 것을 방지하는 역할을 한다.The gate voltage supply unit 430 includes an amplifier and a fuse, and receives a control signal (for example, a signal having 0V and 5V) through an input terminal in to transistors Xr, Xf, Xs, and Xg. Gate voltages (for example, 0V and 15V) for driving the voltage are generated, and the generated gate voltage is applied to the gates of the transistors Xr, Xf, Xs, and Xg. In addition, the diode D3 is further connected to the output terminal of the gate voltage supply unit 430 to prevent the power recovery current from flowing back toward the gate drive power supply 5V.

도 2에서는, 출력단이 트랜지스터(Xg)의 게이트에 연결된 게이트 전압 공급부(430)만 도시하였지만, 출력단이 트랜지스터(Xs)의 게이트에 연결된 게이트 전압 공급부도 다이오드(D2)와 트랜지스터(Xf)의 접점에 연결될 수 있다.In FIG. 2, only the gate voltage supply unit 430 having the output terminal connected to the gate of the transistor Xg is illustrated, but the gate voltage supply unit having the output terminal connected to the gate of the transistor Xs is also connected to the contact between the diode D2 and the transistor Xf. Can be connected.

여기서 퓨즈(fuse)는 전력 회수부(410)의 회로 소자(D2, Xr)가 소손되는 경우 오픈됨으로써, 게이트 전압 공급부(430)에서 트랜지스터(Xg 및/또는 Xs)로 게이트 전압이 공급되지 않는다. 따라서 전력 회수부(410)에 이상이 발생하였을 때 트랜지스터(Xg 및/또는 Xs)가 동작하지 않아서 하드스위칭이 발생하지 않는다.The fuse is opened when the circuit elements D2 and Xr of the power recovery unit 410 are burned out, so that the gate voltage is not supplied from the gate voltage supply unit 430 to the transistors Xg and / or Xs. Therefore, when an abnormality occurs in the power recovery unit 410, the transistors Xg and / or Xs do not operate and hard switching does not occur.

그리고 도 3에 나타낸 바와 같이, 게이트 전압 공급부(430)에서 입력단(in)과 증폭기 사이에 퓨즈(Fuse)를 연결하고, 퓨즈(Fuse)를 다이오드(D2)와 트랜지스터(Xf)의 접점에 연결할 수도 있다. 물론 이 경우에도 반대 방향의 전류 경로를 차단하기 위해 다이오드(D2)와 트랜지스터(Xf)의 접점과 퓨즈(Fuse) 사이에 다이오드(D3)를 연결할 수도 있다.3, the fuse may be connected between the input terminal in and the amplifier in the gate voltage supply unit 430, and the fuse may be connected to a contact point of the diode D2 and the transistor Xf. have. In this case, the diode D3 may be connected between the contact of the diode D2 and the transistor Xf and the fuse to block the current path in the opposite direction.

다음은 유지방전 펄스를 생성하기 위한 유지방전 구동 회로의 동작에 대해서 도 4a 및 도 4b를 참고로 하여 상세하게 설명한다.Next, the operation of the sustain discharge driving circuit for generating the sustain discharge pulse will be described in detail with reference to FIGS. 4A and 4B.

도 4a 및 도 4b는 본 발명의 실시예에 따른 유지방전 구동 회로에서 전력 회수 회로가 정상 동작하는 경우의 각 모드에서의 전류 경로를 설명하기 위한 도면이다.4A and 4B are diagrams for explaining a current path in each mode when the power recovery circuit is normally operated in the sustain discharge driving circuit according to the embodiment of the present invention.

먼저 모드 1이 시작되기 전에, 트랜지스터(Xg)가 도통되어 있어 패널의 양단 전압은 0V를 유지하며, 커패시터(C1)에는 외부 인가전압(Vs)의 1/2 만큼의 전압(Vs/2)이 미리 충전되어 있는 것으로 가정한다.First, before the mode 1 starts, the transistor Xg is turned on so that the voltage across the panel is maintained at 0V, and the capacitor C1 has a voltage (Vs / 2) equal to 1/2 of the externally applied voltage (Vs). Assume that it is precharged.

먼저, 모드 1에서는 트랜지스터(Xr)를 턴온하고 트랜지스터(Xg)를 턴오프한다. 그러면 도 4a에 나타낸 바와 같이, 커패시터(Cp)―트랜지스터(Xr)―다이오드(D1)―인덕터(L)―패널 커패시터(Cp)의 공진 경로가 형성된다(M1). 이 공진 경로(M1)에 의해 공진 전류가 흘러서 패널 커패시터(Cp)에 전압이 충전되어 패널 커패시터(Cp)의 X 전극 전압이 Vs 전압 근처까지 증가한다.First, in mode 1, transistor Xr is turned on and transistor Xg is turned off. Then, as shown in FIG. 4A, a resonance path of the capacitor Cp-transistor Xr-diode D1-inductor L-panel capacitor Cp is formed (M1). Resonant current flows through the resonance path M1 to charge the panel capacitor Cp so that the X electrode voltage of the panel capacitor Cp is Vs. Increases to near voltage.

다음, 모드 2에서는 트랜지스터(Xs)를 턴온한 후에 트랜지스터(Xr)를 턴오프한다. 그러면, 도 4a에 나타낸 바와 같이, 전원(Vs)-트랜지스터(Xs)-패널 커패시터(Cp)의 경로가 형성된다(M2). 이 경로(M2)에 의해 패널 커패시터(Cp)의 X 전극에 Vs 전압이 인가된다.Next, in mode 2, the transistor Xs is turned off after the transistor Xs is turned on. Then, as shown in FIG. 4A, a path of the power source Vs-transistor Xs-panel capacitor Cp is formed (M2). The voltage Vs is applied to the X electrode of the panel capacitor Cp by this path M2.

다음, 모드 3에서는 트랜지스터(Xf)를 턴온하고 트랜지스터(Xs)를 턴오프한다. 그러면 도 4b에 나타낸 바와 같이 패널 커패시터(Cp)-인덕터(L)-다이오드(D2)-트랜지스터(Xf)-커패시터(C1)의 공진 경로가 형성된다(M3). 이 공진 경로(M3)에 의해 공진 전류가 흘러서 패널 캐퍼시터(Cp)에 충전되어 있던 전압이 방전되어 패널 커패시터(Cp)의 X 전극 전압이 0V 전압 근처까지 감소한다.Next, in mode 3, transistor Xf is turned on and transistor Xs is turned off. Then, as shown in FIG. 4B, a resonance path of the panel capacitor Cp, the inductor L, the diode D2, the transistor Xf, and the capacitor C1 is formed (M3). The resonance current flows through the resonance path M3 to discharge the voltage charged in the panel capacitor Cp so that the X electrode voltage of the panel capacitor Cp decreases to near 0V.

다음, 모드 4에서는 트랜지스터(Xg)를 턴온한 후에 트랜지스터(Xf)를 턴오프한다. 그러면, 도 4b에 나타낸 바와 같이 패널 커패시터(Cp)-트랜지스터(Xg)-전원(0V)의 경로가 형성된다(M4). 이 경로에 의해 패널 커패시터(Cp)의 X 전극에 0V 전압이 인가된다.Next, in the mode 4, the transistor Xf is turned off after the transistor Xg is turned on. Then, as shown in FIG. 4B, a path of the panel capacitor Cp-transistor Xg-power source 0V is formed (M4). By this path, a 0V voltage is applied to the X electrode of the panel capacitor Cp.

이와 같이 유지 기간에서 유지 전극(X)에는 경로(M1-M4)를 통하여 인덕터(L) 와 패널 커패시터(Cp)의 공진을 통하여 유지방전 펄스를 인가한다. 그리고 상기 전력 회수 동작에 의하여 플라즈마 표시 패널의 소비 전력을 줄일 수 있다.In this manner, in the sustain period, the sustain discharge pulse is applied to the sustain electrode X through the resonance of the inductor L and the panel capacitor Cp through the paths M1-M4. In addition, power consumption of the plasma display panel may be reduced by the power recovery operation.

이제, 본 발명의 실시예에 따른 유지방전 구동 회로에서 전력 회수 회로의 동작 불량을 검출하는 방법에 대해서 도 5 및 도 6을 참조하여 상세하게 설명한다.Now, a method of detecting an operation failure of the power recovery circuit in the sustain discharge driving circuit according to the embodiment of the present invention will be described in detail with reference to FIGS. 5 and 6.

도 5 및 도 6은 본 발명의 실시예에 따른 유지방전 구동회로의 동작을 설명하기 위한 도면이다.5 and 6 are views for explaining the operation of the sustain discharge driving circuit according to an embodiment of the present invention.

특히, 도 5와 도 6 각각은 유지방전 구동 회로의 전력 회수 동작이 제대로 이루어지지 않을 때 퓨즈(fuse)가 끊어짐으로서 전력 회수 동작이 이루어지지 않음에 따른 주변 회로에 미치는 영향을 방지하는 것을 설명한다.In particular, FIG. 5 and FIG. 6 illustrate that the fuse is blown when the power recovery operation of the sustain discharge driving circuit is not properly performed, thereby preventing the influence on the peripheral circuit due to the power recovery operation not being performed. .

먼저, 전력 회수부(410) 내의 회로 소자(D2)가 소손된 경우 본 발명의 실시예에 따른 유지방전 구동 회로의 동작에 대해서 도 5를 참고하여 상세하게 설명한다.First, when the circuit element D2 in the power recovery unit 410 is burned out, the operation of the sustain discharge driving circuit according to the embodiment of the present invention will be described in detail with reference to FIG. 5.

도 5는 전력 회수부의 회로 소자가 소손된 경우 도 2에 도시된 구동 회로의 전류 경로를 나타낸 도면이다.FIG. 5 is a diagram illustrating a current path of the driving circuit shown in FIG. 2 when the circuit element of the power recovery unit is burned out.

도 5에 나타낸 바와 같이, 전력 회수부(410)에서 다이오드(D2)가 소손되면 다이오드(D2) 양단의 저항값은 제로(0)에 가까워진다. 이때, 도 4b의 모드 4에서 트랜지스터(Xg)가 온될 때 게이트 전압 공급부(430), 다이오드(D3), 접지(GND)에 이르는 경로가 형성된다(M5). 이 경로(M5)를 통하여 쇼트 전류가 흐르게 되면 퓨즈가 개방되면서 게이트 전압 공급부(430)에서 게이트 전압이 출력되지 않는다. 따라서 유지방전 구동 회로의 동작이 중단되어 트랜지스터(Xs, Xg)의 발열로 인한 발연 현상 및 다른 회로 소자 나아가서는 플라즈마 표시 장치의 손상을 방지할 수 있게 된다.As shown in FIG. 5, when the diode D2 is burned out in the power recovery unit 410, the resistance value across the diode D2 approaches zero. At this time, when the transistor Xg is turned on in the mode 4 of FIG. 4B, a path to the gate voltage supply part 430, the diode D3, and the ground GND is formed (M5). When the short current flows through the path M5, the fuse is opened and the gate voltage is not output from the gate voltage supply part 430. Accordingly, the operation of the sustain discharge driver circuit is stopped to prevent the phenomenon of smoke caused by the heat generation of the transistors Xs and Xg and damage to other circuit elements and even the plasma display device.

다음, 전력 회수부(410) 내의 회로 소자(Xr)가 소손된 경우 본 발명의 실시예에 따른 유지방전 구동 회로의 동작에 대해서 도 6을 참고하여 상세하게 설명한다.Next, when the circuit element Xr in the power recovery unit 410 is burned out, the operation of the sustain discharge driving circuit according to the embodiment of the present invention will be described in detail with reference to FIG. 6.

전력 회수부(410)에서 트랜지스터(Xr)이 소손되면 트랜지스터(Xr)는 쇼트 상태로 된다. 이때, 도 4b의 모드 4에서 트랜지스터(Xf)가 턴온된 후 트랜지스터(Xg)가 턴 오프되기 전의 기간 동안 도 6에서와 같은 경로(M6)가 형성된다. 이 경로(M6)를 따라 쇼트 전류가 흐르게 되면 퓨즈가 개방되면서 게이트 전압 공급부(430)에서 게이트 전압이 출력되지 않게 된다. 따라서 유지방전 구동 회로의 동작이 중단되어 유지방전 펄스를 인가하기 위한 하드스위칭이 발생하지 않게 되어 트랜지스터(Xs, Xg)의 발열로 인한 발연 현상 및 다른 회로 소자 나아가서는 플라즈마 표시 장치의 손상을 방지할 수 있게 된다.When the transistor Xr is burned out in the power recovery unit 410, the transistor Xr is in a short state. At this time, after the transistor Xf is turned on in the mode 4 of FIG. 4B, the path M6 as shown in FIG. 6 is formed during the period before the transistor Xg is turned off. When the short current flows along the path M6, the fuse is opened and the gate voltage is not output from the gate voltage supply part 430. As a result, the operation of the sustain discharge driver circuit is stopped and hard switching for applying the sustain discharge pulse does not occur, thereby preventing the occurrence of smoke caused by the heat generation of the transistors Xs and Xg and damage to other circuit elements and thus the plasma display device. It becomes possible.

이와 같이, 전력 회수 회로의 동작에 문제가 발생하는 경우 즉, 상기와 같이 트랜지스터(Xr) 또는 다이오드(D2)가 소손되는 경우 퓨즈가 오픈되어 구동보드의 동작을 중지시킴으로써 상기 전력 회수 회로의 동작에 문제가 발생한 사실을 즉시 검출할 수 있다.As described above, when a problem occurs in the operation of the power recovery circuit, that is, when the transistor Xr or the diode D2 burns out as described above, the fuse is opened to stop the operation of the driving board. The fact that a problem occurred can be detected immediately.

따라서, 이러한 경우 전력 회수부의 회로 소자 손상에 따른 부품교체 또는 전력 회수부를 포함하는 구동보드의 교체만으로 플라즈마 표시 장치를 정상적으로 사용할 수 있게 되어 플라즈마 표시 장치의 유지비용을 줄일 수 있다. Therefore, in such a case, the plasma display device can be normally used only by replacing parts due to damage of circuit elements of the power recovery unit or replacing the driving board including the power recovery unit, thereby reducing the maintenance cost of the plasma display device.

여기서, 유지 기간에서 유지 전극(X)에 유지방전 펄스를 인가하기 위한 전력 회수 회로의 동작을 예로 들어 설명하였지만 주사 전극(Y)에 유지방전 펄스를 인가하기 위한 전력 회수 회로의 동작에도 동일하게 적용할 수 있다.Here, although the operation of the power recovery circuit for applying the sustain discharge pulse to the sustain electrode X in the sustain period has been described as an example, the same applies to the operation of the power recovery circuit for applying the sustain discharge pulse to the scan electrode Y. can do.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리 범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the invention defined in the following claims are also provided. It belongs to the scope of rights.

이상에서 설명한 바와 같이, 본 발명에 따르면 전력 회수 회로 동작에 문제가 발생하는 경우 이를 즉시 검출하여 이로 인한 플라즈마 표시 장치의 불량을 사전에 검출할 수 있다.As described above, according to the present invention, when a problem occurs in the operation of the power recovery circuit, it may be immediately detected and the defect of the plasma display device may be detected in advance.

Claims (7)

일방향으로 형성된 복수의 전극;A plurality of electrodes formed in one direction; 상기 전극에 제1 단이 전기적으로 연결된 적어도 하나의 인덕터;At least one inductor having a first end electrically connected to the electrode; 상기 전극과 제1 전압을 공급하는 제1 전원 사이에 전기적으로 연결되는 제1 트랜지스터;A first transistor electrically connected between the electrode and a first power supply for supplying a first voltage; 상기 전극과 제2 전압을 공급하는 제2 전원 사이에 전기적으로 연결되는 제2 트랜지스터;A second transistor electrically connected between the electrode and a second power supply for supplying a second voltage; 상기 인덕터의 제2 단에 애노드가 전기적으로 연결되는 제1 다이오드;A first diode having an anode electrically connected to the second end of the inductor; 상기 제1 다이오드의 캐소드와 상기 제1 전압과 제2 전압 사이의 제3 전압을 공급하는 전력 회수용 전원 사이에 전기적으로 연결되며, 턴온 시에 상기 전극의 전압을 감소시키는 경로를 형성하는 제3 트랜지스터; 및A third electrically connected between the cathode of the first diode and a power recovery power supply for supplying a third voltage between the first voltage and the second voltage and forming a path for reducing the voltage of the electrode when turned on transistor; And 퓨즈를 포함하며, 입력단을 통하여 제어 신호를 입력받아 상기 제1 또는 제2 트랜지스터의 게이트를 제어하는 게이트 전압을 출력단으로 출력하며 상기 출력단이 상기 제1 다이오드의 캐소드에 전기적으로 연결되는 게이트 전압 공급원A gate voltage supply source comprising a fuse and receiving a control signal through an input terminal and outputting a gate voltage for controlling the gate of the first or second transistor to an output terminal, the output terminal being electrically connected to the cathode of the first diode; 을 포함하는 플라즈마 표시 장치.Plasma display device comprising a. 제1항에 있어서,The method of claim 1, 상기 인덕터의 제2 단에 캐소드가 전기적으로 연결되는 제2 다이오드; 및A second diode having a cathode electrically connected to the second end of the inductor; And 상기 제2 다이오드의 애노드와 상기 전력 회수용 전원 사이에 전기적으로 연 결되며, 턴온 시에 상기 전극의 전압을 증가시키는 경로를 형성하는 제4 트랜지스터를 더 포함하는 플라즈마 표시 장치.And a fourth transistor electrically connected between the anode of the second diode and the power recovery power source and forming a path for increasing the voltage of the electrode when turned on. 일 방향으로 형성된 복수의 전극;A plurality of electrodes formed in one direction; 상기 전극과 제1 전압을 공급하는 제1 전원 사이에 전기적으로 연결되는 제1 트랜지스터;A first transistor electrically connected between the electrode and a first power supply for supplying a first voltage; 상기 전극과 제2 전압을 공급하는 제2 전원 사이에 전기적으로 연결되는 제2 트랜지스터;A second transistor electrically connected between the electrode and a second power supply for supplying a second voltage; 상기 전극에 애노드가 전기적으로 연결되는 제1 다이오드;A first diode in which an anode is electrically connected to the electrode; 상기 제1 전압과 제2 전압 사이의 제3 전압을 공급하는 전력 회수용 전원에 제1 단이 전기적으로 연결되는 적어도 하나의 인덕터;At least one inductor having a first end electrically connected to a power recovery power supply for supplying a third voltage between the first and second voltages; 상기 인덕터의 제2 단과 상기 제1 다이오드의 캐소드 사이에 전기적으로 연결되며, 턴온 시에 상기 전극의 전압을 감소시키는 경로를 형성하는 제3 트랜지스터; 및A third transistor electrically connected between the second end of the inductor and the cathode of the first diode, the third transistor forming a path for reducing the voltage of the electrode when turned on; And 퓨즈를 포함하며, 입력단을 통하여 제어 신호를 입력받아 상기 제1 또는 제2 트랜지스터의 게이트를 제어하는 게이트 전압을 출력단으로 출력하며 상기 출력단이 상기 제1 다이오드의 캐소드에 전기적으로 연결되는 게이트 전압 공급원A gate voltage supply source comprising a fuse and receiving a control signal through an input terminal and outputting a gate voltage for controlling the gate of the first or second transistor to an output terminal, the output terminal being electrically connected to the cathode of the first diode; 을 포함하는 플라즈마 표시 장치.Plasma display device comprising a. 제3항에 있어서,The method of claim 3, 상기 전극에 캐소드가 전기적으로 연결되는 제2 다이오드; 및A second diode having a cathode electrically connected to the electrode; And 상기 제2 다이오드의 애노드와 상기 인덕터의 제2 단 사이에 전기적으로 연결되며, 턴온 시에 상기 전극의 전압을 증가시키는 경로를 형성하는 제4 트랜지스터를 더 포함하는 플라즈마 표시 장치.And a fourth transistor electrically connected between the anode of the second diode and the second end of the inductor, the fourth transistor forming a path for increasing the voltage of the electrode when turned on. 제1항 내지 제4항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 4, 상기 게이트 전압 공급원의 출력단에 애노드가 전기적으로 연결되고 상기 제1 다이오드의 캐소드에 캐소드가 전기적으로 연결되는 제3 다이오드를 더 포함하는 플라즈마 표시 장치.And a third diode having an anode electrically connected to an output terminal of the gate voltage source and a cathode electrically connected to a cathode of the first diode. 제5항에 있어서,The method of claim 5, 상기 퓨즈의 제1 단은 상기 입력단에 전기적으로 연결되며,A first end of the fuse is electrically connected to the input end, 상기 게이트 전압 공급원은 상기 퓨즈의 제2 단과 상기 출력단 사이에 전기적으로 연결되어 상기 제어 신호를 상기 게이트 전압으로 변경하는 증폭부를 더 포함하는 플라즈마 표시 장치.And the gate voltage source further comprises an amplifier electrically connected between the second end of the fuse and the output end to change the control signal to the gate voltage. 제5항에 있어서,The method of claim 5, 상기 퓨즈의 제2 단은 상기 출력단에 전기적으로 연결되며,A second end of the fuse is electrically connected to the output end; 상기 게이트 전압 공급원은 상기 퓨즈의 제1 단과 상기 입력단 사이에 전기적으로 연결되어 상기 제어 신호를 상기 게이트 전압으로 변경하는 증폭부를 더 포 함하는 플라즈마 표시 장치.And the gate voltage source further comprises an amplifier electrically connected between the first end of the fuse and the input end to change the control signal to the gate voltage.
KR1020050041504A 2005-05-18 2005-05-18 Plasma display device KR20060119003A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050041504A KR20060119003A (en) 2005-05-18 2005-05-18 Plasma display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050041504A KR20060119003A (en) 2005-05-18 2005-05-18 Plasma display device

Publications (1)

Publication Number Publication Date
KR20060119003A true KR20060119003A (en) 2006-11-24

Family

ID=37705925

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050041504A KR20060119003A (en) 2005-05-18 2005-05-18 Plasma display device

Country Status (1)

Country Link
KR (1) KR20060119003A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100839426B1 (en) * 2007-01-22 2008-06-19 삼성에스디아이 주식회사 Plasma display and driving method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100839426B1 (en) * 2007-01-22 2008-06-19 삼성에스디아이 주식회사 Plasma display and driving method thereof

Similar Documents

Publication Publication Date Title
KR100578802B1 (en) Plasma display device and driving method and apparatus of plasma display panel
JP2006072317A (en) Plasma display device and driving method thereof
KR100831010B1 (en) Plasma display and control method thereof
KR20060119003A (en) Plasma display device
JP2006133787A (en) Plasma display device and method for driving the same
KR100578938B1 (en) Plasma display device and driving method thereof
KR100670177B1 (en) Plasma display device and driving method thereof
US20080174590A1 (en) Plasma display and driving method thereof
KR100739078B1 (en) Plasma display panel and driving device thereof
US7616175B2 (en) Plasma display device and driving apparatus thereof
KR100830992B1 (en) Plasma display device and driving method thereof
KR100884531B1 (en) Plasma display device and driving method and apparatus of plasma display panel
KR100658685B1 (en) Plasma display and driving method thereof
KR100739626B1 (en) Plasma display and driving method thereof
KR100839425B1 (en) Plasma display and control method thereof
KR100740112B1 (en) Plasma display, and driving device and method thereof
KR100740093B1 (en) Plasma display, and driving device and method thereof
US7495635B2 (en) Plasma display device and driving method for plasma display panel
KR20080033625A (en) Plasma display device and power device thereof
KR100627274B1 (en) Plasma display device and driving method thereof
KR100739648B1 (en) Plasma display device and driving device thereof
KR20080026364A (en) Plasma display, and driving device and method thereof
KR100542216B1 (en) Driving device of plasma display panel and plasma display device
KR100536225B1 (en) Driving method and apparatus of plasma display panel
KR100739066B1 (en) Plasma display and driving device thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application