KR20060117139A - High-voltage semiconductor device and method of manufacturing the same - Google Patents
High-voltage semiconductor device and method of manufacturing the same Download PDFInfo
- Publication number
- KR20060117139A KR20060117139A KR1020050039935A KR20050039935A KR20060117139A KR 20060117139 A KR20060117139 A KR 20060117139A KR 1020050039935 A KR1020050039935 A KR 1020050039935A KR 20050039935 A KR20050039935 A KR 20050039935A KR 20060117139 A KR20060117139 A KR 20060117139A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- impurity
- semiconductor substrate
- source
- dose
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 125
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 73
- 239000012535 impurity Substances 0.000 claims description 89
- 230000008021 deposition Effects 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 26
- 229910021478 group 5 element Inorganic materials 0.000 claims description 9
- 229910021332 silicide Inorganic materials 0.000 claims description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 8
- 230000002265 prevention Effects 0.000 claims description 5
- 239000013049 sediment Substances 0.000 abstract 5
- 239000010410 layer Substances 0.000 description 81
- 239000010408 film Substances 0.000 description 65
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 125000006850 spacer group Chemical group 0.000 description 12
- 238000005468 ion implantation Methods 0.000 description 10
- 239000010409 thin film Substances 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 8
- 238000002955 isolation Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- -1 titanium nitrides Chemical class 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical class [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical class [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical class [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- SOQBVABWOPYFQZ-UHFFFAOYSA-N oxygen(2-);titanium(4+) Chemical class [O-2].[O-2].[Ti+4] SOQBVABWOPYFQZ-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical class [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66537—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a self aligned punch through stopper or threshold implant under the gate region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Description
도 1은 종래의 단일 반도체 기판에 씨모스 반도체 장치를 함께 갖는 고전압 반도체 장치를 개략적으로 나타내는 단면도이다.1 is a cross-sectional view schematically showing a high voltage semiconductor device having a CMOS semiconductor device on a conventional single semiconductor substrate.
도 2는 본 발명의 일 실시예에 따른 고전압 반도체 장치를 개략적으로 나타내는 단면도이다.2 is a cross-sectional view schematically illustrating a high voltage semiconductor device according to an embodiment of the present invention.
도 3a 내지 도 3e는 도 2의 고전압 반도체 장치를 제조하는 방법을 설명하기 위한 단면도들이다.3A to 3E are cross-sectional views illustrating a method of manufacturing the high voltage semiconductor device of FIG. 2.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
100 : 반도체 기판 102 : 깊은 웰 영역100
104 : 소자 분리막 205 : 게이트 절연막 패턴104: device isolation film 205: gate insulating film pattern
206 : 게이트 도전막 패턴 208 : 게이트 구조물206: gate conductive film pattern 208: gate structure
209 : 소스/드레인 영역 210 : 드리프트 영역209: source / drain area 210: drift area
213 : 퇴적 불순물 영역 215 : 버퍼막213: deposition impurity region 215: buffer film
220: 스페이서 224 : 절연막 패턴220: spacer 224: insulating film pattern
225 : 개구부 226 : 도전막 패턴225: opening 226: conductive film pattern
본 발명은 고전압 반도체 장치 및 그 제조 방법에 관한 것으로서, 보다 상세하게는 단일 반도체 기판에 씨모스 반도체 장치를 함께 갖는 고전압 반도체 장치 및 그 제조 방법에 관한 것이다.The present invention relates to a high voltage semiconductor device and a method of manufacturing the same, and more particularly, to a high voltage semiconductor device having a CMOS semiconductor device on a single semiconductor substrate and a method of manufacturing the same.
최근, 반도체 장치는 그 집적도 및 설계 기술의 향상에 따라 씨모스 반도체 장치와 같은 로직 소자와 고전압 반도체 장치와 같은 구동 소자를 단일 반도체 기판에 함께 형성하려는 시도가 진행되고 있다.Recently, attempts have been made to form a logic device such as a CMOS semiconductor device and a drive device such as a high voltage semiconductor device together on a single semiconductor substrate according to the improvement in the degree of integration and design technology.
도 1은 종래의 단일 반도체 기판에 씨모스 반도체 장치를 함께 갖는 고전압 반도체 장치를 개략적으로 나타내는 단면도이다.1 is a cross-sectional view schematically showing a high voltage semiconductor device having a CMOS semiconductor device on a conventional single semiconductor substrate.
도 1을 참조하면, 단일 반도체 기판(10)에 씨모스 반도체 장치(씨모스 영역)와 고전압 반도체 장치(고전압 영역)가 함께 형성된다. 특히, 상기 반도체 기판(10)은 소자 분리막(12)에 의해 액티브 영역과 필드 영역으로 한정된다.Referring to FIG. 1, a CMOS semiconductor device (MOSMOS region) and a high voltage semiconductor device (high voltage region) are formed together on a
먼저, 상기 씨모스 반도체 장치는 상기 씨모스 영역의 반도체 기판(10)에 게이트 구조물(19)과 소스/드레인 영역(14a, 14b)을 갖는 트랜지스터를 포함한다. 상기 게이트 구조물(19)은 게이트 절연막 패턴(16)과 게이트 도전막 패턴(18)을 포함한다. 또한, 상기 게이트 구조물(19)의 양측벽에 스페이서(21)를 포함한다. 아울러, 상기 게이트 도전막 패턴(18) 상부 표면과 일부 상기 소스/드레인 영역(14a) 표면 상에 금속 실리사이드막(20)이 형성된다. 그리고, 상기 게이트 구조물(19)을 갖는 씨모스 영역의 반도체 기판(10) 상에 상기 금속 실리사이드막(20)이 형성되는 소스/드레인 영역(14a)을 노출시키는 개구부(23)를 갖는 절연막 패턴(24)과 상기 개구부(23)와 연결되는 도전막 패턴(26)을 포함한다.First, the CMOS semiconductor device includes a transistor having a
그리고, 상기 고전압 반도체 장치는 상기 고전압 영역의 반도체 기판(10)에 게이트 구조물(39)과 소스/드레인 영역(32)을 갖는 트랜지스터를 포함한다. 상기 게이트 구조물(39)은 게이트 절연막 패턴(36)과 게이트 도전막 패턴(38)을 포함하고, 상기 소스/드레인 영역(32)은 상기 소스/드레인 영역(32)에 비해 저농도로 도핑된 드리프트 영역(34)에 의해 둘러 쌓여 있다. 또한, 상기 게이트 절연막 패턴(36)은 상기 게이트 도전막 패턴(38)에 비해 확장되게 형성됨으로써 상기 소스/드레인 영역(32)을 부분적으로 노출시킨다. 아울러, 상기 게이트 도전막 패턴(38)의 양측벽에 스페이서(41)를 포함한다. 그리고, 상기 게이트 구조물(39)을 갖는 고전압 영역의 반도체 기판(10) 상에 소스/드레인 영역(32)을 노출시키는 개구부(43)를 갖는 절연막 패턴(44)과 상기 개구부(43)와 연결되는 도전막 패턴(46)을 포함한다.The high voltage semiconductor device may include a transistor having a
특히, 상기 고전압 영역에서 상기 게이트 구조물(39)의 표면 상에 버퍼막(48)을 포함한다. 구체적으로, 상기 버퍼막(48)은 상기 게이트 도전막 패턴(38) 상부 표면, 스페이서(41) 표면과 확장된 게이트 절연막 패턴(36) 표면 상에 연속적으로 형성된다. 그리고, 상기 버퍼막(48)은 상기 씨모스 영역에 식각 저지막 또는 실시사이드 반응 방지막으로 사용하기 위하여 박막을 형성할 때 상기 고전압 영역에 함께 형성된다. 그러므로, 상기 버퍼막(48)은 주로 실리콘 질화물 또는 실리콘 산질화물을 포함한다.In particular, the high voltage region includes a
그러나, 상기 고전압 영역에 상기 버퍼막(48)이 형성될 경우, 상기 고전압 반도체 장치의 동작 조건에 의해 상기 버퍼막(48)과 상기 게이트 절연막 패턴(36)의 계면에서는 전하 트랩이 발생한다. 이와 같이, 상기 전하 트랩이 발생함으로서 상기 드리프트 영역(34)의 저항이 줄어들고, 그 결과 급격하게 전류가 증가하여 고전압 반도체 장치의 신뢰도가 현저하게 저하된다.However, when the
이에 따라, 최근에는 상기 씨모스 영역에서의 식각 저지막의 형성을 생략하여 상기 고전압 영역에서의 버퍼막(48)의 형성을 생략하는 방법을 적용하고 있다. 그러나, 상기 방법은 씨모스 영역의 디자인 룰에 영향을 끼치기 때문에 바람직하지 않다. 또한, 상기 고전압 영역에 형성되는 버퍼막(48)을 별도로 제거하는 방법을 적용하기도 한다. 그러나, 상기 방법은 공정 효율에 영향을 끼치기 때문에 바람직하지 않다.Accordingly, in recent years, a method of omitting the formation of the etch stop layer in the CMOS region and omitting the formation of the
따라서, 종래에는 단일 반도체 기판에 씨모스 반도체 장치와 같은 로직 소자와 고전압 반도체 장치와 같은 구동 소자를 형성하는 것이 용이하지 않다.Therefore, conventionally, it is not easy to form a logic element such as a CMOS semiconductor device and a drive element such as a high voltage semiconductor device on a single semiconductor substrate.
본 발명의 일 목적은 고전압 영역의 게이트 구조물 상에 형성되는 버퍼막 때문에 급격하게 전류가 증가하는 것을 현저하게 감소시키는 고전압 반도체 장치를 제공하는데 있다.An object of the present invention is to provide a high voltage semiconductor device that significantly reduces the current increase due to the buffer film formed on the gate structure of the high voltage region.
본 발명의 다른 목적은 상기 고전압 반도체 장치를 용이하게 형성하는 방법을 제공하는데 있다.Another object of the present invention is to provide a method for easily forming the high voltage semiconductor device.
상기 일 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따른 고전압 반 도체 장치는 제1 도즈량의 제1 불순물이 도핑되고, 각각이 서로 이격되어 채널 영역을 한정하면서 상기 반도체 기판 표면으로부터 아래에 제1 깊이를 갖는 드리프트 영역과, 제2 도즈량의 제1 불순물이 도핑되고, 상기 드리프트 영역 내에 상기 채널 영역으로부터 이격되게 위치하면서 상기 반도체 기판 표면으로부터 아래에 상기 제1 깊이에 비해 얕은 제2 깊이를 갖는 소스/드레인 영역 및 제3 도즈량의 제2 불순물이 도핑되고, 상기 드리프트 영역 내에서 상기 채널 영역으로 향하는 상기 소스/드레인 영역과 인접하면서 상기 반도체 기판 표면으로부터 아래에 상기 제1 깊이에 비해 얕은 제3 깊이를 갖는 퇴적 불순물 영역을 포함한다. 그리고, 상기 반도체 기판 상에 형성되면서 상기 소스/드레인 영역을 부분적으로 노출시키는 게이트 절연막 패턴과 상기 채널 영역의 게이트 절연막 패턴 상에 형성된 게이트 도전막 패턴을 갖는 게이트 구조물 및 상기 게이트 구조물 표면 상에 형성되는 버퍼막을 포함한다.A high voltage semiconductor device according to a preferred embodiment of the present invention for achieving the above object is doped with a first dose of a first amount of impurities, each of which is spaced apart from each other to define a channel region below the surface of the semiconductor substrate A drift region having a depth of one and a first dopant having a second dose, and a second depth shallower than the first depth below the surface of the semiconductor substrate while being spaced apart from the channel region in the drift region; A second dopant having a source / drain region and a third dose amount is doped and is shallower than the first depth below the surface of the semiconductor substrate while adjacent to the source / drain region toward the channel region within the drift region. A deposition impurity region having a third depth. And a gate structure formed on the semiconductor substrate, the gate structure having a gate insulating layer pattern partially exposing the source / drain region and a gate conductive layer pattern formed on the gate insulating layer pattern of the channel region, and formed on a surface of the gate structure. A buffer film is included.
상기 다른 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따른 고전압 반도체 장치의 제조 방법은 각각이 서로 이격되게 반도체 기판에 제1 도즈량의 제1 불순물을 도핑하여 채널 영역을 한정하면서 상기 반도체 기판 표면으로부터 아래에 제1 깊이를 갖는 드리프트 영역과, 상기 채널 영역으로부터 이격되는 상기 드리프트 영역의 반도체 기판에 제2 도즈량의 제1 불순물을 도핑하여 상기 반도체 기판 표면으로부터 아래에 상기 제1 깊이에 비해 얕은 제2 깊이를 갖는 소스/드레인 영역 및 상기 드리프트 영역 내에서 상기 채널 영역으로 향하는 상기 소스/드레인 영역과 인접하는 반도체 기판에 제3 도즈량의 제2 불순물을 도핑하여 상기 소스/드레 인 영역과 인접하는 반도체 기판 표면으로부터 아래에 상기 제1 깊이에 비해 얕은 제3 깊이를 갖는 퇴적 불순물 영역을 형성한다. 그리고, 상기 반도체 기판 상에 상기 소스/드레인 영역을 부분적으로 노출시키는 개구부를 갖는 게이트 절연막 패턴과 상기 채널 영역의 게이트 절연막 패턴 상에 게이트 도전막 패턴을 형성한 후, 상기 게이트 절연막 패턴 표면과 상기 게이트 도전막 패턴 표면 상에 버퍼막을 연속적으로 형성한다.A method of manufacturing a high voltage semiconductor device according to a preferred embodiment of the present invention for achieving the above another object is a surface of the semiconductor substrate while defining a channel region by doping a first dose of the first amount of impurities to the semiconductor substrate to be spaced apart from each other A drift region having a first depth from below and a semiconductor substrate in the drift region spaced apart from the channel region by doping a first dose of a second dose to a shallower depth than the first depth below the surface of the semiconductor substrate A third dose of a second impurity is doped into the semiconductor substrate adjacent to the source / drain region having a second depth and the source / drain region toward the channel region within the drift region, thereby adjoining the source / drain region; A third depth below the first depth from the surface of the semiconductor substrate Forming impurity regions. A gate conductive layer pattern is formed on the gate insulating layer pattern having an opening partially exposing the source / drain region on the semiconductor substrate, and a gate conductive layer pattern is formed on the gate insulating layer pattern of the channel region. A buffer film is formed continuously on the conductive film pattern surface.
이와 같이, 본 발명은 상기 소스/드레인 영역과 인접하는 반도체 기판 표면으로부터 아래에 퇴적 불순물 영역을 형성한다. 그 결과, 전하 트랩에 의하여 급격하게 전류가 증가되는 것을 현저하게 줄일 수 있다. 따라서, 단일 반도체 기판에 씨모스 반도체 장치와 함께 고전압 반도체 장치를 용이하게 구현할 수 있다.As such, the present invention forms a deposited impurity region below the surface of the semiconductor substrate adjacent to the source / drain regions. As a result, the sudden increase in current by the charge trap can be significantly reduced. Therefore, it is possible to easily implement a high voltage semiconductor device together with the CMOS semiconductor device on a single semiconductor substrate.
실시예Example
이하, 첨부된 도면을 참조하여 본 발명에 따른 일 실시예를 상세하게 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail an embodiment according to the present invention.
도 2는 본 발명의 일 실시예에 따른 고전압 반도체 장치를 개략적으로 나타내는 단면도이다.2 is a cross-sectional view schematically illustrating a high voltage semiconductor device according to an embodiment of the present invention.
도 2를 참조하면, 본 실시예에서도, 종래와 마찬가지로, 단일 반도체 기판(100)에 씨모스 반도체 장치(씨모스 영역)와 고전압 반도체 장치(고전압 영역)가 함께 형성된다.Referring to FIG. 2, in this embodiment as well, the CMOS semiconductor device (the CMOS region) and the high voltage semiconductor device (the high voltage region) are formed together on the
상기 반도체 기판(100)은 소자 분리막(104)에 의해 액티브 영역과 필드 영역으로 한정된다. 본 실시예에서는 상기 소자 분리막(104)으로서 트렌치 소자 분리막 을 형성하는 것이 바람직하다. 아울러, 상기 씨모스 영역과 상기 고전압 영역을 갖는 반도체 기판(100)에는 상기 반도체 기판(100) 표면으로부터 아래에 저농도의 불순물이 도핑된 깊은 웰-영역(102)이 형성된다. 상기 깊은-웰 영역(102)의 불순물은 그 상부에 형성하는 트랜지스터의 타입에 따라 달라지는데, 예를 들어 상기 트랜지스터가 엔모스일 경우에는 p형 불순물을 도핑하고, 상기 트랜지스터가 피모스일 경우에는 n형 불순물을 도핑한다. 상기 p형 불순물의 예로서는 보론, 인듐 등을 들 수 있고, 상기 n형 불순물의 예로서는 포스포러스 또는 아르제닉 등을 들 수 있다. 또한, 본 실시예에서의 상기 깊은-웰 영역(102)은 이온 주입을 수행하여 불순물을 도핑하는 것이 바람직하고, 약 1.0×1010ion/cm2의 도즈량을 갖도록 불순물을 도핑하는 것이 바람직하다.The
씨모스 영역에서, 상기 씨모스 반도체 장치는 반도체 기판(100)에 게이트 구조물(108)과 소스/드레인 영역(109a, 109b)을 갖는 트랜지스터를 포함한다. 상기 게이트 구조물(108)은 게이트 절연막 패턴(105)과 게이트 도전막 패턴(106)을 포함한다. 그리고, 상기 소스/드레인 영역(109a, 109b)은 엘디디(LDD : lightly doped drain) 구조인 것이 바람직하다. 또한, 상기 게이트 구조물(108)의 양측벽에 스페이서(110)를 포함한다. 아울러, 상기 게이트 도전막 패턴(106) 상부 표면과 일부 상기 소스/드레인 영역(109a) 표면 상에 금속 실리사이드막(112)이 형성된다. 그리고, 상기 게이트 구조물(108)을 갖는 씨모스 영역의 반도체 기판(100) 상에 상기 금속 실리사이드막(112)이 형성되는 소스/드레인 영역(109a)을 노출시키는 개구부 (115)를 갖는 절연막 패턴(114)과 상기 개구부(115)와 연결되는 도전막 패턴(116)을 포함한다.In the CMOS region, the CMOS semiconductor device includes a transistor having a
고전압 영역에서, 상기 고전압 반도체 장치는 반도체 기판(100)에 게이트 구조물(208)과 소스/드레인 영역(209)을 갖는 트랜지스터를 포함한다. 상기 게이트 구조물(208)은 게이트 절연막 패턴(205)과 게이트 도전막 패턴(206)을 포함한다. 특히, 본 실시예에서의 상기 게이트 절연막 패턴(205)은 상기 게이트 도전막 패턴(206)에 비해 확장되게 형성하는데, 상기 소스/드레인 영역(209)을 제외한 액티브 영역의 반도체 기판(100) 상에 형성하는 것이 바람직하다. 그러므로, 상기 게이트 도전막 패턴(206)의 양측벽에만 스페이서(220)가 형성된다. 아울러, 본 실시에서의 상기 소스/드레인 영역(209)은 게이트 도전막 패턴(206)이 형성된 반도체 기판(100) 표면으로부터 아래에 위치하는 채널 영역(211)과 이격되게 형성하는 것이 바람직하다. 따라서, 본 실시예에서는 드리프트 영역(210)이 상기 소스/드레인 영역(209)을 감싸는 형태로 형성하는 것이 바람직하다. 특히, 상기 드리프트 영역(210)은 상기 고전압 반도체 장치의 상기 소스/드레인 영역(209)에 고전압이 직접 인가되기 때문에 상기 소스/드레인 영역(209)과 반도체 기판(100) 사이에서의 펀치-쓰루 전압이 상기 고전압에 비해 커야 하고, 상기 소스/드레인 영역(209)과 반도체 기판(100) 또는 깊은-웰 영역(102) 사이에서의 브레이크다운 전압이 상기 고전압에 비해 커야 하기 때문에 형성한다. 또한, 본 실시예에서는 상기 드리프트 영역(210)에서 상기 채널 영역(211)으로 향하는 상기 소스/드레인 영역(209)과 인접하는 반도체 기판(100) 표면으로부터 아래에 퇴적 불순물 영역(213)을 포함한다. 그러나, 본 실시예에의 상기 퇴적 불순물 영역(213)은 상기 채널 영역과 인접하게 형성하는 것이 아니라 상기 채널 영역(211)으로부터 다소 이격되게 형성한다.In the high voltage region, the high voltage semiconductor device includes a transistor having a
구체적으로, 상기 드리프트 영역(210)은 제1 도즈량을 갖는 제1 불순물이 도핑되고, 상기 반도체 기판(100) 표면으로부터 아래에 제1 깊이를 갖는다. 특히, 상기 드리프트 영역(210)에 의해 상기 채널 영역(211)이 한정된다. 그리고, 상기 소스/드레인 영역(209)은 제2 도즈량을 갖는 제1 불순물이 도핑되고, 상기 반도체 기판(100) 표면으로부터 아래에 제2 깊이를 갖는다. 또한, 상기 퇴적 불순물 영역(213)은 제3 도즈량을 갖는 제2 불순물이 도핑되고, 상기 반도체 기판(100) 표면으로부터 아래에 제3 깊이를 갖는다.Specifically, the
보다 구체적으로, 상기 제2 도즈량은 상기 제3 도즈량에 비해 많고, 상기 제3 도즈량은 상기 제1 도즈량에 비해 많다. 그러므로, 본 실시예에서는 상기 제1 도즈량을 약 1.0×1012ion/cm2로 조정하고, 상기 제2 도즈량을 약 1.0×1015ion/cm2로 조정하고, 상기 제3 도즈량을 약 1.0×1013ion/cm2로 조정하는 것이 바람직하다. 만약, 상기 제3 깊이가 상기 제2 깊이에 비해 깊을 경우에는 콘택 저항이 증가하기 때문에 바람직하지 않다. 그러므로, 본 실시예에서는 상기 제2 깊이가 상기 제3 깊이에 비해 깊은 것이 바람직하다.More specifically, the second dose amount is larger than the third dose amount, and the third dose amount is larger than the first dose amount. Therefore, in the present embodiment, the first dose is adjusted to about 1.0 × 10 12 ion / cm 2 , the second dose is adjusted to about 1.0 × 10 15 ion / cm 2 , and the third dose is adjusted to It is desirable to adjust to about 1.0 × 10 13 ions / cm 2 . If the third depth is deeper than the second depth, it is not preferable because the contact resistance increases. Therefore, in the present embodiment, the second depth is preferably deeper than the third depth.
그리고, 상기 제1 불순물과 상기 제2 불순물은 서로 동일한 것이 바람직하고, 상기 제3 불순물은 상기 제1 불순물과 다른 것이 바람직하다. 따라서, 상기 제1 불순물과 상기 제2 불순물이 3족 원소를 포함할 경우에는 상기 제3 불순물은 5족 원소를 포함하고, 상기 제1 불순물과 상기 제2 불순물이 5족 원소를 포함할 경우에는 상기 제3 불순물은 3족 원소를 포함하는 것이 바람직하다. 예를 들어, 상기 트랜지스터가 피모스일 경우에는 상기 제1 불순물과 상기 제2 불순물은 p형 불순물로서 3족 원소를 포함하고, 상기 제3 불순물은 n형 불순물로서 5족 원소를 포함한다. 그리고, 상기 트랜지스터가 엔모스일 경우에는 상기 제1 불순물, 상기 제2 불순물은 n형 불순물로서 5족 원소를 포함하고, 상기 제3 불순물은 p형 불순물로서 5족 원소를 포함한다. 상기 p형 불순물의 예로서는 BF2를 들 수 있고, 상기 n형 불순물의 예로서는 P를 들 수 있다.Preferably, the first impurity and the second impurity are the same as each other, and the third impurity is different from the first impurity. Therefore, when the first impurity and the second impurity include a Group 3 element, the third impurity includes a Group 5 element, and when the first impurity and the second impurity include a Group 5 element, It is preferable that a said 3rd impurity contains a group 3 element. For example, when the transistor is PMOS, the first impurity and the second impurity include group III elements as p-type impurities, and the third impurity includes group V elements as n-type impurities. When the transistor is NMOS, the first impurity and the second impurity include a Group 5 element as an n-type impurity, and the third impurity includes a Group 5 element as a p-type impurity. There may be mentioned the examples of the p-type impurity BF 2, there may be mentioned the examples of the P n-type impurity.
또한, 상기 게이트 구조물(208)을 갖는 고전압 영역의 반도체 기판(100) 상에 소스/드레인 영역(209)을 노출시키는 개구부(225)를 갖는 절연막 패턴(224)과 상기 개구부(225)와 연결되는 도전막 패턴(226)을 포함한다.In addition, the insulating
아울러, 종래와 마찬가지로, 본 실시예에의 경우에도 상기 고전압 영역에서 상기 게이트 구조물(208)의 표면 상에 버퍼막(215)을 포함한다. 즉, 상기 버퍼막(215)은 상기 게이트 도전막 패턴(206) 상부 표면, 스페이서(220) 표면과 확장된 게이트 절연막 패턴(206) 표면 상에 연속적으로 형성되는데, 상기 씨모스 반도체 장치를 제조할 때 형성하는 식각 저지막 또는 실시사이드 반응 방지막과 함께 형성된다.In addition, as in the related art, the
그리고, 상기 고전압 영역의 게이트 구조물(108)과 상기 씨모스 영역의 게이트 구조물(208)에서 상기 게이트 절연막 패턴(105, 205)은 주로 실리콘 산화물, 금 속 산화물 등을 포함하고, 상기 게이트 도전막 패턴(106, 205)은 주로 폴리 실리콘, 금속, 금속 질화물 등을 포함하고, 상기 스페이서(110, 220)와 상기 버퍼막(215)은 실리콘 질화물, 실리콘 산질화물 등을 포함하고, 상기 절연막 패턴(114, 224)은 실리콘 산화물을 포함하고, 상기 도전막 패턴(116, 226)은 금속을 포함한다.In the
본 실시예에서는 상기 고전압 반도체 장치에서 상기 퇴적 불순물 영역(213)을 형성한다. 그러므로, 상기 버퍼막(215)과 상기 게이트 절연막 패턴(205)의 계면에서 전하 트랩이 발생하더라도 상기 전하 트랩에 의하여 급격하게 전류가 증가되는 것을 현저하게 감소시킬 수 있다. 이는, 상기 퇴적 불순물 영역(213)이 상기 드리프트 영역(210)에 비해 높은 농도를 가짐으로써 상기 전하 트랩에 둔감하게 반응하기 때문이다.In the present embodiment, the
그러므로, 본 실시예에서는 상기 고전압 반도체 장치에 상기 퇴적 불순물 영역을 형성함으로써 전하 트랩에 의하여 급격하게 전류가 증가되는 것을 현저하게 줄일 수 있다.Therefore, in the present embodiment, by forming the deposition impurity region in the high voltage semiconductor device, it is possible to remarkably reduce the sudden increase in current by the charge trap.
이하, 언급한 일 실시예에 따른 고전압 반도체 장치를 제조하는 방법에 대하여 설명하기로 한다. 특히, 상기 방법의 경우에는 고전압 반도체 장치에 대해서만 한정하여 설명하기로 한다. 또한, 상기 고전압 반도체 장치는 엔모스 고전압 반도체 장치에 한정하여 설명하기로 한다.Hereinafter, a method of manufacturing a high voltage semiconductor device according to an embodiment mentioned will be described. In particular, in the case of the above method, only the high voltage semiconductor device will be described. In addition, the high voltage semiconductor device will be described as limited to the NMOS high voltage semiconductor device.
도 3a 내지 도 3e는 도 2의 고전압 반도체 장치를 제조하는 방법을 설명하기 위한 단면도들이다.3A to 3E are cross-sectional views illustrating a method of manufacturing the high voltage semiconductor device of FIG. 2.
도 3a를 참조하면, 고전압 반도체 장치를 형성하기 위한 고전압 영역의 반도체 기판(100)에 이온 주입을 수행하여 깊은-웰 영역(102)을 형성한다. 특히, 본 실시예에서 상기 깊은-웰 영역(102)은 BF2를 사용하여 약 1.0×1010ion/cm2의 도즈량을 갖도록 형성한다. 이어서, 상기 반도체 기판(100)에 소자 분리막(104)으로서 트렌치 소자 분리막을 형성하여 액티브 영역과 필드 영역을 한정한다. 여기서, 상기 트렌치 소자 분리막은 주로 산화물을 포함한다.Referring to FIG. 3A, the deep-
도 3b를 참조하면, 이온 주입을 수행하여 상기 반도체 기판(100) 표면으로부터 아래에 드리프트 영역(210)을 형성한다. 특히, 본 실시예에서 상기 드리프트 영역(210)은 P를 사용하여 약 1.0×1012ion/cm2의 도즈량을 갖도록 형성한다. 그리고, 상기 드리프트 영역(210)은 채널 영역(211)에 의해 그 각각이 서로 이격되게 형성한다. 그러므로, 상기 드리프트 영역(210)의 형성에서는 이온 주입 마스크로서 포토레지스트 패턴을 사용하고, 상기 포토레지스트 패턴이 형성된 반도체 기판 표면으로부터 아래에 상기 채널 영역(211)이 한정된다. 또한, 상기 드리프트 영역(210)의 형성에서는 상기 이온 주입을 수행한 후, 약 1,000 내지 1,200℃의 온도에서 열처리를 수행한다.Referring to FIG. 3B, ion implantation is performed to form a
이어서, 상기 드리프트 영역(210) 내에 이온 주입을 수행하여 상기 반도체 기판(100) 표면으로부터 아래에 퇴적 불순물 영역(213)을 형성한다. 특히, 본 실시예에서 상기 퇴적 불순물 영역(213)은 BF2를 사용하여 약 1.0×1013ion/cm2의 도즈량 을 갖도록 형성한다. 상기 퇴적 불순물 영역(213)의 형성에서도 포토레지스트 패턴을 이온 주입 마스크로 사용한다. 특히, 상기 퇴적 불순물 영역(213)은 상기 채널 영역으로부터 다소 이격되게 형성한다. 또한, 상기 퇴적 불순물 영역(213)의 경우에는 씨모스 영역에 문턱 전압을 조절하기 위한 불순물을 도핑할 때 함께 형성하는 것이 바람직하다. 따라서, 본 실시예의 경우에는 상기 퇴적 불순물 영역(213)의 형성을 위한 별도 공정을 수행하지 않는다.Subsequently, ion implantation is performed in the
본 실시예에서는 상기 드리프트 영역(210)을 형성한 후, 상기 퇴적 불순물 영역(213)을 형성하지만, 이에 국한되지는 않는다. 그러므로, 다른 실시예로서 상기 퇴적 불순물 영역(213)을 형성한 후, 상기 드리프트 영역(210)을 형성하는 것도 가능하다.In the present exemplary embodiment, after the
도 3c를 참조하면, 박막 형성 공정을 수행하여 상기 반도체 기판(100) 상에 게이트 절연막(도시되지 않음)과 게이트 도전막(도시되지 않음)을 순차적으로 형성한다. 본 실시예에서 상기 게이트 절연막은 주로 실리콘 산화막을 형성하고, 상기 게이트 도전막은 폴리 실리콘막을 형성한다. 다른 실시예에서는 금속 산화물로서 상기 게이트 절연막을 형성하고, 금속 질화물로서 상기 게이트 도전막을 형성할 수도 있다. 상기 금속 산화물의 예로서는 티타늄 산화물, 탄탈륨 산화물, 지르코늄 산화물, 알루미늄 산화물, 하프늄 산화물 등을 들 수 있고, 상기 금속 질화물의 예로서는 티타늄 질화물, 탄탈륨 질화물, 지르코늄 질화물, 알루미늄 질화물, 하프늄 질화물 등을 들 수 있다.Referring to FIG. 3C, a thin film forming process may be performed to sequentially form a gate insulating film (not shown) and a gate conductive film (not shown) on the
이어서, 사진 식각 공정을 수행하여 상기 게이트 도전막을 게이트 도전막 패 턴(206)으로 형성한다. 특히, 상기 게이트 도전막 패턴(206)은 상기 채널 영역(211)의 반도체 기판(100) 상부에 형성한다. 그러므로, 상기 게이트 도전막 패턴(206)의 형성에서는 상기 채널 영역(211)의 게이트 도전막 상에 포토레지스트 패턴을 형성한 후, 상기 포토레지스트 패턴을 식각 마스크로 사용하는 식각을 수행하는 것이 바람직하다.Subsequently, a photolithography process is performed to form the gate conductive layer as the gate
그리고, 상기 게이트 도전막 패턴(206)이 형성된 결과물 상에 실리콘 질화물을 포함하는 박막을 형성한 후, 전면 식각을 수행한다. 이에 따라, 상기 게이트 도전막 패턴(206)의 양측벽에는 스페이서(220)가 형성된다. 상기 스페이서(220)의 형성을 위한 전면 식각에서는 식각 선택비를 이용하기 때문에 상기 전면 식각에 의해 노출되는 상기 게이트 절연막은 영향을 거의 받지 않는다.In addition, a thin film including silicon nitride is formed on the resultant product on which the gate
계속해서, 상기 게이트 절연막, 상기 스페이서(220) 및 상기 게이트 도전막 패턴(206) 상부 표면 상에 실리콘 질화물 또는 실리콘 산질화물을 포함하는 버퍼막(215)으로서의 박막이 형성된다. 여기서, 상기 박막은 씨모스 영역에 식각 저지막 또는 실리사이드 반응 방지막을 형성할 때 상기 고전압 영역에도 함께 형성된다. 만약, 상기 씨모스 영역에만 상기 박막이 형성되고, 상기 고전압 영역에는 상기 버퍼막(206)인 박막이 형성되지 않게 공정을 한정할 경우에는 매우 복잡한 공정을 수행해야 하기 때문에 바람직하지 않다.Subsequently, a thin film as a
그리고, 상기 박막을 형성한 후, 씨모스 영역에서는 콘택 형성을 위한 식각 또는 금속 실리사이드막을 형성하기 위한 열처리 등을 수행한다.After forming the thin film, an etching for forming a contact or a heat treatment for forming a metal silicide layer is performed in the CMOS region.
이어서, 상기 버퍼막(215)과 상기 게이트 절연막을 순차적으로 패터닝하여 상기 고전압 영역에서 소스/드레인 영역을 형성하기 위한 부위를 노출시킨다. 따라서, 상기 소스/드레인 영역이 형성되는 영역을 제외한 반도체 기판(100) 상에는 게이트 절연막 패턴(205)이 형성된다. 특히, 상기 게이트 절연막 패턴(205)은 상기 게이트 도전막 패턴(206)에 비해 확장된 형태를 갖는데, 이는 고전압이 인가될 때 트랜지스터의 안정성을 확보하기 위함이다.Subsequently, the
이와 같이, 본 실시예에서는 언급하는 공정을 수행함으로써 상기 반도체 기판(100) 상에 상기 게이트 절연막 패턴(205)과 상기 게이트 도전막 패턴(206)을 포함하는 게이트 구조물(208)이 형성되고, 확장된 상기 게이트 절연막 패턴(205)과 상기 게이트 도전막 패턴(206) 상부 표면에 버퍼막(215)이 형성되고, 상기 게이트 도전막 패턴(206)의 양측벽에 상기 스페이서(220)가 형성된다.As described above, in the present exemplary embodiment, the
도 3d를 참조하면, 상기 게이트 구조물(208)과 상기 버퍼막(215)을 이온 주입 마스크로 사용하는 이온 주입을 수행하여 상기 이온 주입 마스크에 의해 노출되는 반도체 기판(100) 표면으로부터 아래에 소스/드레인 영역(209)을 형성한다. 특히, 본 실시예에서 상기 소스/드레인 영역(209)은 P를 사용하여 약 1.0×1015ion/cm2의 도즈량을 갖도록 형성한다. 만약, 상기 소스/드레인 영역(209)의 깊이가 상기 퇴적 불순물 영역(213)에 비해 얕을 경우에는 콘택 저항에 영향을 끼치기 때문에 바람직하지 않다. 따라서, 상기 소스/드레인 영역(209)은 상기 퇴적 불순물 영역(213)에 비해 깊게 형성한다.Referring to FIG. 3D, an ion implantation using the
이와 같이, 본 실시예에서는 상기 소스/드레인 영역(209)을 상기 퇴적 불순 물 영역(213)과 인접하게 형성하고, 상기 퇴적 불순물 영역(213)에 의해 채널 영역(211)으로부터 이격되게 형성한다. 그러므로, 상기 퇴적 불순물 영역(213)은 상기 채널 영역(211)으로 향하는 상기 소스/드레인(209)과 인접하게 위치한다.As described above, in the present embodiment, the source /
본 실시예에서는 상기 퇴적 불순물 영역(213)을 형성한 후, 상기 소스/드레인 영역(209)을 형성하지만, 이에 국한되지는 않는다. 그러므로, 다른 실시예로서 상기 소스/드레인 영역(209)을 형성한 후, 상기 퇴적 불순물 영역(213)을 형성하는 것도 가능하다. 따라서, 상기 드리프트 영역(210), 상기 퇴적 불순물 영역(213), 상기 소스/드레인 영역(209)은 그 순서에 관계없이 형성이 가능하다.In the present embodiment, the source /
도 3e를 참조하면, 상기 게이트 구조물(208)과 버퍼막(215)을 갖는 결과물 상에 절연막(도시되지 않음)을 형성한다. 상기 절연막은 층간 절연막으로서 실리콘 산화물을 포함하는 비피에스지막, 플라즈마 증대 산화막 등을 들 수 있다. 그리고, 상기 절연막을 형성한 후, 상기 절연막 표면을 평탄화시키는 공정을 더 수행하기도 한다. 상기 평탄화 공정은 주로 화학기계적 연마를 수행한다. 이어서, 상기 절연막을 패터닝하여 상기 소스/드레인 영역(209)을 부분적으로 노출시키는 개구부(225)를 갖는 절연막 패턴(224)을 형성한다. 상기 절연막의 패터닝은 주로 포토레지스트 패턴을 식각 마스크로 사용하는 사진 식각 공정을 수행한다.Referring to FIG. 3E, an insulating film (not shown) is formed on the resultant material having the
그리고, 상기 개구부(225)를 포함하는 절연막 패턴(224) 상에 도전막(도시되지 않음)을 형성한 후, 상기 도전막을 패터닝하여 도전막 패턴(226)을 형성한다. 상기 도전막 패턴(226)은 주로 금속 배선에 해당하고, 상기 도전막의 패터닝은 주로 사진 식각 공정을 수행한다. 그리고, 상기 도전막 패턴(226)은 장벽 금속막 패 턴, 콘택 플러그 및 상기 콘택 플러그와 연결되는 금속 라인을 포함한다.After the conductive film (not shown) is formed on the insulating
계속해서, 본 실시예에서는 상기 도전막 패턴(226)을 포함하는 결과물 상부에 설계 기술에 근거하여 다양한 구조물들을 형성함으로서 고전압 반도체 장치를 구현한다.Subsequently, in this embodiment, a high voltage semiconductor device is realized by forming various structures on the resultant including the
여기서, 본 실시예에서의 제조 방법은 고전압 반도체 장치의 제조에 한정하여 설명하고 있지만, 고전압 영역에서의 게이트 절연막, 게이트 도전막, 절연막 패턴, 도전막 패턴 등의 형성은 씨모스 영역에서의 게이트 절연막, 게이트 도잔막, 절연막 패턴, 도전막 패턴 등의 형성과 동일한 방법에 의해 달성된다.Here, although the manufacturing method in the present embodiment has been described for the manufacture of a high voltage semiconductor device, the formation of the gate insulating film, the gate conductive film, the insulating film pattern, the conductive film pattern, etc. in the high voltage region is performed by the gate insulating film in the CMOS region. Is achieved by the same method as the formation of the gate dosing film, the insulating film pattern, the conductive film pattern and the like.
또한, 본 실시예에서의 제조 방법은 상기 고전압 반도체 장치로서 엔모스 고전압 반도체 장치에 한정하고 있지만, 상기 깊은 웰 영역과 상기 퇴적 불순물 영역에 n형 불순물을 도핑하고, 상기 드리프트 영역과 상기 소스/드레인 영역에 p형 불순물을 도핑하는 것을 제외하고 본 실시예와 동일한 방법을 수행할 경우에는 피모스 고전압 반도체 장치를 용이하게 형성할 수 있다.In addition, although the manufacturing method in this embodiment is limited to the NMOS high voltage semiconductor device as the high voltage semiconductor device, n-type impurities are doped into the deep well region and the deposited impurity region, and the drift region and the source / drain Except for doping the p-type impurity in the region, the PMOS high voltage semiconductor device can be easily formed when the same method as in the present embodiment is performed.
본 발명에서는 소스/드레인 영역과 인접한 영역에 다소 낮은 농도의 불순물을 도핑하여 퇴적 불순물 영역을 형성한다. 그 결과, 상기 게이트 절연막 패턴과 버퍼막의 계면 사이에 전하 트랩이 발생하여도 전류가 급격하게 증가하는 현상을 충분하게 막을 수 있다. 이에 따라, 씨모스 영역에 형성되는 식각 저지막 또는 실리사이드 반응 방지막과 동일한 박막이 고전압 영역에 버퍼막으로 형성되어도 전하 트랩으로 인한 전기적 신뢰도의 저하를 현저하게 줄일 수 있다.In the present invention, the impurities adjacent to the source / drain regions are doped at a somewhat lower concentration to form the deposited impurity regions. As a result, even if a charge trap is generated between the gate insulating film pattern and the interface of the buffer film, the phenomenon in which the current increases rapidly can be sufficiently prevented. Accordingly, even if the same thin film as the etch stop film or the silicide reaction prevention film formed in the CMOS region is formed as a buffer film in the high voltage region, the deterioration in electrical reliability due to the charge trap can be significantly reduced.
따라서, 단일 반도체 기판에 미세 구조를 갖는 씨모스 반도체 장치와 함께 전기적 신뢰도가 우수한 고전압 반도체 장치를 구현할 수 있다.Therefore, it is possible to implement a high voltage semiconductor device having excellent electrical reliability together with the CMOS semiconductor device having a microstructure on a single semiconductor substrate.
상술한 바와 같이, 본 발명의 바람직한 일 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.As described above, it has been described with reference to a preferred embodiment of the present invention, but those skilled in the art various modifications of the present invention without departing from the spirit and scope of the invention described in the claims below And can be changed.
Claims (11)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050039935A KR20060117139A (en) | 2005-05-13 | 2005-05-13 | High-voltage semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050039935A KR20060117139A (en) | 2005-05-13 | 2005-05-13 | High-voltage semiconductor device and method of manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20060117139A true KR20060117139A (en) | 2006-11-16 |
Family
ID=37704797
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050039935A KR20060117139A (en) | 2005-05-13 | 2005-05-13 | High-voltage semiconductor device and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20060117139A (en) |
-
2005
- 2005-05-13 KR KR1020050039935A patent/KR20060117139A/en not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103915382B (en) | The embedded polysilicon resistor in integrated circuit formed by replacement grid technology | |
US10199494B2 (en) | Laterally diffused metal-oxide-semiconductor devices and fabrication methods thereof | |
KR100669858B1 (en) | High-voltage semiconductor device and method of manufacturing the same | |
US8409947B2 (en) | Method of manufacturing semiconductor device having stress creating layer | |
KR101674398B1 (en) | Semiconductor devices and methods of manufacturing the same | |
KR101447320B1 (en) | Dummy structure for multiple gate dielectric interface and methods | |
KR100442881B1 (en) | High voltage vertical double diffused MOS transistor and method for manufacturing the same | |
JP2007027738A (en) | Semiconductor device and its manufacture method | |
KR100770536B1 (en) | High voltage semiconductor device and method of manufactruing the high voltage semiconductor device | |
JP4489467B2 (en) | Method for forming semiconductor device | |
US9768054B2 (en) | High voltage device with low Rdson | |
US6207482B1 (en) | Integration method for deep sub-micron dual gate transistor design | |
JP4424887B2 (en) | Manufacturing method of semiconductor device | |
KR100608368B1 (en) | Method of manufacturing semiconductor device | |
KR20070020919A (en) | Recess channel array transistor and method for fabricating the same | |
KR100983514B1 (en) | Method for fabrication of semiconductor device | |
KR101035578B1 (en) | Method for manufacturing semiconductor device | |
KR100370128B1 (en) | Method for manufacturing of semiconductor device | |
KR20080006268A (en) | Method of manufcaturing a tunneling field effect transistor | |
KR20060117139A (en) | High-voltage semiconductor device and method of manufacturing the same | |
JP2007305889A (en) | Semiconductor device and its manufacturing method | |
CN113437148B (en) | Semiconductor structure and forming method thereof | |
KR100448090B1 (en) | Method for fabricating high-performance semiconductor device by reducing junction capacitance | |
KR100335800B1 (en) | CMOS transistor and method for manufacturing the same | |
KR100585009B1 (en) | Method for fabrication of gate electrode in semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |