KR20060112982A - Pixel and light emitting display using the same - Google Patents
Pixel and light emitting display using the sameInfo
- Publication number
- KR20060112982A KR20060112982A KR1020050035757A KR20050035757A KR20060112982A KR 20060112982 A KR20060112982 A KR 20060112982A KR 1020050035757 A KR1020050035757 A KR 1020050035757A KR 20050035757 A KR20050035757 A KR 20050035757A KR 20060112982 A KR20060112982 A KR 20060112982A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- transistor
- voltage
- supplied
- period
- Prior art date
Links
Images
Classifications
-
- A—HUMAN NECESSITIES
- A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
- A47D—FURNITURE SPECIALLY ADAPTED FOR CHILDREN
- A47D13/00—Other nursery furniture
- A47D13/06—Children's play- pens
- A47D13/066—Children's play- pens dismountable
-
- E—FIXED CONSTRUCTIONS
- E04—BUILDING
- E04H—BUILDINGS OR LIKE STRUCTURES FOR PARTICULAR PURPOSES; SWIMMING OR SPLASH BATHS OR POOLS; MASTS; FENCING; TENTS OR CANOPIES, IN GENERAL
- E04H17/00—Fencing, e.g. fences, enclosures, corrals
- E04H17/26—Devices for erecting or removing fences
Abstract
Description
도 1은 종래의 발광 표시장치를 나타내는 도면이다.1 illustrates a conventional light emitting display device.
도 2는 본 발명의 실시예에 의한 발광 표시장치를 나타내는 도면이다.2 is a diagram illustrating a light emitting display device according to an exemplary embodiment of the present invention.
도 3은 도 2에 도시된 화소의 일례를 나타내는 회로도이다.3 is a circuit diagram illustrating an example of the pixel illustrated in FIG. 2.
도 4는 도 3에 도시된 화소의 구동방법을 나타내는 파형도이다.4 is a waveform diagram illustrating a method of driving the pixel illustrated in FIG. 3.
도 5는 도 2에 도시된 데이터 구동회로의 일례를 나타내는 블록도이다. FIG. 5 is a block diagram illustrating an example of the data driving circuit shown in FIG. 2.
도 6은 도 2에 도시된 데이터 구동회로의 다른례를 나타내는 블록도이다. FIG. 6 is a block diagram illustrating another example of the data driving circuit illustrated in FIG. 2.
도 7은 도 5 및 도 6에 도시된 전압 생성부, 전류 생성부, 선택부 및 화소의 연결구조를 나타내는 도면이다. FIG. 7 is a diagram illustrating a connection structure of a voltage generator, a current generator, a selector, and pixels illustrated in FIGS. 5 and 6.
도 8은 도 7에 도시된 스위칭소자들로 공급되는 선택신호를 나타내는 파형도이다.8 is a waveform diagram illustrating a selection signal supplied to the switching elements illustrated in FIG. 7.
도 9는 도 7에 도시된 선택부의 다른례를 나타내는 도면이다.9 is a diagram illustrating another example of the selection unit illustrated in FIG. 7.
도 10은 도 9에 도시된 스위칭소자들로 공급되는 선택신호를 나타내는 파형도이다. FIG. 10 is a waveform diagram illustrating a selection signal supplied to the switching elements illustrated in FIG. 9.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
10,110 : 주사 구동부 20,120 : 데이터 구동부10,110: scan driver 20,120: data driver
30,130 : 화소부 40,140 : 화소30,130: pixel portion 40,140: pixel
50,150 : 타이밍 제어부 142 : 화소회로50,150: timing controller 142: pixel circuit
200 : 데이터 구동회로 210 : 쉬프트 레지스터부200: data driving circuit 210: shift register section
220 : 샘플링 래치부 230 : 홀딩 래치부220: sampling latch portion 230: holding latch portion
240 : 전압 디지털-아날로그 변환부 250 : 전류 디지털-아날로그 변환부240: voltage digital-analog converter 250: current digital-analog converter
260 : 버퍼부 270 : 선택블록260: buffer unit 270: selection block
280 : 레벨 쉬프터부280: level shifter
본 발명은 화소 및 이를 이용한 발광 표시장치에 관한 것으로, 특히 균일한 휘도의 영상을 표시할 수 있도록 한 화소 및 이를 이용한 발광 표시장치에 관한 것이다.The present invention relates to a pixel and a light emitting display device using the same, and more particularly, to a pixel and a light emitting display device using the same to display an image of uniform brightness.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 평판 표시장치로는 액정 표시장치(Liquid Crystal Display), 전계방출 표시장치(Field Emission Display), 플라즈마 표시패널(Plasma Display Panel) 및 발광 표시장치(Light Emitting Display) 등이 있다.Recently, various flat panel displays have been developed to reduce weight and volume, which are disadvantages of cathode ray tubes. The flat panel display includes a liquid crystal display, a field emission display, a plasma display panel, a light emitting display, and the like.
평판 표시장치 중 발광 표시장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 발광소자를 이용하여 영상을 표시한다. 이러한, 발광 표시장치는 빠른 응답속도를 가짐과 동시에 낮은 소비전력으로 구동되는 장점이 있다.Among the flat panel displays, a light emitting display displays an image using a light emitting device that generates light by recombination of electrons and holes. Such a light emitting display device has an advantage in that it has a fast response speed and is driven with low power consumption.
도 1은 종래의 발광 표시장치를 나타내는 도면이다.1 illustrates a conventional light emitting display device.
도 1을 참조하면, 종래의 발광 표시장치는 주사선들(S1 내지 Sn) 및 데이터선들(D1 내지 Dm)과 접속된 복수의 화소들(40)을 포함하는 화소부(30)와, 주사선들(S1 내지 Sn)을 구동하기 위한 주사 구동부(10)와, 데이터선들(D1 내지 Dm)을 구동하기 위한 데이터 구동부(20)와, 주사 구동부(10) 및 데이터 구동부(20)를 제어하기 위한 타이밍 제어부(50)를 구비한다.Referring to FIG. 1, a conventional light emitting display device includes a
타이밍 제어부(50)는 외부로부터 공급되는 동기신호들에 대응하여 데이터 구동제어신호(DCS) 및 주사 구동제어신호(SCS)를 생성한다. 타이밍 제어부(50)에서 생성된 데이터 구동제어신호(DCS)는 데이터 구동부(20)로 공급되고, 주사 구동제어신호(SCS)는 주사 구동부(10)로 공급된다. 그리고, 타이밍 제어부(50)는 외부로부터 공급되는 데이터(Data)를 데이터 구동부(20)로 공급한다.The
주사 구동부(10)는 타이밍 제어부(50)로부터 주사 구동제어신호(SCS)를 공급받는다. 주사 구동제어신호(SCS)를 공급받은 주사 구동부(10)는 주사신호를 생성하고, 생성된 주사신호를 주사선들(S1 내지 Sn)로 순차적으로 공급한다.The
데이터 구동부(20)는 타이밍 제어부(50)로부터 데이터 구동제어신호(DCS)를 공급받는다. 데이터 구동제어신호(DCS)를 공급받은 데이터 구동부(20)는 데이터신 호(소정의 전압)를 생성하고, 생성된 데이터신호를 주사신호와 동기되도록 데이터선들(D1 내지 Dm)로 공급한다. The
화소부(30)는 외부로부터 제 1전원(ELVDD) 및 제 2전원(ELVSS)을 공급받아 각각의 화소들(40)로 공급한다. 제 1전원(ELVDD) 및 제 2전원(ELVSS)을 공급받은 화소들(40) 각각은 데이터신호에 대응하여 제 1전원(ELVDD)으로부터 발광소자를 경유하여 제 2전원(ELVSS)으로 흐르는 전류를 제어함으로써 데이터신호에 대응되는 빛을 생성한다. The
즉, 종래의 발광 표시장치에서 화소들(40) 각각은 데이터신호에 대응되어 소정 휘도의 빛을 생성한다. 하지만, 종래에는 화소들(40) 각각에 포함되는 트랜지스터들의 문턱전압 불균일 및 전자 이동도(electron mobility)의 편차에 의하여 원하는 휘도의 영상을 표시하지 못하는 문제점이 있다. 이와 같은 문제점을 극복하기 위하여 데이터신호로써 전류를 공급할 수 있다. 실제로, 데이터신호로써 전류가 공급되면 트랜지스터들이 불균일한 전압-전류 특성을 갖는다 하더라도 화소부(30)에서 균일한 영상을 표시할 수 있다.That is, in the conventional light emitting display device, each of the
하지만, 데이터신호로써 공급되는 전류는 미세 전류이기 때문에 데이터선을 충전하는데 많은 시간이 소모되는 문제점이 있다. 예를 들어, 데이터선의 부하 커패시턴스가 30㎊이라 가정할 경우에 수십 nA에서 수백 nA 정도의 데이터신호로써 데이터선의 부하를 충전하려면 수 ms의 시간이 필요하다. 이는 수십 ㎲의 1수평기간(1H)를 고려하여 볼 때 충전시간이 충분하지 못하다는 문제점이 있다.However, since the current supplied as the data signal is a fine current, it takes a long time to charge the data line. For example, assuming that the load capacitance of the data line is 30 kW, a few ms time is required to charge the load of the data line with a data signal of several tens of nA to several hundred nA. This is a problem that the charging time is not enough when considering one horizontal period (1H) of several tens of ㎲.
따라서, 본 발명의 목적은 균일한 휘도의 영상을 표시할 수 있도록 한 화소 및 이를 이용한 발광 표시장치를 제공하는 것이다. Accordingly, an object of the present invention is to provide a pixel and a light emitting display device using the same to display an image of uniform luminance.
상기 목적을 달성하기 위하여, 본 발명의 제 1측면은 발광소자와, 복수의 트랜지스터들과, 이전 주사선으로 주사신호가 공급될 때 상기 복수의 트랜지스터들 중 어느 하나의 트랜지스터의 문턱전압에 대응되는 전압을 1차 충전하는 제 2커패시터와, 현재 주사선으로 주사신호가 공급되는 기간 중 제 1기간 동안 데이터선으로 공급되는 소정 전압인 제 1데이터신호에 대응되는 전압을 1차 충전하기 위한 제 1커패시터를 구비하며, 상기 제 1커패시터 및 제 2커패시터는 상기 제 1기간을 제외한 제 2기간 동안 상기 데이터선으로 흐르는 소정 전류인 제 2데이터신호에 대응하여 2차 충전되는 화소를 제공한다.In order to achieve the above object, the first aspect of the present invention provides a light emitting element, a plurality of transistors, and a voltage corresponding to a threshold voltage of any one of the plurality of transistors when a scan signal is supplied to a previous scan line. A second capacitor for primary charging and a first capacitor for primary charging a voltage corresponding to the first data signal which is a predetermined voltage supplied to the data line during the first period of time during which the scan signal is currently supplied to the scan line. The first capacitor and the second capacitor provide a pixel that is second-charged in response to a second data signal that is a predetermined current flowing through the data line for a second period except the first period.
바람직하게, 상기 데이터선과 접속되며 상기 현재 주사선으로 주사신호가 공급될 때 턴-온되는 제 1트랜지스터 및 제 2트랜지스터와, 제 1전원과 상기 제 1트랜지스터의 제 2전극 사이에 접속되며 상기 이전 주사선으로 주사신호가 공급될 때 턴-온되는 제 3트랜지스터와, 상기 제 1커패시터 및 제 2커패시터에 충전된 전압에 대응하여 상기 제 1전원으로부터 상기 발광소자로 흐르는 전류량을 제어하기 위한 제 4트랜지스터와, 상기 제 4트랜지스터의 게이트전극과 제 2전극 사이에 접속되며 상기 이전 주사선으로 주사신호가 공급될 때 턴-온되어 상기 제 4트랜지스터를 다 이오드 형태로 접속시키기 위한 제 5트랜지스터를 구비한다.Preferably, a first transistor and a second transistor connected to the data line and turned on when a scan signal is supplied to the current scan line, are connected between a first power supply and a second electrode of the first transistor, and are connected to the previous scan line. A third transistor which is turned on when the scan signal is supplied, a fourth transistor for controlling the amount of current flowing from the first power source to the light emitting element in response to a voltage charged in the first capacitor and the second capacitor; And a fifth transistor connected between the gate electrode and the second electrode of the fourth transistor and turned on when the scan signal is supplied to the previous scan line to connect the fourth transistor in the form of a diode.
본 발명의 제 2측면은 주사선들로 주사신호를 순차적으로 공급하기 위한 주사 구동부와, 각 수평기간의 제 1기간 동안 데이터선들로 소정 전압인 제 1데이터신호를 공급하고, 상기 제 1기간을 제외한 제 2기간 동안 상기 데이터선들로 소정 전류인 제 2데이터신호가 흐를 수 있도록 제어하는 적어도 하나의 데이터 구동회로를 구비하는 데이터 구동부와, 청구항 제 1항 내지 제 5항 중 어느 한 항에 기재된 화소들을 구비하는 발광 표시장치를 제공한다. A second aspect of the present invention provides a scan driver for sequentially supplying scan signals to scan lines, and supplies a first data signal having a predetermined voltage to the data lines during a first period of each horizontal period, except for the first period. A data driver including at least one data driving circuit for controlling a second data signal, a predetermined current, to flow through the data lines during the second period, and the pixels of any one of
바람직하게, 상기 데이터 구동회로는 외부로부터 공급되는 데이터의 계조값에 대응하여 상기 제 1데이터신호를 생성하기 위한 전압 디지털-아날로그 변환부와, 상기 데이터의 계조값에 대응하여 상기 제 2데이터신호를 생성하기 위한 전류 디지털-아날로그 변환부와, 상기 제 1기간 동안 상기 전압 디지털-아날로그 변환부와 상기 데이터선들을 접속시키고, 상기 제 2기간 동안 상기 전류 디지털-아날로그 변환부와 상기 데이터선들을 접속시키기 위한 선택블록을 구비한다. Preferably, the data driving circuit includes a voltage digital-to-analog converter for generating the first data signal in response to a gray value of data supplied from the outside, and the second data signal in response to a gray value of the data. A current digital-to-analog converter for generation, connecting the voltage digital-to-analog converter and the data lines for the first period, and connecting the current digital-to-analog converter and the data lines for the second period It has a selection block for.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시 예를 첨부된 도 2 내지 도 10을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention may be easily implemented by those skilled in the art with reference to FIGS. 2 to 10 as follows.
도 2는 본 발명의 실시예에 의한 발광 표시장치를 나타내는 도면이다.2 is a diagram illustrating a light emitting display device according to an exemplary embodiment of the present invention.
도 2를 참조하면, 본 발명의 실시예에 의한 발광 표시장치는 주사선들(S1 내지 Sn), 발광 제어선들(E1 내지 En) 및 데이터선들(D1 내지 Dm)과 접속되는 복수의 화소들(140)을 포함하는 화소부(130)와, 주사선들(S1 내지 Sn) 및 발광 제어선들(E1 내지 En)을 구동하기 위한 주사 구동부(110)와, 데이터선들(D1 내지 Dm)을 구동하기 위한 데이터 구동부(120)와, 주사 구동부(110) 및 데이터 구동부(120)를 제어하기 위한 타이밍 제어부(150)를 구비한다.2, a light emitting display device according to an exemplary embodiment of the present invention includes a plurality of
화소부(130)는 주사선들(S1 내지 Sn), 발광 제어선들(E1 내지 En) 및 데이터선들(D1 내지 Dm)에 의하여 구획된 영역에 형성되는 화소들(140)을 구비한다. 화소들(140)은 외부로부터 제 1전원(ELVDD) 및 제 2전원(ELVSS)을 공급받는다. 제 1전원(ELVDD)을 공급받은 화소들(140) 각각은 데이터신호와 제 1전원(ELVDD)의 차에 대응하여 소정의 전압을 적어도 하나의 커패시터에 충전한다. 그리고, 화소들(140) 각각은 적어도 하나의 커패시터에 충전된 전압에 대응하여 제 1전원(ELVDD)으로부터 발광소자를 경유하여 제 2전원(ELVSS)으로 흐르는 전류량을 제어한다. 이를 위하여, 화소들(140) 각각은 도 3과 같이 구성된다. 도 3에 도시된 화소(140)의 상세한 구조는 후술하기로 한다.The
타이밍 제어부(150)는 외부로부터 공급되는 동기신호들에 대응하여 데이터 구동제어신호(DCS) 및 주사 구동제어신호(SCS)를 생성한다. 타이밍 제어부(150)에서 생성된 데이터 구동제어신호(DCS)는 데이터 구동부(120)로 공급되고, 주사 구동제어신호(SCS)는 주사 구동부(110)로 공급된다. 그리고, 타이밍 제어부(150)는 외부로부터 공급되는 데이터(Data)를 데이터 구동부(120)로 공급한다.The
주사 구동부(110)는 주사 구동제어신호(SCS)를 공급받는다. 주사 구동제어신호(SCS)를 공급받은 주사 구동부(110)는 주사선들(S1 내지 Sn)로 주사신호를 순차적으로 공급한다. 그리고, 주사 구동제어신호(SCS)를 공급받은 주사 구동부(110)는 발광 제어선들(E1 내지 En)로 발광 제어신호를 순차적으로 공급한다. 여기서, 발광 제어신호는 2개의 주사신호와 중첩되도록 공급된다. 이를 위하여, 발광 제어신호의 폭은 주사신호의 폭과 같거나 넓게 설정된다. The
데이터 구동부(120)는 타이밍 제어부(150)로부터 데이터 구동제어신호(DCS)를 공급받는다. 데이터 구동제어신호(DCS)를 공급받은 데이터 구동부(120)는 데이터신호를 생성하고, 생성된 데이터신호를 데이터선들(D1 내지 Dm)로 공급한다. 여기서, 데이터 구동부(120)는 1수평기간(1H) 중 소정기간 동안 데이터신호(제 1데이터신호)로써 전압(이후 "전압 데이터신호"라 하기로 함)을 공급하고, 나머지 기간 동안 데이터신호(제 2데이터신호)로써 화소(140)로부터 전류(이후 "전류 데이터신호"라 하기로 함)를 공급받는다. 이를 위해, 데이터 구동부(120)는 적어도 하나의 데이터 구동회로(200)를 구비한다. 데이터 구동회로(200)의 상세한 구성은 후술하기로 한다. The
도 3은 도 2에 도시된 화소의 일례를 나타내는 회로도이다. 도 3에서는 설명의 편의성을 위하여 제 m데이터선(Dm), 제 n-1주사선(Sn-1), 제 n주사선(Sn) 및 제 n발광 제어선(En)과 접속된 화소를 도시하기로 한다.3 is a circuit diagram illustrating an example of the pixel illustrated in FIG. 2. In FIG. 3, pixels connected to the m-th data line Dm, the n-th scan line Sn-1, the n-th scan line Sn, and the n-th emission control line En are illustrated in FIG. 3. do.
도 3을 참조하면, 본 발명의 화소(140)는 발광소자(OLED)와, 발광소자(OLED) 로 전류를 공급하기 위한 화소회로(142)를 구비한다.Referring to FIG. 3, the
발광소자(OLED)는 화소회로(142)로부터 공급되는 전류에 대응하여 소정 색의 빛을 생성한다. 이를 위하여, 발광소자(OLED)는 유기물질 및/또는 무기물질 등으로 형성된다.The light emitting device OLED generates light of a predetermined color in response to a current supplied from the
화소회로(142)는 데이터선(Dm)으로부터 공급되는 데이터신호에 대응하여 제 1전원(ELVDD)으로부터 발광소자(OLED)를 경유하여 제 2전원(ELVSS)으로 흐르는 전류량을 제어한다. 이를 위해, 화소회로(142)는 제 1 내지 제 6트랜지스터(M6)와, 제 1커패시터(C1) 및 제 2커패시터(C2)를 구비한다.The
제 1트랜지스터(M1)의 제 1전극은 데이터선(Dm)에 접속되고, 제 2전극은 제 1노드(N1)에 접속된다. 그리고, 제 1트랜지스터(M1)의 게이트전극은 제 n주사선(Sn)에 접속된다. 이와 같은 제 1트랜지스터(M1)는 제 n주사선(Sn)으로 주사신호가 공급될 때 턴-온되어 데이터선(Dm)과 제 1노드(N1)를 전기적으로 접속시킨다. 실질적으로, 제 1트랜지스터(M1)가 턴-온되면 데이터선(Dm)으로부터 공급되는 전압 데이터신호가 제 1노드(N1)로 공급된다. 한편, 제 1전극은 제 2전극과 다른 전극으로 설정된다. 예를 들어, 제 1전극이 소오스전극으로 설정되면, 제 2전극은 드레인전극으로 설정된다. The first electrode of the first transistor M1 is connected to the data line Dm, and the second electrode is connected to the first node N1. The gate electrode of the first transistor M1 is connected to the nth scan line Sn. When the scan signal is supplied to the nth scan line Sn, the first transistor M1 is turned on to electrically connect the data line Dm and the first node N1. Substantially, when the first transistor M1 is turned on, the voltage data signal supplied from the data line Dm is supplied to the first node N1. On the other hand, the first electrode is set to an electrode different from the second electrode. For example, when the first electrode is set as the source electrode, the second electrode is set as the drain electrode.
제 2트랜지스터(M2)의 제 1전극은 데이터선(Dm)에 접속되고, 제 2전극은 제 4트랜지스터(M4)의 제 2전극에 접속된다. 그리고, 제 2트랜지스터(M2)의 게이트전극은 제 n주사선(Sn)에 접속된다. 이와 같은 제 2트랜지스터(M2)는 제 n주사선(Sn)으로 주사신호가 공급될 때 턴-온되어 데이터선(Dm)과 제 4트랜지스터(M4)의 제 2전극을 전기적으로 접속시킨다. 실질적으로, 제 2트랜지스터(M2)가 턴-온되면 제 4트랜지스터(M4)로부터 공급되는 전류가 제 2트랜지스터(M2) 및 데이터선(Dm)을 경유하여 데이터 구동회로(200)로 공급된다. The first electrode of the second transistor M2 is connected to the data line Dm, and the second electrode is connected to the second electrode of the fourth transistor M4. The gate electrode of the second transistor M2 is connected to the nth scan line Sn. The second transistor M2 is turned on when a scan signal is supplied to the nth scan line Sn to electrically connect the data line Dm and the second electrode of the fourth transistor M4. Substantially, when the second transistor M2 is turned on, current supplied from the fourth transistor M4 is supplied to the
제 3트랜지스터(M3)의 제 1전극은 제 1전원(ELVDD)에 접속되고, 제 2전극은 제 1노드(N1)에 접속된다. 그리고, 제 3트랜지스터(M3)의 게이트전극은 제 n-1주사선(Sn-1)에 접속된다. 이와 같은 제 3트랜지스터(M3)는 제 n-1주사선(Sn-1)으로 주사신호가 공급될 때 턴-온되어 제 1전원(ELVDD)과 제 1노드(N1)를 전기적으로 접속시킨다.The first electrode of the third transistor M3 is connected to the first power source ELVDD, and the second electrode is connected to the first node N1. The gate electrode of the third transistor M3 is connected to the n-1 th scan line Sn-1. The third transistor M3 is turned on when the scan signal is supplied to the n-1 th scan line Sn-1 to electrically connect the first power source ELVDD and the first node N1.
제 4트랜지스터(M4)의 제 1전극은 제 3노드(N3)(즉, 제 1전원(ELVDD))에 접속되고, 제 2전극은 제 6트랜지스터(M6)의 제 1전극에 접속된다. 그리고, 제 4트랜지스터(M4)의 게이트전극은 제 2노드(N2)에 접속된다. 이와 같은 제 4트랜지스터(M4)는 제 2노드(N2)에 인가되는 전압, 즉 제 1커패시터(C1) 및 제 2커패시터(C2)에 충전된 전압에 대응되는 전류를 제 6트랜지스터(M6)의 제 1전극으로 공급한다.The first electrode of the fourth transistor M4 is connected to the third node N3 (that is, the first power source ELVDD), and the second electrode is connected to the first electrode of the sixth transistor M6. The gate electrode of the fourth transistor M4 is connected to the second node N2. As such, the fourth transistor M4 receives a current corresponding to a voltage applied to the second node N2, that is, a voltage charged in the first capacitor C1 and the second capacitor C2, of the sixth transistor M6. Supply to the first electrode.
제 5트랜지스터(M5)의 제 2전극은 제 2노드(N2)에 접속되고, 제 1전극은 제 4트랜지스터(M4)의 제 2전극에 접속된다. 그리고, 제 5트랜지스터(M5)의 게이트전극은 제 n-1주사선(Sn-1)에 접속된다. 이와 같은 제 5트랜지스터(M5)는 제 n-1주사선(Sn-1)으로 주사신호가 공급될 때 턴-온되어 제 4트랜지스터(M4)를 다이오드 형태로 접속시킨다.The second electrode of the fifth transistor M5 is connected to the second node N2, and the first electrode is connected to the second electrode of the fourth transistor M4. The gate electrode of the fifth transistor M5 is connected to the n-1 th scan line Sn-1. The fifth transistor M5 is turned on when the scan signal is supplied to the n-th scan line Sn-1 to connect the fourth transistor M4 in the form of a diode.
제 6트랜지스터(M6)의 제 1전극은 제 4트랜지스터(M4)의 제 2전극에 접속되 고, 제 2전극은 발광소자(OLED)의 애노드전극에 접속된다. 그리고, 제 6트랜지스터(M6)의 게이트전극은 제 n발광 제어선(En)에 접속된다. 이와 같은 제 6트랜지스터(M6)는 제 n발광 제어선(En)으로 발광 제어신호가 공급될 때 턴-오프되고, 발광 제어신호가 공급되지 않을 때 턴-온된다. 여기서, 제 n발광 제어선(En)으로 공급되는 발광 제어신호는 제 n-1주사선(Sn-1) 및 제 n주사선(Sn)으로 공급되는 주사신호와 중첩되게 공급된다. 따라서, 제 6트랜지스터(M6)는 제 n-1주사선(Sn-1) 및 제 n주사선(Sn)으로 주사신호가 공급되어 제 1커패시터(C1) 및 제 2커패시터(C2)에 소정의 전압이 충전될 때 턴-오프되고, 그 외의 경우에 턴-온되어 제 4트랜지스터(M4)와 발광소자(OLED)를 전기적으로 접속시킨다. The first electrode of the sixth transistor M6 is connected to the second electrode of the fourth transistor M4, and the second electrode is connected to the anode electrode of the light emitting device OLED. The gate electrode of the sixth transistor M6 is connected to the nth emission control line En. The sixth transistor M6 is turned off when the emission control signal is supplied to the nth emission control line En, and is turned on when the emission control signal is not supplied. In this case, the emission control signal supplied to the nth emission control line En is supplied to overlap the scan signal supplied to the n−1 th scan line Sn−1 and the n th scan line Sn. Accordingly, the sixth transistor M6 is supplied with the scan signals to the n-1 th scan line Sn-1 and the n th scan line Sn so that a predetermined voltage is applied to the first capacitor C1 and the second capacitor C2. It is turned off when charged, and in other cases it is turned on to electrically connect the fourth transistor M4 and the light emitting element OLED.
제 1커패시터(C1)는 제 1노드(N1)와 제 3노드(N3) 사이에 설치되고, 제 2커패시터(C2)는 제 1노드(N1)와 제 2노드(N2) 사이에 설치된다. 이와 같은 제 1커패시터(C1) 및 제 2커패시터(C2)는 소정의 전압을 충전하고, 충전된 전압을 제 4커패시터(M4)의 게이트전극으로 공급한다. 한편, 도 3에서는 설명의 편의성을 위하여 트랜지스터들(M1 내지 M6)을 피모스(PMOS) 타입으로 도시하였지만, 본 발명이 이에 한정되는 것은 아니다. The first capacitor C1 is installed between the first node N1 and the third node N3, and the second capacitor C2 is installed between the first node N1 and the second node N2. The first and second capacitors C1 and C2 charge a predetermined voltage, and supply the charged voltage to the gate electrode of the fourth capacitor M4. In FIG. 3, for convenience of description, the transistors M1 to M6 are illustrated in a PMOS type, but the present invention is not limited thereto.
도 4는 도 3에 도시된 화소의 구동방법을 나타내는 파형도이다. 도 4에서 1수평기간(1H)은 제 1기간 및 제 2기간으로 나누어 구동된다. 제 1기간 동안 데이터선들(D1 내지Dm)로는 전압 데이터신호(VD)가 공급되고, 제 2기간 동안 데이터선들(D1 내지 Dm)로는 전류 데이터신호(ID)가 공급된다.4 is a waveform diagram illustrating a method of driving the pixel illustrated in FIG. 3. In FIG. 4, one
도 3 및 도 4를 결부하여 동작과정을 상세히 설명하면, 먼저 제 n-1주사선(Sn-1)으로 주사신호가 공급된다. 제 n-1주사선(Sn-1)으로 주사신호가 공급되면 제 3트랜지스터(M3) 및 제 5트랜지터(M5)가 턴-온된다. 제 5트랜지스터(M5)가 턴-온되면 제 4트랜지스터(M4)가 다이오드 형태로 접속된다. 제 4트랜지스터(M4)가 다이오드 형태로 접속되면 제 2노드(N2)에는 제 1전원(ELVDD)에서 제 4트랜지스터(M4)의 문턱전압을 감한 전압값이 인가된다. 제 3트랜지스터(M3)가 턴-온되면 제 1노드(N1)가 제 1전원(ELVDD)의 전압으로 상승된다. 그러면, 제 2커패시터(C2)에는 제 1노드(N1)와 제 2노드(N2)의 차전압, 즉 제 4트랜지스터(M4)의 문턱전압에 대응하는 전압이 충전된다.3 and 4, the operation process is described in detail. First, a scan signal is supplied to the n−1 th scan line Sn−1. When the scan signal is supplied to the n-1 th scan line Sn-1, the third transistor M3 and the fifth transistor M5 are turned on. When the fifth transistor M5 is turned on, the fourth transistor M4 is connected in the form of a diode. When the fourth transistor M4 is connected in the form of a diode, a voltage value obtained by subtracting the threshold voltage of the fourth transistor M4 from the first power source ELVDD is applied to the second node N2. When the third transistor M3 is turned on, the first node N1 is increased to the voltage of the first power source ELVDD. Then, the second capacitor C2 is charged with a voltage corresponding to the difference voltage between the first node N1 and the second node N2, that is, the threshold voltage of the fourth transistor M4.
그리고, 제 3트랜지스터(M3)가 턴-온되면 제 1노드(N1)와 제 3노드(N3)의 전압이 동일하게 설정된다. 따라서, 제 1노드(N1)와 제 3노드(N3) 사이에 접속된 제 1커패시터(C1)에는 전압이 충전되지 않는다. 한편, 제 n-1주사선(Sn-1)으로 주사신호가 공급되는 기간 동안 제 1트랜지스터(M1) 및 제 2트랜지스터(M2)는 턴-오프 상태를 유지하기 때문에 데이터선(Dm)으로 공급되는 데이터신호들(VD, ID)은 화소(140)로 공급되지 않는다. When the third transistor M3 is turned on, the voltages of the first node N1 and the third node N3 are set to be the same. Therefore, no voltage is charged in the first capacitor C1 connected between the first node N1 and the third node N3. On the other hand, since the first transistor M1 and the second transistor M2 remain turned off during the period in which the scan signal is supplied to the n-1 scan line Sn-1, the first transistor M1 and the second transistor M2 are supplied to the data line Dm. The data signals VD and ID are not supplied to the
이후, 제 n주사선(Sn)으로 주사신호가 공급되어 제 1트랜지스터(M1) 및 제 2트랜지스터(M2)가 턴-온된다. 제 1트랜지스터(M1)가 턴-온되면 제 1기간 동안 데이터선(Dm)으로 공급되는 전압 데이터신호(VD)가 제 1노드(N1)로 공급된다. 그러면, 제 1노드(N1)의 전압이 제 1전원(ELVDD)의 전압으로부터 전압 데이터신호(VD)의 전압으로 하강된다. 이때, 제 2노드(N2)가 플로팅되어 있기 때문에 제 1노드 (N1)의 전압 하강에 대응하여 제 2노드(N2)의 전압값도 하강된다. 따라서, 제 2커패시터(C2)는 제 4트랜지스터(M4)의 문턱전압에 대응되는 전압을 유지한다. Thereafter, the scan signal is supplied to the nth scan line Sn so that the first transistor M1 and the second transistor M2 are turned on. When the first transistor M1 is turned on, the voltage data signal VD supplied to the data line Dm is supplied to the first node N1 during the first period. Then, the voltage of the first node N1 is lowered from the voltage of the first power source ELVDD to the voltage of the voltage data signal VD. At this time, since the second node N2 is floating, the voltage value of the second node N2 also decreases in response to the voltage drop of the first node N1. Therefore, the second capacitor C2 maintains a voltage corresponding to the threshold voltage of the fourth transistor M4.
한편, 제 3노드(N3)는 제 1전원(ELVDD)의 전압값을 유지한다. 따라서, 제 1커패시터(C1)는 제 1노드(N1)에 인가된 전압 데이터신호(VD)와 제 3노드(N3)에 인가된 제 1전원(ELVDD)의 차에 대응하는 전압을 충전한다. 이때, 제 1전원(ELVDD)은 항상 일정값을 유지하기 때문에 제 1커패시터(C1)충전되는 전압값은 전압 데이터신호(VD)에 의하여 결정된다.On the other hand, the third node N3 maintains the voltage value of the first power source ELVDD. Accordingly, the first capacitor C1 charges a voltage corresponding to the difference between the voltage data signal VD applied to the first node N1 and the first power supply ELVDD applied to the third node N3. At this time, since the first power supply ELVDD always maintains a constant value, the voltage value charged with the first capacitor C1 is determined by the voltage data signal VD.
제 1커패시터(C1)에 전압 데이터신호(VD)에 대응하는 소정의 전압이 충전된 후 제 2기간 동안 전류 데이터신호(ID)에 대응되는 전류가 화소(140)로부터 데이터선(Dm)을 경유하여 데이터 구동부(120)로 공급된다. 실제로, 전류 데이터신호(ID)에 대응되는 전류는 제 1전원(ELVDD), 제 4트랜지스터(M4) 및 제 2트랜지스터(M2)를 경유하여 데이터 구동부(120)로 공급된다. 이때, 제 1커패시터(C1) 및 제 2커패시터(C2)에는 전류 데이터신호(ID)에 대응되는 전압이 충전된다. After a predetermined voltage corresponding to the voltage data signal VD is charged in the first capacitor C1, a current corresponding to the current data signal ID passes through the data line Dm from the
즉, 본 발명에서는 제 1기간 동안 전압 데이터신호(VD)를 공급하여 제 1커패시터(C1)에 소정의 전압을 선 충전한다. 그리고, 제 2기간 동안 데이터선(Dm)으로 흐르는 전류 데이터신호(ID)를 이용하여 제 1커패시터(C1) 및 제 2커패시터(C2)에 충전된 전압을 원하는 전압으로 제어한다. 여기서, 제 1기간 동안 전압 데이터신호(VD)에 의하여 데이터선들(D1 내지 Dm)의 부하 커패시턴스가 충전되었기 때문에 제 2기간 동안 전류 데이터신호(ID)를 이용하여 제 1커패시터(C1) 및 제 2커패시터(C2)의 충전전압을 안정적으로 제어할 수 있다. 따라서, 본 발명에서는 트랜지스 터의 문턱전압 및 전자 이동도(electron mobility)의 편차와 무관하게 균일한 영상을 표시할 수 있다.That is, in the present invention, the voltage data signal VD is supplied during the first period to precharge a predetermined voltage to the first capacitor C1. The voltage charged in the first capacitor C1 and the second capacitor C2 is controlled to a desired voltage using the current data signal ID flowing through the data line Dm during the second period. Here, since the load capacitances of the data lines D1 to Dm are charged by the voltage data signal VD during the first period, the first capacitor C1 and the second capacitor are formed using the current data signal ID during the second period. The charging voltage of the capacitor C2 can be controlled stably. Therefore, in the present invention, a uniform image can be displayed regardless of variation in threshold voltage and electron mobility of the transistor.
도 5는 도 2에 도시된 데이터 구동회로를 상세히 나타내는 도면이다. 도 5에서는 설명의 편의성의 위하여 데이터 구동회로(200)가 j(j는 2이상의 자연수)개의 채널을 갖는다고 가정하기로 한다.FIG. 5 is a diagram illustrating the data driving circuit shown in FIG. 2 in detail. In FIG. 5, it is assumed that the
도 5를 참조하면, 데이터 구동회로(200)는 샘플링 신호를 순차적으로 생성하기 위한 쉬프트 레지스터부(210)와, 샘플링 신호에 응답하여 데이터(Data)를 순차적으로 저장하기 위한 샘플링 래치부(220)와, 샘플링 래치부(220)의 데이터(Data)들을 일시 저장함과 아울러 저장된 데이터들(Data)을 전압 디지털-아날로그 변환부(이하 "VDAC부"라 함)(240) 및 전류 디지털-아날로그 변환부(이하 "IDAC부"라 함)(250)로 공급하기 위한 홀딩 래치부(230)와, 데이터(Data)의 계조값에 대응하여 전압 데이터신호(VD)(소정의 전압)를 생성하기 위한 VDAC부(240)와, 데이터(Data)의 계조값에 대응하여 전류 데이터신호(ID)(소정의 전류)를 생성하기 위한 IDAC부(250)와, 전압 데이터신호(VD)를 완충하여 공급하기 위한 버퍼부(260)와, 1수평기간 중 제 1기간 동안 데이터선들(D1 내지 Dj)을 버퍼부(260)와 접속시키고, 제 2기간 동안 데이터선들(D1 내지 Dj)을 IDAC부(250)와 접속시키기 위한 선택블록(270)을 구비한다. Referring to FIG. 5, the
쉬프트 레지스터부(210)는 타이밍 제어부(150)로부터 소스 쉬프트 클럭(SSC) 및 소스 스타트 펄스(SSP)를 공급받는다. 소스 쉬프트 클럭(SSC) 및 소스 스타트 펄스(SSP)를 공급받은 쉬프트 레지스터부(210)는 소스 쉬프트 클럭(SSC)의 1주기 마다 소스 스타트 펄스(SSP)를 쉬프트 시키면서 순차적으로 j개의 샘플링 신호를 생성한다. 이를 위해, 쉬프트 레지스터부(210)는 j개의 쉬프트 레지스터(2101 내지 210j)를 구비한다. The
샘플링 래치부(220)는 쉬프트 레지스터부(210)로부터 순차적으로 공급되는 샘플링신호에 응답하여 데이터(Data)를 순차적으로 저장한다. 여기서, 샘플링 래치부(220)는 j개의 데이터(Data)를 저장하기 위하여 j개의 샘플링 래치(2201 내지 220j)를 구비한다. 그리고, 각각의 샘플링 래치들(2201 내지 220j)은 데이터(Data)의 비트수에 대응되는 크기를 갖는다. 예를 들어, 데이터(Data)들이 k비트로 구성되는 경우 샘플링 래치(2201 내지 220i) 각각은 k비트의 크기로 설정된다. The
홀딩 래치부(230)는 소스 출력 인에이블(SOE) 신호가 입력될 때 샘플링 래치부(220)로부터 데이터(Data)를 입력받아 저장한다. 그리고, 홀딩 래치부(230)는 소스 출력 인에이블(SOE) 신호가 입력될 때 자신에게 저장된 데이터(Data)를 VDAC부(240) 및 IDAC부(250)로 공급한다. 이를 위해, 홀딩 래치부(230)는 k비트로 설정된 j개의 홀딩 래치(2301 내지 230j)를 구비한다.The holding
VDAC부(240)는 데이터(Data)의 비트값에 대응하여 전압 데이터신호(VD)를 생성하고, 생성된 전압 데이터신호(VD)를 버퍼부(260)를 경유하여 선택블록(270)으로 공급한다. 이를 위해, VDAC부(240)는 j개의 전압 생성부(2401 내지 240j)를 구비한다. 한편, VDAC부(240)는 버퍼부(260)를 경유하지 않고 전압 데이터신호(VD)를 선택블록(270)으로 직접 공급할 수도 있다. The
IDAC부(250)는 데이터(Data)의 비트값에 대응하여 전류 데이터신호(ID)를 생성하고, 생성된 전류 데이터신호(ID)를 선택블록(270)을 경유하여 화소들(140)로부터 공급받는다. 즉, IDAC부(250)는 데이터(Data)의 비트값에 대응하여 전류 데이터신호(ID) 만큼의 전류를 화소들(140)로부터 싱크한다(Current Sink). 이를 위해, IDAC부(250)는 j개의 전류 생성부(2501 내지 250j)를 구비한다. The
버퍼부(260)는 VDAC부(240)로부터 공급되는 전압 데이터신호(VD)를 선택블록(270)으로 공급한다. 이를 위해, 버퍼부(260)는 j개의 버퍼(2601 내지 260j)를 구비한다. The
선택블록(270)은 수평기간(1H)의 제 1기간 동안 버퍼부(260)를 경유하여 데이터선들(D1 내지 Dj)과 VDAC부(260)를 접속시키고, 그 외의 제 2기간 동안 데이터선들(D1 내지 Dj)과 IDAC부(250)를 접속시킨다. 그러면, 제 1기간 동안 전압 데이터신호(VD)가 데이터선들(D1 내지 Dj)을 경유하여 주사신호에 의하여 선택된 화소들(140)로 공급된다. 그리고, 제 2기간 동안 전류 데이터신호(ID)가 화소들(140)로부터 데이터선들(D1 내지 Dj)을 경유하여 IDAC부(250)로 공급된다. 이를 위해, 선택블록(270)은 j개의 선택부(2701 내지 270j)를 구비한다. The
한편 본 발명의 데이터 구동회로(200)는 도 6과 같이 홀딩 래치부(230)의 다음단에 레벨 쉬프터부(280)를 더 포함할 수 있다. 레벨 쉬프터부(280)는 홀딩 래치부(230)로부터 공급되는 데이터(Data)의 전압레벨을 상승시켜 VDAC부(240)와 IDAC부(250)로 공급한다. 외부 시스템으로부터 데이터 구동회로(200)로 높은 전압레벨을 가지는 데이터(Data)가 공급되면 전압레벨에 대응되는 회로 부품들이 설치되어 야 하기 때문에 제조비용이 증가된다. 따라서, 데이터 구동회로(200)의 외부에서는 낮은 전압레벨을 가지는 데이터(Data)를 공급하고, 이 낮은 전압레벨을 가지는 데이터(Data)를 레벨 쉬프터부(280)에서 높은 전압레벨로 승압시킨다. Meanwhile, the
도 7은 데이터선과 접속된 화소, 전류 생성부, 전압 생성부 및 선택부를 나타내는 도면이다. 도 7에서는 설명의 편의성을 위하여 j번째 전압 생성부(240j) 및 j번째 전류 생성부(250j)를 도시하기로 한다.7 is a diagram illustrating a pixel, a current generator, a voltage generator, and a selector connected to a data line. In FIG. 7, for convenience of description, the j
도 7을 참조하면, 본 발명의 선택부(270j)는 전압 생성부(240j)와 데이터선(Dj) 사이에 접속되는 제 1스위칭소자(SW1)와, 전류 생성부(250j)와 데이터선(Dj) 사이에 접속되는 제 2스위칭소자(SW2)를 구비한다.Referring to FIG. 7, the
제 1스위칭소자(SW1)는 도 8과 같이 제 1제어라인(CL1)으로부터 공급되는 제 1선택신호에 의하여 1수평기간(1H) 중 제 1기간 동안 턴-온된다. 즉, 제 1스위칭소자(SW1)는 데이터선(Dj)으로 전압 데이터신호(VD)가 공급되는 기간 동안 턴-온된다.As illustrated in FIG. 8, the first switching device SW1 is turned on during the first period of the first
제 2스위칭소자(SW2)는 제 2제어라인(CL2)으로부터 공급되는 제 2선택신호에 의하여 1수평기간(1H) 중 제 2기간 동안 턴-온된다. 즉, 제 2스위칭소자(SW2)는 화소(140)로부터 데이터선(Dj)을 경유하여 전류 생성부(250j)로 전류 데이터신호(ID)에 대응되는 전류가 공급될 때 턴-온된다.The second switching device SW2 is turned on for the second period of the one
전압 생성부(240j)는 자신에게 공급되는 데이터(Data)의 계조값에 대응하여 소정 전압(즉, 전압 데이터신호(VD))을 출력한다. 전압 생성부(240j)에서 출력되 는 전압 데이터신호(VD)는 제 1스위칭소자(SW1)가 턴-온되는 기간 동안 데이터선(Dj)으로 공급된다. The
전류 생성부(250j)는 전류 싱크형으로 구성된다. 다시 말하여, 전류 생성부(250j)는 자신에게 공급되는 데이터(Data)의 계조값에 대응하는 소정 전류(즉, 전류 데이터신호(ID))를 화소(140)로부터 공급받는다. 실제로, 전류 생성부(250j)는 제 2스위칭소자(SW20가 턴-온되는 기간 동안 화소(140) 및 데이터선(Dj)을 경유하여 전류 데이터신호(ID)를 공급받는다. The
도 4, 도 7 및 도 8을 결부하여 동작과정을 상세히 설명하면, 먼저 제 n-1주사선(Sn-1)으로 주사신호가 공급되는 기간 동안 제 2커패시터(C2)에 제 4트랜지스터(M4)의 문턱전압에 대응되는 전압이 1차 충전된다. 이후, 제 n주사선(Sn)으로 주사신호가 공급되어 제 1트랜지스터(M1) 및 제 2트랜지스터(M2)가 턴-온된다.4, 7 and 8, the operation process will be described in detail. First, the fourth transistor M4 is applied to the second capacitor C2 during the period in which the scan signal is supplied to the n-th scan line Sn-1. The voltage corresponding to the threshold voltage of is first charged. Thereafter, the scan signal is supplied to the nth scan line Sn so that the first transistor M1 and the second transistor M2 are turned on.
그리고, 제 n주사선(Sn)으로 주사신호가 공급되는 특정 수평기간의 제 1기간 동안 제 1스위칭소자(SW1)가 턴-온된다. 제 1스위칭소자(SW1)가 턴-온되면 전압 생성부(240j)에서 생성된 전압 데이터신호(VD)가 버퍼(260j), 제 1스위칭소자(SW1) 및 제 1트랜지스터(M1)를 경유하여 제 1노드(N1)로 공급된다. 이때, 제 1커패시터(C1)에는 제 1전원(ELVDD)과 전압 데이터신호(VD)의 차에 대응되는 소정의 전압이 1차 충전된다. The first switching device SW1 is turned on during the first period of the specific horizontal period in which the scan signal is supplied to the nth scan line Sn. When the first switching device SW1 is turned on, the voltage data signal VD generated by the
그리고, 특정 수평기간의 제 2기간 동안 제 2스위칭소자(SW2)가 턴-온된다. 제 2스위칭소자(SW2)가 턴-온되면 제 1전원(ELVDD), 제 4트랜지스터(M4), 제 2트랜지스터(M2) 및 데이터선(Dj)을 경유하여 소정의 전류(전류 데이터신호(ID))가 전류 생성부(250j)로 공급된다. 이때, 제 1커패시터(C1) 및 제 2커패시터(C2)에는 전류 데이터신호(ID)에 대응되는 소정의 전압이 2차 충전된다.Then, the second switching device SW2 is turned on during the second period of the specific horizontal period. When the second switching device SW2 is turned on, a predetermined current (current data signal ID is passed through the first power source ELVDD, the fourth transistor M4, the second transistor M2, and the data line Dj). ) Is supplied to the
이후, 제 n-1주사선(Sn-1) 및 제 n주사선(Sn)으로 주사신호가 공급되는 기간 동안 턴-오프 상태를 유지하고 있던 제 6트랜지스터(M6)가 턴-온된다. 그러면, 제 1커패시터(C1) 및 제 2커패시터(C2)에 충전된 전압에 대응하여 제 4트랜지스터(M4)로부터 공급되는 전류가 제 6트랜지스터(M6)를 경유하여 발광소자(OLED)로 공급되고, 이에 따라 발광소자(OLED)에서 소정 휘도의 빛이 발생된다. Thereafter, the sixth transistor M6, which has been turned off during the period in which the scan signal is supplied to the n−1 th scan line Sn−1 and the n th scan line Sn, is turned on. Then, the current supplied from the fourth transistor M4 is supplied to the light emitting device OLED via the sixth transistor M6 in response to the voltage charged in the first capacitor C1 and the second capacitor C2. Accordingly, light of a predetermined luminance is generated in the light emitting device OLED.
한편, 본 발명에서 스위칭소자(SW)의 구성은 다양하게 설정될 수 있다. 예를 들어, 본 발명에서는 도 9과 같이 제 1스위칭소자(SW1) 및 제 3스위칭소자(SW3)가 트랜스미션 게이트(Transmission Gate) 형태로 접속될 수 있다. 여기서, NMOS 타입으로 형성된 제 1스위칭소자(SW1)는 제 1제어라인(CL1)과 접속되고, PMOS 타입으로 형성된 제 3스위칭소자(SW3)는 제 3제어라인(CL3)과 접속된다. 이 경우, 도 10에 도시된 바와 같이 제 1제어라인(CL1)으로 공급되는 제 1선택신호와 제 3제어라인(CL3)으로 공급되는 제 3선택신호는 서로 반대의 극성을 갖는다. 따라서, 제 1 및 제 3스위칭소자(SW1, SW3)는 동일한 시간에 턴-온 및 턴-오프된다. On the other hand, the configuration of the switching device (SW) in the present invention can be variously set. For example, in the present invention, as shown in FIG. 9, the first switching device SW1 and the third switching device SW3 may be connected in the form of a transmission gate. Here, the first switching device SW1 formed of the NMOS type is connected to the first control line CL1, and the third switching device SW3 formed of the PMOS type is connected to the third control line CL3. In this case, as shown in FIG. 10, the first selection signal supplied to the first control line CL1 and the third selection signal supplied to the third control line CL3 have opposite polarities. Thus, the first and third switching elements SW1 and SW3 are turned on and off at the same time.
한편, 제 1스위칭소자(SW1) 및 제 3스위칭소자(SW3)가 트랜스미션 게이트 형태로 접속되면 전압-전류 특성 곡선이 대략 직선 형태로 설정되기 때문에 스위칭에러를 최소화할 수 있다.On the other hand, when the first switching device SW1 and the third switching device SW3 are connected in the form of a transmission gate, the switching error can be minimized because the voltage-current characteristic curve is set in a substantially straight line shape.
상기 발명의 상세한 설명과 도면은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범 위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 따라서, 이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 보호 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여 져야만 할 것이다.The above detailed description and drawings are merely exemplary of the present invention, which are used only for the purpose of illustrating the present invention and are not intended to limit the scope of the present invention as described above in the meaning limitation or the claims. Accordingly, those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical protection scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.
상술한 바와 같이, 본 발명의 실시 예에 따른 화소 및 이를 이용한 발광 표시장치에 의하면 이전 주사선으로 주사신호가 공급될 때 제 2커패시터에 구동 트랜지스터의 문턱전압을 1차 충전하고, 현재 주사선으로 주사신호가 공급되는 기간 중 제 1기간 동안 제 1커패시터에 전압 데이터신호에 대응되는 전압을 충전한다. 그리고, 현재 주사선으로 주사신호가 공급되는 기간 중 제 1기간을 제외한 제 2기간 동안 전류 데이터신호를 이용하여 제 1커패시터 및 제 2커패시터의 충전전압을 제어한다. 즉, 본 발명에서는 최종적으로 전류를 이용하여 화소들에 포함된 제 1커패시터 및 제 2커패시터의 충전전압을 제어하기 때문에 균일한 영상을 표시할 수 있다. As described above, according to the pixel and the light emitting display device using the same, the threshold voltage of the driving transistor is first charged to the second capacitor when the scan signal is supplied to the previous scan line, and the scan signal is used to the current scan line. The first capacitor is charged with a voltage corresponding to the voltage data signal during the first period during which is supplied. The charging voltage of the first capacitor and the second capacitor is controlled using the current data signal during the second period except the first period among the periods in which the scan signal is supplied to the current scan line. That is, in the present invention, since the charging voltages of the first capacitor and the second capacitor included in the pixels are finally controlled using the current, a uniform image can be displayed.
Claims (12)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050035757A KR100645695B1 (en) | 2005-04-28 | 2005-04-28 | Pixel and Light Emitting Display Using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050035757A KR100645695B1 (en) | 2005-04-28 | 2005-04-28 | Pixel and Light Emitting Display Using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060112982A true KR20060112982A (en) | 2006-11-02 |
KR100645695B1 KR100645695B1 (en) | 2006-11-14 |
Family
ID=37651415
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050035757A KR100645695B1 (en) | 2005-04-28 | 2005-04-28 | Pixel and Light Emitting Display Using the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100645695B1 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100883925B1 (en) * | 2007-06-13 | 2009-02-18 | 주식회사 티엘아이 | Unit Pixel for Current type Operating of Active Flat Display Device with time-divided Data Period |
KR100889675B1 (en) * | 2007-10-25 | 2009-03-19 | 삼성모바일디스플레이주식회사 | Pixel and organic lightemitting display using the same |
KR100897172B1 (en) * | 2007-10-25 | 2009-05-14 | 삼성모바일디스플레이주식회사 | Pixel and organic lightemitting display using the same |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100902222B1 (en) | 2008-01-28 | 2009-06-11 | 삼성모바일디스플레이주식회사 | Organic light emitting display device |
-
2005
- 2005-04-28 KR KR1020050035757A patent/KR100645695B1/en active IP Right Grant
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100883925B1 (en) * | 2007-06-13 | 2009-02-18 | 주식회사 티엘아이 | Unit Pixel for Current type Operating of Active Flat Display Device with time-divided Data Period |
KR100889675B1 (en) * | 2007-10-25 | 2009-03-19 | 삼성모바일디스플레이주식회사 | Pixel and organic lightemitting display using the same |
KR100897172B1 (en) * | 2007-10-25 | 2009-05-14 | 삼성모바일디스플레이주식회사 | Pixel and organic lightemitting display using the same |
Also Published As
Publication number | Publication date |
---|---|
KR100645695B1 (en) | 2006-11-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100707623B1 (en) | Pixel and Light Emitting Display Using the same | |
US10192491B2 (en) | Data driver, organic light emitting display device using the same, and method of driving the organic light emitting display device | |
KR100698700B1 (en) | Light Emitting Display | |
KR100698699B1 (en) | Data Driving Circuit and Driving Method of Light Emitting Display Using the same | |
JP4790526B2 (en) | Data driving circuit, light emitting display device using the same, and driving method thereof | |
KR100671669B1 (en) | Data driver, organic light emitting display and driving method thereof | |
KR100604066B1 (en) | Pixel and Light Emitting Display Using The Same | |
KR100613091B1 (en) | Data Integrated Circuit and Driving Method of Light Emitting Display Using The Same | |
KR100658265B1 (en) | Data driving circuit and driving method of light emitting display using the same | |
KR20070015826A (en) | Data Driving Circuit and Driving Method of Organic Light Emitting Display Using the same | |
KR100645696B1 (en) | Pixel and Light Emitting Display Using The Same | |
KR100703430B1 (en) | Pixel and Organic Light Emitting Display Using the same | |
KR100613088B1 (en) | Data Integrated Circuit and Light Emitting Display Using The Same | |
KR100700846B1 (en) | Data driver and light emitting display for the same | |
KR100703429B1 (en) | Pixel and Organic Light Emitting Display Using the same | |
KR100645695B1 (en) | Pixel and Light Emitting Display Using the same | |
KR100707625B1 (en) | Pixel and Driving Mehtod of Light Emitting Display Using The Same | |
KR100658266B1 (en) | Data driving circuit and driving method of light emitting display using the same | |
KR100613087B1 (en) | Pixel and Light Emitting Display Using The Same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121031 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20131031 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20141030 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20151030 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20171101 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20181101 Year of fee payment: 13 |