KR20060108633A - 코일, 집적 회로, 전자 장치 및 2차원 안테나 - Google Patents
코일, 집적 회로, 전자 장치 및 2차원 안테나 Download PDFInfo
- Publication number
- KR20060108633A KR20060108633A KR1020067008135A KR20067008135A KR20060108633A KR 20060108633 A KR20060108633 A KR 20060108633A KR 1020067008135 A KR1020067008135 A KR 1020067008135A KR 20067008135 A KR20067008135 A KR 20067008135A KR 20060108633 A KR20060108633 A KR 20060108633A
- Authority
- KR
- South Korea
- Prior art keywords
- coil
- conductor
- conductor elements
- permeable material
- chip
- Prior art date
Links
- 239000004020 conductor Substances 0.000 claims abstract description 136
- 239000000463 material Substances 0.000 claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 238000004804 winding Methods 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims 14
- 230000035699 permeability Effects 0.000 claims 2
- 239000010410 layer Substances 0.000 description 26
- 229910000859 α-Fe Inorganic materials 0.000 description 8
- 101100272680 Paracentrotus lividus BP10 gene Proteins 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005672 electromagnetic field Effects 0.000 description 2
- KRQUFUKTQHISJB-YYADALCUSA-N 2-[(E)-N-[2-(4-chlorophenoxy)propoxy]-C-propylcarbonimidoyl]-3-hydroxy-5-(thian-3-yl)cyclohex-2-en-1-one Chemical compound CCC\C(=N/OCC(C)OC1=CC=C(Cl)C=C1)C1=C(O)CC(CC1=O)C1CCCSC1 KRQUFUKTQHISJB-YYADALCUSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q7/00—Loop antennas with a substantially uniform current distribution around the loop and having a directional radiation pattern in a plane perpendicular to the plane of the loop
- H01Q7/06—Loop antennas with a substantially uniform current distribution around the loop and having a directional radiation pattern in a plane perpendicular to the plane of the loop with core of ferromagnetic material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0033—Printed inductances with the coil helically wound around a magnetic core
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q1/00—Details of, or arrangements associated with, antennas
- H01Q1/12—Supports; Mounting means
- H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/0066—Printed inductances with a magnetic layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Coils Or Transformers For Communication (AREA)
- Semiconductor Integrated Circuits (AREA)
- Near-Field Transmission Systems (AREA)
Abstract
본 발명에 따른 코일은 칩(CH)의 기판(1)의 표면(A)에 실질적으로 평행한 평면에 집적 회로(IC)의 칩(CH) 내에 증착된 투자성 재료(4)의 층을 포함한다. 제 1 도체 요소(6a, 6b; BW10, BW11; 60a, 60b)는 기판(1)으로부터 먼 쪽의 투자성 재료(4)의 제 1 면에 배치된다. 제 2 도체 요소(2a, 2b; T1, T2)는 제 1 면의 반대쪽의 투자성 재료(4)의 제 2 면에 배치된다. 상호접속부(8a, 8b; P2, P4)는 제 1 도체 요소(6a, 6b; BW10, BW11; 60a, 60b)의 제 1 단부와 제 2 도체 요소(2a, 2b; T1, T2)의 제 1 단부를 상호접속한다. 상호접속부(8a, 8b; P2, P4), 제 1 도체 요소(6a, 6b; BW10, BW11; 60a, 60b) 및 제 2 도체 요소(2a, 2b; T1, T2)는 투자성 재료(4) 주위에 권선을 형성한다. 권선은 기판(1)의 표면(A)과 실질적으로 직교하는 평면 내에서 연장되어 기판(1)의 표면(A)과 실질적으로 직교하는 전류(I)를 도통시킨다.
Description
본 발명은 코일과, 집적 회로와, 집적 회로의 배치 및 이러한 코일, 이러한 코일을 포함하는 전자 장치 및 이러한 코일과 다른 코일을 포함하는 2차원 안테나를 형성하는 인쇄 회로 기판에 관한 것이다. 코일은 적어도 부분적으로는 집적 회로 내에 집적된 요소들과 함께 형성된다.
이러한 소형의 저렴한 코일은 고주파수(RF) 태그에서 에너지를 유도하는데 특히 유용하다. 또한, 이러한 코일은 개인 영역 통신망(personal area network)으로서 사용될 수 있다.
JP-A-2001-284533에는 온칩 코일이 개시되어 있다. 이 칩은 제 1 절연층이 형성되어 있는 기판을 포함한다. 제 1 나선형 권선이 기판 표면에 평행한 평면 내의 제 1 절연층 상에 제공되어 있다. 제 2 절연층은 제 1 나선형 권선 상에 제공된다. 제 1 나선형 권선과 동일한 형상의 제 2 나선형 권선이 제 2 절연층의 상부에 배치되어 있다. 제 2 나선형 권선은 제 1 나선형 권선과 서로의 상부에 위치하 도록 정렬된다. 제 2 절연층에서는, 제 1 및 제 2 나선형 권선 사이에 비교적 작은 홀이 형성되어 있으며, 이 홀은 강유전성 재료로 채워져서 제 1 및 제 2 나선형 권선을 도전성으로 상호 접속시킨다. 제 1 및 제 2 나선형 권선의 중심에는, 비교적 큰 홀이 제 2 절연층 내에 형성되어 있으며, 이 홀은 강유전성 재료로 채워져서 평행하게 배치된 제 1 및 제 2 나선형 권선에 대해 자기 코어를 형성한다. 전기 및 자기적으로 평행하게 배치된 제 1 및 제 2 나선형 권선은 자기 코어와 함께 소형의 온칩 코일을 구성하는데, 이 소형의 온칩 코일은 자기 코어로 인해 인덕턴스가 높고 두 나선형 권선의 평행한 배치로 인해 저항이 낮다.
이 코일의 축은 기판 표면과 직교한다. 만약, 이러한 코일은 전류가 인가되면 기판 표면의 평면과 실질적으로 직교하는 자기장을 생성한다. 또한, 이러한 코일은 안테나로 사용되면 기판 표면의 평면과 직교하는 자기장 성분에 가장 민감하고 기판 표면의 평면 내의 자기장에는 영향을 받지 않는다.
이 코일의 단점은 자기 코어의 크기가 비교적 작다는 것이다.
본 발명의 목적은 적어도 부분적으로는 칩 내에 집적되어 보다 큰 체적을 갖는 자기 코어를 포함하는 코일을 제공하는 것이다.
본 발명의 제 1 측면은 청구항 1에 기재된 코일을 제공한다. 본 발명의 제 2 측면은 청구항 12에 기재된 집적 회로를 제공한다. 본 발명의 제 3 측면은 청구항 16에 기재된 집적 회로 및 인쇄 회로 기판의 배치를 제공한다. 본 발명의 제 4 측면은 청구항 17에 기재된 전자 장치를 제공한다. 본 발명의 제 5 측면은 청구항 19에 기재된 2차원 안테나를 제공한다. 다른 실시예는 종속항에 규정되어 있다.
코일은 칩의 기판의 표면과 실질적으로 평행한 평면 내의 집적 회로에 증착되는 투자성(permeable) 재료층을 포함한다. 집적 회로는 전자 소자, 본드 와이어 및 집적 회로의 외부에 대한 커넥터를 갖는 칩의 외피를 포함하는 실제 칩의 구성으로서 정의된다. 제 1 도체 요소는 기판으로부터 멀리 있는 쪽의 투자성 재료의 제 1 면에 배치된다. 제 2 도체 요소는 제 1 면과 반대쪽의 투자성 재료의 제 2 면에 배치된다. 상호접속부가 제 1 도체의 제 1 단부 및 제 2 도체의 제 1 단부를 상호접속한다. 상호접속부, 제 1 도체 및 제 2 도체는 투자성 재료 주위에 1회의 턴을 형성한다. 권선은 기판의 표면과 실질적으로 직교하는 평면 내에 배치되어 기판 표면과 실질적으로 직교하도록 연장되는 평면 내에서 전류를 도통시킨다. 이와 반대로, JP-A-2001-284533의 나선형 권선의 전류는 기판 표면에 실질적으로 평행하게 흐른다.
본 발명의 이러한 측면에 따라 구현된 코일은 제 1 및 제 2 도체 요소 사이에 삽입되어 있는 투자성 재료를 포함한다. 투자성 재료는 코일의 코어이고, 제 1 및 제 2 도체 요소는 코어 주위에 권선을 형성한다. 따라서, 코어는 제 1 및 제 2 도체 요소 사이에 위치하며, 투자성 재료의 크기는 나선형 권선의 중심 영역에 한정되지 않는다. 바람직하게는, 투자성 재료는 페라이트(ferrite)이다.
청구항 7에 규정된 바와 같은 바람직한 실시예에서는, 수 개의 제 1 및 제 2 도체 요소가 투자성 재료 주위에 다수 턴을 제공하도록 상호접속된다. 칩의 일부인 투자성 재료는 기판 표면과 평행하게 배치된 층이다. 바람직하게는, 투자성 재료가 절연층 상에 증착된다. 상호접속된 제 1 및 제 2 도체 요소는 코어 주위에 나선형 권선을 형성한다. 나선형 권선은 원형일 필요는 없다. 제 1 및/또는 제 2 도체 요소는 평탄할 수 있으며 기판 표면과 실질적으로 평행하게 연장될 수 있다. 상호접속부는 기판 표면과 실질적으로 직교하도록 배치될 수도 있다. 이러한 코일은 기판 표면과 평행한 축을 갖는다. 이 축은 직선일 수도 있고 곡선일 수도 있다.
청구항 10에 규정된 실시예에서는, 전류가 인가되면, 이러한 코일은 실질적으로 기판 표면에 평행한 평면 내에서 자기장을 생성한다.
청구항 11에 규정된 실시예에서는, 안테나로서 사용되는 경우, 코일은 기판 표면에 평행한 평면 내의 자기장 성분에 가장 민감하다.
청구항 2에 규정된 실시예에서는, 제 1 도체 요소가 집적 회로의 일부분이다. 이 경우에는 집적 회로 외부에 이 도체를 제공할 필요가 없다고 하는 이점이 있다. 복수의 도체 요소를 제공하여 복수의 턴을 갖는 권선을 구비한 코일을 획득하는 것이 가능하다.
청구항 3에 규정된 실시예에서는, 제 1 도체 요소가 집적 회로 내의 본드 와이어이다. 본드 와이어는 기판으로부터 먼 쪽의 투자성 재료의 면에 투자성 재료를 가로질러 배치된다.
청구항 4에 규정된 실시예에서는, 제 1 도체 요소가 칩 상의 도전성 트랙이다. 바람직한 실시예에서는, 이 도전성 트랙이 기판으로부터 먼 쪽의 면에서 투자성 재료를 덮는 절연층 상에 배치된다.
청구항 5에 규정된 실시예에서는, 제 2 도체 요소가 칩의 일부분이고 투자성 재료와 기판 사이에 배치된다. 바람직하게는, 제 2 도체 요소가 기판 상에 제공된 절연층 상에 증착된다. 복수의 제 1 도체 요소와 상호접속되는 복수의 제 2 도체 요소를 제공하여 복수의 턴을 갖는 권선을 갖는 코일을 획득하는 것이 가능하다.
만약, 제 1 및 제 2 도체 요소가 칩 상에 증착된 도전성 트랙이면, 상호접속부는 절연층을 통한 비아에 의해 칩 상에 형성된다. 만약 제 1 도체 요소가 본드 와이어이면, 상호 접속부는 본드 패드와 비아에 의해 형성된다.
청구항 6에 규정된 실시예에서는, 제 2 도체 요소가 집적 회로를 포함하는 인쇄 회로 기판 상에 배치된다. 상호접속부는 집적 회로의 펜, 본드 와이어, 본드패드 및 비아에 의해 형성된다.
청구항 8에 규정된 실시예에서는, 제 1 도체 요소가 실질적으로 평행하게 배치된다. 이것은 투자성 재료 위에 다수의 제 1 도체 요소를 배치하는 효과적인 방식이다.
청구항 9에 규정된 실시예에서는, 제 2 도체 요소가 실질적으로 평행하게 배치된다. 이것은 투자성 재료 아래에 다수의 제 2 도체 요소를 배치하는 효과적인 방식이다.
바람직한 실시예에서는, 제 1 및 제 2 도체 요소가 모두 실질적으로 평행하게 되어 있어 와이어가 감겨진 코일과 매우 비슷한 권선을 획득할 수 있다.
본 발명의 제 2 측면에서는, 집적 회로가 칩을 포함한다. 이 칩은 기판과, 상기 기판의 표면과 실질적으로 평행한 평면에 증착된 투자성 재료층을 포함한다. 집적 회로는 기판으로부터 먼 쪽에서 대향하는 투자성 재료의 제 1 면에 배치되어 있는 제 1 도체 요소를 더 포함한다. 또한, 코일을 획득하기 위해, 제 2 도체 요소가 상기 제 1 면 반대쪽의 투자성 재료의 제 2 면에 배치되고, 상호 접속부가 제 1 도체의 제 1 단부와 제 2 도체의 제 1 단부를 상호접속하도록 제공된다. 따라서, 집적 회로는 적어도 제 1 도체 요소와 투자성 재료 및 상호접속부의 일부분을 포함한다. 상호접속부의 실제 구현예는 제 1 도체(칩상의 트랙 또는 본드 와이어) 및 제 2 도체(인쇄 회로 기판 상의 트랙 또는 칩 상의 트랙)의 실제 구성에 의존한다.
청구항 13에 규정된 실시예에서는, 제 2 도체가 칩의 일부분이다. 이것은 완전히 집적 회로 내에 존재하는 매우 소형의 코일을 제공한다.
본 발명의 상기 및 다른 측면은 이하의 실시예를 참고하면 명확해질 것이다.
제 5 측면에 따르면, 본 발명에 따른 코일은 기판의 표면과 평행한 평면 내에 기존의 나선형 코일과 결합된다. 이 페라이트 요소는 페라이트 요소 주위에 턴을 갖는 권선을 제공하되 이들 턴이 상기 표면에 실질적으로 평행하도록 제공함으로써 본 발명에 따른 코일에 사용된다. 본 발명에 따른 이 코일은 자기장을 생성하거나 또는 표면에 실질적으로 평행한 자기장에 가장 민감하다. 동일한 페라이트 요소가 또한 턴이 표면에 평행한 평면 내에 있는 기존의 나선형 코일의 중심 코어로서 사용된다. 이 코일은 자기장을 생성하거나 표면과 실질적으로 직교하는 자기장에 가장 민감하다. 이런 방식으로, 페라이트의 단일 부분만이 요구되는 2차원 안테나를 획득하는 것이 가능하다. 페라이트 요소 또는 페라이트의 단일 부분은 칩 내에 층으로서 증착된다.
도 1은 본 발명의 일실시예에 따른 코일을 포함하는 칩의 여러 도면.
도 2는 본 발명에 따른 다른 실시예의 인쇄 회로 기판 상의 칩 및 트랙에 의해 형성된 코일을 도시한 도면.
도 3은 본 발명의 다른 실시예에 따른 코일을 포함하는 칩을 도시한 도면.
도 4는 이러한 코일을 포함하는 장치를 도시한 도면.
상이한 도면에 있는 동일한 도면 번호는 동일한 요소 또는 신호를 지칭한다.
도 1은 본 발명의 일실시예에 따른 코일을 포함하는 칩의 여러 도면을 도시한 것이다. 도 1a는 부분적으로 개방된 칩을 도시하고 있다. 도 1b는 부분적으로 개방된 칩의 정면도이다. 도 1c는 제 2 도체 요소의 평면도이고, 도 1d는 제 1 도체 요소의 평면도이다.
도 1a는 표면(A)을 갖는 기판, 표면(A) 상에 증착되어 절연층(3)으로 덮인 제 2 도체 요소(2A, 2B), 절연층(3) 상에 증착되어 측면 절연층(7)을 갖는 투과층(4), 투과층(4) 상에 증착된 절연층(5) 및 절연층(5) 상에 증착된 제 1 도체 요소(6a, 6b)로 이루어진 스택을 하부로부터 상부까지 포함하는 칩(CH)을 도시한 것 이다. 칩(CH)은 부분적으로 개방되어, 제 1 도체 요소(6a, 6b)의 단부를 제 2 도체 요소(2a, 2b)의 단부를 상호접속하는 상호접속부(8a, 8b)를 나타내고 있다. 이들 상호접속부(8a, 8b)는 기존의 방법으로 제공되는 도체 비아들이다.
예로서 도시한 코일은 투과층(4)인 코어 주위에 배치된 2회의 턴을 갖는다. 제 1 턴은 제 1 도체 요소(6a), 상호접속부(8a) 및 제 2 도체 요소(2a)에 의해 구현된다. 제 2 턴은 제 1 도체 요소(6b), 상호접속부(8b) 및 제 2 도체 요소(2b)에 의해 구현된다. 2회의 턴 코일은 접속부(10, 11)를 포함한다. 실제 구현에서는, 턴의 횟수가 1회 이상으로 가변적이며, 칩(CH)의 크기와 도체 요소(2a, 2b, 6a, 6b)의 크기에 의해 제한된다. 턴의 횟수는 정수일 필요는 없다. 예를 들면, 제 2 도체 요소(2b)는 생략될 수도 있다. 투자성 재료(4)는, 바람직하게는 페라이트이며, 제 1 도체 요소(6a, 6b)와 제 2 도체 요소(2a, 2b) 사이의 간격을 최대한 채워서 최대한의 투자성 재료(4)를 획득하는 것이 바람직하다.
제 1 도체 요소(6a, 6b)는 실질적으로 서로 평행하게 연장된다. 또한, 제 2 도체 요소(2a, 2b)는 실질적으로 서로 평행하게 연장된다. 도 1a에서, 예를 들면, 제 1 및 제 2 도체 요소(6a, 6b, 2a, 2b)는 모두 기판(1)의 에지부들 중 하나와 평행한 동일한 방향으로 연장된다. 또한 제 1 및 제 2 도체 요소(6a, 6b, 2a, 2b)는 모두 기판의 에지부와 평행하지 않은 동일한 방향으로 연장될 수도 있다. 평행하게 배치된 제 1 도체 요소(6a, 6b)는 평행하게 배치된 제 2 도체 요소(2a, 2b)에 대해 소정 각을 이룰 수도 있다. 예를 들면, 도체 요소(6b)는 한 단부가 상호접속부(8b)와 작용하는 도 1a에 도시된 위치에 있는 직선 요소일 수 있다. 도 1a에 도 시된 상황에서, 직선 요소(6b)는 상호접속부(8b) 주위를 회전하여, 다른 단부가 도 1a의 접속부(10)의 위치에 위치하여 상호접속부(8c)를 통해 직선의 제 2 도체 요소(8a)에 접속할 수 있다. 제 1 도체 요소(6a)는 상호접속부(8a) 주위를 회전하여 제 1 도체 요소(6b)와 평행하게 될 수도 있다. 또는, 제 2 도체 요소(2a)는 직선일 수 있으며, 상호접속부(8a) 주위를 회전하여 제 2 도체 요소(2a)의 다른쪽 단부가 상호접속부(8c)를 통해 직선의 제 1 도체 요소(6b)와 작용할 수 있다. 물론, 제 1 및 제 2 도체 요소(6a, 6b, 2a, 2b)의 다른 배치도 가능하다. 도체 요소(6a, 6b, 2a, 2b)가 투자성 재료 주위를 감는 턴을 형성하며, 이 턴은 기판(A)에 평행한 평면 내에 배치되지 않고 이 표면과 직교한다는 것이 중요하다. 이러한 코일 구성은 비교적 큰 투과 재료를 사용할 수 있게 한다는 이점이 있다. 이 코일을 통해 전류(I)를 공급하면, 코일은 실질적으로 표면(A)에 평행한 방향의 자기장을 발생한다. 만약 코일이 안테나이면, 코일은 표면(A)에 평행한 평면 내에서 발생하는 자기장에 대해 최대 민감도를 가질 것이다. 표면(A)과 직교하는 자기장은 실질적으로 아무런 전류도 코일에 유도하지 않는다.
도 1b는 제 1 도체 요소(6a, 6b)와 제 2 도체 요소(2a, 2b) 사이의 층들의 스택 및 상호접속부(8a, 8b)를 도시한 것이다. 절연층(3,7)은 단일층으로서 증착될 수도 있다.
도 1c는 기판(1)의 표면(A) 상의 제 2 도체 요소(2a, 2b)의 실시예를 도시한 것이다. 도 1d는 절연층(5) 상의 제 1 도체 요소(6a, 6b)의 실시예를 도시한 것이다. 도 1c 및 도 1d 모두에서, 상호접속부(8a, 8b, 8c)는 명확성을 위해 작은 원 으로 표시되어 있다. 제 2 도체 요소(2a)는 돌출부(12a)를 포함하며, 이 돌출부(12a)에 의해 상호접속부(8c)를 통해 제 1 도체 요소(6b)의 돌출부(12b)에 접속된다. 화살표는 도체 요소(2a, 2b, 8a, 8b) 내의 전류의 방향을 나타낸다. 이 전류(I)는 코일에 의해 수신된 자기장(B)을 변화시킴으로써 유도될 수 있다. 전류(I)는 상호접속부(10)를 통해 코일에 공급되어 자기장(B)을 발생한다. 모든 전류(I)는 방향이 반대일 수도 있다.
도 2는 본 발명의 다른 실시예에 따른 인쇄 회로 기판 상의 칩 및 트랙에 의해 형성된 코일을 도시한 도면이다. 칩(CH1)은 도 1의 칩(CH)을 기초로 한다. 제 2 도체 요소(2a, 2b)는 제거되어 있다. 이들 제 2 도체 요소는 이제 인쇄 회로 기판(PCB) 상의 트랙(T1, T2)이 된다. 제 1 도체 요소는 이제 60a 및 60b로 표시된다. 칩(CH1)의 하우징의 하부 플레이트(EN)만이 도시되어 있다. 실제로는 칩(CH1)의 하우징이 칩(CH1)을 완전히 둘러싼다. 집적 회로(IC)의 네 개의 핀(P1, P2, P3, P4)이 도시되어 있다. 이들 핀(P1, P2, P3, P4)은 인쇄 회로 기판(PCB)의 배면(BS)에 솔더링된다. 핀(P1)은 코일의 접속부들 중 하나이고, 본드 와이어(B1)를 통해 제 1 도체 요소(60a)의 한 단부에 접속된다. 제 1 도체 요소(60a)의 다른 쪽 단부는 본드 와이어(B2)를 통해 핀(P2)에 접속된다. 인쇄 회로 기판(PCB) 상의 트랙(T1)은 핀(P2)을 핀(P4)과 접속한다. 핀(P4)은 본드 와이어(B3)를 통해 제 1 도체(60b)의 한 단부에 접속된다. 제 1 도체(60b)의 다른 쪽 단부는 본드 와이어(B4)를 통해 코일의 다른 접속부인 핀(P3)에 접속된다. 만약 핀(P1, P4)이 위치하는 칩 쪽으로 다시 돌아가는 인쇄 회로 기판(PCB) 상의 트랙(T2)이 제공되면, 추 가의 1/2 턴을 얻을 수 있다. 동일한 방식으로, 단 1회의 턴 또는 둘 이상의 턴을 갖는 코일을 제공하는 것이 가능하다. 만약, 이 코일에 참조부호(I) 근방의 화살표로 표시된 방향의 전류(I)가 인가되면, 참조부호(B) 근방의 화살표 방향으로 자기장(B)이 발생할 것이다. 복수의 전류(I) 및 자기장(B)은 반대로 될 수도 있다. 바람직하게는, 교류 전류가 사용된다. 이 코일은 자기장(B)을 수신하는데 사용될 수도 있다. 집적 회로(IC)는 칩(CH1), 본드 와이어(B1 내지 B4) 및 핀(P1 내지 P4)을 포함한다. 통상은, 핀(P1 내지 P4)을 인쇄 회로 기판(PCB)의 배면(BS) 상의 트랙에 솔더링함으로써 집적 회로(IC)가 인쇄 회로 기판에 부착된다.
많은 대안적인 구성이 구현될 수도 있다. 예를 들면, 트랙(T1, T2)이 인쇄 회로 기판(PCB)의 전면(FS) 상에 위치할 수도 있고, 핀(P1 내지 P4)을 전편(FS)의 트랙에 솔더링함으로써 집적 회로(IC)가 인쇄 회로 기판에 부착될 수도 있다. IC는 핀을 가질 필요는 없고, 인쇄 회로 기판(PCB) 상의 대응하는 트랙 또는 접촉 영역에서 눌러지는 접촉 영역을 포함할 수도 있다.
도 3은 본 발명의 다른 실시예에 따른 코일을 포함하는 칩을 도시한 도면이다. 칩(CH2)은 도 1의 칩(CH)을 기초로 한다. 제 1 도체 요소(6a, 6b)는 칩(CH2)에 존재하지 않는다. 이들 제 1 도체 요소는 이제 집적 회로(IC)의 본드 와이어(BW10, BW11)이다. 도 3은 칩(CH1)의 하우징의 하부 플레이트(EN)만을 도시하고 있다. 실제로는 칩(CH1)의 하우징이 칩(CH1)을 완전히 둘러싼다. 집적 회로(IC)의 핀(P10 내지 P12)의 상부만이 도시되어 있다. 핀(P10)은 코일의 접속부이다. 핀(P10)은 본드 와이어(BW10)를 통해 본드 패드(BP10)에 접속된다. 본드 패 드(BP10)는 상호접속부 또는 비아(V2)를 통해 제 2 도체 요소(2a)의 한 단부에 접속된다. 제 2 도체 요소(2a)의 다른 쪽 단부는 비아(V1)를 통해 본드 패드(BP11)에 접속된다. 따라서 본드 와이어(BW10) 및 제 2 도체 요소(2a)는 투자성 재료(4)(도 3에는 도시되어 있지 않음) 주위에 턴을 형성한다. 본드 패드(BP11)는 본드 와이어(BW11)를 통해 핀(P11)에 접속된다. 본드 패드(BP11, BP12) 사이에 본드 와이어를 직접 제공하는 것도 가능하다. 핀(P11)은 본드 와이어(BW12)를 통해 본드 패드(BP12)에 접속된다. 본드 패드(BP12)는 비아(V3)를 통해 제 2 도체 요소(2b)의 한 단부에 접속된다. 제 2 도체 요소(2b)의 다른 쪽 단부는 비아(V4)를 통해 본드 패드(BP13)에 접속된다. 본드 패드(BP13)는 본드 와이어(BW13)를 통해 코일의 접속부인 핀(P12)에 접속된다. 본드 와이어(BW11) 및 제 2 도체 요소(2b)는 코일의 제 2 턴을 형성한다. 코일의 접속부(P10, P12)는 집적 회로(IC) 외부의 회로에 형성된다. 그러나, 코일에 접속된 회로가 칩(CH2)에 존재하지 않을 수도 있기 때문에 이들 접속부는 실제로는 사용되지 않을 수도 있다. 참조부호(B) 근방의 화살표는 이 방법으로 구현된 코일이 기판(1)의 표면(A)의 평면에 평행한 평면에 자기장을 발생하여, 따라서 그 기판(1)의 평면 내에서 연장되는 것을 나타낸다.
도 4는 이러한 코일을 포함하는 장치를 도시하고 있다. 이 장치는 코일(CO) 및 신호 처리 회로(SP)를 포함한다. 만약 코일이 자기장(B)을 발생하는데 사용되면, 신호 처리 회로(SP)는 신호(OS)에 응답하여 코일(CO)에 전류를 공급한다. 예를 들면, 코일은 무선 시스템 내에 전자기장을 생성할 수도 있다. 신호 처리 회로(SP)는 신호(OS)를 포함하도록 변조되는 고주파수 신호를 생성한다. 만약 코일 이 전자기장을 수신하는데 사용되면, 신호 처리 회로(SP)는 고주파수 반송파로 변조되는 신호(OS)를 검색한다.
이러한 코일은 송신 및/또는 수신 안테나가 요구되는 어떠한 애플리케이션에도 사용될 수 있다. 예를 들면, 본 발명에 따른 코일은 고주파수(RF) 태그 또는 개인 영역 네트워크 또는 매우 낮은 전력 자기 커플링(AURA) 또는 테스트 칩에 사용될 수도 있다.
전술한 실시예는 본 발명을 제한하는 것이 아니며, 당업자라면, 첨부한 청구범위로부터 벗어나지 않고 많은 다른 실시예를 안출할 수 있을 것이다. 실시예들은 2회 턴과 관련하여 본 발명을 설명하지만, 본 발명은 정확히 2회 턴을 갖는 코일로 제한되지 않는다. 코일이 단일 턴 또는 1회 이상의 턴을 포함하는 것도 가능하다. 턴의 횟수는 정확히 정수일 필요는 없다. 본 발명에 따른 코일은 적어도 하나의 턴을 갖는 권선을 가지며, 이 권선은 전류가 인가되면, 적어도 투자성 재료가 증착되는 칩의 기판의 표면에 실질적으로 평행하게 자기장을 생성한다. 칩을 포함하는 집적 회로는 적어도 한 세트의 도체 요소를 포함하며, 이 도체 요소 세트는 칩 상에 또는 집적 회로의 외부에 위치할 수 있는 제 2 세트의 도체 요소 및 상호접속부와 더불어 코일의 턴을 형성한다.
본 발명에 따른 코일을 자기 렌즈와 조합하거나, 또는 두 개의 직교하도록 배치된 안테나에 본 발명에 따른 두 개의 직교하도록 배치된 코일을 제공하는 것이 가능하다. 만약 복수의 코일/안테나가 존재하면, 최상의 신호 상태를 제공하는 코일/안테나로 스위칭하는 것이 가능하다. 만약 코일/안테나가 집적 회로(IC) 내에 완전히 집적되면, 어떠한 외부 접속부 또는 요소도 필요치 않고, 코일/안테나 및 온칩 회로 사이에 우수한 임피던스 매칭이 가능하다. 또한, 자기장의 확산이 매우 작을 것이다. 가변 자기장 또는 영구 자석에 의해 RF 태그 또는 칩에 자기 에너지를 유도하기 위해 코일/안테나가 사용될 수도 있다. 이 자기 에너지는 수신기 내에 전원 공급 전압을 생성하는데 사용된다.
청구범위에서, 괄호 내의 참조 부호는 청구범위를 제한하는 것으로 해석해서는 안 된다. "포함"이라는 용어는 청구범위에 기재된 구성요소 또는 단계들 외의 다른 구성요소 또는 단계들을 배제하는 것은 아니다. 단수형 요소는 그러한 요소들이 복수 개 존재하는 것을 배제하지 않는다. 본 발명은 여러 개의 별개의 요소를 포함하는 하드웨어 및 적절하게 프로그램된 컴퓨터에 의해 구현될 수도 있다. 여러 수단을 열거하는 장치항에서, 이들 여러 수단은 하나의 동일 하드웨어에 의해 구현될 수도 있다. 몇몇 요소가 상이한 종속항에서 인용된다고 해서 이들 수단의 조합이 사용될 수 없다는 것을 의미하는 것은 아니다.
Claims (19)
- 코일에 있어서,칩(CH)의 기판(1)의 표면(A)에 실질적으로 평행한 집적 회로의 상기 칩(CH) 내에 증착된 투과 재료(4)의 층과,상기 기판(1)으로부터 먼 쪽의 상기 투자성 재료(4)의 제 1 면에 배치된 제 1 도체 요소(6a, 6b; BW10, BW11; 60a, 60b)와,상기 제 1 면의 반대쪽의 상기 투자성 재료(4)의 제 2 면에 배치된 제 2 도체 요소(2a, 2b; T1, T2)와,상기 제 1 도체 요소(6a, 6b; BW10, BW11; 60a, 60b)의 제 1 단부와 상기 제 2 도체 요소(2a, 2b; T1, T2)의 제 1 단부를 상호 접속하는 상호접속부(8a, 8b; P2, P4)를 포함하고,상기 상호접속부(8a, 8b; P2, P4), 상기 제 1 도체 요소(6a, 6b; BW10, BW11; 60a, 60b) 및 상기 제 2 도체 요소(2a, 2b; T1, T2)는 상기 투자성 재료(4) 주위에 권선을 형성하고, 상기 권선은 상기 기판(1)의 상기 표면(A)과 실질적으로 직교하는 평면 내에서 연장되는코일.
- 제 1 항에 있어서,상기 제 1 도체 요소(6a, 6b; BW10, BW11; 60a, 60b)는 집적 회로(IC)의 일부분인코일.
- 제 2 항에 있어서,상기 제 1 도체 요소(6a, 6b; BW10, BW11; 60a, 60b)는 본드 와이어(BW10, BW11)를 포함하는코일.
- 제 2 항에 있어서,상기 제 1 도체 요소(6a, 6b; BW10, BW11; 60a, 60b)는 상기 칩(CH) 상의 도체 트랙(60a, 60b)을 포함하는코일.
- 제 1 항에 있어서,상기 제 2 도체 요소(2a, 2b; T1, T2)는 상기 칩(CH) 상의 도체 트랙(2a, 2b)을 포함하고, 상기 투자성 재료(4)와 상기 기판(1) 사이에 배치되는코일.
- 제 1 항에 있어서,상기 제 2 도체 요소(2a, 2b; T1, T2)는 상기 집적 회로(IC)를 탑재하는 인쇄 회로 보드(PCB) 상에 배치된 도체 트랙(T1, T2)을 포함하는코일.
- 제 1 항에 있어서,복수의 제 1 도체 요소(6a, 6b; BW10, BW11; 60a, 60b)가 상기 기판(1)의 상기 표면(A)으로부터 먼 쪽의 상기 투자성 재료(4)의 제 1 면에 배치되고,복수의 제 2 도체 요소(2a, 2b; T1, T2)가 상기 제 1 면의 반대쪽의 상기 투자성 재료(4)의 제 2 면에 배치되며,복수의 상호접속부(8a, 8b; P2, P4)가 상기 복수의 제 1 도체 요소(6a, 6b; BW10, BW11; 60a, 60b)와 상기 복수의 제 2 도체 요소(2a, 2b; T1, T2)를 체인으로 상호 연결하고, 상기 상호접속부(8a, 8b; P2, P4), 상기 제 1 도체 요소(6a, 6b; BW10, BW11; 60a, 60b) 및 상기 제 2 도체 요소(2a, 2b; T1, T2)는 상기 표면(A)과 실질적으로 직교하는 상기 권선의 턴에 전류(i)를 도통시키기 위해 상기 투자성 재료(4) 주위에 권선을 형성하는코일.
- 제 7 항에 있어서,상기 제 1 도체 요소(6a, 6b; BW10, BW11; 60a, 60b)는 실질적으로 평행하게 배치되는코일.
- 제 7 항에 있어서,상기 제 2 도체 요소(2a, 2b; T1, T2)는 실질적으로 평행하게 배치되는코일.
- 제 1 항 또는 7 항에 있어서,상기 코일은, 전류가 인가되면 상기 표면(A)과 실질적으로 평행한 방향의 자기장(B)을 발생하는코일.
- 제 1 항 또는 7 항에 있어서,상기 코일은 상기 표면(A)과 평행한 방향의 자기장 성분(B)에 가장 민감하도록 구성되는코일.
- 집적 회로(IC)에 있어서,기판(1)과, 상기 기판(1)의 표면(A)에 실질적으로 평행한 평면에 증착된 투자성 재료(4)의 층과, 상기 기판(1)으로부터 먼 쪽의 상기 투자성 재료(4)의 제 1 면에 배치된 제 1 도체 요소(6a, 6b; BW10, BW11; 60a, 60b)를 포함하는 칩(CH)과,상기 제 1 면의 반대쪽의 상기 투자성 재료(4)의 제 2 면에 배치된 제 2 도체 요소(2a, 2b; T1, T2)와,상기 제 1 도체 요소(6a, 6b; BW10, BW11; 60a, 60b)의 제 1 단부와 상기 제 2 도체 요소(2a, 2b; T1, T2)의 제 1 단부를 상호 접속하는 상호접속부(8a, 8b; P2, P4)를 포함하고,상기 상호접속부(8a, 8b; P2, P4), 상기 제 1 도체 요소(6a, 6b; BW10, BW11; 60a, 60b) 및 상기 제 2 도체 요소(2a, 2b; T1, T2)는 상기 투자성 재료(4) 주위에 권선을 형성하고, 상기 권선의 턴은 상기 기판(1)의 상기 표면(A)과 실질적으로 직교하는 평면 내에서 연장되어 청구항 1의 코일을 형성하는집적 회로.
- 제 12 항에 있어서,상기 칩(CH)은상기 기판(1) 상에 증착된 상기 제 2 도체 요소(2a, 2b; T1, T2)와,상기 제 2 도체 요소(2a, 2b; T1, T2)를 상기 투자성 재료(4)로부터 격리시키는 절연층(3)을 더 포함하되,상기 투자성 재료(4)는 상기 절연층(3) 상에 층으로서 증착되는집적 회로.
- 제 12 항에 있어서,상기 제 1 도체 요소(6a, 6b; BW10, BW11; 60a, 60b)는 본드 와이어(BW10, BW11)를 포함하는집적 회로.
- 제 12 항에 있어서,상기 제 1 도체 요소(6a, 6b; BW10, BW11; 60a, 60b)는 상기 칩(CH) 상의 도 체 트랙(2a, 2b)을 포함하고,상기 칩(CH)은 상기 투자성 재료(4)와 상기 제 1 도체 요소(6a, 6b; BW10, BW11; 60a, 60b) 사이에 배치된 절연층(5)을 더 포함하는집적 회로.
- 코일을 형성하는 인쇄 회로 기판(PCB) 및 집적 회로(IC)의 구조물에 있어서,상기 집적 회로(IC)는 상기 인쇄 회로 기판(PCB)과의 적어도 하나의 도전성 접속부(P1, P2, P3, P4)를 포함하고,칩(CH)이 상기 투자성 재료(4)의 층을 포함하며,제 1 도체 요소(6a, 6b; BW10, BW11; 60a, 60b)가 상기 기판(1)으로부터 먼 쪽의 상기 투자성 재료(4)의 제 1 면에 배치되고,제 2 도체 요소(2a, 2b; T1, T2)가 상기 인쇄 회로 기판(PCB) 상에 배치되며,상기 제 1 도체 요소(6a, 6b; BW10, BW11; 60a, 60b)와 상기 제 2 도체 요소(2a, 2b; T1, T2) 사이의 상호접속부(8a, 8b; P2, P4)가 상기 도전성 접속부(P2, P4)를 통해 형성되는구조물.
- 청구항 1의 코일을 포함하는 전자 장치.
- 제 17 항에 있어서,상기 전자 장치는 태그인전자 장치.
- 2차원 안테나에 있어서,청구항 1의 코일과,상기 기판에 실질적으로 평행한 평면 내의 투자성 재료(4)의 층 주위에 배치된 도체를 포함하는 추가적인 다른 코일을 포함하되,상기 투자성 재료(4)의 층은 상기 청구항 1의 코일 및 상기 추가적인 다른 코일 모두에 대해 코어를 형성하는2차원 안테나.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP03103842.5 | 2003-10-16 | ||
| EP03103842 | 2003-10-16 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20060108633A true KR20060108633A (ko) | 2006-10-18 |
Family
ID=34443029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020067008135A KR20060108633A (ko) | 2003-10-16 | 2004-10-05 | 코일, 집적 회로, 전자 장치 및 2차원 안테나 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US20070069397A1 (ko) |
| EP (1) | EP1676318A2 (ko) |
| JP (1) | JP2007513490A (ko) |
| KR (1) | KR20060108633A (ko) |
| CN (1) | CN1868060A (ko) |
| TW (1) | TW200524129A (ko) |
| WO (1) | WO2005038916A2 (ko) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100809028B1 (ko) | 2006-06-07 | 2008-03-03 | (주)아이디밸리 | 교통카드용 알에프 모듈 |
| JP5200338B2 (ja) * | 2006-06-15 | 2013-06-05 | ソニー株式会社 | Ｒｆｉｄタグおよび商品 |
| KR100769540B1 (ko) | 2006-10-09 | 2007-10-23 | 충북대학교 산학협력단 | 무선식별 태그와 리더의 이중 구조를 갖는 루프형 안테나및 그를 이용한 근거리통신 송수신 시스템 |
| DE102006058068B4 (de) * | 2006-12-07 | 2018-04-05 | Infineon Technologies Ag | Halbleiterbauelement mit Halbleiterchip und passivem Spulen-Bauelement sowie Verfahren zu dessen Herstellung |
| US8169285B2 (en) | 2007-05-25 | 2012-05-01 | Infineon Technologies Austria Ag | Semiconductor device with integrated coils |
| DE102011100485B4 (de) * | 2011-05-04 | 2016-04-28 | Micronas Gmbh | Integriertes passives Bauelement sowie dessen Verwendung |
| US8742539B2 (en) * | 2012-07-27 | 2014-06-03 | Infineon Technologies Austria Ag | Semiconductor component and method for producing a semiconductor component |
| WO2016031311A1 (ja) | 2014-08-27 | 2016-03-03 | 株式会社村田製作所 | コイルアンテナ、無線ｉｃデバイスおよびコイルアンテナの製造方法 |
| WO2016046339A1 (en) * | 2014-09-24 | 2016-03-31 | Koninklijke Philips N.V. | Printed circuit board and printed circuit board arrangement |
| JP6304403B2 (ja) * | 2014-12-17 | 2018-04-04 | 株式会社村田製作所 | アンテナモジュールおよび電子機器 |
| WO2016158094A1 (ja) * | 2015-04-01 | 2016-10-06 | 株式会社村田製作所 | デュプレクサ |
| CN113064498B (zh) * | 2020-01-02 | 2023-08-22 | 华为技术有限公司 | 具有天线的触控笔 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3614554A (en) * | 1968-10-24 | 1971-10-19 | Texas Instruments Inc | Miniaturized thin film inductors for use in integrated circuits |
| EP0725407A1 (en) * | 1995-02-03 | 1996-08-07 | International Business Machines Corporation | Three-dimensional integrated circuit inductor |
| US6586309B1 (en) * | 2000-04-24 | 2003-07-01 | Chartered Semiconductor Manufacturing Ltd. | High performance RF inductors and transformers using bonding technique |
| JP2002164214A (ja) * | 2000-10-27 | 2002-06-07 | Xerox Corp | ボンディングワイヤを使用する非同一面マイクロコイル及びその製造方法 |
-
2004
- 2004-10-05 WO PCT/IB2004/051974 patent/WO2005038916A2/en active Application Filing
- 2004-10-05 US US10/575,770 patent/US20070069397A1/en not_active Abandoned
- 2004-10-05 EP EP04770170A patent/EP1676318A2/en not_active Withdrawn
- 2004-10-05 KR KR1020067008135A patent/KR20060108633A/ko not_active Application Discontinuation
- 2004-10-05 CN CNA200480030059XA patent/CN1868060A/zh active Pending
- 2004-10-05 JP JP2006534865A patent/JP2007513490A/ja not_active Withdrawn
- 2004-10-13 TW TW093131028A patent/TW200524129A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2005038916A2 (en) | 2005-04-28 |
| CN1868060A (zh) | 2006-11-22 |
| TW200524129A (en) | 2005-07-16 |
| EP1676318A2 (en) | 2006-07-05 |
| WO2005038916A3 (en) | 2005-10-20 |
| US20070069397A1 (en) | 2007-03-29 |
| JP2007513490A (ja) | 2007-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9153855B2 (en) | Antenna, antenna unit, and communication device using them | |
| US20110227799A1 (en) | Antenna and portable terminal using the same | |
| JP6249135B2 (ja) | インダクタ素子 | |
| US20090183358A1 (en) | Embedded inductor devices and fabrication methods thereof | |
| KR20060108633A (ko) | 코일, 집적 회로, 전자 장치 및 2차원 안테나 | |
| JP2010056982A (ja) | 磁性体アンテナ及びアンテナ装置 | |
| JPWO2016002423A1 (ja) | アンテナ装置、アンテナモジュールおよび通信端末装置 | |
| US11133126B2 (en) | Coil component | |
| CN101622756A (zh) | 基板安装用天线线圈及天线装置 | |
| WO2018079718A1 (ja) | アンテナ搭載形の通信用ｉｃユニット及び導体付きアンテナ搭載形の通信用ｉｃユニット | |
| JPH1131784A (ja) | 非接触ｉｃカード | |
| JP2020195050A (ja) | アンテナ装置及びこれを備えるｉｃカード | |
| JP5747667B2 (ja) | コイル部品 | |
| JP6172407B2 (ja) | アンテナ装置、カード型情報媒体および通信端末装置 | |
| US9336475B2 (en) | Radio IC device and radio communication terminal | |
| US20050190007A1 (en) | Two-port non-reciprocal circuit device, composite electronic component, and communication apparatus | |
| TW552597B (en) | Magnetic component | |
| JP2013168780A (ja) | 表面実装型アンテナ | |
| FI113810B (fi) | Menetelmä magneettisen tehokomponentin valmistamiseksi ja magneettinen tehokomponentti | |
| KR102014387B1 (ko) | 안테나 모듈 및 이를 구비하는 전자 기기 | |
| KR102014378B1 (ko) | 안테나 모듈 및 이를 구비하는 전자 기기 | |
| JP2861961B2 (ja) | コイル付きプリント配線板 | |
| JP2007300605A (ja) | 非可逆回路素子 | |
| JP2021048530A (ja) | コイルアンテナ、アンテナ装置及び電子機器 | |
| WO2018211548A1 (ja) | アンテナ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |