CN1868060A - 用于ic芯片的电感线圈 - Google Patents

用于ic芯片的电感线圈 Download PDF

Info

Publication number
CN1868060A
CN1868060A CNA200480030059XA CN200480030059A CN1868060A CN 1868060 A CN1868060 A CN 1868060A CN A200480030059X A CNA200480030059X A CN A200480030059XA CN 200480030059 A CN200480030059 A CN 200480030059A CN 1868060 A CN1868060 A CN 1868060A
Authority
CN
China
Prior art keywords
conductor element
coil
permeable material
chip
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200480030059XA
Other languages
English (en)
Inventor
史蒂文·J·W·范莱贝尔盖
彼得鲁斯·P·范德莫特尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1868060A publication Critical patent/CN1868060A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q7/00—Loop antennas with a substantially uniform current distribution around the loop and having a directional radiation pattern in a plane perpendicular to the plane of the loop
    • H01Q7/06—Loop antennas with a substantially uniform current distribution around the loop and having a directional radiation pattern in a plane perpendicular to the plane of the loop with core of ferromagnetic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0033—Printed inductances with the coil helically wound around a magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0066—Printed inductances with a magnetic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Near-Field Transmission Systems (AREA)

Abstract

一种线圈，包括淀积在基本上平行于芯片(CH)的基板(1)表面(A)的平面内的集成电路(IC)的芯片(CH)中的可渗透材料层(4)。第一导体元件(6a、6b；BW10、BW11；60a、60b)设置在可渗透材料(4)的远离基板(1)的第一面上。第二导体元件(2a、2b；T1、T2)设置在可渗透材料(4)的与第一面相对的第二面上。互连(8a、8b；P2、P4)将第一导体元件(6a、6b；BW10、BW11；60a、60b)的第一端和第二导体元件(2a、2b；T1、T2)的第一端互连起来。设置互连(8a、8b；P2、P4)、第一导体元件(6a、6b；BW10、BW11；60a、60b)和第二导体元件(2a、2b；T1、T2)，以形成围绕可渗透材料(4)的绕组。该绕组在基本上垂直于基板(1)的表面(A)的平面内延伸，以在基本上垂直于基板(1)的表面(A)的平面中传导电流(I)。

Description

用于IC芯片的电感线圈
本发明涉及一种线圈、集成电路、用于形成这种线圈的集成电路和印刷电路板的设置、包括这种线圈的电子装置、和包括这种线圈和另一线圈的二维天线。该线圈至少部分地由集成在集成电路中的元件形成。
这种小的和便宜的线圈对于在高频(RF)标签中感应能量特别有用。此外，这种线圈可用作个人区域网络中的天线。
JP-A-2001-284533公开了芯片上线圈。芯片包括其上形成第一绝缘层的基板。第一螺旋绕组设置在第一绝缘层上并位于平行于基板表面的平面内。第二绝缘层设置在第一螺旋绕组上。具有与第一螺旋绕组相同的形状的第二螺旋绕组设置在第二绝缘层的顶部。第二螺旋绕组与第一螺旋绕组对准，使得它们位于彼此的顶部。在第二绝缘层中，在第一和第二螺旋绕组之间，形成相对小的孔，用铁电材料填充这些小孔，从而将第一和第二螺旋绕组电互连。在第一和第二螺旋绕组的中心，在第二绝缘层中形成相对大的孔，用铁电材料填充该孔，从而为平行设置的第一和第二螺旋绕组形成磁芯。电学地和机械地平行设置的第一和第二螺旋绕组与磁芯一起构成紧凑型芯片上线圈，该紧凑型芯片上线圈由于磁芯而具有高电感，并且由于两个螺旋绕组的平行设置而具有低电阻。
使这个线圈的轴垂直于基板表面。如果通电的话，这种线圈产生基本上垂直于基板表面的平面的磁场。或者，如果用作天线，这种线圈对垂直于基板表面的平面的磁场分量最灵敏，并且对于基板表面的平面内的磁场不灵敏。
这种线圈的缺点在于磁芯的尺寸相对较小。
本发明的目的是提供一种线圈，它至少部分地集成在芯片中，并包括具有较大体积的磁芯。
本发明的第一方案提供一种如权利要求1中所述的线圈。本发明的第二方案提供一种如权利要求12中所述的集成电路。本发明的第三方案提供一种如权利要求16中所述的集成电路和印刷电路板的设置。本发明的第四方案提供如权利要求17中所述的电子装置。本发明的第五方案提供一种如权利要求19中所述的二维天线。在从属权利要求中限定了有利的实施例。
该线圈包括淀积在基本上平行于芯片的基板表面的平面内的集成电路中的可渗透材料层。该集成电路被定义为包括电子元件、键合线、和具有连接到集成电路外部的连接器的芯片外壳的实际芯片装置。第一导体元件设置在远离基板的可渗透材料的第一面。第二导体元件设置在可渗透材料的与第一面相对的第二面。互连将第一导体的第一端和第二导体的第一端互连起来。将互连、第一导体和第二导体设置成形成围绕可渗透材料的一匝绕组。该绕组设置在基本上垂直于基板表面的平面内，从而在基本上垂直于基板表面延伸的平面内传导电流。相反，JP-A-2001-284533的螺旋绕组中的电流基本上平行于基板表面流动。
根据本发明的这个方案实现的线圈包括被夹置在第一和第二导体元件之间的可渗透材料。可渗透材料是线圈的芯，第一和第二导体元件形成围绕芯的绕组。因此，芯位于第一和第二导体元件之间，并由此，可渗透材料的尺寸不限制为螺旋绕组的中心区域。优选地，可渗透材料是铁氧体。
在如权利要求7所述的优选实施例中，几个第一和第二导体元件互连，以提供围绕可渗透材料的多匝绕组。作为芯片一部分的可渗透材料是平行于基板表面设置的层。优选地，可渗透材料被淀积在绝缘层上。互连的第一和第二导体元件形成围绕芯的螺旋状绕组。螺旋状绕组不必是圆形的。第一和/或第二导体元件可以是平坦的，并且可在基本上平行于基板表面的平面内延伸。互连可以被设置成基本上垂直于基板表面。这种线圈具有平行于基板表面的轴。该轴可以是直的或弯曲的。
在如权利要求10所述的实施例中，如果通电的话，这种线圈将产生基本上在平行于基板表面的平面内的磁场。
在如权利要求11所述的实施例中，如果用作天线，则该线圈对平行于基板表面的平面内的磁场分量最灵敏。
在如权利要求2所述的实施例中，第一导体元件是集成电路的一部分。这具有不需要在集成电路外部提供这个导体的优点。可以提供多个第一导体元件，以获得具有多匝绕组的线圈。
在如权利要求3所述的实施例中，第一导体元件是集成电路中的键合线。键合线被设置成在可渗透材料的远离基板的一面上跨过该可渗透材料。
在如权利要求4所述的实施例中，第一导体元件是芯片上的导电迹线。在优选实施例中，这个导电迹线设置在绝缘层上，该绝缘层在远离基板的一面上覆盖可渗透材料。
在如权利要求5所述的实施例中，第二导体元件是芯片的一部分，并设置在可渗透材料和基板之间。优选地，第二导体元件淀积在设置在基板上的绝缘层上。可以提供与多个第一导体元件互连的多个第二导体元件，以获得具有多匝绕组的线圈。
如果第一和第二导体元件都是淀积在芯片上的导电迹线，则利用贯穿绝缘层的过孔在芯片上形成互连。如果第一导体元件是键合线，则经由键合焊盘和过孔形成互连。
在如权利要求6所述的实施例中，第二导体元件设置在承载集成电路的印刷电路板上。经由集成电路的开口、键合线、键合焊盘和过孔形成互连。
在如权利要求8所述的实施例中，第一导体元件基本上平行设置。这是在可渗透材料上方设置很多第一导体元件的有效方式。
在如权利要求9所述的实施例中，第二导体元件基本上平行设置。这是在可渗透材料下方设置很多第二导体元件的有效方式。
在优选实施例中，第一和第二导体元件都基本上平行设置，以获得极其类似于绕线线圈的绕组。
在本发明的第二方案中，集成电路包括芯片。该芯片包括基板、淀积在基本上平行于基板表面的平面内的可渗透材料层。集成电路还包括设置在可渗透材料的远离基板的第一面上的第一导体元件。此外，为了获得线圈，第二导体元件设置在可渗透材料的与第一面相对的第二面上，并且提供互连，以将第一导体的第一端和第二导体的第一端互连起来。因此，集成电路至少包括第一导体元件和可渗透材料，以及互连的一部分。互连的实际实施方式取决于第一导体(键合线或芯片上的迹线)和第二导体(印刷电路板上的迹线或芯片上的迹线)的实际构造。
在如权利要求13所述的实施例中，第二导体也是芯片的一部分。这提供完全位于集成电路中的非常紧凑的线圈。
本发明的这些和其它方案从下面所述的实施例中是显而易见的，并将参照下述实施例来进行说明。
根据第五方案，根据本发明的线圈与已知螺旋线圈在平行于基板表面的平面内相结合。通过提供具有围绕铁氧体元件的匝的绕组，使得这些匝位于基本上垂直于该表面的平面内，由此这个铁氧体元件用于根据本发明的线圈。根据本发明的这个线圈产生磁场或对基本上平行于该表面的磁场最灵敏。相同的铁氧体元件还用作已知螺旋线圈的中心芯，其线匝位于平行于该表面的平面内。这个线圈产生磁场或对基本上垂直于该表面的磁场最灵敏。通过这种方式，可以获得二维天线，同时只需要单片铁氧体。淀积铁氧体元件或单片铁氧体作为芯片中的一层。
在附图中：
图1示出包括根据本发明实施例的线圈的芯片的几幅图；
图2示出根据本发明另一实施例的通过芯片和印刷电路板上的迹线形成的线圈的图；
图3示出包括根据本发明另一实施例的线圈的芯片的图；以及
图4示出包括这种线圈的装置。
不同附图中相同的附图标记表示相同的元件或信号。
图1示出包括根据本发明实施例的线圈的芯片的几幅图。图1A示出部分打开的芯片。图1B示出部分打开的芯片的正视图。图1C示出第二导体元件的顶视图，而图1D示出第一导体元件的顶视图。
图1A示出芯片CH，其包括从底部到顶部的下列层的相邻叠层：具有表面A的基板、淀积在表面A上并被绝缘层3覆盖的第二导体元件2a、2b、淀积在绝缘层3上并与绝缘层7侧面相接的可渗透层4、淀积在可渗透层4上的绝缘层5、和淀积在绝缘层5上的第一导体元件6a、6b。芯片CH部分地打开，以便展示互连8a、8b，所述互连8a、8b将第一导体元件6a、6b的端部与第二导体元件2a、2b的端部互连起来。这些互连8a、8b是按照已知方式设置的导电过孔。
作为例子示出的线圈具有围绕芯设置的两个线匝，其中芯是可渗透层4。第一线匝是通过第一导体元件6a、互连8a和第二导体元件2a实现的。第二线匝是通过第一导体元件6b、互连8b和第二导体元件2b实现的。该两匝线圈具有接点10和11。在实际实施方式中，匝的数量可以在1和大的数之间变化，由导体元件2a、2b、6a、6b的尺寸和芯片CH的尺寸限制。匝的数量不需要是整数。例如，第二导体元件2b可以省略。优选是铁氧体的可渗透材料4优选最大程度地填充第一导体元件6a、6b与第二导体元件2a、2b之间的空间，以获得可渗透材料4的最大体积。
第一导体元件6a、6b基本上彼此平行地延伸。第二导体元件2a、2b也基本上彼此平行地延伸。在图1A中，作为示例，第一和第二导体元件6a、6b、2a、2b都在平行于基板1的边缘之一的相同方向上延伸。所有的第一和第二导体元件6a、6b、2a、2b还都可以在不平行于基板1的边缘的相同方向上延伸。平行设置的第一导体元件6a、6b相对于平行设置的第二导体元件2a、2b还可以具有一个角度。例如，导体元件6b可以是直的元件，其一端位于如图1A所示的位置上，从而与互连8b协作。相对于图1A中示出的情况，直元件6b围绕互连8b旋转，使得另一端位于图1A所示的接点10的位置上，从而经过互连8c连接到直的第二导体元件8a。第一导体元件6a必须围绕互连8a旋转，以与第一导体元件6b平行。或者，第二导体元件2a可以是直的，并且可以围绕互连8a旋转，使得这个第二导体元件2a的另一端经由互连8c与直的第一导体元件6b协作。当然，第一和第二导体元件6a、6b、2a、2b的其它构造也是可行的。重要的是导体元件6a、6b、2a、2b形成围绕可渗透材料的绕组的匝，所述匝没有设置在平行于表面A的平面内而是设置在垂直于这个表面A的平面内。这种线圈构造具有以下优点：其允许使用相对大体积的可渗透材料。如果通过输送电流I通过线圈来给这个线圈通电，则它将产生基本上平行于表面A的磁场B。如果该线圈是天线，则该线圈对于在平行于表面A的平面内产生的磁场将具有其最大的灵敏度。垂直于表面A的磁场将基本上不会把电流感应到该线圈中。
图1B示出这些层的叠层以及在第一导体元件6a、6b和第二导体元件2a、2b之间的互连8a、8b。可以淀积绝缘层3和7作为单个层。
图1C示出在基板1的表面A上的第二导体元件2a、2b的实施例。图1D示出在绝缘层5上的第一导体元件6a、6b的实施例。在图1C和1D中，为了清楚起见，用小圆圈表示互连8a、8b、8c。第二导体元件2a具有突起12a，以允许经由互连8c将其互连到第一导体元件6b的突起12b上。箭头表示导体元件2a、2b、8a、8b中的电流I的方向。这个电流I可以通过该线圈接收的变化磁场B来产生。电流I可以经由接点10和11输送给线圈，以产生磁场B。所有电流I都可具有相反的方向。
图2示出根据本发明另一实施例的由芯片和印刷电路板上的迹线形成的线圈的图。芯片CH1基于图1的芯片CH。除去了第二导体元件2a、2b。这些第二导体元件现在是印刷电路板PCB上的迹线T1、T2。第一导体元件现在用60a和60b表示。在芯片CH1的外壳当中，只示出了底板EN。实际上，芯片CH1的外壳完全封装了芯片CH1。示出了集成电路IC的四个管脚P1、P2、P3和P4。这些管脚P1、P2、P3、P4焊接到印刷电路板PCB的背面BS上。管脚P1是线圈的接点之一，并经由键合线B1连接到第一导体元件60a的一端。第一导体元件60a的另一端经由键合线B2连接到管脚P2。印刷电路板PCB上的迹线T1将管脚P2与管脚P4连接起来。管脚P4经由键合线B3连接到第一导体60b的一端。第一导体60b的另一端经由键合线B4连接到作为线圈的另一接点的管脚P3上。如果提供印刷电路板PCB上的迹线T2，其回到管脚P1和P4所在的芯片一面，则获得额外的半匝。通过相同的方式，可以提供只有一匝或具有两匝以上的线圈。如果用电流I给这个线圈通电，该电流I的方向由参考标记I附近的箭头来表示，则将在参考标记B附近的箭头的方向上产生磁场B。电流I和磁场B的极性可以是相反的。优选地，使用交流电流I。该线圈也可以用于接收磁场B。集成电路IC包括芯片CH1、键合线B1到B4和管脚P1到P4。通常，通过将管脚P1到P4焊接到印刷电路板PCB背面BS上的迹线上，将集成电路IC安装到印刷电路板上。
还可以实施很多替代的结构。例如，迹线T1和T2可以设置在印刷电路板PCB的正面FS上，并且可以通过将管脚P1到P4焊接到正面FS上的迹线来将集成电路IC安装到印刷电路板。IC不必具有管脚，也可以具有接触区，这些接触区被压在印刷电路板上的相应迹线或接触区上。
图3示出包括根据本发明另一实施例的线圈的芯片的图。芯片CH2基于图1的芯片CH。在芯片CH2中不存在第一导体元件6a、6b。这些第一导体元件现在是集成电路IC的键合线BW10、BW11。图3只示出了芯片CH1的外壳的底板EN。实际上，芯片CH1的外壳完全封装了芯片CH1。只示出了集成电路IC的管脚P10到P12的顶部。管脚P10是线圈的接点。管脚P10经由键合线BW10连接到键合焊盘BP10。键合焊盘BP10经由互连或过孔V2连接到第二导体元件2a的一端。第二导体元件2a的另一端经由过孔V1连接到键合焊盘BP11。键合线BW10和第二导体元件2a由此形成围绕可渗透材料4(图3中未示出)的线匝。键合焊盘BP11经由键合线BW11连接到管脚P11。还可以在键合焊盘BP11和BP12之间直接提供键合线。管脚P11经由键合线BW12连接到键合焊盘BP12。键合焊盘BP12经由过孔V3连接到第二导体元件2b的一端。第二导体元件2b的另一端经由过孔V4连接到键合焊盘BP13。键合焊盘BP13经由键合线BW13连接到管脚P12，所述管脚P12是线圈的接点。键合线BW11和第二导体元件2b形成该线圈的第二匝。可以使该线圈的接点P10、P12为集成电路IC外部的线路。然而，实际上这些接点可以不用作连接到该线圈的线路，而是可以位于芯片CH2中。参考标记B附近的箭头表示通过这种方式实现的线圈在平行于基板1表面A的平面的平面内产生磁场，并且由此在基板1延伸的平面内。
图4示出包括这种线圈的装置。该装置包括线圈CO和信号处理电路SP。如果线圈用于产生磁场B，则信号处理电路SP响应于信号OS而向线圈CO输送电流。例如，该线圈可以在无线系统中产生电-磁场。信号处理电路SP产生高频信号，该高频信号被调制以含有信号OS。如果该线圈用于接收电磁场，则该信号处理电路SP恢复在高频载波上被调制的信号OS。
这种线圈可以用在需要发射和/或接收天线的任何应用中。例如，根据本发明的线圈可以用在高频(RF)标签、个人区域网络、或极低功率磁耦合(AURA)或测试芯片中。
应该注意的是，上述实施例只是示意性的，而并不限制本发明，并且本领域技术人员在不脱离所附权利要求范围的情况下能设计出很多替换实施例。尽管实施例以具有两匝的线圈来阐述了本发明，但是本发明不限于刚好具有两匝的线圈。如果线圈包括单匝或一匝以上，则相同的方案也是可行的。不需要使匝数正好是整数。相关的是根据本发明的线圈具有至少一匝的绕组，当通电时，在基本上平行于其上至少淀积了可渗透材料的芯片的基板表面的平面内产生磁场。包括该芯片的集成电路包括至少一组导体元件，这一组导体元件与可以位于芯片上或集成电路外部的第二组导体元件、以及互连一起形成线圈的匝。
可以将根据本发明的线圈与磁透镜相结合，或者提供具有两个正交设置的根据本发明的线圈的两个垂直设置的天线。如果存在多个线圈/天线，就可以切换到提供最好的信号条件的线圈/天线。如果线圈/天线完全被集成在集成电路IC中，则不需要外部连接或部件，并且可以获得线圈/天线和芯片上电路之间优异的阻抗匹配。此外，磁场的散布将是非常小的。线圈/天线可用于通过变化的磁场或通过永久磁铁将磁能感应到RF标签或处于盘状功能(in disc like function)的芯片中。这个磁能用于在接收器中产生电源电压。
在权利要求中，括号中的任何参考标记都不应该被视为对权利要求的限制。使用动词“包括”及其变化形式不排除存在权利要求中所述的那些元件或步骤以外的元件或步骤。元件前面的冠词“一个”不排除存在多个这样的元件。本发明可以借助包括几个不同元件的硬件和借助适当编程的计算机来实施。在列举了几个装置的产品权利要求中，这些装置中的一些可以通过一个同一类硬件来实现。在相互不同的从属权利要求中陈述某些措施这一简单的事实并不表示不能使用这些措施的组合来得到益处。

Claims (19)

1、一种线圈，包括：
可渗透材料层(4)，淀积在集成电路(IC)的芯片(CH)中基本上平行于该芯片(CH)的基板(1)表面(A)的平面内，
第一导体元件(6a、6b；BW10、BW11；60a、60b)，设置在该可渗透材料(4)的远离该基板(1)的第一面上，
第二导体元件(2a、2b；T1、T2)，设置在该可渗透材料(4)的与该第一面相对的第二面上，
互连(8a、8b；P2、P4)，用于将该第一导体元件(6a、6b；BW10、BW11；60a、60b)的第一端和该第二导体元件(2a、2b；T1、T2)的第一端互连起来，其中该互连(8a、8b；P2、P4)、该第一导体元件(6a、6b；BW10、BW11；60a、60b)和该第二导体元件(2a、2b；T1、T2)被设置为用于形成围绕该可渗透材料(4)的绕组，该绕组在基本上垂直于该基板(1)的表面(A)的平面内延伸。
2、根据权利要求1所述的线圈，其中该第一导体元件(6a、6b；BW10、BW11；60a、60b)是该集成电路(IC)的一部分。
3、根据权利要求2所述的线圈，其中该第一导体元件(6a、6b；BW10、BW11；60a、60b)包括键合线(BW10、BW11)。
4、根据权利要求2所述的线圈，其中该第一导体元件(6a、6b；BW10、BW11；60a、60b)包括该芯片(CH)上的导电迹线(60a、60b)。
5、根据权利要求1所述的线圈，其中该第二导体元件(2a、2b；T1、T2)包括在该芯片(CH)上的导电迹线(2a、2b)，并且被设置在该可渗透材料(4)和该基板(1)之间。
6、根据权利要求1所述的线圈，其中该第二导体元件(2a、2b；T1、T2)包括设置在用于承载该集成电路(IC)的印刷电路板(PCB)上的导电迹线(T1、T2)。
7、根据权利要求1所述的线圈，其中
多个第一导体元件(6a、6b；BW10、BW11；60a、60b)设置在该可渗透材料(4)的远离该基板(1)的表面(A)的第一面上，
多个第二导体元件(2a、2b；T1、T2)设置在该可渗透材料(4)的与该第一面相对的第二面上，并且
设置多个互连(8a、8b；P2、P4)，用于将所述多个第一导体元件(6a、6b；BW10、BW11；60a、60b)和所述多个第二导体元件(2a、2b；T1、T2)互连成链，其中所述互连(8a、8b；P2、P4)、该第一导体元件(6a、6b；BW10、BW11；60a、60b)和该第二导体元件(2a、2b；T1、T2)被设置成用于形成围绕该可渗透材料(4)的绕组，其用于在基本上垂直于该表面(A)的该绕组的匝中传导电流(I)。
8、根据权利要求7所述的线圈，其中该第一导体元件(6a、6b；BW10、BW11；60a、60b)基本上平行设置。
9、根据权利要求7所述的线圈，其中该第二导体元件(2a、2b；T1、T2)基本上平行设置。
10、根据权利要求1或7所述的线圈，其中当通电时，该线圈产生具有基本上平行于该表面(A)的方向的磁场(B)。
11、根据权利要求1或7所述的线圈，其中该线圈被设置成对于具有平行于该表面(A)的方向的磁场分量(B)是最灵敏的。
12、一种集成电路(IC)，包括：
具有基板(1)、淀积在基本上平行于该基板(1)的表面(A)的平面内的可渗透材料(4)的层、和设置在该可渗透材料(4)的远离该基板(1)的第一面上的第一导体元件(6a、6b；BW10、BW11；60a、60b)的芯片(CH)，
设置在该可渗透材料(4)的与该第一面相对的第二面上的第二导体元件(2a、2b；T1、T2)，以及
用于将该第一导体元件(6a、6b；BW10、BW11；60a、60b)的第一端和该第二导体元件(2a、2b；T1、T2)的第一端互连起来的互连(8a、8b；P2、P4)，其中该互连(8a、8b；P2、P4)、该第一导体元件(6a、6b；BW10、BW11；60a、60b)和该第二导体元件(2a、2b；T1、T2)被设置为用于形成围绕该可渗透材料(4)的绕组，该绕组的匝在基本上垂直于该基板(1)的表面(A)的平面内延伸，以形成如权利要求1所述的线圈。
13、根据权利要求12所述的集成电路，其中该芯片(CH)还包括：
淀积在该基板(1)上的该第二导体元件(2a、2b；T1、T2)，以及
用于将该第二导体元件(2a、2b；T1、T2)与该可渗透材料(4)相隔离的隔离层(3)，该可渗透材料(4)作为一层淀积在该隔离层(3)上。
14、根据权利要求12所述的集成电路，其中该第一导体元件(6a、6b；BW10、BW11；60a、60b)包括键合线(BW10、BW11)。
15、根据权利要求12所述的集成电路，其中该第一导体元件(6a、6b；BW10、BW11；60a、60b)包括在该芯片(CH)上的导电迹线(2a、2b)，该芯片(CH)还包括设置在该可渗透材料(4)和该第一导体元件(6a、6b；BW10、BW11；60a、60b)之间的隔离层(5)。
16、一种用于形成如权利要求1所述的线圈的集成电路(IC)和印刷电路板(PCB)的设置，其中
该集成电路(IC)具有与该印刷电路板(PCB)的至少一个导电连接件(P1、P2、P3、P4)，
该芯片(CH)包括可渗透材料(4)的层，
该第一导体元件(6a、6b；BW10、BW11；60a、60b)设置在该可渗透材料(4)的远离该基板(1)的第一面上，
该第二导体元件(2a、2b；T1、T2)设置在该印刷电路板(PCB)上，并且
经由该导电连接件(P2、P4)形成该第一导体元件(6a、6b；BW10、BW11；60a、60b)和该第二导体元件(2a、2b；T1、T2)之间的该互连(8a、8b；P2、P4)。
17、一种包括根据权利要求1所述的线圈的电子装置。
18、根据权利要求17所述的电子装置，其是标签。
19、一种二维天线，包括：
如权利要求1所述的线圈，以及
另一线圈，包括设置在基本上平行于所述表面的平面内的该可渗透材料层(4)周围的导体，其中该可渗透材料层(4)形成首先提到的线圈和所述另一线圈两者的芯。
CNA200480030059XA 2003-10-16 2004-10-05 用于ic芯片的电感线圈 Pending CN1868060A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP03103842 2003-10-16
EP03103842.5 2003-10-16

Publications (1)

Publication Number Publication Date
CN1868060A true CN1868060A (zh) 2006-11-22

Family

ID=34443029

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200480030059XA Pending CN1868060A (zh) 2003-10-16 2004-10-05 用于ic芯片的电感线圈

Country Status (7)

Country Link
US (1) US20070069397A1 (zh)
EP (1) EP1676318A2 (zh)
JP (1) JP2007513490A (zh)
KR (1) KR20060108633A (zh)
CN (1) CN1868060A (zh)
TW (1) TW200524129A (zh)
WO (1) WO2005038916A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106797073A (zh) * 2014-12-17 2017-05-31 株式会社村田制作所 天线模块以及电子设备

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100809028B1 (ko) 2006-06-07 2008-03-03 (주)아이디밸리 교통카드용 알에프 모듈
JP5200338B2 (ja) * 2006-06-15 2013-06-05 ソニー株式会社 Ｒｆｉｄタグおよび商品
KR100769540B1 (ko) 2006-10-09 2007-10-23 충북대학교 산학협력단 무선식별 태그와 리더의 이중 구조를 갖는 루프형 안테나및 그를 이용한 근거리통신 송수신 시스템
DE102006058068B4 (de) * 2006-12-07 2018-04-05 Infineon Technologies Ag Halbleiterbauelement mit Halbleiterchip und passivem Spulen-Bauelement sowie Verfahren zu dessen Herstellung
US8169285B2 (en) * 2007-05-25 2012-05-01 Infineon Technologies Austria Ag Semiconductor device with integrated coils
DE102011100485B4 (de) * 2011-05-04 2016-04-28 Micronas Gmbh Integriertes passives Bauelement sowie dessen Verwendung
US8742539B2 (en) * 2012-07-27 2014-06-03 Infineon Technologies Austria Ag Semiconductor component and method for producing a semiconductor component
WO2016031311A1 (ja) * 2014-08-27 2016-03-03 株式会社村田製作所 コイルアンテナ、無線ｉｃデバイスおよびコイルアンテナの製造方法
CN106717135B (zh) * 2014-09-24 2019-09-27 皇家飞利浦有限公司 印刷电路板和印刷电路板布置
KR101921853B1 (ko) * 2015-04-01 2018-11-23 가부시키가이샤 무라타 세이사쿠쇼 듀플렉서
CN113064498B (zh) * 2020-01-02 2023-08-22 华为技术有限公司 具有天线的触控笔

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3614554A (en) * 1968-10-24 1971-10-19 Texas Instruments Inc Miniaturized thin film inductors for use in integrated circuits
EP0725407A1 (en) * 1995-02-03 1996-08-07 International Business Machines Corporation Three-dimensional integrated circuit inductor
US6586309B1 (en) * 2000-04-24 2003-07-01 Chartered Semiconductor Manufacturing Ltd. High performance RF inductors and transformers using bonding technique
JP2002164214A (ja) * 2000-10-27 2002-06-07 Xerox Corp ボンディングワイヤを使用する非同一面マイクロコイル及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106797073A (zh) * 2014-12-17 2017-05-31 株式会社村田制作所 天线模块以及电子设备
US10141650B2 (en) 2014-12-17 2018-11-27 Murata Manufacturing Co., Ltd. Antenna module and electronic device

Also Published As

Publication number Publication date
TW200524129A (en) 2005-07-16
WO2005038916A3 (en) 2005-10-20
JP2007513490A (ja) 2007-05-24
KR20060108633A (ko) 2006-10-18
WO2005038916A2 (en) 2005-04-28
US20070069397A1 (en) 2007-03-29
EP1676318A2 (en) 2006-07-05

Similar Documents

Publication Publication Date Title
US9558440B2 (en) Wireless IC device
US6930584B2 (en) Microminiature power converter
CA2237923C (en) Reducing electromagnetic noise radiated from a printed board
US7280024B2 (en) Integrated transformer structure and method of fabrication
US6367143B1 (en) Coil element and method for manufacturing thereof
US7551052B2 (en) Embedded inductor devices and fabrication methods thereof
CN1868060A (zh) 用于ic芯片的电感线圈
US20070215962A1 (en) Microelectromechanical system assembly and method for manufacturing thereof
US20030030533A1 (en) Printed circuit board
US10123420B2 (en) Coil electronic component
JP2004297681A (ja) 非接触型情報記録媒体
CN101266868B (zh) 超小型电力变换装置
WO2013125610A1 (ja) アンテナ装置および無線通信装置
US20040212475A1 (en) Inductor or transformer having a ferromagnetic core that is formed on a printed circuit board
US9655247B1 (en) Coil component and board having the same
CN101256876A (zh) 线圈部件
CN101241795A (zh) 电感元件
CN207319876U (zh) 电感器元件
US6362714B1 (en) Multi-part reactive device and method
JPWO2018079718A1 (ja) アンテナ搭載形の通信用ｉｃユニット及び導体付きアンテナ搭載形の通信用ｉｃユニット
JPWO2010013610A1 (ja) 平面アンテナ
CN107452460A (zh) 电子部件
CN108288535B (zh) 混合电感器
JP4901473B2 (ja) 高インピーダンス基板
US6597563B2 (en) Thin irreversible circuit element provided with capacitors

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20071026

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20071026

Address after: Holland Ian Deho Finn

Applicant after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Applicant before: Koninklijke Philips Electronics N.V.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20061122