KR20060105298A

KR20060105298A - Method for fabricating semiconductor device

Info

Publication number: KR20060105298A
Application number: KR1020050027975A
Authority: KR
Inventors: 정용순; 박동혁
Original assignee: 주식회사 하이닉스반도체
Priority date: 2005-04-04
Filing date: 2005-04-04
Publication date: 2006-10-11

Abstract

본 발명은 반도체 제조 기술에 관한 것으로 특히, 반도체 소자 제조 공정 중, 패턴과 패턴간의 좁은 영역을 문제점 없이 확보하는 반도체 소자의 패턴 형성 공정에 관한 것이다. 이를 위해 본 발명은, 기판 상에 포토레지스트를 증착하는 단계, 상기 포토레지스트에 대해 쓰레쉬홀드 에너지 이하에서 전면에 제1 노광을 수행하는 단계 및 상기 제1 노광을 수행한 포토레지스트에 대한 선택적으로 제2 노광을 하는 단계를 포함하는 반도체 소자의 제조 방법이 제공된다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor manufacturing technology, and more particularly, to a pattern forming process of a semiconductor device which secures a narrow region between a pattern and a pattern without a problem in the semiconductor device manufacturing process. To this end, the present invention provides a method of depositing a photoresist on a substrate, performing a first exposure on the entire surface at a threshold energy or less for the photoresist, and selectively performing a photoresist on the photoresist. Provided is a method of manufacturing a semiconductor device comprising the step of performing a second exposure.

노광 공정, 마스크 공정, 포토레지스트, 피식각층, 실리콘 기판 Exposure process, mask process, photoresist, etching target layer, silicon substrate

Description

Semiconductor device manufacturing method {METHOD FOR FABRICATING SEMICONDUCTOR DEVICE}

도 1은 종래 기술에 따른 반도체 소자의 패턴 형성 공정을 나타낸 단면도.1 is a cross-sectional view showing a pattern forming process of a semiconductor device according to the prior art.

도 2는 종래 기술에 따른 반도체 소자의 패턴 형성 공정을 찍은 전자현미경 사진.2 is an electron micrograph taken of a pattern forming process of a semiconductor device according to the prior art.

도 3a 내지 도 3d는 본 발명에 따른 반도체 소자의 패턴 형성 공정을 나타낸 단면도.3A to 3D are cross-sectional views showing a pattern forming process of a semiconductor device according to the present invention.

도 4는 제1 노광 공정인 전면 노광 공정 후 포토레지스트의 변화를 나타내는 단면도.4 is a cross-sectional view showing a change in photoresist after a front surface exposure process that is a first exposure process.

도 5는 디스컴 공정에 따른 패턴 모양의 변화를 나타낸 단면도.5 is a cross-sectional view showing the change of the pattern shape according to the discom process.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

301 : 실리콘 기판 302 : 피식각층301: silicon substrate 302: etched layer

303a : 포토레지스트 패턴303a: photoresist pattern

본 발명은 반도체 제조 기술에 관한 것으로 특히, 반도체 소자 제조 공정에 관한 것이다.TECHNICAL FIELD The present invention relates to semiconductor manufacturing technology, and more particularly, to a semiconductor device manufacturing process.

반도체 소자가 고집적화됨에 따라 패턴간의 거리가 작아지고 포토레지스트의 두께는 낮아지고 있다. 이렇게 포토레지스트의 두께가 낮아지면 높은 종횡비의 콘택홀이나 셀프 얼라인 콘택홀 형성 공정에서는 포토레지스트가 산화막이나 임의의 막질을 식각하는데 마스크 역할을 완벽하게 수행할 수 없게 된다. 따라서, 포토레지스트가 마스크 역할을 할 수 있게 임의의 막질과 포토레지스트간의 고선택비를 확보할 수 있는 것이 중요 사항이 되고있다.As semiconductor devices are highly integrated, the distance between patterns becomes smaller and the thickness of the photoresist becomes lower. When the thickness of the photoresist is lowered, the photoresist may not fully perform the role of a mask in etching an oxide film or any film in a high aspect ratio contact hole or a self-aligned contact hole forming process. Therefore, it is important to be able to secure a high selectivity between any film quality and photoresist so that the photoresist can act as a mask.

도 1은 종래 기술에 따른 반도체 소자의 패턴 형성 공정을 나타낸 단면도이다.1 is a cross-sectional view showing a pattern forming process of a semiconductor device according to the prior art.

도 1을 참조하면, 반도체 소자를 이루기 위한 여러 요소가 형성된 피식각층(102)를 실리콘 기판(101) 상에 증착한다.Referring to FIG. 1, an etched layer 102 having various elements for forming a semiconductor device is deposited on a silicon substrate 101.

이어서, 상기 피식각층(102) 상에 포토레지스트 패턴(103a)을 형성하고, 상기 포토레지스트 패턴(103a)을 식각 장벽으로 사용하여 피식각층(102)을 식각한다.Subsequently, a photoresist pattern 103a is formed on the etched layer 102, and the etched layer 102 is etched using the photoresist pattern 103a as an etch barrier.

이어서, 상기 포토레지스트 패턴(103a)를 제거한다.Next, the photoresist pattern 103a is removed.

이때, 상기 피식각층(102)의 넓이를 확보하기 위한 상기 포토레지스트 패턴(103a)과 포토레지스트 패턴(103a)간의 좁은 영역으로 인하여 브릿지(Bridge) 현상(도2 참조)과 같은 문제점이 발생한다. At this time, a problem such as a bridge phenomenon (see FIG. 2) occurs due to a narrow area between the photoresist pattern 103a and the photoresist pattern 103a for securing the width of the etched layer 102.

그리고, 상기 포토레지스트 패턴(103a)간의 좁은 영역에서의 유발되는 문제 점은 공정의 신뢰성에도 영향을 준다.In addition, a problem caused in a narrow region between the photoresist patterns 103a also affects the reliability of the process.

본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 패턴과 패턴간의 좁은 영역을 결함 없이 확보하는 반도체 소자의 포토레지스트 패턴 형성 방법을 제공하는 것을 그 목적으로 한다.The present invention has been proposed to solve the above problems of the prior art, and an object thereof is to provide a method of forming a photoresist pattern of a semiconductor device which secures a narrow region between a pattern and a pattern without defects.

상기의 목적을 달성하기 위한 본 발명의 일측면에 따르면, 기판 상에 포토레지스트를 증착하는 단계, 상기 포토레지스트에 대해 쓰레쉬홀드 에너지 이하에서 전면에 제1 노광을 수행하는 단계 및 상기 제1 노광을 수행한 포토레지스트에 대한 선택적으로 제2 노광을 하는 단계를 포함하는 반도체 소자의 제조 방법이 제공된다.According to an aspect of the present invention for achieving the above object, the step of depositing a photoresist on a substrate, performing a first exposure to the entire surface below the threshold energy for the photoresist and the first exposure There is provided a method of manufacturing a semiconductor device comprising the step of selectively performing a second exposure to the photoresist has performed.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.Hereinafter, the preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. .

도 3a 내지 도 3d는 본 발명에 따른 반도체 소자의 패턴 형성 공정을 나타낸 단면도이다.3A to 3D are cross-sectional views illustrating a pattern forming process of a semiconductor device according to the present invention.

본 발명에 따른 반도체 소자의 패턴 형성 공정은 우선, 도 3a에 도시된 바와 같이, 반도체 소자를 이루기 위한 여러 요소가 형성된 피식각층(302)를 실리콘 기 판(301) 상에 증착한다.In the process of forming a pattern of a semiconductor device according to the present invention, first, as shown in FIG. 3A, an etched layer 302 having various elements for forming a semiconductor device is deposited on a silicon substrate 301.

이어서, 상기 피식각층(302) 상에 포토레지스트(303)을 증착한다.Subsequently, a photoresist 303 is deposited on the etched layer 302.

다음으로, 도 3b에 도시된 바와 같이, 상기 포토레지스트(303)의 쓰레쉬홀드 에너지(Threshold Energy, 포토레지스트에서 산의 확산을 막는 블로킹 유닛이 모두 끊어지게 하는 에너지) 이하로 제1 노광 공정인 전면 노광 공정(Blank Expose)을 수행한다.Next, as shown in FIG. 3B, the first exposure process is below the threshold energy of the photoresist 303 (the energy for blocking all of the blocking units preventing the diffusion of acid from the photoresist). A blank exposure process is performed.

다음으로, 도 3c에 도시된 바와 같이, 상기 전면 노광 공정을 수행한 포토레지스트(303a)에 대해 L/S(Line/Space)의 패턴을 갖는 레티클(Reticle)을 이용하여 제2 노광 공정을 수행한다. Next, as illustrated in FIG. 3C, a second exposure process is performed using a reticle having a pattern of L / S (Line / Space) for the photoresist 303a on which the entire surface exposure process is performed. do.

이때, 제2 노광 공정시의 농도는 제1 노광 공정인 전면 노광 공정에서 포토레지스트(303)에 부여한 에너지를 감안하여 수행하여야 한다.At this time, the concentration during the second exposure process should be performed in consideration of the energy applied to the photoresist 303 in the front exposure process which is the first exposure process.

그리고, 상기 제1 노광 공정 및 제2 노광 공정의 광원은 KrF, ArF, F2, E-Beam인 것이 바람직하다.The light sources of the first and second exposure processes are KrF, ArF, F2, and E-Beam.

다음으로, 도 3d에 도시된 바와 같이, 제2 노광 공정을 수행한 포토레지스트(303b)에 대해 추가적인 공정인 디스컴(Descum) 공정을 수행한다. Next, as illustrated in FIG. 3D, a Descum process, which is an additional process, is performed on the photoresist 303b on which the second exposure process is performed.

상기 디스컴 공정은 공정 안정화 측면에서 상기 제2 노광 공정을 통해서 포토레지스트(303b) 찌꺼기가 제거되지 않는 경우에 추가적으로 수행되는 공정이다.In the process stabilization process, the discom process is additionally performed when the photoresist 303b residue is not removed through the second exposure process.

도 4는 제1 노광 공정인 전면 노광 공정 후 포토레지스트의 변화를 나타내는 단면도이다.4 is a cross-sectional view showing a change in photoresist after the front surface exposure process, which is the first exposure process.

도 4를 참조하면, 포토레지스트(403)의 쓰레쉬홀드 에너지(Threshold Energy, 포토레지스트에서 산의 확산을 막는 블로킹 유닛이 모두 끊어지게 하는 에너지) 이하로 전면 노광 공정(Blank Expose)을 수행하였을 때, 포토레지스트(403) 내에 활성화 에너지의 부여로 인해 결속력이 약화되어 H+ 이온이 떠어져 나감을 확인할 수 있다.Referring to FIG. 4, when the surface exposure process (Blank Expose) is performed below the threshold energy of the photoresist 403 (energy for stopping all of the blocking units that prevent acid diffusion from the photoresist). As a result, the binding force is weakened due to the provision of activation energy in the photoresist 403, and thus the H + ions are released.

상기 약화된 결합력으로 인해 상기 제2 노광 공정시 좁은 L/S 패턴(30~50nm)을 형성하기 수월해 진다.The weakened bonding force facilitates the formation of a narrow L / S pattern (30-50 nm) during the second exposure process.

도 5는 디스컴 공정에 따른 패턴 모양의 변화를 나타낸 단면도이다.5 is a cross-sectional view showing a change in pattern shape according to the discom process.

도 5를 참조하면, 상기 도 3c의 제2 노광 공정을 수행한 후, 잔존하는 포토레지스트 찌꺼기(503a)를 제거함으로 인해, 새로운 모양의 포토레지스트 패턴(503b)이 형성됨을 확인할 수 있다.Referring to FIG. 5, after performing the second exposure process of FIG. 3C, the remaining photoresist residue 503a may be removed to form a new photoresist pattern 503b.

본 발명은 반도체 소자의 패턴 형성이 미세화 됨에 따라 낮은 공정지수를 갖는 패터닝이 요구되는 점을 고려하여, 두번의 노광 공정과 디스컴 공정을 통해여 상기 요구점을 확보하는 것이다.According to the present invention, as the pattern formation of the semiconductor device becomes finer, the patterning having a low process index is required, thereby securing the above-mentioned requirements through two exposure processes and a discom process.

즉, 제1 노광 공정으로 포토레지스트 내에 확성화 에너지를 부여하여 결속력을 약화시키고, 제2 노광 공정으로 원하는 형태의 패턴을 형성한다. In other words, amplification energy is imparted to the photoresist in the first exposure process to weaken the binding force, and a pattern of a desired shape is formed in the second exposure process.

또한, 추가 공정인 디스컴 공정을 실시하여 잔존하는 식각 잔여물을 제거하여 브릿지 결함 문제를 해결한다.In addition, an additional process of the discom process is performed to remove the remaining etching residues to solve the bridge defect problem.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식 을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be apparent to those of ordinary skill.

이상에서 살펴본 바와 같이, 본 발명은 두 번의 노광 공정을 통하여 패턴과 패턴 사이의 좁은 영역을 문제점 없이 확보하여, 패턴과 패턴이 붙는 브릿지 현상을 차단한다.As described above, the present invention secures a narrow area between the pattern and the pattern through two exposure processes without problems, thereby blocking the bridge phenomenon in which the pattern and the pattern adhere.

또한, 마스크 공정 마진을 향상시킬 수 있으며, L/S 패턴의 LER(Line Edge Roughness)를 향상시켜 마스크 공정의 신뢰도를 증가시키는 효과를 갖는다.In addition, the margin of the mask process can be improved, and the reliability of the mask process can be increased by improving the line edge roughness (LER) of the L / S pattern.

Claims

Depositing a photoresist on the substrate;

Performing a first exposure on the entire surface of the photoresist at or below a threshold energy; And

Selectively performing a second exposure on the photoresist on which the first exposure has been performed;

Method for manufacturing a semiconductor device comprising a.

The method of claim 1,

And after the second exposure step, a discom step further comprising the semiconductor device manufacturing method.

The method of claim 1,

The light source of the said 1st exposure process and the 2nd exposure process is KrF, ArF, F2, E-Beam, The manufacturing method of the semiconductor element characterized by the above-mentioned.