KR20060104850A

KR20060104850A - 발광표시장치

Info

Publication number: KR20060104850A
Application number: KR1020050027326A
Authority: KR
Inventors: 강태욱
Original assignee: 삼성에스디아이 주식회사
Priority date: 2005-03-31
Filing date: 2005-03-31
Publication date: 2006-10-09
Also published as: KR100707605B1

Abstract

본 발명은 전면 및 배면을 독립적으로 발광할 수 있는 발광표시장치에 관한 것으로, 본 발광표시장치는 복수의 전원선, 복수의 주사선, 복수의 데이터선 및 복수의 양면발광화소를 포함하며,

상기 양면발광화소는 전면 발광하는 제1 발광소자와, 상기 주사선 및 상기 복수의 데이터선 중 어느 하나인 제1 데이터선에 전기적으로 접속하여, 상기 제1 데이터선에 전달된 제1 데이터신호에 대응하는 전류를 상기 제1 발광소자에 공급하는 제1 화소회로를 포함하는 전면발광화소; 및 배면 발광하는 제2 발광소자와, 상기 제1 화소회로에 전기적으로 접속된 상기 주사선 및 상기 제2 데이터선에 전기적으로 접속하여, 상기 제1 데이터선과 상이한 상기 복수의 데이터선 중 하나인 제2 데이터선에 전달된 제2 데이터신호에 대응하는 전류를 상기 제2 발광소자에 공급하는 제2 화소회로를 포함하는 배면발광화소를 포함하며, 상기 전면발광화소 및 상기 배면발광화소는 상기 복수의 전원선 중 하나의 전원선을 공유한다.

이에 따라, 전면발광가능한 제1 발광소자 및 배면발광가능한 제2 발광소자를 독립적이고 선택적으로 발광시킬 수 있음으로써, 전면 및 배면에 동일한 화상을 구현하거나 각각 다른 화상을 선택적으로 구현할 수 있다. 또한, 전면발광화소 및 배면발광화소가 전원선을 공유함으로써, 개구율을 향상시킬 수 있다.

전면발광화소, 배면발광화소, 전원선, 전면발광소자, 배면발광소자

Description

발광표시장치{Light Emitting Display}

도 1은 종래의 발광소자를 구현하는 화소회로를 나타내는 회로도이다.

도 2는 종래의 양면 발광가능한 발광소자의 구조를 나타내는 개략적인 단면도이다.

도 3은 본 발명의 제1 실시예에 따른 양면 발광가능한 발광소자가 채용된 화소회로의 부분 측단면도이다.

도 4는 본 발명의 제2 실시예에 따른 양면발광가능한 발광소자가 채용된 화소회로의 부분 측단면도이다.

도 5는 본 발명에 따른 발광소자를 구현하는 화소회로의 실시예를 나타내는 회로도이다.

도 6은 본 발명에 따른 발광소자를 구현하는 화소회로의 실시예를 나타내는 회로도이다.

도 7은 본 발명에 따른 문턱전압 보상회로를 구비한 화소회로를 나타내는 회로도이다.

도 8은 도 7의 화소회로의 동작을 나타내는 타이밍 도이다.

도 9는 본 발명에 따른 전압강하 보상회로를 구비한 화소회로를 나타내는 회로도이다.

♣ 도면의 주요 부분에 대한 부호의 설명 ♣

300 : 양면발광화소 303 : 구동회로

330 : 제1 발광소자 340 : 제2 발광소자

Ⅰ : 제1 화소회로 Ⅱ : 제2 화소회로

본 발명은 발광표시장치에 관한 것으로, 보다 구체적으로는 전면 및 배면을 선택적으로 독립적으로 발광시킬 수 있는 발광표시장치에 관한 것이다.

일반적으로, 발광표시장치는 외부광원을 필요로 하지 않고, 발광소자가 스스로 발광하여 표시하는 장치로서, 특히, 발광효율, 휘도 및 시야각이 뛰어나며 응답속도가 빠르다.

이하에서는 도면을 참조하여 종래의 발광소자를 구체적으로 설명한다.

도 1은 종래의 양면발광화소를 구현하는 회로도이고, 도 2는 종래의 양면 발광가능한 발광소자의 구조를 나타내는 개략적인 단면도이다.

도 1을 참조하면, 화소회로(100)는 발광소자(120)와, 발광소자(120)로 전류를 전달하는 구동회로(110)를 포함한다. 구동회로(110)는 제1 트랜지스터(M11), 캐패시터(Cst) 및 제2 트랜지스터(M12)를 포함한다. 또한, 화소회로(100)에는 제1 트랜지스터(M11), 캐패시터(Cst) 및 제2 트랜지스터(M12) 중 적어도 하나에 연결되는 주사선(Sn), 데이터선(Dm) 및 전원선(EL Vdd)이 마련되어 있다. 여기서, 주사선(Sn)은 행방향으로, 데이터선(Dm) 및 전원선(EL Vdd)은 열방향으로 형성된다.

도 2를 참조하면, 양면발광 가능한 발광소자(120)는 기판(121)상에 형성되는 애노드전극(122)과, 애노드전극(122)상에 형성되는 발광층(123)과, 발광층(123)상에 형성되는 캐소드전극(124)을 포함하는 구조이다.

보다 구체적으로, 기판(121)은 투명성을 갖는 유리기판, 플라스틱 기판 등을 이용하며, 애노드전극(122)은 도전성 금속산화물로 형성되며, 캐소드전극(124)은 일함수가 낮은 금속으로 형성된다. 통상, 애노드전극(122)과 캐소드전극(124)으로부터의 전자와 정공이 발광층(123)에서 재결합하여 여기자를 형성하면서 발광한다. 여기서, 발광층(123)은 전자와 정공의 주입특성을 향상시키기 위해 정공주입층, 정공수송층, 전자수송층 및 전자주입층(미도시) 중 일부의 층들을 더 포함할 수 있다. 특히, 도 2에 도시된 바와 같이, 양면발광 가능한 발광소자의 애노드전극(122)은 ITO(indium tin oxide), IZO(indium zinc oxide) 및 ITZO(indium tin zinc oxide) 등과 같은 투명전극으로 형성되며, 캐소드전극(124)은 Al, Ca, MgAg, Ag등에서 선택되어 형성된다. 특히, 양면발광의 경우에는, 캐소드전극(124)의 투과도를 높이기 위해, MgAg 또는 Ca 등을 100Å내외로 증착하여 사용하며 그 상부에 IZO 등과 같은 투명전극을 보조층(미도시)으로 형성하기도 한다.

도 1 및 도 2를 참조하면, 종래의 발광소자는 다음과 같은 구동원리에 의해 발광한다. 우선, 제1 트랜지스터(M11)의 게이트전극에 인가되는 주사신호에 의하 여 제1 트랜지스터(M11)가 온상태가 되면, 데이터 신호에 대응되는 전압이 캐패시터(Cst)에 충전되며, 캐패시터(Cst)에 충전된 전압은 제2 트랜지스터(M12)의 게이트전극에 인가된다. 이에 따라, 제2 트랜지스터(M12)가 전류를 흐르게 함으로써, 발광소자(120)가 발광한다. 통상, 발광소자(120)는 소자내부로 유입되는 전류에 비례하여 발광하며, 상술한 양면 발광구조의 발광소자(120)는 발광층(123)이 발광하는 경우, 애노드전극(122) 및 캐소드전극(123) 양측, 즉, 전면 및 배면 모두를 통해 동시에 양면발광 표시된다.

그러나, 종래의 양면 발광가능한 발광소자는 하나의 발광층과 발광층양측의 투명전극을 이용하여 양면발광을 구현하기 때문에, 어느 일측 화면에 표시되는 화상과 반대되는 화상이 타측면에 표시된다. 예컨대, 사용자가 전면화면에 Ｒ을 표시하고자 하는 경우, 배면화면에 Ｒ의 역상인 Я이 표시되기 때문에 배면측은 정상적인 화면으로 사용할 수 없으며, 게다가 전면측 역시 사용자가 원하는 화상을 정확하게 표시하기 어렵다는 문제점을 갖고 있다.

또한, 종래의 양면 발광가능한 발광소자는 발광층이 발광하는 경우, 항상 전면 및 배면 양측 모두를 통해 화상을 표시하기 때문에, 하나의 화면만을 발광시킬 수 없다. 이에 따라, 불필요한 광손실을 유발시킬 수 있으며, 주위환경의 조도에 따라 화상표시에 대한 시인성이 떨어질 수 도 있다.

따라서, 본 발명은 전술한 문제점들을 해소하기 위해 고안된 발명으로, 본 발명의 목적은 전면 발광가능한 제1 발광소자 및 배면발광가능한 제2 발광소자를 포함함으로써, 사용자의 선택에 따라 전면 및 배면을 독립적으로 발광시킬 수 있는 발광표시장치를 제공하는 것이다.

또한, 본 발명의 다른 목적은 전면발광화소 및 배면발광화소가 하나의 전원선을 공유함으로써, 개규율을 향상시킬 수 있는 발광표시장치를 제공하는 것이다.

전술한 목적을 달성하기 위한, 본 발명은 복수의 전원선, 복수의 주사선, 복수의 데이터선 및 복수의 양면발광화소를 포함하며, 상기 양면발광화소는 전면 발광하는 제1 발광소자와, 상기 주사선 및 상기 복수의 데이터선 중 어느 하나인 제1 데이터선에 전기적으로 접속하여, 상기 제1 데이터선에 전달된 제1 데이터신호에 대응하는 전류를 상기 제1 발광소자에 공급하는 제1 화소회로를 포함하는 전면발광화소; 및 배면 발광하는 제2 발광소자와, 상기 제1 화소회로에 전기적으로 접속된 상기 주사선 및 상기 제2 데이터선에 전기적으로 접속하여, 상기 제1 데이터선과 상이한 상기 복수의 데이터선 중 하나인 제2 데이터선에 전달된 제2 데이터신호에 대응하는 전류를 상기 제2 발광소자에 공급하는 제2 화소회로를 포함하는 배면발광화소를 포함하며, 상기 전면발광화소 및 상기 배면발광화소는 상기 복수의 전원선 중 하나의 전원선을 공유하는 발광표시장치를 제공하는 것이다.

바람직하게, 상기 전면발광화소와 상기 배면발광화소는 상기 공유 전원선을 기준으로 적어도 한 방향으로 이웃해 있으며, 상기 복수의 주사선 중 하나의 주사선을 공유한다. 상기 공유전원선을 기준으로 이웃해 있는 상기 전면발광화소 및 상 기 배면발광화소는 동일한 색을 방출한다.

상기 제1 및 제2 화소회로 각각은, 상기 주사선에 인가되는 주사신호에 따라 상기 제1 및 제2 데이터선에 인가되는 상기 제1 및 제2 데이터 신호를 전달하는 제1 트랜지스터; 상기 전달된 제1 및 제2 데이터 신호에 대응하는 전압을 저장하는 캐패시터; 및 상기 캐패시터에 저장된 전압에 대응하는 전류를 상기 각 발광소자에 공급하는 제2 트랜지스터를 포함한다.

본 발명의 다른 특징에 따르면, 상기 전면발광화소 및 배면발광화소 중 적어도 하나는 상기 제2 트랜지스터의 문턱전압을 보상하는 문턱전압 보상회로를 더 포함하고, 상기 전면발광화소 및 상기 배면발광화소 중 적어도 하나는 상기 화소회로에 공급되는 제1 전원의 전압강하를 보상하는 전압강하 보상회로를 더 포함한다.

그리고, 본 발명에 따른 상기 제1 발광소자는 기판상에 형성된 반사성도전층을 갖는 다층구조의 제1 하부전극과, 상기 제1 하부전극상에 형성된 제1 발광층과, 상기 제1 발광층상에 형성된 제1 상부전극을 포함하며, 상기 제2 발광소자는 기판상에 형성된 제2 하부전극과, 상기 제2 하부전극상에 형성된 상기 제2 발광층과, 상기 제2 발광층상에 형성된 제2 상부전극과, 상기 제2 상부전극상에 형성되며 적어도 상기 제2 발광층을 덮는 상부보조전극층을 포함한다. 상기 제1 발광소자 및 상기 제2 발광소자는 전기적으로 절연되도록 형성된다.

바람직하게, 상기 반사성 도전층은 알루미늄(Al), 은(Ag), 알루미늄합금, 은합금 중 적어도 하나에서 선택된다. 상기 상부보조전극층은 알루미늄(Al), 은(Ag), 알루미늄합금, 은합금 중 적어도 하나에서 선택된다. 상기 제1 및 제2 하부 전극은 애노드이고, 상기 제1 및 제2 상부전극은 캐소드이다.

이하에서는 도면을 참조하여 본 발명을 구체적으로 설명한다.

도 3은 본 발명의 제1 실시예에 따른 양면발광화소에 포함된 전면 및 배면 발광소자의 개략적인 측단면도이고, 도 4는 본 발명의 제1 실시예에 따른 양면발광화소에 포함된 전면 및 배면 발광소자의 개략적인 측단면도이다.

본 발광표시장치는 복수의 주사선(Sn,Sn-1..), 복수의 제1 데이터선(Dm-1), 복수의 제2 데이터선(Dm) 및 복수의 양면발광화소(300)를 포함한다. 이하에서는 도 3 및 도 4를 참조하여, 하나의 양면발광화소(300)를 도시한다.

양면발광화소(300)는 전면발광가능한 제1 발광소자(OLED1)(330) 및 배면발광가능한 제2 발광소자(OLED2)(340)와 제1 화소회로(Ⅰ) 및 제2 화소회로(Ⅱ)(도 5, 6 참조)를 더 포함한다.

제1 발광소자(330)는 제1 하부전극(애노드전극)(331)과, 제1 하부전극(331)상에 형성된 제1 발광층(336)과, 제1 발광층(336)상에 형성된 제1 상부전극(캐소드전극)(337)을 포함한다. 보다 구체적으로, 다층구조의 제1 애노드전극(331)은 하부 도전층(332)과, 하부 도전층(332) 상에 형성된 반사성 도전층(333)을 포함한다. 여기서, 하부 도전층(332)은 투명성이 있는 도전성 금속산화물, 예를 들면, ITO(indium tin oxide) 및 IZO(indium zinc oxide) 등으로 형성되며, 반사성 도전층(333)은 은(Ag), 알루미늄(Al), 은을 주체로 하는 합금 및 알루미늄을 주체로 하는 합금으로 형성된다. 통상, 하부도전층(332)은 반사성도전층(333)과 그 하부막 과의 밀착성을 향상시키기 위해 기판(301)상에 형성된다.

제1 발광층(336)은 제1 애노드전극(331)과 제1 캐소드전극(337)으로부터 전자와 정공이 재결합하여 여기자를 형성하면서 발광하며, 전자와 정공의 주입특성을 향상시키기 위해, 미도시된 정공주입층, 정공수송층, 전자수송층 및 전자주입층 중 적어도 일부층들을 포함할 수 있다. 제1 캐소드전극(337)은 Al, Ca, MgAg, Ag등에서 선택되어 형성된다. 캐소드전극(337)의 투과도를 높이기 위해, MgAg 또는 Ca등을 100Å내외로 증착하여 사용하며, 그 상부에 IZO등과 같은 투명전극을 보조층(미도시)으로 형성하기도 한다.

제2 발광소자(340)는 기판(301)상에 형성된 제2 애노드전극(341)과, 제2 애노드전극상(341)에 형성된 제2 발광층(346)과, 제2 발광층(346)상에 형성된 제1 캐소드전극(347)을 포함한다. 제2 애노드전극(341)은 제1 애노드전극(331)과 소정 이격 거리를 두고 형성되기 때문에, 제1 발광소자(330) 및 제2 발광소자(340)는 전기적으로 절연된다. 제2 애노드전극(341)은 투명성이 있는 도전성 금속산화물, 예를 들면, ITO 및 IZO 등으로 형성되며, 제2 캐소드전극(347)은 Al, Ca, MgAg, Ag 등에서 선택되어 형성된다. 또한, 캐소드의 투과도를 높이기 위해,MgAg 또는 Ca 등을 100Å내외로 증착하여 사용하며, 그 상부에 IZO등과 같은 투명전극을 보조층(미도시)으로 형성하기도 한다.

제2 캐소드전극(347)상에는 적어도 제2 발광층(346)을 덮는 상부보조전극층(349)이 형성된다. 상부보조전극층(349)은 배면발광소자(340)의 광이 전면쪽으로 누설되는 것을 방지하고 배면측 반사율을 증가시키기 위해 반사율이 높은 Al, Ag, Al합금, Ag합금 등을 이용할 수 있다. 제2 발광소자(340)를 구성하는 제2 캐소드전극(347)과 제1 발광소자(330)를 구성하는 제1 캐소드전극(337)은 개별적으로 형성하지 않고 공통전극으로 이용할 수 있다. 제2 발광층(346)은 상술한 제1 발광층(336)과 같은 원리로 발광한다.

한편, 제1 발광소자(330) 및 제2 발광소자(340)에는 제1 및 제2 트랜지스터(310,320)가 전기적으로 접속된다. 이때, 제1 및 제2 트랜지스터(310,320)는 기판(301)상에 각 발광소자(330,340)의 하부영역에 형성되며, 이때, 제2 발광소자(340)의 하부영역에는 배면발광의 효율을 향상시키기 위해 다른 소자들을 배치하지 않는 것이 바람직하다.

이와 같은 구성에 의해, 제1 발광소자(330) 및 제2 발광소자(340) 각각에 개별적으로 전원을 인가하거나 제1 및 제2 발광소자(330,340) 모두에 동시에 전원을 인가할 수도 있다. 사용자가 제1 발광소자(330)측으로 전원을 인가하는 경우, 제1 발광소자(330)만 발광하게 되고, 제1 발광소자(330)의 구성상 제1 캐소드전극(337)을 통해서 빛이 표시되기 때문에 전면에 화상이 표시된다. 한편, 사용자가 제2 발광소자(340)측으로 전원을 인가하는 경우, 제2 발광소자(340)만 발광하게 되고, 제2 발광소자(340)의 구성상 제2 애노드전극(341)을 통해서 빛이 표시되기 때문에 배면에 화상이 표시된다. 다시 말해, 사용자가 전면 또는 배면에 Ｒ을 표시하고자 하는 경우, 원하는 발광면측의 발광소자에 전원을 인가하여 전면 또는 배면 어디에 서든지 Ｒ을 정확하게 표시할 수 있을 뿐만 아니라 전면 및 배면 양측 모두에 Ｒ을 표시할 수 있다.

도 5는 본 발명의 일 실시예에 따른 양면발광 화소회로를 나타내는 회로도이고, 도 6은 본 발명의 다른 실시예에 따른 양면발광 화소회로를 나타내는 회로도이다. 도 5 및 도 6에서 동일한 기능을 수행하는 구성요소에는 동일한 참조번호를 기재하고, 중복된 설명은 생략한다.

도 5 및 도 6을 참조하면, 양면발광화소회로(300)는 제1 화소회로(Ⅰ)와 제2 화소회로(Ⅱ)를 포함한다.

제1 화소회로(Ⅰ)는 제1 트랜지스터(스위칭트랜지스터)(M1)와, 캐패시터(C1)와 제2 트랜지스터(구동트랜지스터)(M2)를 포함하며, 제2 화소회로(Ⅱ)는 제1 트랜지스터(스위칭트랜지스터)(M7)와, 캐패시터(C2)와 제2 트랜지스터(구동트랜지스터)(M8)를 포함한다.

여기서, M1은 주사선(Sn-1)과 제1 데이터선(Dm-1)에 전기적으로 접속되며, 캐패시터(C1)는 M1에 접속되어 제1 데이터선(Dm-1)으로부터 인가되는 제1 데이터신호에 대응되는 전압을 충전하고, M2는 게이트가 캐패시터(C1)에 연결되며 어느 하나의 전극은 제1 발광소자(330)에 전기적으로 접속된다.

M7은 주사선(Sn-1)과 제2 데이터선(Dm)에 전기적으로 접속되며, 캐패시터(C2)는 M7에 접속되어 제2 데이터선(Dm)으로부터 인가되는 제2 데이터신호에 대응되는 전압을 충전하고, M8는 게이트는 캐패시터(C2)에 연결되며 어느 하나의 전극은 제2 발광소자(340)에 전기적으로 접속된다. 전술한 구성을 갖는 제1 화소회로 (Ⅰ)와 제2 화소회로(Ⅱ)는 적어도 한 방향으로 이웃해 있다.

이와 같은 제1 화소회로(Ⅰ)의 구성에 의해, 제1 발광소자(330)는 다음과 같은 구동 원리로 전면발광한다. 우선, 주사선(Sn-1)을 통해 인가된 주사신호에 의해 M1이 온상태가 되면, 제1 발광소자(330)에는 제1 데이터선(Dm-1)을 통해 데이터신호가 전달된다. 이때, 캐패시터(C1)에는 발광소자 전원의 전압레벨과 데이터신호의 전압레벨을 감산한 전압이 저장된다. 그리고, 캐패시터(C1)에 저장된 전압이 M2의 게이트전극에 인가되어 M2의 소스전극에서 드레인전극 방향으로 일정한 전류가 흐르게 되며, 이에 따라 제1 발광소자(330)에 전류가 흐르게 되어 전면 발광소자인 제1 발광소자(330, 도 3 및 도 4참조)가 발광한다. 이때, 제1 발광소자(330)는 제1 발광층(336)에서 생성된 빛을 제1 캐소드전극(337)측을 통해 발광하는 전면발광소자이다.

제2 발광소자(340)의 발광원리는 제1 발광소자(330)의 발광원리와 마찬가지이다. 우선, 주사선(Sn-1)을 통해 주사신호가 인가되어 M7이 온상태가 되면, 제2 발광소자(340)에는 제2 데이터선(Dm)을 통해 데이터신호가 전달된다. 이때, 캐패시터(C2)에는 발광소자 전원의 전압레벨과 데이터신호의 전압레벨을 감산한 전압이 저장된다. 그리고, 캐패시터(C2)에 저장된 전압이 M8의 게이트 전극에 인가되어 M8의 소스전극에서 드레인 전극 방향으로 일정한 전류가 흐르게 되며, 이에 따라 제2 발광소자(340)에 전류가 흐르게 되어 배면발광소자인 제2 발광소자(340)가 발광한다. 이때, 제2 발광소자(340)는 캐소드전극 상부에 형성된 상부보조전극층(349)에 의해 제2 발광층(346)에서 생성된 빛을 제2 애노드전극(341)측으로 발광시 키는 배면발광소자이다.

이때, 도 5 및 도 6을 참조하면, 제1 발광소자(330) 및 제2 발광소자(340)는 하나의 전원선(EL Vdd)(340) 및 하나의 주사선(Sn)을 공유하며, 각각의 발광소자에는 각각 다른 데이터선이 연결된다. 도 5에는 제1 화소회로(Ⅰ)와 제2 화소회로(Ⅱ)가 공유전원선(EL VDD)를 기준으로 좌우로 배치되어 있으며, 도 6에는 제1 화소회로(Ⅰ)와 제2 화소회로(Ⅱ)가 공유전원선(EL VDD)를 기준으로 상하로 배치되어 있다. 이에 따라, 제1 및 제2 발광소자(330,340) 역시 전원선(EL Vdd)을 기준으로 좌우 또는 상하배치가 가능하며, 좌우 및 상하 배치되는 제1 및 제2 발광소자(330,340)는 동일한 색, 예를 들면, 제1 발광소자(330)가 적색이면, 제2 발광소자(340) 역시 적색으로 발광하는 소자이다.

이에 따라, 제1 발광소자(330)와 제2 발광소자(340)는 사용자의 선택에 따라 각각 독립적으로 발광할 수 있으며, 동시에 발광할 수 있다. 즉, 사용자가 전면 및 배면 각각에 동일한 화상을 동시에 구현하거나 각각 다른 화상을 동시에 구현할 수 있다.

전술한 실시예에서는 하나의 발광소자에 두개의 트랜지스터와 하나의 캐패시터가 연결되는 구조가 개시되어 있습니다만, 이에 한정되는 것은 아니며 보상회로를 포함할 수 있다.

이하에서는 도 7 내지 도 9를 참조하여, 제1 화소회로(Ⅰ) 및 제2 화소회로(Ⅱ)를 구성하는 제2 트랜지스터(M2, M8)의 문턱전압을 보상하는 문턱전압 보상회로 와, 제1 및 제2 화소회로(Ⅰ,Ⅱ)에 공급되는 제1 전원의 전압강하를 보상하는 전압강하 보상회로를 설명한다. 이하에서는 M2의 문턱전압을 보상하는 문턱전압 보상회로를 구비한 화소회로를 나타내는 회로도인 도 7을 참조하여 설명한다.

도 7을 참조하면, 제1 화소회로(Ⅰ)는 OLED와, 제1 트랜지스터(M1), 구동 트랜지스터인 제2 트랜지스터(M2), 스토리지 캐패시터(C1) 및 문턱전압 보상회로(700)를 포함한다. 문턱전압 보상회로(700)는 제3 트랜지스터(M3), 제4 트랜지스터(M4), 제5 트랜지스터(M5), 및 제6 트랜지스터(M6)를 포함한다.

제1 내지 제6 트랜지스터(M1,M2,M3,M4,M5,M6)는 게이트 전극, 소스 전극 및 드레인 전극을 구비하며, 스토리지 캐패시터(C1)는 제1 전극과 제2 전극으로 이루어진다.

제1 트랜지스터(M1)는 게이트 전극은 제n-1 주사선(Sn-1)에 연결되고, 소스전극은 데이터선(Dm)에 연결되며, 드레인전극은 제1 노드(A)에 연결된다. 따라서, 제n-1 주사선(Sn-1)을 통해 입력되는 제n-1 주사신호에 의해 데이터신호가 제1 노드(A)에 전달된다.

제2 트랜지스터(M2)는 소스전극은 제1 노드(A)에 연결되고 드레인 전극은 제3 노드(C)에 연결되며 게이트 전극은 제2 노드(B)에 연결된다. 따라서, 제4 트랜지스터(M4)의 동작에 의해 제2 노드(B)와 제3 노드(C)의 전위가 같아지면, 제2 트랜지스터(M2)가 다이오드 결합을 하게 되어 제1 노드(A)에 전달된 데이터신호가 제2 트랜지스터(M2)를 통해 제2 노드(B)에 도달된다. 그리고, 화소전원이 제1 노드(A)에 전달되면, 게이트전극에 인가되는 전압에 대응하여 전류가 소스전극에서 드 레인 전극을 통해 흐르도록 한다. 즉, 제2 노드(B)의 전위에 의해 흐르는 전류량이 결정된다.

제3 트랜지스터(M3)는 게이트 전극은 제n 주사선(Sn)에 연결되고, 드레인전극은 제2 노드(B)에 연결된다. 따라서, 제n 주사선(Sn)을 통해 입력되는 제n 주사신호를 제2 노드(B)에 전달한다.

제4 트랜지스터(M4)는 게이트 전극은 제n-1 주사선(Sn-1)에 연결되고, 소스전극은 제3 노드(C)에 연결되며, 드레인전극은 제2 노드(B)에 연결된다. 따라서, 제n-1 주사선(Sn-1)을 통해 입력되는 제n-1 주사신호에 의해 제 2 노드(B)와 제 3 노드(C)의 전위를 동일하게 한다.

제5 트랜지스터(M5)는 소스 전극은 전원선(EL Vdd)에 연결되고 드레인 전극은 제1 노드(A)에 연결되며 게이트 전극은 발광 제어선(En)에 연결된다. 따라서, 발광제어선(En)을 통해 전달되는 발광 제어신호에 따라 선택적으로 화소전원을 제2 트랜지스터(M2)에 전달한다.

제6 트랜지스터(M6)는 소스 전극은 제3 노드(C)에 연결되고 드레인전극은 OLED에 연결되며, 게이트 전극은 발광 제어선(En)에 연결된다. 따라서, 발광 제어선(En)을 통해 전달되는 발광 제어신호에 따라 선택적으로 전류를 OLED에 전달한다.

스토리지 캐패시터(C1)는 제1 전극은 화소전원선(EL Vdd)에 연결되고 제2 전극은 제2 노드(B)에 연결된다. 따라서, 제3 트랜지스터(M3)에 의해 초기화신호가 제2 노드(B)에 연결되면 스토리지 캐패시터(C1)에 전달되어 스토리지 캐패시터(C1) 는 초기화전압을 저장하고, 제1 트랜지스터(M1)와 제4 트랜지스터(M4)에 의해 데이터신호가 제2 트랜지스터(M2)에 전달되면 데이터신호에 대응하는 전압을 충전한다. 스토리지 캐패시터(C1)는 저장된 전압을 제2 노드(B)에 전달하여 제2 트랜지스터(M2)의 게이트 전극에 스토리지 캐패시터(C1)에 저장된 전압이 인가되도록 한다.

도 8은 도 7의 화소회로의 동작을 나타내는 타이밍 도이다. 도 8을 참조하여 설명하면, 화소회로에 제n-1 주사신호(Sn-1), 제n 주사신호(Sn) 및 발광제어신호(En)가 입력되어 화소가 동작한다. 그리고, 제n-1 주사신호(Sn-1), 제n 주사신호(Sn) 및 발광제어신호(En)는 주기적인 신호이며, 제1 구간(T1), 제2 구간(T2) 및 제3 구간(T3)을 포함하며 제3 구간(T3)은 한 프레임이 종료될 때까지 유지된다.

제n-1 주사신호(Sn-1)는 제1 구간(T1)에서 로우상태를 유지하며 제2 구간(T2)과 제3 구간(T3)에서 하이 상태를 유지하고, 제n 주사신호(Sn)는 제1 구간(T1)과 제3 구간(T3)에서 하이 상태를 유지하며 제 2 구간(T2)에서 로우상태를 유지한다. 그리고, 발광제어신호(En)는 제1 구간(T1)과 제2 구간(T2)에서 하이 상태를 유지하며 제 3 구간(T3)에서 로우상태로 전환되어 로우상태를 유지한다.

제1 구간(T1)에서는 제n-1 주사신호(Sn-1)에 의해 제3 트랜지스터(M3)가 온 상태가 된다. 따라서, 초기화신호가 제2 노드(B)에 전달되어 스토리지 캐패시터(C1)가 초기화신호에 의해 초기화된다.

그리고, 제 2 구간(T2)에서는 제n 주사신호(Sn)에 의해 제1트랜지스터(M1)와 제4 트랜지스터(M4)가 온 상태가 된다. 따라서, 데이터 신호가 제1 트랜지스터 (M1)를 통해 제1 노드(A)에 전달되며 제4 트랜지스터(M4)에 의해 제2 노드(B)와 제3 노드(C)의 전위가 동일해져 제2 트랜지스터(M2)가 다이오드 결합을 하게 되어 제1 노드(A)에 전달된 데이터신호가 제2 노드(B)로 전달된다.

따라서, 스토리지 캐패시터(C1)에는 하기의 수학식 1에 해당하는 전압이 저장되어 제2 트랜지스터(M2)의 게이트 전극에 수학식 1에 해당하는 전압이 인가된다.

여기서, Vsg는 제2 트랜지스터(M2)의 소스와 게이트 전극 간의 전압, Vdd는 화소전원 전압, Vdata는 데이터 신호의 전압, Vth는 제2 트랜지스터(M2)의 문턱전압을 나타낸다.

그리고, 제3 구간(T3)에서 발광제어신호에 의해 제5 트랜지스터(M5)와 제6 트랜지스터(M6)가 온 상태가 되어 화소전원이 제2트랜지스터(M2)에 인가된다. 이때, 제2 트랜지스터(M2)의 게이트 전극에 상기 수학식 1에 해당하는 전압이 인가되어 제2 트랜지스터(M2)의 소스에서 드레인 전극 사이로 하기의 수학식 2에 해당하는 전류가 흐르게 된다.

여기서 I_OLED는 OLED에 흐르는 전류, Vgs는 제2 트랜지스터(M2)의 게이트 전 극에 인가되는 전압, Vdd는 화소전원의 전압, Vth는 제2트랜지스터(M2)의 문턱전압, Vdata는 데이터신호의 전압을 나타낸다.

따라서, OLED에 흐르는 전류는 제2 트랜지스터(M2)의 문턱전압과 관계없이 흐르게 된다.

도 9는 본 발명의 실시예에 따른 전압강하 보상회로를 구비한 화소회로를 나타내는 회로도이다.

도 9를 참조하면, 화소회로(Ⅰ)는 OLED와, 제1 트랜지스터(M1), 제2 트랜지스터(M2), 스토리지 캐패시터(C1) 및 전압강하 보상회로(900)를 포함한다.

전압강하 보상회로(900)는 제3 트랜지스터 및 제4 트랜지스터(M3,M4)와 보상용 커패시터(Cb)(또는 제1 캐패시터)를 구비한다.

제3 트랜지스터(M3)의 게이트 전극은 제n-1 주사선(Sn-1)에 전기적으로 접속된다. 그리고, 제3 트랜지스터(M3)의 소스 전극은 전원선(EL Vdd)에 접속되고, 드레인 전극은 제1 노드(N1)에 전기적으로 접속된다. 이러한, 제3 트랜지스터(M3)는 제n-1 주사선(Sn-1)에 공급되는 주사신호에 따라 전원선에 공급되는 제1 전원을 제1 노드(N1)에 공급한다.

제4 트랜지스터(M4)의 게이트 전극은 제n-1 주사선(Sn-1)에 전기적으로 접속된다. 그리고, 제4 트랜지스터(M4)의 소스 전극은 보상 전원선(VSUSn)에 접속되고, 드레인 전극은 제1 트랜지스터(M1)의 드레인 전극인 제2 노드(N2)에 전기적으로 접속된다. 이러한, 제4 트랜지스터(M4)는 제n-1 주사선(Sn-1)에 공급되는 주사 신호에 따라 보상 전원선(VSUSn)에 공급되는 보상전원을 제2 노드(N2)에 공급한다.

보상용 커패시터(Cb)의 제1 전극은 제1 노드(N1)에 전기적으로 접속되고, 제2 전극은 제2 노드(N2)에 전기적으로 접속된다. 이러한, 보상용 커패시터(Cb)는 제n-1 주사선(Sn-1)에 공급되는 주사신호에 따라 제1 노드(N1)와 제2 노드(N2)간의 차전압을 저장하고, 제n 주사선(Sn)에 공급되는 주사신호에 따라 제1 트랜지스터(M1)를 통해 데이터선(Dm-1)으로부터 공급되는 디지털 데이터 신호를 저장한다.

이와 같은, 각 화소의 구동방법을 설명하면 다음과 같다.

우선, 제n-1 주사선(Sn-1)에 주사신호가 공급될 경우 제1 노드(N1)에는 제 1 전원이 공급됨과 동시에 제2 노드(N2)에는 보상전원이 공급된다. 이후, 제n 주사선(Sn)에 주사신호가 공급될 경우 제2 노드(N2)에는 디지털 데이터 신호가 공급됨과 동시에 제1 노드(N1)에는 제2 노드(N2)의 전압 변화량만큼 변경된다. 이에 따라, 제n 주사선(Sn)에 주사신호가 공급될 경우 제1 노드(N1) 상의 전압은 아래의 수학식 3와 같다.

수학식 3에 있어서, Vdd는 전원선(EL Vdd)에 공급되는 제1 전원이고, Vdata는 데이터선(Dm)에 공급되는 디지털 데이터 신호이며, Vn은 보상 전원선(VSUSn)에 공급되는 보상전원이다.

이에 따라, 캐패시터(C1)의 제2 전극에는 제1 전원(EL Vdd)이 공급됨과 동시 에 제1 전극에는 수학식 3과 같은 제1 노드(N1) 상의 전압(V_N1)이 공급된다. 이때, 캐패시터(C1)에 저장되는 전압은 아래의 수학식 4와 같게 된다.

수학식 4에서와 같이 캐패시터(C1)에 저장되는 전압에 의해 제2 트랜지스터 (M2)가 구동됨으로써 발광소자(OLED)에 공급되는 전류를 아래의 수학식 5와 같게 된다.

수학식 5에 있어서, V_GS2는 제2 트랜지스터의 게이트-소스간 전압이고, V_TH2는 제2 트랜지스터의 문턱전압이다.

수학식 5에서 알 수 있는 바, 발광소자(OLED)에 흐르는 전류(I_OLED)는 제 1 전원선(EL Vdd)에 공급되는 제1 전원에 영향을 받지 않음을 알 수 있다.

본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지해여 한다. 또한, 본 발명의 기술분야에서 당업자는 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

본 발명에 따르면, 사용자의 선택에 따라 전면 발광소자 및 배면 발광소자를 독립적이고 선택적으로 발광시킬 수 있으므로, 전면 및 배면을 독립적으로 발광시킬 수 있을 뿐만 아니라 양면을 동시에 발광시킬 수 있다. 또한, 전면, 배면에 각각 다른 화상을 구현시킬 수 있을 뿐만 아니라 양면 모두에 동일한 화상을 구현시킬 수 있다.

더욱이, 전면발광화소 및 배면발광화소가 하나의 전원선을 공유함으로써, 개구율면에서 유리하다.

Claims

복수의 전원선, 복수의 주사선, 복수의 데이터선 및 복수의 양면발광화소를 포함하며,

상기 양면발광화소는

전면 발광하는 제1 발광소자와, 상기 주사선 및 상기 복수의 데이터선 중 어느 하나인 제1 데이터선에 전기적으로 접속하여, 상기 제1 데이터선에 전달된 제1 데이터신호에 대응하는 전류를 상기 제1 발광소자에 공급하는 제1 화소회로를 포함하는 전면발광화소; 및

배면 발광하는 제2 발광소자와, 상기 제1 화소회로에 전기적으로 접속된 상기 주사선 및 상기 제2 데이터선에 전기적으로 접속하여, 상기 제1 데이터선과 상이한 상기 복수의 데이터선 중 하나인 제2 데이터선에 전달된 제2 데이터신호에 대응하는 전류를 상기 제2 발광소자에 공급하는 제2 화소회로를 포함하는 배면발광화소를 포함하며,

상기 전면발광화소 및 상기 배면발광화소는 상기 복수의 전원선 중 하나의 전원선을 공유하는 발광표시장치.
제1항에 있어서,

상기 전면발광화소와 상기 배면발광화소는 상기 공유 전원선을 기준으로 적어도 한 방향으로 이웃해 있는 발광표시장치.
제2항에 있어서,

상기 공유전원선을 기준으로 이웃해 있는 상기 전면발광화소 및 상기 배면발광화소는 동일한 색을 방출하는 발광표시장치.
제1항에 있어서,

상기 전면발광화소 및 상기 배면발광화소는 상기 복수의 주사선 중 하나의 주사선을 공유하는 발광표시장치.
제1항에 있어서,

상기 제1 및 제2 화소회로 각각은,

상기 주사선에 인가되는 주사신호에 따라 상기 제1 및 제2 데이터선에 인가되는 상기 제1 및 제2 데이터 신호를 전달하는 제1 트랜지스터;

상기 전달된 제1 및 제2 데이터 신호에 대응하는 전압을 저장하는 캐패시터; 및

상기 캐패시터에 저장된 전압에 대응하는 전류를 상기 각 발광소자에 공급하는 제2 트랜지스터를 포함하는 발광표시장치.
제5항에 있어서,

상기 전면발광화소 및 배면발광화소 중 적어도 하나는 상기 제2 트랜지스터 의 문턱전압을 보상하는 문턱전압 보상회로를 더 포함하는 발광표시장치.
제5항에 있어서,

상기 전면발광화소 및 상기 배면발광화소 중 적어도 하나는 상기 화소회로에 공급되는 제1 전원의 전압강하를 보상하는 전압강하 보상회로를 더 포함하는 발광표시장치.
제1항에 있어서

상기 제1 발광소자 및 상기 제2 발광소자가 전기적으로 절연되도록 배치되는 발광표시장치.
제1항에 있어서,

상기 제1 발광소자는 기판 상에 형성된 반사성도전층을 갖는 제1 하부전극과, 상기 제1 하부전극 상에 형성된 제1 발광층과, 상기 제1 발광층상에 형성된 제1 상부전극을 포함하는 발광표시장치.
제1항에 있어서,

상기 제2 발광소자는 기판 상에 형성된 제2 하부전극과, 상기 제2 하부전극 상에 형성된 상기 제2 발광층과, 상기 제2 발광층 상에 형성된 제2 상부전극과, 상기 제2 상부전극 상에 형성되며 적어도 상기 제2 발광층을 덮는 상부보조전극층을 포함하는 발광표시장치.
제9항에 있어서,

상기 반사성 도전층은 알루미늄(Al), 은(Ag), 알루미늄합금, 은합금 중 적어도 하나에서 선택되는 발광표시장치.
제10항에 있어서,

상기 상부보조전극층은 알루미늄(Al), 은(Ag), 알루미늄합금, 은합금 중 적어도 하나에서 선택되는 발광표시장치.
제9항 또는 제10항에 있어서,

상기 제1 및 제2 하부전극은 애노드이고, 상기 제1 및 제2 상부전극은 캐소드인 발광표시장치.