KR20060100695A - Probe card for multi-chip test - Google Patents
Probe card for multi-chip test Download PDFInfo
- Publication number
- KR20060100695A KR20060100695A KR1020050022424A KR20050022424A KR20060100695A KR 20060100695 A KR20060100695 A KR 20060100695A KR 1020050022424 A KR1020050022424 A KR 1020050022424A KR 20050022424 A KR20050022424 A KR 20050022424A KR 20060100695 A KR20060100695 A KR 20060100695A
- Authority
- KR
- South Korea
- Prior art keywords
- contact pin
- pin bar
- probe card
- slit groove
- assembled
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
Abstract
본 발명은 반도체 제조공정중 웨이퍼 테스트공정에서 사용되고 있는 다칩 테스트용 프로브 카드에 관한 것으로서, 특히 프로브카드를 구성하는 컨택트핀바의 일측면 또는 양측면에 에폭시코팅층을 형성하고 에포시코팅층에 컨택트핀의 조립을 위한 슬릿홈을 가공한 다칩 테스트용 프로브 카드에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a probe chip for a multi-chip test used in a wafer test process in a semiconductor manufacturing process. In particular, an epoxy coating layer is formed on one side or both sides of a contact pin bar constituting the probe card, and the assembly of the contact pin on the epoxy coating layer is performed. The present invention relates to a multi-chip test probe card having a slit groove for processing.
본 발명에 따른 다칩 테스트용 프로브 카드는 판상이며 세라믹 또는 수정으로 된 컨택트핀바의 양측 면 또는 일측 면에 에폭시 또는 EMC로 코팅하여 에폭시 코팅층을 형성하고, 상기 에폭시 코팅층에 각각 소정의 깊이와 두께로 된 슬릿홈을 가공하고, 상기 컨택트핀바는 일측 면으로 양단부가 돌출시키어 인접된 컨택트핀바 사이 간격이 일정하게 이격되도록 구성하며, 상기 슬릿홈에 삽입되는 컨택트핀은 대략 세워진 "W" 형태를 갖게 하여 동일 방향으로 상부팁과 하부팁이 돌출되게 하며 상하부 팁의 반대측은 슬릿홈에 삽입되도록 하며, 상기 컨택트핀바가 조립되는 컨택트핀바하우징의 컨택트핀바수납대는 개구부의 양가장자리에 컨택트핀바의 양단 부를 얹어 조립하는 계단면이 형성된 것을 특징으로 한다.Probe card for the multi-chip test according to the present invention is a plate-like, or coated on both sides or one side of the contact pin bar made of ceramic or quartz with epoxy or EMC to form an epoxy coating layer, each of the epoxy coating layer has a predetermined depth and thickness Process the slit groove, the contact pin bar is protruded at both ends to one side so that the space between the adjacent contact pin bar is uniformly spaced, and the contact pin inserted into the slit groove has a substantially "W" shape to form the same The upper and lower tips protrude in the direction, and the opposite side of the upper and lower tips are inserted into the slit groove, and the contact pin bar housing of the contact pin bar housing to which the contact pin bar is assembled is placed on both ends of the contact pin bar at the edge of the opening. Characterized in that the stepped surface is formed.
Description
도 1은 종래의 다칩 테스트용 프로브 카드의 분해 사시도1 is an exploded perspective view of a conventional multi-chip test probe card
도 2는 본 발명에 따른 다칩 테스트용 프로브 카드의 분해 사시도Figure 2 is an exploded perspective view of a probe chip for multi-chip test according to the present invention
도 3은 본 발명에 따른 프로브 카드를 구성하는 컨택트핀바의 사시도Figure 3 is a perspective view of the contact pin bar constituting the probe card according to the present invention
도 4는 본 발명에 따른 구조로된 다수의 컨택트핀바(200)가 컨택트핀바수납대(120)에 조립된 상태의 평면도4 is a plan view of a state in which a plurality of
도 5는 본 발명에 따른 프로브 카드를 구성하는 컨택트핀의 사시도 및 정면도5 is a perspective view and a front view of the contact pin constituting the probe card according to the present invention;
도 6는 본 발명에 따른 컨택트핀과 컨택트핀바가 조립된 상태의 정단면도Figure 6 is a front sectional view of the contact pin and the contact pin bar assembled state according to the present invention
도 7는 본 발명에 따른 컨택트핀이 조립된 컨택트핀바가 井자형으로 구성된 상태의 평면도Figure 7 is a plan view of a state in which the contact pin bar assembled in the contact pin according to the present invention is configured in
도 8은 반도체의 종류에 따라 패드 위치가 각기 다른 칩의 개략적 평면도8 is a schematic plan view of a chip having different pad positions according to the type of semiconductor;
****도면의 주요부호에 대한 설명******* Description of the major symbols in the drawings ***
100 : 컨택트핀바하우징 110 : 컨택트핀바하우징커버 100: contact pin bar housing 110: contact pin bar housing cover
120 : 컨택트핀바수납대 121 : 개구부 120: contact pin bar storage 121: opening
122 : 계단면 123 : 캐퍼시터형성방지용통로 122: step surface 123: capacitor formation prevention passage
200 : 컨택트핀바 210 : 에폭시코팅층 200: contact pin bar 210: epoxy coating layer
220 : 슬릿홈 300 : 컨택트핀 220: slit groove 300: contact pin
본 발명은 반도체 제조공정 중 웨이퍼에 형성된 다수개의 칩을 테스트하는 공정에서 사용되고 있는 다칩 테스트용 프로브 카드에 관한 것으로서, 특히 프로브카드를 구성하는 컨택트핀바의 일측면 또는 양측면에 에폭시코팅층을 형성하고 에포시코팅층에 컨택트핀의 조립을 위한 슬릿홈을 가공한 다칩 테스트용 프로브 카드에 관한 것이다.BACKGROUND OF THE
일반적으로 웨이퍼는 6,8,10,12인치의 원판형으로 각각의 판마다 수백 개의 칩을 가지며, 각 칩은 많은 용량을 가지고 있는 디램 또는 에스램 또는 비메모리 등 여러 가지가 존재한다.Generally, wafers are discs of 6, 8, 10, and 12 inches and have hundreds of chips for each plate, and each chip has a large capacity such as DRAM, SRAM, or non-memory.
이러한 웨이퍼 상에 식설된 각 칩들의 이상 유무를 검사하는데, 이 검사를 위해 테스트시스템에서 특정한 신호를 만들어 칩에 보내야하고, 송출된 신호에 대한 결과를 받아 분석 및 판정을 하고, 또 이 결과를 데이터화하여 볼 수 있도록 하여야 한다.Each chip installed on the wafer is inspected for abnormality. For this inspection, a specific signal must be made by the test system and sent to the chip, and the result of the transmitted signal is received for analysis and determination. Should be able to see.
이때 테스트시스템과 웨이퍼에 있는 칩들 상호간에 신호를 주고받는 수단 역할을 수행하는 것이 프로브카드(probe card)이다.At this time, the probe card serves as a means of transmitting and receiving signals between the test system and the chips in the wafer.
도 1은 종래의 다칩 테스트용 프로브 카드의 분해 사시도이다.1 is an exploded perspective view of a conventional multi-chip test probe card.
프로프 카드는 기본적으로 컨택트핀바하우징커버(11)와 컨택트핀바수납대(12)로 구성된 컨택트핀바하우징(10)과 상기 컨택트핀바수납대(12)에 3개가 일조로 하여 수납되는 컨택트핀바(20)와 상기 컨택트핀바(20)와 컨택트핀바(20) 사이에 조립된 다수개의 박판상의 컨택트핀(30)으로 구성된다.The prop card is basically a contact pin bar housing cover (11) consisting of a contact pin bar housing cover (11) and a contact pin bar storage stand (12) and a contact pin bar (20) that is stored in a pair of contact pin bars (20). ) And a plurality of thin plate-
상기 컨택트핀(30)이 컨택트핀바(20)와 컨택트핀바(20) 사이에 조립되기 위하여 3개의 컨택트핀바(20) 중 중앙에 있는 컨택트핀바(20)의 양측면에 각각 세로의 슬릿홈(21)을 가공하고, 양측에 있는 두 컨택트핀바(20)에는 각각 일측면에 만 슬릿홈(21)을 가공시키되 중앙의 컨택트핀바(20)에 가공된 슬릿홈(21)에 대응하여 가공하고서, 3개의 컨택트핀바를 등간격으로 이격시키어 슬릿홈(21)에 컨택트핀(30)을 조립하여 다칩 테스트용 프로브 카드를 조립하는 것이다.Vertical
이상과 같은 구조로된 종래의 다칩 테스트용 프로브 카드는 상술한 바와 같이 컨택트핀바(20)의 마주보는 면에 세로로 다수개의 슬릿홈(21)을 가공하여야 하는데, 상기 컨택트핀바의 재질이 세라믹을 소결처리하여 제조된 것이기에 물성(物性)이 브리틀(brittle)하여 홈파기 가공이 곤란하다.In the conventional multi-chip test probe card having the above structure, as described above, the plurality of
그런데, 근래에 반도체 칩 제조용 웨이퍼는 8인치에서 12인치로 대구경화(大球莖化)되는 추세에 있기에 하나의 웨이퍼상에 있는 수백개의 칩(chip)을 일거에 테스트 할 수 있는 프로보카드의 개발이 요구되고 있고, 반도체 기술의 발달로 웨이퍼의 단위면적당 가공되는 칩의 개수가 증가하는 추세에 있어 칩의 패드간 간격이 좁아지는 협소 핏치(fine pitch)추세에 있어, 프로카드를 구성하는 컨택트핀바의 개수를 줄이거나, 슬릿홈(21)간 간격이 미세(fine)하게 가공되는 것이 요구되고 있다.However, in recent years, the wafer for semiconductor chip manufacturing has been largely sizing from 8 inches to 12 inches, so the development of a probocard capable of testing hundreds of chips on one wafer at a time is not possible. In the trend of increasing the number of chips to be processed per unit area of a wafer due to the development of semiconductor technology, the contact pin bar constituting the pro card is used in the narrow pitch trend of narrowing the pad-to-pad spacing. It is required to reduce the number or to process the interval between the
도 8은 반도체의 종류에 따른 웨이퍼에 형성된 패드 위치가 각기 다른 칩의 개략적 평면도인데, 도 8의 1번칩 내재 3번칩은 "1"형으로 배열된 패드(p)가 형성된 1자형 패드배열칩이고, 도 8의 4번칩 내지 9번칩은 패드(p)가 "1"형으로 배열된 패드와 "ㅡ"형으로 배열된 패드가 혼재한 혼합형 패드배열칩이다.FIG. 8 is a schematic plan view of a chip having different pad positions formed on a wafer according to a type of semiconductor. The
종래의 프로브 카드의 경우 1줄의 패드가 있는 칩(도 8의 2번칩)을 테스트하려 해도 2개의 컨택트핀바(20)로 1줄로 다수개의 컨택트핀(30)을 조립해야 하고, 2줄의 패드가 형성된 칩(도 8의 2번칩)을 테스트하기 위해선 3개의 컨택트핀바(도 8 의 1번칩)가 필요하다. In the case of a conventional probe card, even if a chip having a row of pads (
이와 같이 다수개의 컨택트핀(30)을 고정하는 데 다수개의 컨택트핀바(20)가 필요하여 그만큼 부피를 크게 차지하므로 1자형으로 배열된 패드라 하더라도 1자형 줄을 이룬 패드와 패드간의 간격을 짧게 하는데 한계가 있고, 특히 도 8의 4번칩 내지 9번칩의 경우같이 패드(p)가 "1"형으로 배열된 패드와 "ㅡ"형으로 배열된 패드가 혼재한 혼합형 패드배열칩을 테스트하기 위해서는 컨택트핀바가 수직으로 교차하여 구성되어야 하는데 최소 2개이상의 컨택트핀바가 1조로되어 열십자가 형태를 취하여야 하므로 그만큼 부피가 커져 제작상 어려움이 많다.As described above, a plurality of
본 발명은 상술한 바와 같은 종래의 문제점을 해결하기 위하여 안출된 것으로, 종래의 프로브카드는 컨택트핀바에 슬릿홈을 가공함에 문제가 있음을 착안하여, 컨택트핀바의 표면에 소정의 두께로 에폭시 또는 에폭시 몰딩 콤파운드로 코팅하되, 상기 에폭시 또는 에폭시 몰딩 콤파운드는 100℃ 내지 150℃의 온도범위에서 열팽창이 거의 없고 고체 상태에서 상당한 강도를 갖는 물성을 갖는 것을 특징으로 하고, 에폭시로 코팅된 컨택트핀바에 슬릿을 형성함에 있어서 슬릿은 에폭시 코팅층에 가공되도록 하여 프로브 카드에 사용되는 컨택트핀바의 개수를 줄이거나 슬릿간 간격을 줄여 파인 핏치 추세에 부응하는 프로브 카드를 제공하고자 함에 그 목적이 있다.The present invention has been made to solve the conventional problems as described above, the conventional probe card is focused on the problem of processing the slit groove in the contact pin bar, epoxy or epoxy to a predetermined thickness on the surface of the contact pin bar Coating with a molding compound, wherein the epoxy or epoxy molding compound is characterized in that the thermal expansion in the temperature range of 100 ℃ to 150 ℃ has a physical property having a considerable strength in the solid state, and the slit on the epoxy coated contact pin bar In forming the slits to be processed in the epoxy coating layer to reduce the number of contact pin bars used in the probe card or to reduce the distance between the slits to provide a probe card that meets the trend of fine pitch.
본 발명에 따른 다칩 테스트용 프로브 카드는 판상체로 된 컨택트핀바의 양측 면에 에폭시 또는 에폭시 몰딩 콤파운드(Epoxy Molding Compound, 이하 EMC라 함)로 코팅하여 에폭시 코팅층을 형성하고, 상기 에폭시 코팅층에 각각 소정의 깊이와 두께로 된 슬릿홈을 가공하고, 상기 컨택트핀바는 일측 면으로 양단부가 돌출시키어 인접된 컨택트핀바 사이 간격이 일정하게 이격되도록 구성하며, 상기 슬릿홈에 삽입되는 컨택트핀은 대략 세워진 "W" 형태를 갖게 하여 동일 방향으로 상부팁과 하부팁이 돌출되게 하며 상하부 팁의 반대측은 슬릿홈에 삽입되도록 하며, 상 기 컨택트핀바가 조립되는 컨택트핀바하우징의 컨택트핀바수납대는 개구부의 양가장자리에 컨택트핀바의 양단부를 얹어 조립하는 계단면이 형성된 것을 특징으로 한다.Probe card for multi-chip test according to the present invention is coated on both sides of the plate-like contact pin bar with epoxy or epoxy molding compound (hereinafter referred to as EMC) to form an epoxy coating layer, each predetermined on the epoxy coating layer The depth and thickness of the slit groove is processed, the contact pin bar is protruded at both ends to one side so that the space between the adjacent contact pin bar is constantly spaced, the contact pin inserted into the slit groove is approximately erect "W "The upper and lower tips protrude in the same direction so that the upper and lower tips are inserted into the slit groove, and the contact pin bar housing of the contact pin bar housing, to which the contact pin bar is assembled, contacts at both edges of the opening. Characterized in that the stepped surface is assembled by mounting both ends of the pin bar.
상기한 바와 같은 구성으로 이루어진 본 발명에 따른 다칩 테스트용 프로브 카드에 대하여 이하 첨부도면과 함께 상세하게 설명하기로 한다.The multi-chip test probe card according to the present invention having the configuration as described above will be described in detail with the accompanying drawings.
단, 본 명세서 및 청구범위에 사용된 용어나 단어는 발명자가 본 발명을 설명하기 위한 최선의 방법으로 선택한 개념으로 간주하고 본 발명의 기술적 내용을 파악함에 있어서 본 발명의 기술적 사상에 부합한 의미와 개념으로 적절히 해석되어야 할 것이다.However, the terms or words used in the present specification and claims are regarded as concepts selected by the inventors as the best way to explain the present invention and the meanings consistent with the technical spirit of the present invention in grasping the technical contents of the present invention. It should be properly interpreted as a concept.
도 2는 본 발명에 따른 다칩 테스트용 프로브 카드의 분해 사시도이다.2 is an exploded perspective view of a multi-chip test probe card according to the present invention.
본 발명에 따른 프로브 카드는 도 2에 도시된 바와 같이 컨택트핀바하우징커버(110)와 컨택트핀바수납대(120)로 구성된 컨택트핀바하우징(100)과 상기 컨택트핀바수납대(120)의 개구부에 수납되는 컨택트핀바(200)와 상기 컨택트핀바(200)의 양측면에 형성된 슬릿홈(210)에 조립된 다수개의 박판상의 컨택트핀(300)으로 구성 되는데, 상기 컨택트핀바수납대(120)는 사각 판상체로 중앙에 사각의 개구부(121)가 형성되며, 개구부(121)의 크기는 컨택트핀바의 길이와 조립되는 컨택트핀바의 개수에 의해 결정되는 것으로, 개구부(121)의 서로 대향하는 양측벽이 계단상으로 되어 각각 하나의 계단면(122)이 형성되어 조립되는 컨택트핀바의 양단부가 얹어져 조립되며, 상기 계단면(122)이 형성된 부분의 컨택트핀바수납대(120)의 표면에 컨택트핀바가 조립되는 방향으로 다수개의 미세한 홈이 형성되는데, 상기 홈은 캐퍼시터형성방지용통로(123)이고, 상기 캐패시터형성방지용 통로(123)의 개수는 조립되는 컨택트핀바(200) 개수에 의하여 결정된다.(하나의 컨택트핀바에 대하여 2줄의 캐퍼시터형성방지용 통로가 필요하다.)The probe card according to the present invention is accommodated in the opening of the contact
상기 캐퍼시터형성방지용통로(123)는 전도체인 다수의 컨택트핀(200) 좁은 간격으로 배열되므로 전기적 캐퍼시터가 발생되는 것을 미연에 방지하기 위하여 전하의 축적을 방지하기 위한 통로이며, 또다른 기능으로는 컨택트핀(200)에 통전(通電)될 때 발생되는 저항열이 축적되지 않게 하는 방열(放熱)기능도 있다.The capacitor
상기 컨택트핀바(200)는 도 2에 도시된 바와 같이 두께가 상대적으로 얇게 된 판면형태의 막대형으로 그 재질은 세라믹 또는 석영(Quartz)이며 보다 넓은 양측면 또는 일측면에 일정한 두께로 에폭시 또는 EMC가 코팅되어 에폭시코팅층(210)이 형성되는데, 상기 에폭시 또는 EMC는 고온 즉 100℃~150℃에서 열팽창에 의한 변형이 없는 수지이고, 고화되면 경화되어 상당한 기계적 강도를 갖는 재질의 수지이다.As shown in FIG. 2, the
상기 에폭시코팅층(210)의 슬릿홈(220)에 컨택트핀(300)이 압입되어 조립되면 상당한 외력이 작용되더라도 이탈되지 않을 정도의 폭과 깊이로 슬릿홈(220)이 가공된다.When the
이와 같이 본 발명에 따른 컨택트핀바(200)는 에폭시코팅층(210)을 형성시키고 여기에 슬릿홈(220)을 가공하기 때문에 슬릿홈(220)을 가공하는 방법도 종래와 같이 절삭에 의한 가공방법외에도 엣칭에 의한 화학적 가공방법 또는 레이저에 의한 가공방법도 사용가능하게 되었고, 따라서 슬릿홈(220)간 간격도 원하는 만큼 근거리(近距離)로 조정하여 가공할 수 있게 되었다.As described above, since the
상기한 바처럼 본 발명에 따른 컨택트핀바(200)는 양측 면에 슬릿홈(220)이 형성되므로 양측 면에 컨택트핀(300)이 각각 조립되는데, 따라서 두 개의 컨택트핀바를 중심으로 양측에 각각 한 벌의 컨택트핀이 형성시키는데 종래의 경우 3개의 컨택트핀바가 필요하나 본 발명에 따른 컨택트핀바(200)는 하나의 컨택트핀바 만 필요하다.As described above, since the
그리고 컨택트핀바(200)는 도 3에 도시된 바와 같이 옆으로 세워진 채로 관찰할 때 양단부가 앞으로 돌출되어 대략 한글 "ㄷ" 형태를 취하는데, 상기 돌출된 부분은 인접하여 조립된 컨택트핀바를 소정의 간격으로 이격되게 하는 이격용 돌기부(230)이다.And the
이 돌기부(230)의 돌출된 길이는 상기 2개의 컨택트핀(300)의 폭길이 합보다 약간 짧게 형성한다.The protruding length of the
도 4는 본 발명에 따른 구조로된 다수의 컨택트핀바(200)가 컨택트핀바하우징(100)의 컨택트핀바수납대(120)에 조립된 상태를 사시도로 도시하고 있다.4 is a perspective view illustrating a state in which a plurality of contact pin bars 200 having a structure according to the present invention are assembled to the contact
도 4에 도시된 바와 같이 양측 면의 다수개의 컨택트핀(300)이 형성된 상태에서 컨택트핀바(200)가 컨택트핀바수납대(120)의 두 계단면(122)에 걸쳐지고 인접 된 컨택트핀바(200)와는 이격용 돌기부(230)로 이격시키면서 조립어 서로 마주보는 컨택트핀(300)간에 접촉이 되지 않고서 조립되고, 도시함은 생략하였으나 상술한 바처럼 다수의 컨택트핀바(200)를 컨택트핀바수납대(120)에 수납시킨 후 컨택트핀바하우징커버(110)을 컨택트핀바수납대(120)의 상부면에 조립하여 컨택트핀바(200)와 컨택트핀(300)을 고정한다.As shown in FIG. 4, in the state where a plurality of contact pins 300 are formed on both sides, the
상기 컨택트핀(300)은 도 5에 도시된 바와 같이 대략 옆으로 세워진 "W" 형태를 갖게 하여 동일 방향으로 상부팁(310)과 하부팁(320)이 돌출되게 하며(그러나 경우에 따라 상부팁과 하부팁을 서로 반대방향으로 향하게 구성할 수 있고 이또한 본 발명의 보호범위에서 제외하는 것이 아니다.) 상하부 팁(310, 320)의 반대측은 슬릿홈에 삽입되는 삽입부(330)를 형성하는데, 삽입부(330)를 길이방향으로 자르고 오목하게 홈이 형성되는데, 상기 홈은 컨택트핀바(200)의 슬릿홈(210)에 컨택트핀(300)이 조립될 때 인접된 컨택트핀(300)간의 간격이 미세하게 되므로 통전되면 컨택트핀(300)들에 의하여 전기적으로 캐패시터가 형성되어 칩의 전기적특성을 측정함에 있어서 오류를 발생시킬 위험성이 있어 상기 캐패시터의 형성을 막기 위해 전 하(電荷)가 모이는 것을 방지하기 위한 캐패시터형성 방지용 통로(340)를 형성하는 홈이다.The
도 6는 상기와 같은 구성으로 이루어진 컨택트핀(300)이 컨택트핀바(200)에 조립된 상태의 부분 사시도인데, 상기 캐패시터형 방지용 통로(340)를 잘 나타내고 있다.FIG. 6 is a partial perspective view of the
따라서 캐패시터형성방지용 통로(340)는 하나의 컨택트핀바(200)에 각각 2개씩 또는 1개씩 형성되고, 이에 대응한 개수만큼 컨택트핀바수납대(120)의 표면에 캐패시터형성방지용 통로(123)이 형성된다.Therefore, the capacitor
도 7는 본 발명에 따른 컨택트핀이 조립된 컨택트핀바가 井자형으로 구성된 상태를 사시도로 도시하고 있는데, 이는 도 8의 혼합형 패드배열 칩을 테스트할 수 있도록 구성한 것이다. 즉 본 발명은 하나의 컨택트핀바에 1줄 또는 2줄 컨택트핀을 일측면 또는 양측면에 조립할 수 있어 공간적으로 유리하여, 컨택트핀이 조립된 컨택트핀바를 교차하여 구성시킬 수 있는 것이다.FIG. 7 is a perspective view illustrating a state in which a contact pin bar assembled with a contact pin according to the present invention has a shape of a U-shaped, which is configured to test the mixed pad array chip of FIG. 8. That is, according to the present invention, one or two-row contact pins may be assembled on one or both sides of one contact pin bar, and thus, spatially advantageous, the contact pins may be constructed to cross the assembled contact pin bars.
상기와 같이 컨택트핀바가 혼합형 패드배열이 된 칩을 테스트할 수 있도록 컨택트핀바와 컨택트핀바를 서로 수직으로 교차 하여 프로브 카드를 구성할 수 있다.As described above, the probe pin may be configured by vertically crossing the contact pin bar and the contact pin bar to test the chip in which the contact pin bar is a mixed pad array.
이상에서 설명한 바와 같이 본 발명에 따른 다칩 테스트용 프로브 카드는 컨택트핀바의 일측 또는 양측면에 에폭시코팅층을 형성하여 슬릿홈을 가공하므로 슬릿홈의 가공이 기존의 절삭에 의한 가공방법외에도 엣칭에 의한 화학적 가공방법 또는 레이저에 의한 가공방법도 가능하게 되어 슬릿홈의 깊이를 보다 깊게 가공할 수 있어 하나의 컨택트핀바로 1줄 또는 2줄의 컨택트핀을 조립하게 되므로, 소형화 추세에 있는 칩을 테스트하는데 유리하며, 슬릿홈과 슬릿홈간 거리도 축소할 수 있어 칩의 패드간 거리가 짧아지는 추세에도 부응할 수 있게 되었다.As described above, the multi-chip test probe card according to the present invention processes the slit groove by forming an epoxy coating layer on one or both sides of the contact pin bar, so that the processing of the slit groove is performed by etching in addition to the conventional processing method by cutting. It is also possible to use a laser processing method or a deeper slit groove, so that one or two rows of contact pins can be assembled with a single contact pin, which is advantageous for testing chips that are miniaturized. In addition, the distance between the slit groove and the slit groove can be reduced to meet the trend of shortening the distance between the pads of the chip.
또한 상술한 바처럼 본 발명에 따른 컨택트핀바는 하나의 컨택트핀바로 1줄 또는 2줄의 컨택트핀의 조립이 가능한 구조를 취하므로 구조적으로 컨택트핀바를 십자형으로 구성할 수 있어 패드가 "1"형 배열와 "ㅡ"형 배열이 혼합된 형태의 칩 의 출현에 따른 칩의 다양화에도 대처가 가능하게 되었다.In addition, as described above, the contact pin bar according to the present invention has a structure capable of assembling one or two lines of contact pins with one contact pin bar, so that the contact pin bar can be structurally formed crosswise so that the pad is "1" type. It is also possible to cope with the diversification of chips with the emergence of chips with a mixture of arrays and "-" arrays.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050022424A KR100650942B1 (en) | 2005-03-17 | 2005-03-17 | Probe card for Multi-chip test |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050022424A KR100650942B1 (en) | 2005-03-17 | 2005-03-17 | Probe card for Multi-chip test |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060100695A true KR20060100695A (en) | 2006-09-21 |
KR100650942B1 KR100650942B1 (en) | 2006-11-29 |
Family
ID=37632154
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050022424A KR100650942B1 (en) | 2005-03-17 | 2005-03-17 | Probe card for Multi-chip test |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100650942B1 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7619430B2 (en) | 2007-06-15 | 2009-11-17 | Nictech Co., Ltd. | Electrical testing probe assembly having nonparallel facing surfaces and slots formed thereon for receiving probes |
KR101445544B1 (en) * | 2012-09-04 | 2014-10-02 | 주식회사 유니멤스 | Needle and needle installation board for probe card |
JP2020134216A (en) * | 2019-02-15 | 2020-08-31 | 株式会社サンケイエンジニアリング | Inspection jig |
-
2005
- 2005-03-17 KR KR1020050022424A patent/KR100650942B1/en not_active IP Right Cessation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7619430B2 (en) | 2007-06-15 | 2009-11-17 | Nictech Co., Ltd. | Electrical testing probe assembly having nonparallel facing surfaces and slots formed thereon for receiving probes |
KR101445544B1 (en) * | 2012-09-04 | 2014-10-02 | 주식회사 유니멤스 | Needle and needle installation board for probe card |
JP2020134216A (en) * | 2019-02-15 | 2020-08-31 | 株式会社サンケイエンジニアリング | Inspection jig |
Also Published As
Publication number | Publication date |
---|---|
KR100650942B1 (en) | 2006-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4491377A (en) | Mounting housing for leadless chip carrier | |
KR100583448B1 (en) | Probe pin assembly | |
US7884632B2 (en) | Semiconductor inspecting device | |
US5713744A (en) | Integrated circuit socket for ball grid array and land grid array lead styles | |
KR100548038B1 (en) | Memory module and memory module connectors with offset notches to improve insertability and stability | |
US7859280B2 (en) | Probe card for testing semiconductor devices | |
US6069481A (en) | Socket for measuring a ball grid array semiconductor | |
KR100979904B1 (en) | Probe Card and Manufacturing Method thereof | |
KR950007428B1 (en) | Tiered socket assembly with integral ground shield | |
KR101178972B1 (en) | Contact assembly and socket for use with semiconductor packages | |
WO2006028633A2 (en) | Hermaphroditic socket/adapter | |
US20110076894A1 (en) | Lower profile electrical socket configured with wafers | |
US10078101B2 (en) | Wafer level integrated circuit probe array and method of construction | |
KR100650942B1 (en) | Probe card for Multi-chip test | |
US3953101A (en) | Electrical connector assemblies | |
US20070063718A1 (en) | Contact assembly and LSI chip inspecting device using the same | |
KR100892606B1 (en) | Universal insert tool for fixing a bga package under test | |
US6710610B1 (en) | Socket for testing of semiconductor device, and semiconductor device and method of manufacturing the semiconductor device | |
KR200314140Y1 (en) | Multi chip probe frame | |
JP2002373748A (en) | Socket for semiconductor device | |
KR100781395B1 (en) | Assembly for probe beam | |
KR101319069B1 (en) | Probe head of aligment plate | |
US6788080B1 (en) | Test probe assembly for circuits, circuit element arrays, and associated methods | |
JP4745006B2 (en) | Connected device | |
KR102422479B1 (en) | Semiconductor Test Socket with 4-row Array Structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20111121 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20121122 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140819 Year of fee payment: 8 |
|
R401 | Registration of restoration | ||
FPAY | Annual fee payment |
Payment date: 20150223 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160720 Year of fee payment: 10 |
|
R401 | Registration of restoration | ||
LAPS | Lapse due to unpaid annual fee |