KR20060098502A - Jtag tester for using serializer of current control - Google Patents

Jtag tester for using serializer of current control Download PDF

Info

Publication number
KR20060098502A
KR20060098502A KR1020050017624A KR20050017624A KR20060098502A KR 20060098502 A KR20060098502 A KR 20060098502A KR 1020050017624 A KR1020050017624 A KR 1020050017624A KR 20050017624 A KR20050017624 A KR 20050017624A KR 20060098502 A KR20060098502 A KR 20060098502A
Authority
KR
South Korea
Prior art keywords
communication terminal
mobile communication
jtag
test
control signals
Prior art date
Application number
KR1020050017624A
Other languages
Korean (ko)
Inventor
권석만
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050017624A priority Critical patent/KR20060098502A/en
Publication of KR20060098502A publication Critical patent/KR20060098502A/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318572—Input/Output interfaces
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31926—Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing

Abstract

본 발명은 전류제어 직렬 변환기를 이용한 JTAG(Join Test Access Group)장치에 관한 것으로서, 상기 이동통신단말기를 제어하기 위해 병렬로 입력되는 제어신호들을 직렬 변환하는 직렬변환기와, 상기 직렬 변환된 신호를 상기 이동통신단말기에 접속시키는 인터페이스 커넥터부와, 상기 직렬 변환된 신호를 상기 이동통신단말기를 제어하기 위한 제어신호들로 복원하는 병렬변환기를 포함하여, 상기 인터페이스 커넥터에 사용되는 핀의 수를 줄이고 상기 이동통신단말기의 CPU등 내부회로를 정전기와 같은 외부 요인으로부터 보호할 수 있는 이점이 있다.The present invention relates to a JTAG (Join Test Access Group) device using a current control serial converter, and a serial converter for serially converting control signals input in parallel to control the mobile communication terminal, An interface connector for connecting to a mobile communication terminal, and a parallel converter for restoring the serialized signal into control signals for controlling the mobile communication terminal, thereby reducing the number of pins used in the interface connector and moving the mobile terminal. There is an advantage to protect the internal circuit such as the CPU of the communication terminal from external factors such as static electricity.

JTAG장치, 전류제어 직렬 변환기, 제어신호, 직병렬변환 JTAG device, current controlled serial converter, control signal, serial and parallel conversion

Description

전류제어 직렬변환기를 이용한 제이테그 테스트 장치{JTAG TESTER FOR USING SERIALIZER OF CURRENT CONTROL}JTAG test equipment using current controlled serial converter {JTAG TESTER FOR USING SERIALIZER OF CURRENT CONTROL}

도 1은 종래 기술에 따른 JTAG 테스트 장치를 도시하는 도면,1 is a view showing a JTAG test apparatus according to the prior art,

도 2는 본 발명에 따른 전류제어 직렬변환기를 이용한 JTAG 테스트 장치를 도시하는 도면, 및2 shows a JTAG test apparatus using a current controlled serial converter according to the present invention, and

도 3은 본 발명에 따른 전류제어 직렬변환기를 도시하는 도면.3 illustrates a current controlled series converter in accordance with the present invention.

본 발명은 이동통신단말기의 메인보드에 실장되는 중앙처리장치, 메모리 장치 등 집적 소자를 테스트하기 위한 JTAG 테스트 장치에 관한 것으로서, 특히 이동통신단말기의 안전성을 높이고 인터페이스 선을 줄이기 위한, 전류제어 직렬변환기를 이용한 JTAG 테스트 장치에 관한 것이다.The present invention relates to a JTAG test apparatus for testing integrated devices such as a central processing unit and a memory device mounted on a main board of a mobile communication terminal, and in particular, a current control serial converter for increasing safety of a mobile communication terminal and reducing interface lines. It relates to a JTAG test device using.

일반적으로, 이동통신단말기의 중앙처리장치(CPU : Central Processing Unit), DSP(Digital Signal Processor) 또는 메모리 장치 등의 IC에는 IC 테스트를 위한 회로가 내장되어 있다. 상기 회로를 테스트하기 위한 방법으로는 국제 공동 테스트 액션 그룹(Joint Test Action Group : 이하, JTAG 라 칭함)에 의해 만들어진 IEEE 1149.1 경계-스캔 표준(boundary-scanned-standard)이 잘 알려져 있다. 상기 IEEE 1149.1 경계-스캔 표준에 의한 JTAG 회로 내부에는 IC 공급자가 IC의 특성, IC의 테스트 데이터 종류, IC의 버전(version)등을 확인하기 위해 생산 단계에서 임의로 이러한 내용을 입력할 수 있는 32비트로 된 사용자 고유 레지스터(user specific register)가 1개 이상 존재해야 한다. 즉, IC 공급자의 엔지니어 또는 IC 사용자는 상기 JTAG 회로에 있는 사용자 고유 레지스터에 저장된 내용을 확인함으로써, 전술된 바와 같은 IC에 대한 정보를 쉽게 얻을 수 있게 된다. 또한, 소정의 JTAG 에뮬레이터를 통하여 메인보드의 TP(Test Point)에 접속하여 메인보드에 실장(SMD)되는 집적 소자를 디버깅(debugging)하거나 새로운 소프트웨어를 다운로드(download)하는 것이다.In general, ICs such as a central processing unit (CPU), a digital signal processor (DSP), or a memory device of a mobile communication terminal have a circuit for IC testing. As a method for testing the circuit, the IEEE 1149.1 boundary-scanned-standard produced by the International Joint Test Action Group (hereinafter referred to as JTAG) is well known. In the JTAG circuit according to the IEEE 1149.1 boundary-scan standard, the IC supplier has 32 bits that can arbitrarily input such contents at the production stage to check the characteristics of the IC, the type of IC test data, and the version of the IC. At least one user specific register must exist. That is, the engineer or IC user of the IC supplier can easily obtain information on the IC as described above by checking the contents stored in the user specific register in the JTAG circuit. In addition, by connecting to a test point (TP) of a main board through a predetermined JTAG emulator, debugging an integrated device mounted on the main board (SMD) or downloading new software.

도 1은 종래 기술에 따른 JTAG 테스트 장치를 도시하고 있다.1 shows a JTAG test apparatus according to the prior art.

상기 도 1에 도시된 바와 같이, 상기 JTAG 테스트 장치에서 JTAG 통신을 하기 위하여 nTRST(nTest ReSeT), TCK(Test ClocK), TMS(Test Mode Select), TDI(Test Data In), TDO(Test Data Out), nSRST() 등의 연결 신호가 필요하다. 상기 이동통신단말기의 CPU(101)에 포함된 JTAG 블록에 연결된 상기 신호들을 상기 이동통신단말기의 인터페이스 커넥터(Interface Connector)쪽으로 연결하여 상기 JTAG 장치(103)로 제어한다. 미 도시되었지만, 상기 JTAG 장치(103)는 USB(Universal Serial Bus)와 같은 인터페이스(interface)를 이용하여 일반 PC(Personal Computer)에 연결하여 사용자가 상기 CPU를 엑서스(access)하도록 한다.As shown in FIG. 1, in order to perform JTAG communication in the JTAG test apparatus, nTRST (nTest ReSeT), TCK (Test ClocK), TMS (Test Mode Select), TDI (Test Data In), and TDO (Test Data Out) ), nSRST () and other connected signals are required. The signals connected to the JTAG block included in the CPU 101 of the mobile communication terminal are connected to an interface connector of the mobile communication terminal and controlled by the JTAG device 103. Although not shown, the JTAG device 103 connects to a personal computer (PC) using an interface such as a universal serial bus (USB) to allow a user to access the CPU.

상술한 바와 같이 종래에는 상기 인터페이스 커넥터에 핀을 최소 6핀 이상을 사용하는데 소형화, 다 기능화를 추구하는 상기 이동통신단말기에는 상기 6핀을 사용하는 것이 큰 부담이 된다. 즉, 상기 이동통신단말기의 기능이 다양해지면서 상기 인터페이스 커넥터를 통해, 차량용 핸즈프리 지원, UART(Universal Asynchronous Receiver/Transmitter)통신 등 여러 가지 기능을 구현하는데, 상기 이동통신단말기는 점점 소형화되어 가므로 상기 인터페이스 커넥터의 핀의 수를 더 이상 늘리는 것이 현실적으로 불가능하기 때문에, 일반 사용자에게는 필요 없는 JTAG 통신을 위해 할당된 상기 인터페이스 커넥터의 핀의 수를 줄이기 위한 방안이 필요하다.As described above, in the past, at least 6 pins are used for the interface connector, but it is a great burden to use the 6 pins in the mobile communication terminal seeking miniaturization and multifunctionality. That is, as the functions of the mobile communication terminal are diversified, various functions such as vehicle hands-free support and UART (Universal Asynchronous Receiver / Transmitter) communication are implemented through the interface connector. Since it is practically impossible to increase the number of pins of the connector anymore, there is a need for a scheme for reducing the number of pins of the interface connector allocated for JTAG communication that is not necessary for the general user.

또한, 상기 JTAG통신을 상기 CPU에 직접 연결된 주요 핀들을 상기 인터페이스 커넥터로 연결되면, I/F cable(InterFace cable) 장탈착시에 정전기와 같은 외부 요인으로 인해 상기 CPU가 심각한 손상을 입을 위험이 있다. 특히, 상기 nTRST와 nSRST 신호의 변동은 상기 이동통신단말기 전체를 리셋(reset)시키게 되므로 안전성이 매우 낮은 문제점이 있다.In addition, when the main pins directly connected to the CPU are connected to the interface connector, the CPU may be seriously damaged due to external factors such as static electricity when I / F cable (InterFace cable) is attached or detached. . In particular, the variation of the nTRST and nSRST signals resets the entire mobile communication terminal, resulting in a very low safety problem.

따라서, 본 발명의 목적은 JTAG(Join Test Access Group)통신에 사용되는 인터페이스 커넥터(interface connector)의 핀의 수를 줄이기 위한 장치를 제공함에 있다.Accordingly, an object of the present invention is to provide an apparatus for reducing the number of pins of an interface connector used for JTAG (Join Test Access Group) communication.

본 발명의 다른 목적은 전류제어 직렬변환기를 이용하여 JTAG통신에 사용되는 인터페이스 커넥터의 핀의 수를 줄이기 위한 장치를 제공함에 있다.Another object of the present invention is to provide an apparatus for reducing the number of pins of an interface connector used for JTAG communication using a current controlled serial converter.

본 발명의 또 다른 목적은 전류제어 직렬변환기를 이용하여 정전기와 같은 외부 요인으로 인한 CPU의 손상을 방지하기 위한 장치를 제공함에 있다.Still another object of the present invention is to provide an apparatus for preventing damage to the CPU due to external factors such as static electricity by using a current controlled serial converter.

상기 목적들을 달성하기 위한 본 발명의 견지에 따르면, 이동통신단말기와 JTAG(Joint Test Action Group) 테스트 장치 사이에서 통신을 하기 위한 장치는, 상기 JTAG장치에 포함되며, 상기 이동통신단말기를 제어하기 위해 병렬로 입력되는 제어신호들을 직렬 변환하는 직렬변환기와, 상기 이동통신단말기에 포함되어, 상기 직렬 변환된 신호를 상기 이동통신단말기에 접속시키는 인터페이스 커넥터부와, 상기 이동통신단말기에 포함되어, 상기 직렬 변환된 신호를 상기 이동통신단말기를 제어하기 위한 제어신호들로 복원하는 병렬변환기를 포함하는 것을 특징으로 한다.According to an aspect of the present invention for achieving the above object, a device for communicating between a mobile communication terminal and a Joint Test Action Group (JTAG) test device, included in the JTAG device, to control the mobile communication terminal A serial converter for serially converting control signals input in parallel, an interface connector unit included in the mobile communication terminal, for connecting the serialized signal to the mobile communication terminal, and included in the mobile communication terminal, And a parallel converter for restoring the converted signal into control signals for controlling the mobile communication terminal.

이하 본 발명의 바람직한 실시 예를 첨부된 도면의 참조와 함께 상세히 설명한다. 그리고, 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단 된 경우 그 상세한 설명은 생략한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. In describing the present invention, when it is determined that a detailed description of a related known function or configuration may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted.

이하 본 발명은 전류제어 직렬변환기를 이용하여 인터페이스 커넥터의 핀의 수를 줄이기 위한 기술에 대해 설명할 것이다.Hereinafter, the present invention will be described a technique for reducing the number of pins of the interface connector using a current control serial converter.

도 2는 본 발명에 따른 전류제어 직렬변환기를 이용한 JTAG 테스트 장치를 도시하고 있다.2 illustrates a JTAG test apparatus using a current controlled serial converter according to the present invention.

상기 도 2에 도시된 바와 같이, JTAG통신 시 인터페이스 커넥터의 핀의 수를 줄이기 위한 장치는, CPU(Central Processing Unit)(101)와, 상기 CPU(101)내에서 JTAG장치와 연결되는 JTAG BLOCK(Joint Test Action Group BLOCK)(105)과, 상기 CPU(101)을 제어하기 위한 신호를 직렬 변환하는 직렬변환기(203)(이하, master라 칭함)와, 상기 직렬 변환된 신호를 복원하기 위해 병렬 변환하는 병렬변환기(201)(이하, slave)와, JTAG 장치(103) 및, 이동통신단말기와 상기 JTEG장치(103)을 연결하기 위한 인터페이스 커넥터(interface connector)(205)로 구성된다.As shown in FIG. 2, a device for reducing the number of pins of an interface connector during JTAG communication includes a central processing unit (CPU) 101 and a JTAG BLOCK (connected with a JTAG device in the CPU 101). Joint Test Action Group BLOCK) 105, a serial converter 203 (hereinafter referred to as master) for serially converting signals for controlling the CPU 101, and parallel conversion for restoring the serialized signal. A parallel converter 201 (hereinafter referred to as slave), a JTAG device 103, and an interface connector 205 for connecting the mobile communication terminal with the JTEG device 103.

이동통신단말기의 개발자가 일반 PC(Personal Computer)를 통해 상기 이동통신단말기의 CPU(101)에 접근하기 위하여 상기 JTAG장치(103)을 이용하고, 상기 JTAG장치(103)는 상기 인터페이스 커넥터(205)를 이용하여 상기 이동통신단말기와 연결된다.A developer of a mobile communication terminal uses the JTAG device 103 to access the CPU 101 of the mobile communication terminal through a personal computer, and the JTAG device 103 is the interface connector 205. It is connected to the mobile communication terminal using.

상기 JTAG장치(103)에서 상기 이동통신단말기를 제어하기 위한 JTAG통신은 nTRST(Test ReSeT), TMS(Test Mode Select), TDI(Test Data Input), TDO(Test Data Output), TCK(Test ClocK), nSRST(chip ReSeT)의 6개의 신호를 이용하여 통신한다.JTAG communication for controlling the mobile communication terminal in the JTAG device 103 is nTRST (Test ReSeT), TMS (Test Mode Select), TDI (Test Data Input), TDO (Test Data Output), TCK (Test ClocK) communicate using six signals of nSRST (chip ReSeT).

상기 JTEG장치(103)에서 제공되는 상기 6개의 제어신호를 상기 master(203)을 통해 직렬변환하여 3개(예 : MC, MD0, MD1)의 제어신호로 만들어준다. 여기서, 상기 6개의 제어신호를 직렬 변환하는 방법은, 상기 master(203)에서 버퍼를 사용하여 상기 입력되는 6개의 병렬신호를 저장했다가 입력되는 클럭(clock)에 맞추어 직렬로 전송한다. 상기 직렬 변환의 상세한 구성은 하기 도 3에서 자세히 도시한다.The six control signals provided from the JTEG device 103 are serially converted through the master 203 to make three control signals (for example, MC, MD0, MD1). Here, in the method of serially converting the six control signals, the six parallel signals inputted by the master 203 using a buffer are stored and transmitted in series according to the input clocks. The detailed configuration of the serial conversion is shown in detail in FIG. 3.

상기 직렬 변환된 제어신호는 상기 인터페이스 커넥터(205)를 통해 상기 이동통신단말기에 연결된다. 상기 인터페이스 커넥터(205)를 통해 입력된 상기 직렬 변환된 제어신호는 상기 slave(201)을 통해 병렬 변환되어 원래의 6개의 제어신호로 복원된다. 상기 slave(201)의 상세한 구성은 하기 도 3에 자세히 도시한다.The serially converted control signal is connected to the mobile communication terminal through the interface connector 205. The serially converted control signal input through the interface connector 205 is converted in parallel through the slave 201 and restored to the original six control signals. Detailed configuration of the slave 201 is shown in detail in FIG. 3.

상기 복원된 신호는 상기 이동통신단말기의 CPU(101)의 JTAG BLAOC(105)를 통해 수신되어 상기 이동통신단말기의 CPU(101)을 제어한다.The restored signal is received through the JTAG BLAOC 105 of the CPU 101 of the mobile communication terminal to control the CPU 101 of the mobile communication terminal.

도 3은 본 발명에 따른 전류제어 직렬변환기를 도시하고 있다.3 shows a current controlled series converter in accordance with the present invention.

상기 도 3에 도시된 전류제어 직렬변환기는, 정보디스플레이학회(SID) 2001 심포지엄에서 발표한 논문(Richard McCartney와 James Kozisek 그리고, Marshall Bell이 "An Advanced interconnect Link For TFT Column Driver Data")에 자세히 설명되어 있으므로, 여기서 자세한 설명은 생략하기로 한다.The current-controlled serial converter shown in FIG. 3 is described in detail in a paper presented by Richard McCartney, James Kozisek, and Marshall Bell, "An Advanced interconnect Link For TFT Column Driver Data" presented at the Information Display Society (SID) 2001 Symposium. Therefore, detailed description thereof will be omitted here.

한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.Meanwhile, in the detailed description of the present invention, specific embodiments have been described, but various modifications are possible without departing from the scope of the present invention. Therefore, the scope of the present invention should not be limited to the described embodiments, but should be determined not only by the scope of the following claims, but also by the equivalents of the claims.

상술한 바와 같이, 이동통신단말기를 제어하기 위한 JTAG(Joint Test Action Group)통신에서 직렬변환기를 사용하여 상기 이동통신단말기의 인터페이스 커넥터(interface connecter)에 사용되는 핀의 수를 줄임으로서 상기 인터페이스 커넥터의 핀의 수를 증가시키지 않고 차량용 핸즈프리 지원이나 UART(Universal Asynchronous Receiver/Transmitter)통신등 여러 가지를 구현할 수 있는 이점이 있다. 또한, 상기 인터페이스 커넥터를 사용하여 연결하므로 인터페이스 케이블(I/F cable)의 장탈착 시 발생하는 정전기와 같은 외부 요인으로부터 상기 이동통신단말기 내부의 CPU(Central Processing Unit)의 손상을 방지할 수 있는 이점이 있다. As described above, in the JTAG (Joint Test Action Group) communication for controlling the mobile communication terminal, the number of pins used in the interface connector of the mobile communication terminal is reduced by using a serial converter. There is an advantage in that it can be implemented in a variety of ways, such as hands-free support for vehicles or Universal Asynchronous Receiver / Transmitter (UART) communication without increasing the number of pins. In addition, the connection using the interface connector can prevent damage to the central processing unit (CPU) inside the mobile communication terminal from external factors such as static electricity generated when the interface cable (I / F cable) is attached and detached There is this.

Claims (3)

이동통신단말기와 JTAG(Joint Test Action Group) 테스트 장치 사이에서 통신을 하기 위한 장치에 있어서,In the device for communication between the mobile terminal and the Joint Test Action Group (JTAG) test device, 상기 JTAG장치에 포함되며, 상기 이동통신단말기를 제어하기 위해 병렬로 입력되는 제어신호들을 직렬 변환하는 직렬변환기와,A serial converter included in the JTAG device and serially converting control signals input in parallel to control the mobile communication terminal; 상기 이동통신단말기에 포함되어, 상기 직렬 변환된 신호를 상기 이동통신단말기에 접속시키는 인터페이스 커넥터부와,An interface connector unit included in the mobile communication terminal and connecting the serialized signal to the mobile communication terminal; 상기 이동통신단말기에 포함되어, 상기 직렬 변환된 신호를 상기 이동통신단말기를 제어하기 위한 제어신호들로 복원하는 병렬변환기를 포함하는 것을 특징으로 하는 장치.And a parallel converter included in the mobile communication terminal and restoring the serialized signal into control signals for controlling the mobile communication terminal. 제 1항에 있어서,The method of claim 1, 상기 제어신호들은, nTRST(Test ReSeT), TMS(Test Mode Select), TDI(Test Data Input), TDO(Test Data Output), TCK(Test ClocK), nSRST(chip ReSeT)의 신호들을 포함하는 것을 특징으로 하는 장치.The control signals include signals of nTRST (Test ReSeT), TMS (Test Mode Select), TDI (Test Data Input), TDO (Test Data Output), TCK (Test ClocK), and nSRST (chip ReSeT). Device. 제 1항에 있어서,The method of claim 1, 상기 직렬변환기는,The serial converter, 버퍼를 이용하여 상기 병렬로 입력되는 제어신호들은 직렬로 변환하는 것을 특징으로 하는 장치.And converting the control signals inputted in parallel using a buffer in series.
KR1020050017624A 2005-03-03 2005-03-03 Jtag tester for using serializer of current control KR20060098502A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050017624A KR20060098502A (en) 2005-03-03 2005-03-03 Jtag tester for using serializer of current control

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050017624A KR20060098502A (en) 2005-03-03 2005-03-03 Jtag tester for using serializer of current control

Publications (1)

Publication Number Publication Date
KR20060098502A true KR20060098502A (en) 2006-09-19

Family

ID=37629907

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050017624A KR20060098502A (en) 2005-03-03 2005-03-03 Jtag tester for using serializer of current control

Country Status (1)

Country Link
KR (1) KR20060098502A (en)

Similar Documents

Publication Publication Date Title
US9535117B2 (en) System debug using an all-in-one connector
US8484524B2 (en) Integrated circuit with self-test feature for validating functionality of external interfaces
US8024630B2 (en) Debugging module for electronic device and method thereof
US11041905B2 (en) Combinatorial serial and parallel test access port selection in a JTAG interface
EP1923788A2 (en) Multi-CPU mobile terminal and multi-CPU test system and method
US20160202315A1 (en) System on chip capable of being debugged in abnormal operating state and debugging method for system on chip
KR100941563B1 (en) On the fly configuration of electronic device with attachable sub-modules
US10579087B2 (en) System, apparatus and method for flexible control of a voltage regulator of an integrated circuit
US6255843B1 (en) Semiconductor integrated circuit testing apparatus and composite semiconductor integrated circuit testing apparatus
US20090210566A1 (en) Multi-chip digital system signal identification apparatus
US10156606B2 (en) Multi-chassis test device and test signal transmission apparatus of the same
TWI676040B (en) Semiconductor integrated circuit test system and semiconductor integrated circuit test device thereof
KR20060098502A (en) Jtag tester for using serializer of current control
US10890619B2 (en) Sequential test access port selection in a JTAG interface
CN114860514A (en) Semiconductor device and method of operating the same
US20080284454A1 (en) Test interface with a mixed signal processing device
US20130307579A1 (en) Test system and logic signal voltage level conversion device
JP2002005999A (en) Semiconductor testing device
US10101359B2 (en) Common test board, IP evaluation board, and semiconductor device test method
KR100617764B1 (en) Mobile terminal and expansion connector for connecting testor via interface connector
US6650579B1 (en) Semiconductor device having test and read modes and protection such that ROM data reading is prevented in the test mode
JP4455556B2 (en) Semiconductor device having test interface apparatus
KR20050030253A (en) Interface device for jtag i/o test
US6813646B2 (en) Controlling electronics across an RF barrier using a serial interface bus
CN208140135U (en) A kind of Integrated Navigation Algorithm development equipment

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination