KR20060097385A - Channel equalizer of multi media digital broadcasting receiver - Google Patents

Channel equalizer of multi media digital broadcasting receiver Download PDF

Info

Publication number
KR20060097385A
KR20060097385A KR1020050019682A KR20050019682A KR20060097385A KR 20060097385 A KR20060097385 A KR 20060097385A KR 1020050019682 A KR1020050019682 A KR 1020050019682A KR 20050019682 A KR20050019682 A KR 20050019682A KR 20060097385 A KR20060097385 A KR 20060097385A
Authority
KR
South Korea
Prior art keywords
signal
output
error
gain
loop
Prior art date
Application number
KR1020050019682A
Other languages
Korean (ko)
Inventor
최인환
김병길
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050019682A priority Critical patent/KR20060097385A/en
Publication of KR20060097385A publication Critical patent/KR20060097385A/en

Links

Images

Classifications

    • AHUMAN NECESSITIES
    • A41WEARING APPAREL
    • A41BSHIRTS; UNDERWEAR; BABY LINEN; HANDKERCHIEFS
    • A41B11/00Hosiery; Panti-hose
    • A41B11/02Reinforcements
    • A41B11/04Reinforcements of the stocking top
    • AHUMAN NECESSITIES
    • A41WEARING APPAREL
    • A41BSHIRTS; UNDERWEAR; BABY LINEN; HANDKERCHIEFS
    • A41B11/00Hosiery; Panti-hose
    • A41B11/12Means at the upper end to keep the stockings up
    • A41B11/123Elastic or flexible bands attached at the upper end

Abstract

본 발명은 반송파 복원과 이득 제어를 포함하는 채널 등화 장치에 관한 것이다. 특히 본 발명은 VSB/QAM 통합 수신기의 채널 등화 장치에 반송파/이득 루프를 더 포함하여 구성되며, 상기 반송파/이득 루프에서 잔류 반송파 위상 에러와 이득 에러를 추정한 후 이를 선형 등화기의 출력에서 보상하고, 또한 상기 선형 등화기의 탭 계수를 적응시키기 위해 생성한 에러 값에 상기 추정된 반송파 위상 에러와 이득 에러의 역수를 곱하여 상기 선형 등화기로 출력한다. 따라서 본 발명의 VSB/QAM 통합 수신기는 반송파/이득 루프를 포함한 채널 등화 장치를 공유할 수 있으므로 시스템을 단순화하고 하드웨어 비용을 절감할 수 있다.The present invention relates to a channel equalizer including carrier recovery and gain control. In particular, the present invention further comprises a carrier / gain loop in the channel equalizer of the VSB / QAM integrated receiver, and estimates the residual carrier phase error and the gain error in the carrier / gain loop and compensates them at the output of the linear equalizer. In addition, the error value generated for adapting the tap coefficient of the linear equalizer is multiplied by the inverse of the estimated carrier phase error and the gain error and output to the linear equalizer. Therefore, the VSB / QAM integrated receiver of the present invention can share a channel equalizer including a carrier / gain loop, thereby simplifying a system and reducing hardware cost.

채널 등화, 다매체, 디로테이션, 로테이션 Channel Equalization, Media, Derotation, Rotation

Description

다매체 디지털 방송 수신기의 채널 등화 장치{Channel equalizer of multi media digital broadcasting receiver}Channel equalizer of multi media digital broadcasting receiver

도 1은 종래의 예측 결정 궤환 등화 장치의 구성 블록도1 is a block diagram of a conventional prediction decision feedback equalizer

도 2는 위상 분리기의 일반적인 구성 블록도2 is a general block diagram of a phase separator;

도 3은 본 발명의 일 실시예에 따른 채널 등화 장치의 구성 블록도3 is a block diagram illustrating a configuration of a channel equalizer according to an embodiment of the present invention.

도 4은 도 3의 반송파/이득 루프의 상세 블록도4 is a detailed block diagram of the carrier / gain loop of FIG.

도 5는 도 4의 위상 에러 검출 및 이득 에러 검출기의 상세 블록도5 is a detailed block diagram of the phase error detection and gain error detector of FIG.

도 6은 본 발명의 다른 실시예에 따른 채널 등화 장치의 구성 블록도6 is a block diagram illustrating a configuration of a channel equalizer according to another embodiment of the present invention.

도 7은 본 발명의 또 다른 실시예에 따른 채널 등화 장치의 구성 블록도7 is a block diagram illustrating a channel equalization apparatus according to another embodiment of the present invention.

도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings

111 : 선형 등화기 112 : 잡음 제거부111: linear equalizer 112: noise canceller

113 : 결정부 114 : 에러 생성부113: determination unit 114: error generating unit

311 : 디-로테이션 곱셈기 312 : 반송파/이득 루프311 de-rotation multiplier 312 carrier / gain loop

313 : 역수부 314 : 리-로테이션 곱셈기313: inverse 314: re-rotation multiplier

410 : 반송파 루프 411 : 위상 에러 검출기410: carrier loop 411: phase error detector

412 : 위상 루프 필터 413 : NCO412: phase loop filter 413: NCO

420 : 이득 루프 421 : 이득 에러 검출기420: gain loop 421: gain error detector

422 : 이득 루프 필터 430 : 복소 곱셈기422 gain loop filter 430 complex multiplier

440 : 다중화기440: multiplexer

본 발명은 다매체 디지털 방송 수신기에 관한 것으로서, 특히 VSB/QAM 통합수신기에서의 채널 등화시에 반송파 복원과 이득 제어를 함께 수행하는 채널 등화 장치에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multi-media digital broadcast receiver, and more particularly, to a channel equalizer for performing carrier recovery and gain control during channel equalization in a VSB / QAM integrated receiver.

여러 가지 매체(지상파, 케이블)에 대응하여 각각 개발되고 있는 디지털 TV 수신 기술은 점차 통합 시스템 구조로 전개되고 있으며, 단일 방송 수신기를 가지고 매체에 상관없이 디지털 방송 신호를 수신 가능하게 하고자 하는 노력들이 이루어지고 있다. Digital TV reception technology, which is developed in response to various media (terrestrial wave, cable), is gradually being developed as an integrated system structure. Efforts have been made to enable the reception of digital broadcast signals regardless of the media with a single broadcast receiver. ought.

매체에 따른 디지털 TV 전송방식은 지상파를 통한 VSB(Vestigial Side Band) 전송방식과 케이블을 이용한 QAM(Quadrature Amplitude Modulation) 전송방식으로 크게 구분된다. Digital TV transmission methods according to the media are largely classified into VSB (Vestigial Side Band) transmission method through the terrestrial wave and Quadrature Amplitude Modulation (QAM) transmission method using a cable.

이러한 다매체 디지털 전송 시스템에서는 송신단의 디지털 정보(음성, 데이타 혹은 영상)를 심볼로 매핑하고 각 심볼을 크기 혹은 위상에 비례하는 아날로그 신호로 변환시켜 전송 채널을 통해 수신단까지 전송하게 된다. 수신단에 도착한 신호는 다중 경로의 전송채널을 통과하면서 심볼간 간섭을 일으켜서 심하게 왜곡이 되어 있는 상태가 된다. 따라서 왜곡된 수신 신호로부터 원 신호를 복원해 내기 위 해서는 채널에 의한 왜곡을 완화시켜주는 것이 필요하고, 이때 채널 등화기를 사용한다. In such a multi-media digital transmission system, digital information (voice, data, or video) of a transmitting end is mapped to a symbol, and each symbol is converted into an analog signal proportional to size or phase, and transmitted to the receiving end through a transmission channel. The signal arriving at the receiver passes through a multi-path transmission channel, causing intersymbol interference, resulting in a severely distorted state. Therefore, in order to recover the original signal from the distorted received signal, it is necessary to mitigate the distortion caused by the channel. In this case, a channel equalizer is used.

일반적으로 가장 많이 사용되는 채널 등화기로는 결정 궤환 등화기(Decision Feedback Equalizer ; DFE)가 있다. 상기 DFE는 잡음 증가가 적고 무한 응답(Infinite Impulse Response ; IIR) 필터를 포함하기에 필터의 길이에 해당하는 시간 지연에 따른 신호 왜곡을 보상할 수 있다는 장점이 있는 반면, 잘못된 결정에 의한 불안정성이 단점이 된다. In general, the most popular channel equalizer is a decision feedback equalizer (DFE). Since the DFE has a small noise increase and includes an Infinite Impulse Response (IIR) filter, the DFE can compensate for signal distortion due to a time delay corresponding to the length of the filter, whereas instability due to a bad decision is disadvantageous. Becomes

그러한 단점을 보완하기 위한 것으로 선형 필터만을 가지는 예측 결정 궤환 등화기(predictive Decision Feedback Equalizer ; pDFE) 구조의 일 실시예가 도 1에 도시되어 있다. One embodiment of a predictive decision feedback equalizer (pDFE) structure having only a linear filter is shown in FIG.

도 1을 보면, 선형 등화기(111)는 입력 신호 u(n)와 에러 신호 e(n)를 이용하여 적응 등화(adaptive equalization)를 수행함에 의해 채널에서 왜곡된 신호를 보상한다. Referring to FIG. 1, the linear equalizer 111 compensates for a distorted signal in a channel by performing adaptive equalization using an input signal u (n) and an error signal e (n).

상기 선형 등화기(111)에서 채널 왜곡이 보상된 신호 x(n)는 잡음 제거부(112)로 입력된다. The signal x (n) whose channel distortion is compensated by the linear equalizer 111 is input to the noise canceller 112.

이때 상기 선형 등화기(111)의 출력은 등화가 이루어진 원 신호와 등화 과정에서 백색 잡음이 증폭되어 유색 잡음화된 신호의 합으로 이루어진다. 따라서 상기 잡음 제거부(112)는 상기 유색 잡음을 추정하고, 등화기(111) 출력신호 x(n)에서 추정된 유색잡음을 빼 줌으로써, 등화 과정에서 증폭된 유색 잡음을 제거한다. At this time, the output of the linear equalizer 111 is made up of the sum of the original signal to which the equalization is made and the signal of the color noise which is amplified by the white noise during the equalization process. Accordingly, the noise removing unit 112 estimates the colored noise and removes the colored noise estimated by the equalizer 111 output signal x (n), thereby removing the colored noise amplified in the equalization process.

이를 위해 상기 잡음 제거부(112)는 크게 감산기(112-1)와 잡음 예측기(112- 2)로 구성된다.To this end, the noise removing unit 112 is largely composed of a subtractor 112-1 and a noise predictor 112-2.

상기 감산기(112-1)는 선형 등화된 신호로부터 예측 유색 잡음(colored noise)을 빼 등화 과정에서 증폭된 유색 잡음을 제거한다. 그리고 상기 잡음 예측기(112-2)는 상기 잡음 제거된 신호의 결정값으로부터 유색 잡음을 추정하여 상기 감산기(112-1)로 출력한다.The subtractor 112-1 removes the predicted colored noise from the linear equalized signal to remove the colored noise amplified in the equalization process. The noise predictor 112-2 estimates colored noise from the determined value of the noise canceled signal and outputs the colored noise to the subtractor 112-1.

상기 잡음 제거부(112)에서 잡음이 제거된 신호는 채널 디코딩을 위해 출력됨과 동시에 결정부(113)에도 출력된다. The signal from which the noise is removed by the noise remover 112 is output for channel decoding and is also output to the determiner 113.

상기 결정부(113)는 잡음 제거부(112)의 출력과 가장 가까운 결정값을 잡음 예측기(112-2)와 에러 생성부(114)로 출력한다. The determiner 113 outputs a decision value closest to the output of the noise remover 112 to the noise predictor 112-2 and the error generator 114.

상기 에러 생성부(114)는 선형 등화기(111)의 출력과 결정부(113)의 출력과의 차를 구하여 상기 선형 등화기(111)에 에러 신호로서 출력한다. The error generator 114 obtains a difference between the output of the linear equalizer 111 and the output of the determiner 113 and outputs the difference to the linear equalizer 111 as an error signal.

이때, 상기 도 1의 예측 결정 궤환 등화기는 잡음 예측기(112-2)가 결정 궤환 필터를 사용할 때 얻는 잡음 감소 역할을 대신하지만 선형 등화기만을 이용하기 때문에 결정 궤환 등화기와 같은 영역의 왜곡을 등화하기 위해서는 보다 긴 필터가 필요하다. 그리고 도심지나 실내에서 방송을 수신하는 경우 신호 간섭에 의한 강한 왜곡이 생기게 되고 이를 선형 등화하기 위해서는 필터의 길이가 상당히 길어질 필요가 있다. 이때 선형 등화기를 시간 영역에서 FIR(Finite Impulse Response) 필터로 구현한다면 하드웨어 복잡도가 크게 증가하게 되고, 적응 알고리즘으로 LMS(Least Mean Square) 방식을 사용한다면 필터 길이가 늘어남에 따라 등화기가 안정적으로 따라갈 수 있는 채널 변화의 속도가 더욱 떨어지게 되는 단점이 있다.In this case, the prediction decision feedback equalizer of FIG. 1 replaces the noise reduction function obtained when the noise predictor 112-2 uses the decision feedback filter, but uses only a linear equalizer to equalize the distortion of an area such as the decision feedback equalizer. Longer filters are required for this. In addition, when a broadcast is received in a downtown or indoor area, strong distortion due to signal interference is generated, and in order to linearize it, the length of the filter needs to be considerably longer. In this case, if the linear equalizer is implemented as a finite impulse response (FIR) filter in the time domain, the hardware complexity is greatly increased.If the least mean square (LMS) method is used as an adaptive algorithm, the equalizer can be stably followed as the filter length increases. The disadvantage is that the rate of channel change is slower.

또한 채널 등화를 수행하기 전에 복조부(demodulator)(도시되지 않음)에서 반송파의 주파수 및 위상 복원을 수행하게 되는데, 충분히 보상되지 않은 잔류 반송파 위상 에러가 채널 등화기에 입력되면 채널 등화의 성능을 더욱 저하시키게 된다. 마찬가지로 채널 등화 전에 복조부에서는 입력 신호를 적절한 크기로 유지해주는 자동 이득 제어(Automatic Gain Control)를 수행하게 되지만 역시 잔류 이득 에러가 발생하여 채널 등화의 성능을 저하시키는 원인이 된다. In addition, the demodulator (not shown) performs frequency and phase recovery of a carrier before performing channel equalization. If a residual carrier phase error that is not sufficiently compensated is input to the channel equalizer, the performance of channel equalization is further deteriorated. Let's go. Similarly, before the channel equalization, the demodulator performs automatic gain control, which maintains the input signal at an appropriate size, but also causes a residual gain error, which degrades the performance of channel equalization.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 VSB/QAM 통합 수신기에서 잔류 반송파 위상 에러와 잔류 이득 에러를 추정하여 채널 등화된 신호로부터 보상하는 채널 등화 장치를 제공하는 것이다. SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide a channel equalization apparatus for estimating residual carrier phase error and residual gain error in a VSB / QAM integrated receiver to compensate from a channel equalized signal.

본 발명의 다른 목적은 다중 안테나를 이용하는 VSB/QAM 통합 수신기에서 잔류 반송파 위상 에러와 잔류 이득 에러를 추정하여 채널 등화된 신호로부터 보상하는 채널 등화 장치를 제공하는 것이다. Another object of the present invention is to provide a channel equalization apparatus for estimating a residual carrier phase error and a residual gain error in a VSB / QAM integrated receiver using multiple antennas to compensate from a channel equalized signal.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 VSB/QAM 통합 수신기에서의 채널 등화 장치는, 수신된 디지털 방송 신호가 QAM 신호이면 그대로, VSB 신호이면 허수 신호를 생성하여 출력하는 신호 입력부; 상기 신호 입력부를 통해 입력되는 QAM 방식이나 VSB 방식의 수신 신호에 에러 값을 적응시켜 채널 왜곡을 보상하는 등화기; 상기 등화기의 출력에 잔류 반송파 위상 에러와 잔류 이득 에러를 보상하는 신호를 복소곱하여 출력하는 제1 보상부; 상기 제1 보상부의 출력에서 증폭 된 잡음을 예측하여 제거하는 잡음제거부; 상기 잡음제거부에서 출력되는 신호와 가장 가까운 결정 신호를 출력하는 결정부; 상기 잡음제거부의 출력과 상기 결정부의 결정 신호를 입력받아 잔류 반송파 위상 에러와 잔류 이득 에러를 추정하여 이를 보상하는 신호를 상기 제1 보상부로 출력하는 반송파/이득 루프; 및 상기 제1 보상부의 출력과 상기 결정부의 결정 신호와의 차로 에러 신호를 구하는 에러발생부; 상기 에러발생부에서 구한 에러 신호에 상기 반송파/이득 루프에서 출력한 신호의 역수를 복소곱하여 상기 등화기로 출력하는 제2 보상부를 포함하여 구성되는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a channel equalizer in a VSB / QAM integrated receiver, including: a signal input unit configured to generate an imaginary signal and output an imaginary signal if the received digital broadcast signal is a QAM signal as it is; An equalizer configured to compensate for channel distortion by adapting an error value to a QAM or VSB received signal input through the signal input unit; A first compensator for complexing and outputting a signal for compensating a residual carrier phase error and a residual gain error to an output of the equalizer; A noise removing unit for predicting and removing noise amplified from the output of the first compensation unit; A decision unit outputting a decision signal closest to the signal output from the noise canceller; A carrier / gain loop configured to receive the output of the noise canceller and the determination signal of the determiner, estimate a residual carrier phase error and a residual gain error, and output a signal to compensate for the residual carrier phase error and the residual gain error; And an error generating unit obtaining an error signal by a difference between an output of the first compensation unit and a determination signal of the determination unit. And a second compensator for multiplying the inverse of the signal output from the carrier / gain loop by the error signal obtained by the error generator and outputting the result to the equalizer.

상기 반송파/이득 루프는 상기 결정부에서 VSB 방식의 결정 신호가 출력되면 이 결정 신호로부터 허수 신호를 생성하여 출력하고, QAM 방식의 결정 신호가 출력되면 그대로 출력하는 기준 신호 선택부; 상기 제1 보상부에서 VSB 방식의 등화 신호가 출력되면 일정 시간 지연시켜 출력하고, QAM 방식의 등화 신호가 출력되면 그대로 출력하는 수신 신호 선택부; 상기 수신 신호를 기준 신호로 나누어 에러 신호를 구한 후, 상기 에러 신호의 위상값을 위상 에러로, 상기 에러 신호의 진폭을 이득 에러로 출력하는 에러 출력부; 및 상기 에러 출력부의 위상 에러를 루프 필터링하여 정현파를 생성하고, 상기 이득 에러를 루프 필터링하여 이득 보상 신호를 생성한 후, 상기 정현파와 이득 보상 신호를 복소곱하여 잔류 반송파 위상 에러와 이득 에러를 보상하는 신호를 출력하는 보상 신호 출력부로 구성되는 것을 특징으로 한다.The carrier / gain loop may include: a reference signal selector configured to generate an imaginary signal from the decision signal when the VSB decision signal is output from the decision unit, and to output the imaginary signal from the decision signal of the QAM method; A reception signal selection unit for delaying a predetermined time when the equalization signal of the VSB method is output from the first compensation unit and outputting the equalized signal when the equalization signal of the QAM method is output; An error output unit for dividing the received signal by a reference signal to obtain an error signal, and outputting a phase value of the error signal as a phase error and an amplitude of the error signal as a gain error; And generating a sinusoidal wave by loop filtering the phase error of the error output unit, generating a gain compensation signal by loop filtering the gain error, and then multiplying the sinusoidal wave and the gain compensation signal to compensate for the residual carrier phase error and the gain error. Comprising a compensation signal output unit for outputting a signal.

상기 기준 신호 선택부는 입력되는 결정 신호를 힐버트 변환하여 출력하는 힐버트 변환기와, 입력되는 결정 신호를 상기 힐버트 변환기의 처리 시간만큼 지연시켜 출력하는 제1 지연기와, 입력되는 등화 신호가 VSB 신호이면 상기 제1 지연기와 힐버트 변환기에서 출력되는 복소수 신호를 선택하고, QAM 신호이면 입력되는 결정 신호를 선택하여 출력하는 선택부로 구성되는 것을 특징으로 한다.The reference signal selector is a Hilbert transformer for Hilbert transforming and outputting the inputted decision signal, a first delayer for delaying the inputted decision signal by the processing time of the Hilbert transformer, and outputting the first delayed signal; 1 is characterized by comprising a selector for selecting a complex signal output from the retarder and the Hilbert transformer, and selects and outputs a determination signal to be input if the QAM signal.

상기 수신 신호 선택부는 입력되는 실수 성분의 등화 신호를 상기 힐버트 변환기의 처리 시간만큼 지연시켜 출력하는 제3 지연기와, 상기 제1 보상부에서 출력되는 허수 신호를 상기 힐버트 변환기의 처리 시간만큼 지연시켜 출력하는 제4 지연기와, 입력되는 등화 신호가 VSB 신호이면 상기 제3,제4 지연기에서 출력되는 복소수 신호를 선택하고, QAM 신호이면 입력되는 등화 신호를 선택하여 출력하는 선택부로 구성되는 것을 특징으로 한다.The reception signal selector delays and outputs an equalized signal of a real component input by the processing time of the Hilbert transformer, and outputs the delayed imaginary signal output from the first compensation unit by the processing time of the Hilbert converter. And a selector configured to select a complex signal output from the third and fourth delayers if the equalized signal to be input is a VSB signal and to select and output the equalized signal input to the QAM signal. do.

상기 반송파/이득 루프에서 검출한 위상 에러를 입력받아 루프 필터링한 후 그 결과에 해당하는 정현파를 생성하고 이 정현파에 수신 신호를 복소곱하여 상기 등화기로 출력하는 긴 반송파 루프가 더 포함되는 것을 특징으로 한다.After receiving the phase error detected in the carrier / gain loop and loop filtering, generating a sine wave corresponding to the result, and a long carrier loop for complex multiplying the received signal to the equalizer and output to the equalizer .

본 발명의 다른 목적, 특징 및 잇점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.Other objects, features and advantages of the present invention will become apparent from the following detailed description of embodiments taken in conjunction with the accompanying drawings.

이하, 첨부된 도면을 참조하여 본 발명의 실시예의 구성과 그 작용을 설명하며, 도면에 도시되고 또 이것에 의해서 설명되는 본 발명의 구성과 작용은 적어도 하나의 실시예로서 설명되는 것이며, 이것에 의해서 상기한 본 발명의 기술적 사상과 그 핵심 구성 및 작용이 제한되지는 않는다.Hereinafter, with reference to the accompanying drawings illustrating the configuration and operation of the embodiment of the present invention, the configuration and operation of the present invention shown in the drawings and described by it will be described as at least one embodiment, By the technical spirit of the present invention described above and its core configuration and operation is not limited.

그리고 종래와 동일한 구성 요소는 설명의 편의상 동일 명칭 및 동일 부호를 부여하며 이에 대한 상세한 설명은 생략한다.The same components as in the related art are denoted by the same names and the same reference numerals for convenience of description, and detailed description thereof will be omitted.

본 발명의 채널 등화 장치는 예측 결정 궤환 등화기(pDFE, predictive Decision Feedback Equalizer) 구조에서 반송파 루프와 이득 루프를 포함하는 시스템을 제안한다. The channel equalizer of the present invention proposes a system including a carrier loop and a gain loop in a predictive decision feedback equalizer (pDFE) structure.

이때 상기 예측 결정 궤환 등화기는 QAM(Quadrature Amplitude Modulation)과 같이 실수 성분(In-Phase)과 허수 성분(Quadrature-Phase)을 모두 사용하여 정보를 전송하는 변조 방식과, VSB(Vestigial Side-Band) 변조 방식과 같이 실수 성분만을 사용하여 정보를 전송하는 방식 모두에 사용할 수 있다. In this case, the prediction decision feedback equalizer modulates information by using both real and quadrature components, such as quadrature amplitude modulation (QAM), and VSB (Vestigial Side-Band) modulation. Like the method, it can be used for all methods of transmitting information using only real components.

따라서 도 1의 모든 신호는 복소수(Complex) 신호가 되며, VSB 변조 방식에서는 실수 성분만 존재하므로 허수 성분을 만들기 위해서 도 2의 위상 분리기를 이용한다. Therefore, all the signals of FIG. 1 become complex signals, and since only real components exist in the VSB modulation scheme, the phase separator of FIG. 2 is used to form an imaginary component.

도 2의 위상 분리기는 허수 성분을 만들기 위해서 실수 성분을 힐버트 변환 (Hilbert Transform) 필터(212)에 통과시킨다. 통상적으로 힐버트 변환 필터는 FIR 필터로 구현하며 여기서 발생하는 시간 지연만큼 실수 성분을 지연기(211)에서 지연시킨다. 이와 같이 만들어진 복소수 신호가 본 발명에 따른 채널 등화 장치의 선형 등화기로 입력된다.The phase separator of FIG. 2 passes the real component through a Hilbert Transform filter 212 to create an imaginary component. Typically, the Hilbert transform filter is implemented as a FIR filter and delays the real component in delayer 211 by the time delay that occurs. The complex signal thus produced is input to the linear equalizer of the channel equalizer according to the present invention.

도 3은 본 발명에 따른 VSB/QAM 통합 수신기의 채널 등화 장치의 일 실시예를 나타낸 구성 블록도로서, 상기된 도 1의 선형 등화기(111), 잡음 제거부(112), 결정부(113), 및 에러 생성부(114)에 디-로테이션(De-rotation) 곱셈기(311), 반송파/이득 루프(Carrier phase/Gain Loop)(312), 역수부(inverse)(313), 및 리-로테 이션(Re-rotation) 곱셈기(314)가 추가된 구조이다. FIG. 3 is a block diagram illustrating an embodiment of a channel equalization device of a VSB / QAM integrated receiver according to the present invention. The linear equalizer 111, the noise canceller 112, and the determiner 113 of FIG. And a de-rotation multiplier 311, a carrier phase / gain loop 312, an inverse 313, and a re-rotation to the error generator 114. Re-rotation multiplier 314 is added to the structure.

상기 디-로테이션 곱셈기(311)는 선형 등화기(111)와 잡음 제거부(112) 사이에 구비되고, 상기 디-로테이션 곱셈기(311)의 출력은 에러 생성부(114)와 반송파/이득 루프(312)로 제공된다. 상기 반송파/이득 루프(312)는 잡음 제거부(112)의 출력과 결정부(113)의 출력을 입력받고, 반송파/이득 루프(312)의 출력은 디-로테이션 곱셈기(311)와 역수부(313)로 제공된다. 상기 리-로테이션 곱셈기(314)는 역수부(313)의 출력과 에러 생성부(114)의 출력을 입력받고, 상기 리-로테이션 곱셈기(314)의 출력은 선형 등화기(111)로 제공된다. The de-rotation multiplier 311 is provided between the linear equalizer 111 and the noise canceller 112, and the output of the de-rotation multiplier 311 is an error generator 114 and a carrier / gain loop ( 312). The carrier / gain loop 312 receives the output of the noise canceling unit 112 and the output of the determining unit 113, and the output of the carrier / gain loop 312 receives the de-rotation multiplier 311 and the inverse unit ( 313). The re-rotation multiplier 314 receives the output of the inverse unit 313 and the output of the error generator 114, and the output of the re-rotation multiplier 314 is provided to the linear equalizer 111.

즉, 상기 선형 등화기(111)에서 채널 왜곡이 보상된 신호 x(n)는 디-로테이션 곱셈기(311)로 출력된다. 상기 디-로테이션 곱셈기(311)는 선형 등화기(111)의 출력 x(n)과 반송파/이득 루프(312)의 출력 gain*cos(

Figure 112005012542654-PAT00001
),gain*sin(
Figure 112005012542654-PAT00002
)을 복소곱하여 잡음 제거부(112)와 에러 생성부(114)로 출력한다.That is, the signal x (n) whose channel distortion is compensated by the linear equalizer 111 is output to the de-rotation multiplier 311. The de-rotation multiplier 311 outputs output x (n) of the linear equalizer 111 and output gain * cos of the carrier / gain loop 312.
Figure 112005012542654-PAT00001
), gain * sin (
Figure 112005012542654-PAT00002
) Is complexed and output to the noise canceller 112 and the error generator 114.

상기 잡음 제거부(112)는 상기 디-로테이션 곱셈기(311)의 출력으로부터 유색 잡음을 추정하여 상기 디-로테이션 곱셈기(311)의 출력에 포함된 유색 잡음을 제거한 후 결정부(113)와 반송파/이득 루프(312)로 출력한다. The noise canceller 112 estimates colored noise from the output of the de-rotation multiplier 311 to remove colored noise included in the output of the de-rotation multiplier 311, and then determines the decision unit 113 and the carrier / Output to gain loop 312.

상기 반송파/이득 루프(312)는 잡음 제거부(112)의 출력 y(n)과 이를 결정한 결정부(113)의 결정값 d(n)을 입력받아 결정 지향(decision-directed) 방식으로 반송파 위상 에러 및 이득 에러 신호 gain*cos(

Figure 112005012542654-PAT00003
), gain*sin(
Figure 112005012542654-PAT00004
)를 추정한다. 즉 상기 반송파/이득 루프(312)는 상기 잡음 제거부(112)의 출력 y(n)과 결정부(113) 의 출력 d(n)을 입력받아 잔류 반송파 위상 에러와 잔류 이득 에러 gain*cos(
Figure 112005012542654-PAT00005
), gain*sin(
Figure 112005012542654-PAT00006
)를 추정하여 디-로테이션 곱셈기(311)와 역수부(313)로 출력한다. The carrier / gain loop 312 receives an output y (n) of the noise canceling unit 112 and a decision value d (n) of the determining unit 113 determining the carrier phase in a decision-directed manner. Error and Gain Error Signals gain * cos (
Figure 112005012542654-PAT00003
), gain * sin (
Figure 112005012542654-PAT00004
Estimate). That is, the carrier / gain loop 312 receives the output y (n) of the noise canceller 112 and the output d (n) of the determiner 113, and the residual carrier phase error and the residual gain error gain * cos (
Figure 112005012542654-PAT00005
), gain * sin (
Figure 112005012542654-PAT00006
) Is estimated and output to the de-rotation multiplier 311 and the inverse unit 313.

한편 상기 역수부(313)에서는 반송파/이득 루프(312)의 출력신호 gain*cos(

Figure 112005012542654-PAT00007
), gain*sin(
Figure 112005012542654-PAT00008
)의 역수를 계산하여 리-로테이션 곱셈기(314)로 출력한다. 상기 리-로테이션 곱셈기(314)에서는 상기 역수부(313)의 출력 cos(
Figure 112005012542654-PAT00009
)/gain, -sin(
Figure 112005012542654-PAT00010
)/gain과 에러 생성부(114)의 출력 e(n)을 복소곱하여 선형 등화기(111)로 출력한다. On the other hand, the inverse unit 313 outputs a gain * cos (output signal of the carrier / gain loop 312.
Figure 112005012542654-PAT00007
), gain * sin (
Figure 112005012542654-PAT00008
The inverse of the) is calculated and output to the re-rotation multiplier 314. In the re-rotation multiplier 314, the output cos (
Figure 112005012542654-PAT00009
) / gain, -sin (
Figure 112005012542654-PAT00010
) / gain and the output e (n) of the error generator 114 are complex-multiplied and output to the linear equalizer 111.

이때 수신되는 신호가 QAM 방식의 신호라면 도 3의 모든 신호는 복소수 신호이다. At this time, if the received signal is a signal of the QAM method, all the signals of FIG. 3 are complex signals.

그리고 수신되는 신호가 VSB 방식의 신호라면 8레벨의 이산신호는 실수 성분에만 존재하기 때문에 잡음 제거부(112)와 결정부(113)에서 사용되는 모든 신호는 실수 신호이다. 그러나 위상 에러를 추정하고 보상하기 위해서는 실수 성분뿐만 아니라 허수 성분이 필요하기 때문에 VSB의 경우 반송파/이득 루프(312)는 디로테이션 곱셈기(311)의 허수 성분을 입력받아 사용한다.If the received signal is a VSB signal, since 8-level discrete signals exist only in the real component, all signals used in the noise canceller 112 and the determiner 113 are real signals. However, since the imaginary component as well as the real component are needed to estimate and compensate for the phase error, in the case of VSB, the carrier / gain loop 312 receives an imaginary component of the derotation multiplier 311.

도 4는 상기 반송파/이득 루프(312)의 상세 블록도를 나타낸 것으로서, 크게 반송파 루프(Carrier Loop)(410), 이득 루프(Gain Loop)(420), 상기 반송파 루프(410)의 출력 cos(

Figure 112005012542654-PAT00011
), sin(
Figure 112005012542654-PAT00012
)과 이득 루프(420)의 출력 gain을 복소곱하여 반송 파 위상 에러 및 이득 에러를 보상하는 신호 gain*cos(
Figure 112005012542654-PAT00013
), gain*sin(
Figure 112005012542654-PAT00014
)를 출력하는 복소 곱셈기(430)로 구성된다. 상기 반송파 루프(410)는 위상 에러 검출기(411), 위상 루프 필터(412), NCO(Numerically Controlled Oscillator)(413)로 구성된다. 상기 이득 루프(420)는 이득 에러 검출기(421), 및 이득 루프 필터(422)로 구성된다. 4 shows a detailed block diagram of the carrier / gain loop 312, which is largely a carrier loop 410, a gain loop 420, and an output cos (of the carrier loop 410).
Figure 112005012542654-PAT00011
), sin (
Figure 112005012542654-PAT00012
) And the signal gain * cos (compensated for the carrier phase error and the gain error by multiplying the output gain of the gain loop 420).
Figure 112005012542654-PAT00013
), gain * sin (
Figure 112005012542654-PAT00014
It is composed of a complex multiplier 430 outputting. The carrier loop 410 includes a phase error detector 411, a phase loop filter 412, and a NCO (Numerically Controlled Oscillator) 413. The gain loop 420 is composed of a gain error detector 421 and a gain loop filter 422.

이때 상기 반송파 루프(410)의 위상 루프 필터(412)와 이득 루프(420)의 이득 루프 필터(422)는 통상적으로 비례부(proportional part)와 적분부(integral part)로 구성되는 1차 필터로 구성할 수 있다. In this case, the phase loop filter 412 of the carrier loop 410 and the gain loop filter 422 of the gain loop 420 are typically first-order filters including a proportional part and an integral part. Can be configured.

이와 같이 구성된 반송파/이득 루프에서 반송파 루프(410)의 위상 에러 검출기(411)는 잡음 제거부(112)의 출력 y(n)과 결정부(113)의 결정값 d(n)을 입력받아 위상 에러를 계산하여 위상 루프 필터(412)로 출력한다. 상기 위상 루프 필터(412)는 위상 에러를 비례적분 필터링하고, 그 결과

Figure 112005012542654-PAT00015
를 NCO(413)로 출력한다. 상기 NCO(413)는 필터링된 위상 에러
Figure 112005012542654-PAT00016
에 해당하는 정현파 cos(
Figure 112005012542654-PAT00017
), sin(
Figure 112005012542654-PAT00018
)를 생성하여 복소 곱셈기(430)로 출력한다. In the carrier / gain loop configured as described above, the phase error detector 411 of the carrier loop 410 receives the output y (n) of the noise canceller 112 and the determined value d (n) of the determiner 113. The error is calculated and output to the phase loop filter 412. The phase loop filter 412 proportionally integrates the phase error, and as a result
Figure 112005012542654-PAT00015
Is output to the NCO 413. The NCO 413 is filtered phase error
Figure 112005012542654-PAT00016
Sinusoidal cos corresponding to
Figure 112005012542654-PAT00017
), sin (
Figure 112005012542654-PAT00018
) Is output to the complex multiplier 430.

마찬가지로 상기 이득 루프(420)의 이득 에러 검출기(421)에서는 잡음 제거부(112)의 출력 y(n)과 결정부(113)의 결정값 d(n)을 입력받아 이득 에러를 계산하고 이것을 이득 루프 필터(422)로 출력한다.Similarly, the gain error detector 421 of the gain loop 420 receives the output y (n) of the noise canceller 112 and the determined value d (n) of the determiner 113, calculates a gain error, and calculates the gain error. Output to the loop filter 422.

상기 이득 루프 필터(422)는 입력되는 이득 에러를 비례적분 필터링하여 복 소 곱셈기(430)로 출력한다. 상기 이득 루프 필터(422)의 출력이 최종 이득 제어 신호 gain로 사용된다. The gain loop filter 422 performs proportional integral filtering on the input gain error and outputs the result to the complex multiplier 430. The output of the gain loop filter 422 is used as the final gain control signal gain.

상기 복소 곱셈기(430)는 반송파 루프(410)의 NCO(413)의 출력 cos(

Figure 112005012542654-PAT00019
), sin(
Figure 112005012542654-PAT00020
)과 이득 루프(420)의 이득 루프 필터(422)의 출력 gain을 복소곱하여 반송파 위상 에러 및 이득 에러를 보상하는 신호 gain*cos(
Figure 112005012542654-PAT00021
), gain*sin(
Figure 112005012542654-PAT00022
)를 디-로테이션 곱셈기(311)과 역수부(313)로 출력한다. The complex multiplier 430 outputs the output cos of the NCO 413 of the carrier loop 410.
Figure 112005012542654-PAT00019
), sin (
Figure 112005012542654-PAT00020
) And the signal gain * cos (compensating the carrier phase error and the gain error by multiplying the output gain of the gain loop filter 422 of the gain loop 420).
Figure 112005012542654-PAT00021
), gain * sin (
Figure 112005012542654-PAT00022
) Is output to the de-rotation multiplier 311 and the inverse unit 313.

그리고 이득 루프(420)를 사용하지 않는 경우를 위해 이득 루프(420)와 복소 곱셈기(430) 사이에 다중화기(440)를 더 구비한다. 상기 다중화기(440)는 이득 루프 인에이블 신호(Gain Loop Enable)에 따라 상기 이득 루프(420)의 출력 또는 상수 1을 선택하여 상기 복소 곱셈기(430)에 최종 이득 제어 신호 gain로서 출력한다. Further, a multiplexer 440 is further provided between the gain loop 420 and the complex multiplier 430 for the case where the gain loop 420 is not used. The multiplexer 440 selects an output of the gain loop 420 or a constant 1 according to a gain loop enable signal and outputs the final gain control signal gain to the complex multiplier 430.

이때, QAM 신호의 경우 반송파 루프(410)와 이득 루프(420)로 입력되는 y(n)과 d(n)은 복소수 신호이고, VSB 신호의 경우 y(n)과 d(n)은 실수 신호이다. 또한 VSB 신호의 경우 디로테이션 곱셈기(311)의 허수 성분을 입력받아 사용한다.In this case, in the case of the QAM signal, y (n) and d (n) input to the carrier loop 410 and the gain loop 420 are complex signals, and in the case of the VSB signal, y (n) and d (n) are real signals. to be. In the case of the VSB signal, an imaginary component of the derotation multiplier 311 is received and used.

도 5는 상기 반송파 루프(410)의 위상 에러 검출기(411)와 이득 루프(420)의 이득 에러 검출기(421)의 일 실시예를 보인 상세 블록도로서, 위상 에러와 이득 에러를 구하는 과정이 유사하므로 동일한 과정은 하나의 블록에서 공유한다.FIG. 5 is a detailed block diagram illustrating an embodiment of the phase error detector 411 of the carrier loop 410 and the gain error detector 421 of the gain loop 420. The process of obtaining the phase error and the gain error is similar. Therefore, the same process is shared in one block.

도 5는 제1 지연기(511), 힐버트 변환기(512), 제1 선택부(513), 제2 지연기 (514), 제3 지연기(515), 제2 선택부(516), 에러 발생부(517), 위상 에러 출력부(518), 및 이득 에러 출력부(519)로 구성된다. 5 illustrates a first delay unit 511, a Hilbert transformer 512, a first selector 513, a second delay unit 514, a third delay unit 515, a second selector 516, and an error. The generator 517, the phase error output unit 518, and the gain error output unit 519 are configured.

그리고

Figure 112005012542654-PAT00023
는 잡음 제거부(112)의 출력 신호의 진폭 및 위상이고
Figure 112005012542654-PAT00024
는 결정부(113)의 출력 신호의 진폭 및 위상을 나타낸다. And
Figure 112005012542654-PAT00023
Is the amplitude and phase of the output signal of the noise canceller 112
Figure 112005012542654-PAT00024
Denotes the amplitude and phase of the output signal of the determiner 113.

이때 QAM 신호의 경우 실수와 허수 성분에 모두 정보가 있으므로 복소수 그대로 판별하여 기준신호를 만든다. In this case, since the QAM signal has information on both real and imaginary components, the reference signal is generated by discriminating complex numbers.

그러나 VSB 신호의 경우 허수 성분에 정보가 없으므로 결정부(113)에서 결정된 실수 신호 d(n)를 힐버트 변환부(512)에서 힐버트 변환하여 허수 성분 기준신호를 생성한다. 이때 상기 힐버트 변환에 의한 시간지연을 보상하기 위해 결정부(113)의 실수 신호, 잡음 제거부(112)의 출력 신호, 및 디로테인션 곱셈기(311)의 허수 신호는 각각의 지연기(511,514,515)에서 힐버트 변환의 처리 시간만큼 지연된다. 즉, VSB 신호의 경우 잡음 제거기(112)의 출력신호에 실수 성분만 존재하므로 제3 지연기(515)는 디로테이션 곱셈기(311)의 허수 성분을 입력받아 지연한다. However, in the case of the VSB signal, since there is no information on the imaginary component, the Hilbert transform unit 512 performs Hilbert transform on the real signal d (n) determined by the determiner 113 to generate an imaginary component reference signal. At this time, the real signal of the decision unit 113, the output signal of the noise canceller 112, and the imaginary signal of the derotation multiplier 311 to compensate for the time delay caused by the Hilbert transform are delayers 511, 514, and 515, respectively. Is delayed by the processing time of the Hilbert transform. That is, in the case of the VSB signal, since only the real component exists in the output signal of the noise canceller 112, the third delay unit 515 receives and delays the imaginary component of the derotation multiplier 311.

상기 제1 선택부(513)는 모드 신호에 따라 지연기(511)와 힐버트 변환기(512)를 통해 출력되는 복소수 신호 또는, 결정부(113)에서 출력되는 복소수 신호를 선택하여 에러 발생부(517)로 출력한다.The first selector 513 selects a complex signal output through the delay unit 511 and the Hilbert transformer 512 or a complex signal output from the determiner 113 according to a mode signal and generates an error generator 517. )

상기 제2 선택부(516)는 모드 신호에 따라 제1,제2 지연기(514,515)를 통해 출력되는 복소수 신호 또는, 결정부(113)에서 출력되는 복소수 신호를 선택하여 에러 발생부(517)로 출력한다.The second selector 516 selects a complex signal output through the first and second delayers 514 and 515 or a complex signal output from the determiner 113 according to a mode signal and generates an error generator 517. Will output

상기 모드 신호는 수신신호가 VSB 신호인지 QAM 신호인지의 여부에 따라 제1, 제2 선택부(513,516)에서 사용할 입력을 선택할 때 사용된다. 즉, 수신 신호가 VSB 신호이면 상기 제1 선택부(513)는 모드 신호에 의해 지연기(511)와 힐버트 변환기(512)를 통해 출력되는 복소수 신호를 선택하여 에러 발생부(517)로 출력하고, 제2 선택부(516)는 제3, 제4 지연기(514,515)를 통해 출력되는 복소수 신호를 선택하여 에러 발생부(517)로 출력한다. The mode signal is used to select an input to be used by the first and second selectors 513 and 516 according to whether the received signal is a VSB signal or a QAM signal. That is, if the received signal is a VSB signal, the first selector 513 selects a complex signal output through the delay unit 511 and the Hilbert transformer 512 based on the mode signal, and outputs the complex signal to the error generator 517. The second selector 516 selects a complex signal output through the third and fourth delayers 514 and 515 and outputs the complex signal to the error generator 517.

그리고 수신 신호가 QAM 신호이면 상기 제1 선택부(513)는 모드 신호에 의해 결정부(113)에서 출력되는 복소수 신호를 선택하여 에러 발생부(517)로 출력하고, 제2 선택부(516)는 잡음 제거부(112)에서 출력되는 복소수 신호를 선택하여 에러 발생부(517)로 출력한다. If the received signal is a QAM signal, the first selector 513 selects a complex signal output from the determiner 113 based on the mode signal and outputs the complex signal to the error generator 517. Selects a complex signal output from the noise canceller 112 and outputs the complex signal to the error generator 517.

상기 에러 발생부(517)는 상기 제1 선택부(513)의 출력 신호를 제2 선택부(516)의 출력 신호로 나누어 에러 신호를 구한다(

Figure 112005012542654-PAT00025
). The error generator 517 obtains an error signal by dividing the output signal of the first selector 513 by the output signal of the second selector 516 (
Figure 112005012542654-PAT00025
).

이때 상기 에러 신호의 위상값이 위상 에러, 에러 신호의 진폭이 이득 에러가 된다. 그러므로 위상 에러 출력부(518)는 상기 에러 신호(

Figure 112005012542654-PAT00026
) 중 위상 값에 해당하는 부분(
Figure 112005012542654-PAT00027
)을 위상 루프 필터(412)로 출력한다. 그리고 이득 에러 출력부(519)는 상기 에러 신호(
Figure 112005012542654-PAT00028
) 중 진폭에 해당하는 부분(
Figure 112005012542654-PAT00029
)을 위상 루프 필터(412)로 출력한다.At this time, the phase value of the error signal is a phase error, and the amplitude of the error signal is a gain error. Therefore, the phase error output unit 518 is the error signal (
Figure 112005012542654-PAT00026
), Which corresponds to the phase value (
Figure 112005012542654-PAT00027
) Is output to the phase loop filter 412. And the gain error output unit 519 is the error signal (
Figure 112005012542654-PAT00028
Of the amplitude corresponding to the amplitude (
Figure 112005012542654-PAT00029
) Is output to the phase loop filter 412.

도 6은 긴 반송파 루프(Long carrier loop)를 포함한 VSB/QAM 통합 수신기를 설명한 것이다. 도 6을 보면 알 수 있듯이 기본적인 구조는 도 3의 VSB/QAM 통합 수신기의 반송파/이득 루프의 구조와 동일하다. 도 3의 VSB/QAM 통합 수신기의 경우와 차이점은 QAM 신호를 수신할 경우 반송파 주파수 옵셋을 보상하기 위해서 잡음제거기(112)의 출력으로부터 반송파 위상 에러를 검출한 뒤 이를 선형 등화기(111)의 입력단에서 보상하는 긴 반송파 루프가 포함되어 있다는 것이다. 이를 위해 선형 등화기(111) 전단에 복소 곱셈기(611)가 구비되고, 상기 복소 곱셈기(611)와 반송파/이득 루프(312)에 루프 필터(612)와 NCO(612)가 구비되는 긴 반송파 위상 에러 보상부가 추가된다. 6 illustrates a VSB / QAM integrated receiver including a long carrier loop. As can be seen from FIG. 6, the basic structure is the same as that of the carrier / gain loop of the VSB / QAM integrated receiver of FIG. 3. The difference from the case of the VSB / QAM integrated receiver of FIG. 3 is that the carrier phase error is detected from the output of the noise canceller 112 to compensate for the carrier frequency offset when the QAM signal is received. It includes a long carrier loop that compensates for. To this end, a long carrier phase is provided with a complex multiplier 611 in front of the linear equalizer 111 and a loop filter 612 and an NCO 612 in the complex multiplier 611 and the carrier / gain loop 312. Error compensator is added.

즉, 상기 복소 곱셈기(611)는 입력 신호 u(n)에 NCO(613)에서 출력되는 반송파 위상 에러에 해당하는 정현파를 곱하여 입력 신호 u(n)에 포함된 반송파 위상 에러를 보상한 후 선형 등화기(111)로 출력한다.That is, the complex multiplier 611 multiplies the input signal u (n) by the sine wave corresponding to the carrier phase error output from the NCO 613 to compensate for the carrier phase error included in the input signal u (n) and then linearly equalizes it. Output to the machine 111.

상기 반송파/이득 루프(312)에서 구한 위상 에러는 루프 필터(612)로 입력된다. 상기 루프 필터(612)는 상기 위상 에러를 필터링하여 NCO(613)로 출력하고, 상기 NCO(613)는 필터링된 위상 에러에 해당하는 정현파 cos(

Figure 112005012542654-PAT00030
), sin(
Figure 112005012542654-PAT00031
)를 생성하여 복소 곱셈기(611)로 출력한다. The phase error obtained by the carrier / gain loop 312 is input to the loop filter 612. The loop filter 612 filters and outputs the phase error to the NCO 613, and the NCO 613 is a sinusoidal cos (corresponding to the filtered phase error).
Figure 112005012542654-PAT00030
), sin (
Figure 112005012542654-PAT00031
) Is output to the complex multiplier 611.

이때 상기 긴 반송파 루프는 고스트에 의한 왜곡이 보상된 등화기 출력을 사용함으로써 보다 안정적인 에러값을 얻을 수 있다는 장점이 있는 반면 루프 지연 시간(loop delay)이 길기 때문에 동적인 채널의 변화를 잘 추적하지 못한다는 단점이 있다. 따라서 전송 채널이 동적 채널일 경우가 빈번한 VSB의 경우보다 전송 채 널이 정적 채널인 QAM을 수신할 때 적합하다. In this case, the long carrier loop has an advantage of obtaining a more stable error value by using an equalizer output with distortion compensated by ghost, whereas the long delay loop does not track the change of the dynamic channel well. There is a drawback to not doing it. Therefore, it is more suitable when the transmission channel receives QAM, where the transmission channel is a static channel than when the transmission channel is a dynamic channel.

한편 도 7은 본 발명에 따른 다중 안테나를 이용하는 VSB/QAM 통합 수신기에서의 방송 수신기에서의 채널 등화 장치의 구성 블록도로서, 채널 등화 장치는 예측 결정 궤환 등화기를 이용하는 것을 실시예로 한다. Meanwhile, FIG. 7 is a block diagram illustrating a channel equalizer in a broadcast receiver in a VSB / QAM integrated receiver using multiple antennas according to the present invention, in which the channel equalizer uses a predictive decision feedback equalizer.

도 7에서 알 수 있듯이 N개의 안테나로 수신된 QAM 또는 VSB 방식의 디지털 방송 신호가 자동 이득 제어(AGC), 반송파 복구, 심볼 클럭 복구 등의 복조 과정을 거쳐 각각 등화부(710) 내 N개의 선형 등화기(711~71N)에 입력된다. 즉 상기 선형 등화기는 안테나 개수만큼 구비된다. As shown in FIG. 7, the NAM linear digital broadcast signals received through the N antennas are subjected to demodulation processes such as automatic gain control (AGC), carrier recovery, and symbol clock recovery. It is input to equalizers 711-71N. That is, the linear equalizer is provided as many as the number of antennas.

상기 등화부(710)는 안테나의 개수(N)만큼 구비되는 N개의 선형 등화기(711~71N)와, 상기 N개의 선형 등화기의 결과를 모두 더하여 출력하는 가산기로 구성된다. The equalizer 710 includes N linear equalizers 711 to 71N provided by the number N of antennas, and an adder for adding and outputting the results of the N linear equalizers.

상기 등화부(710)를 제외한 나머지 구성은 상기된 도 3의 VSB/QAM 방식의 채널 등화 장치와 같은 구조이므로, 설명의 편의상 동일 명칭 및 동일 부호를 부여하고 이에 대한 상세한 설명은 생략한다.Since the configuration other than the equalizer 710 is the same structure as the channel equalizer of the VSB / QAM scheme of FIG. 3 described above, the same names and the same reference numerals are provided for convenience of description and detailed description thereof will be omitted.

이때 상기 등화부(710) 내 각각의 선형 등화기(711~71N)는 모두 동일한 에러 값 e(n)을 입력받아 탭 계수를 적응시킨다. 각 선형 등화기(711~71N)의 출력들은 가산기에서 모두 합해져서 디-로테이션 곱셈기(311)로 출력된다. At this time, each of the linear equalizers 711 to 71N in the equalizer 710 receives the same error value e (n) to adapt the tap coefficient. The outputs of the linear equalizers 711 to 71N are summed in the adder and output to the de-rotation multiplier 311.

상기 디-로테이션 곱셈기(311)는 다중 안테나를 이용한 선형 등화기들의 합성 신호를 입력받아 반송파/이득 루프(312)의 출력 gain*cos(

Figure 112005012542654-PAT00032
),gain*sin(
Figure 112005012542654-PAT00033
)과 복소곱하여 잡음 제거부(112)와 에러 생성부(114)로 출력한다.The de-rotation multiplier 311 receives a composite signal of linear equalizers using multiple antennas and outputs gain * cos (of a carrier / gain loop 312).
Figure 112005012542654-PAT00032
), gain * sin (
Figure 112005012542654-PAT00033
) Is complexed and output to the noise canceller 112 and the error generator 114.

지금까지 본 발명은 반송파/이득 루프를 포함한 주파수영역 채널 등화 장치를 VSB/QAM 통합 수신기에서 공유하여 채널 등화를 수행하는 과정을 설명하였으나, VSB 방식 수신기나 QAM 방식 수신기에서도 각각 별도의 채널 등화 장치를 이용하지 않고 본 발명의 채널 등화 장치를 그대로 이용하여 채널 등화를 수행할 수 있다. Until now, the present invention has described a process of performing channel equalization by sharing a frequency domain channel equalizer including a carrier / gain loop in a VSB / QAM integrated receiver, but using a separate channel equalizer in a VSB receiver or a QAM receiver, respectively. It is possible to perform channel equalization using the channel equalization apparatus of the present invention as it is without using.

한편, 본 발명에서 사용되는 용어(terminology)들은 본 발명에서의 기능을 고려하여 정의 내려진 용어들로써 이는 당분야에 종사하는 기술자의 의도 또는 관례 등에 따라 달라질 수 있으므로 그 정의는 본 발명의 전반에 걸친 내용을 토대로 내려져야 할 것이다. On the other hand, the terms used in the present invention (terminology) are terms defined in consideration of the functions in the present invention may vary according to the intention or practice of those skilled in the art, the definitions are the overall contents of the present invention It should be based on.

본 발명을 상술한 실시예에 한정되지 않으며, 첨부된 청구범위에서 알 수 있는 바와 같이 본 발명이 속한 분야의 통상의 지식을 가지 자에 의해 변형이 가능하고 이러한 변형은 본 발명의 범위에 속한다. The present invention is not limited to the above-described embodiments, and can be modified by those skilled in the art as can be seen from the appended claims, and such modifications are within the scope of the present invention.

이상에서와 같이 본 발명에 따른 VSB/QAM 통합 수신기의 채널 등화 장치는 다음과 같은 효과가 있다.As described above, the channel equalizer of the VSB / QAM integrated receiver according to the present invention has the following effects.

첫째, 반송파/이득 루프를 포함한 주파수영역 채널 등화 장치를 VSB/QAM 통합 수신기에서 공유함으로써, 시스템을 단순화하고 하드웨어 비용을 절감할 수 있다. First, by sharing the frequency domain channel equalizer including the carrier / gain loop in the VSB / QAM integrated receiver, the system can be simplified and the hardware cost can be reduced.

둘째, 복조부에서 충분히 제거되지 않은 잔류 반송파 위상 에러를 추정할 수 있으며 채널 등화기의 출력에서 이를 보상할 수 있다.Second, it is possible to estimate the residual carrier phase error that is not sufficiently removed in the demodulator and compensate for it at the output of the channel equalizer.

셋째, 상기 잔류 반송파 위상 에러가 보상된 신호를 가지고 결정부에서 결정을 내리기 때문에 결정 오류가 감소하고 이로 인해 채널 등화의 성능이 개선된다.Third, since the determination part makes a decision with the signal with the residual carrier phase error compensated, the decision error is reduced, thereby improving the performance of channel equalization.

넷째, 복조부에서 충분히 제거되지 않은 잔류 이득 에러를 추정할 수 있으며 채널 등화기의 출력에서 이를 보상할 수 있다.Fourth, it is possible to estimate the residual gain error that is not sufficiently eliminated in the demodulator and compensate for it at the output of the channel equalizer.

다섯째, 상기 잔류 이득 에러가 보상된 신호를 가지고 결정기에서 결정을 내리기 때문에 결정 오류가 감소하고 이로 인해 채널 등화의 성능이 개선된다.Fifth, since the residual gain error makes a decision at the decision maker with the compensated signal, the decision error is reduced, thereby improving the performance of channel equalization.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the spirit of the present invention.

따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다. Therefore, the technical scope of the present invention should not be limited to the contents described in the embodiments, but should be defined by the claims.

Claims (6)

수신된 디지털 방송 신호가 QAM 신호이면 그대로, VSB 신호이면 허수 신호를 생성하여 출력하는 신호 입력부; A signal input unit for generating and outputting an imaginary signal if the received digital broadcast signal is a QAM signal as it is; 상기 신호 입력부를 통해 입력되는 QAM 방식이나 VSB 방식의 수신 신호에 에러 값을 적응시켜 채널 왜곡을 보상하는 등화기; An equalizer configured to compensate for channel distortion by adapting an error value to a QAM or VSB received signal input through the signal input unit; 상기 등화기의 출력에 잔류 반송파 위상 에러와 잔류 이득 에러를 보상하는 신호를 복소곱하여 출력하는 제1 보상부; A first compensator for complexing and outputting a signal for compensating a residual carrier phase error and a residual gain error to an output of the equalizer; 상기 제1 보상부의 출력에서 증폭된 잡음을 예측하여 제거하는 잡음 제거부;A noise removing unit for predicting and removing noise amplified at the output of the first compensation unit; 상기 잡음 제거부에서 출력되는 신호와 가장 가까운 결정 신호를 출력하는 결정부; A determination unit outputting a determination signal closest to the signal output from the noise canceling unit; 상기 잡음 제거부의 출력과 상기 결정부의 결정 신호를 입력받아 잔류 반송파 위상 에러와 잔류 이득 에러를 추정하여 이를 보상하는 신호를 상기 제1 보상부로 출력하는 반송파/이득 루프; A carrier / gain loop configured to receive the output of the noise canceller and the decision signal of the determiner, estimate a residual carrier phase error and a residual gain error, and output a signal to compensate for the residual carrier phase error and a residual gain error; 상기 제1 보상부의 출력과 상기 결정부의 결정 신호와의 차로 에러 신호를 구하는 에러발생부; 및An error generation unit obtaining an error signal by a difference between an output of the first compensation unit and a determination signal of the determination unit; And 상기 에러발생부에서 구한 에러 신호에 상기 반송파/이득 루프에서 출력한 신호의 역수를 복소곱하여 상기 등화기로 출력하는 제2 보상부를 포함하여 구성되는 것을 특징으로 하는 다매체 디지털 방송 수신기에서의 채널 등화 장치.And a second compensator for multiplying the inverse of the signal output from the carrier / gain loop by the error signal obtained by the error generator and outputting the result of the equalization to the equalizer. 제 1 항에 있어서, 상기 반송파/이득 루프는The method of claim 1, wherein the carrier / gain loop is 상기 잡음 제거부의 출력과 상기 결정부의 결정 신호를 입력받아 위상 에러를 추정하고 루프 필터링한 후 그 결과에 해당하는 정현파를 생성하여 출력하는 반송파 루프;A carrier loop which receives the output of the noise canceller and the decision signal of the determiner, estimates a phase error, performs a loop filtering, and generates and outputs a sine wave corresponding to the result; 상기 잡음 제거부의 출력과 상기 결정부의 결정 신호를 입력받아 이득 에러를 추정하고 루프 필터링하여 이득 보상 신호를 출력하는 이득 루프; 및A gain loop that receives the output of the noise canceller and the decision signal of the determiner to estimate a gain error and loop filter to output a gain compensation signal; And 상기 반송파 루프에서 출력되는 정현파와 이득 루프에서 출력되는 이득 보상 신호를 복소곱하여 잔류 반송파 위상 에러와 이득 에러를 보상하는 신호를 출력하는 복소 곱셈기로 구성되는 것을 특징으로 하는 다매체 디지털 방송 수신기에서의 채널 등화 장치.Channel equalization in a multi-media digital broadcasting receiver comprising a complex multiplier for complexly multiplying a sinusoidal wave output from the carrier loop and a gain compensation signal output from a gain loop to compensate for a residual carrier phase error and a gain error. Device. 제 1 항에 있어서, 상기 반송파/이득 루프는The method of claim 1, wherein the carrier / gain loop is 상기 결정부에서 VSB 방식의 결정 신호가 출력되면 이 결정 신호로부터 허수 신호를 생성하여 출력하고, QAM 방식의 결정 신호가 출력되면 그대로 출력하는 기준 신호 선택부;A reference signal selection unit for generating an imaginary signal from the determination signal when the VSB determination signal is output from the determination unit and outputting the imaginary signal from the determination signal; 상기 잡음 제거부에서 VSB 방식의 등화 신호가 출력되면 일정 시간 지연시켜 출력하고, QAM 방식의 등화 신호가 출력되면 그대로 출력하는 수신 신호 선택부;A reception signal selection unit for delaying a predetermined time when the equalization signal of the VSB method is output from the noise removing unit and outputting the equalized signal when the equalization signal of the QAM method is output; 상기 수신 신호를 기준 신호로 나누어 에러 신호를 구한 후, 상기 에러 신호의 위상값을 위상 에러로, 상기 에러 신호의 진폭을 이득 에러로 출력하는 에러 출력부; 및 An error output unit for dividing the received signal by a reference signal to obtain an error signal, and outputting a phase value of the error signal as a phase error and an amplitude of the error signal as a gain error; And 상기 에러 출력부의 위상 에러를 루프 필터링하여 정현파를 생성하고, 상기 이득 에러를 루프 필터링하여 이득 보상 신호를 생성한 후, 상기 정현파와 이득 보상 신호를 복소곱하여 잔류 반송파 위상 에러와 이득 에러를 보상하는 신호를 출력하는 보상 신호 출력부로 구성되는 것을 특징으로 하는 다매체 디지털 방송 수신기에서의 채널 등화 장치.A sinusoidal waveform is generated by loop filtering the phase error of the error output unit, and a gain compensation signal is generated by loop filtering the gain error, and then a signal that compensates the residual carrier phase error and the gain error by complex multiplying the sinusoidal wave and the gain compensation signal. Channel equalizer in the multi-media digital broadcast receiver, characterized in that consisting of a compensation signal output unit for outputting. 제 3 항에 있어서, 상기 기준 신호 선택부는The method of claim 3, wherein the reference signal selector 입력되는 결정 신호를 힐버트 변환하여 출력하는 힐버트 변환기와,A Hilbert converter for Hilbert transforming and outputting an input determination signal; 입력되는 결정 신호를 상기 힐버트 변환기의 처리 시간만큼 지연시켜 출력하는 제1 지연기와,A first delayer for delaying and outputting an input determination signal by the processing time of the Hilbert transformer; 입력되는 등화 신호가 VSB 신호이면 상기 제1 지연기와 힐버트 변환기에서 출력되는 복소수 신호를 선택하고, QAM 신호이면 입력되는 결정 신호를 선택하여 출력하는 선택부로 구성되는 것을 특징으로 하는 다매체 디지털 방송 수신기에서의 채널 등화 장치.In the multi-media digital broadcasting receiver, if the input equalization signal is a VSB signal, the first delay unit and the complex signal output from the Hilbert transformer are selected, and if the QAM signal is selected, the selection unit outputs the selected decision signal. Channel equalizer. 제 4 항에 있어서, 상기 수신 신호 선택부는The method of claim 4, wherein the received signal selector 입력되는 실수 성분의 등화 신호를 상기 힐버트 변환기의 처리 시간만큼 지연시켜 출력하는 제3 지연기와,A third delayer for delaying and outputting an equalized signal of an input real component by a processing time of the Hilbert transformer; 상기 제1 보상부에서 출력되는 허수 신호를 상기 힐버트 변환기의 처리 시간만큼 지연시켜 출력하는 제4 지연기와,A fourth delayer configured to delay and output an imaginary signal output from the first compensation unit by a processing time of the Hilbert transformer; 입력되는 등화 신호가 VSB 신호이면 상기 제3,제4 지연기에서 출력되는 복소수 신호를 선택하고, QAM 신호이면 입력되는 등화 신호를 선택하여 출력하는 선택부로 구성되는 것을 특징으로 하는 다매체 디지털 방송 수신기에서의 채널 등화 장치.In the multi-media digital broadcasting receiver, if the input equalization signal is a VSB signal, the complex signal output from the third and fourth delayers is selected, and if the QAM signal is input, the selector is configured to select and output the input equalization signal. Channel equalizer. 제 1 항에 있어서, The method of claim 1, 상기 반송파/이득 루프에서 검출한 위상 에러를 입력받아 루프 필터링한 후 그 결과에 해당하는 정현파를 생성하고 이 정현파에 수신 신호를 복소곱하여 상기 등화기로 출력하는 긴 반송파 루프가 더 포함되는 것을 특징으로 하는 다매체 디지털 방송 수신기에서의 채널 등화 장치.After receiving the phase error detected in the carrier / gain loop and loop filtering, generating a sine wave corresponding to the result, and a long carrier loop for complex multiplying the received signal to the sine wave output to the equalizer Channel equalizer in a multimedia digital broadcast receiver.
KR1020050019682A 2005-03-09 2005-03-09 Channel equalizer of multi media digital broadcasting receiver KR20060097385A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050019682A KR20060097385A (en) 2005-03-09 2005-03-09 Channel equalizer of multi media digital broadcasting receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050019682A KR20060097385A (en) 2005-03-09 2005-03-09 Channel equalizer of multi media digital broadcasting receiver

Publications (1)

Publication Number Publication Date
KR20060097385A true KR20060097385A (en) 2006-09-14

Family

ID=37629174

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050019682A KR20060097385A (en) 2005-03-09 2005-03-09 Channel equalizer of multi media digital broadcasting receiver

Country Status (1)

Country Link
KR (1) KR20060097385A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100710294B1 (en) * 2004-12-31 2007-04-23 엘지전자 주식회사 Channel equalizer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100710294B1 (en) * 2004-12-31 2007-04-23 엘지전자 주식회사 Channel equalizer

Similar Documents

Publication Publication Date Title
KR100876068B1 (en) Hybrid frequency-time domain equalizer
KR100447201B1 (en) Channel equalizer and digital TV receiver using for the same
US6912258B2 (en) Frequency-domain equalizer for terrestrial digital TV reception
US6426972B1 (en) Reduced complexity equalizer for multi mode signaling
US7050491B2 (en) Adaptive equalization of digital modulating signal recovered from amplitude-modulated signal subject to multipath
US20060200511A1 (en) Channel equalizer and method of equalizing a channel
US8135058B2 (en) Adaptive known signal canceller
JP5779979B2 (en) Receiving apparatus and receiving method
TW451580B (en) Decision directed phase detector
JPH09121181A (en) Method for erasing interference tone for quadrature amplitude modulator/demodulator and its device
US6907065B2 (en) Real/complex dual combination channel equalizer
US20140047497A1 (en) Method and system for symbol-rate-independent adaptive equalizer initialization
EP1367788B1 (en) Channel equaliser of OFDM receiver capable of adaptively equalizing OFDM signal according to state of channel
JP4780161B2 (en) Receiving device, receiving method, and program
KR20060097385A (en) Channel equalizer of multi media digital broadcasting receiver
KR100747583B1 (en) Channel equalizer of multi media digital broadcasting receiver
US7616684B2 (en) Receiver with decision-directed equalizer
KR100710294B1 (en) Channel equalizer
US7505514B2 (en) Phase-compensation decision feedback channel equalizer and digital broadcasting receiver using the same
KR0166265B1 (en) Equalizer for equalizing ntsc vsb and qam signals
CN100518155C (en) Carrier redactor
KR101181778B1 (en) Channel equarlizing method and apparatus, and digital broadcasting receive system
KR101137322B1 (en) Channel equalizer in digital broadcasting receiver
KR100427021B1 (en) QAM/VSB adaptive channel equalizer
KR0149769B1 (en) Device and implementation method of phased locked(tracking)loop and decision feedback equalizer with connection structure

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination