KR100747583B1 - Channel equalizer of multi media digital broadcasting receiver - Google Patents
Channel equalizer of multi media digital broadcasting receiver Download PDFInfo
- Publication number
- KR100747583B1 KR100747583B1 KR1020060019522A KR20060019522A KR100747583B1 KR 100747583 B1 KR100747583 B1 KR 100747583B1 KR 1020060019522 A KR1020060019522 A KR 1020060019522A KR 20060019522 A KR20060019522 A KR 20060019522A KR 100747583 B1 KR100747583 B1 KR 100747583B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- error
- output
- gain
- channel
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03159—Arrangements for removing intersymbol interference operating in the frequency domain
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0202—Channel estimation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
- H04L27/06—Demodulator circuits; Receiver circuits
Abstract
Description
도 1은 종래의 예측 결정 궤환 등화 장치의 구성 블록도1 is a block diagram of a conventional prediction decision feedback equalizer
도 2는 위상 분리기의 일반적인 구성 블록도2 is a general block diagram of a phase separator;
도 3은 본 발명의 일 실시예에 따른 채널 등화 장치의 구성 블록도3 is a block diagram illustrating a configuration of a channel equalizer according to an embodiment of the present invention.
도 4는 도 3의 반송파/이득 루프의 상세 블록도4 is a detailed block diagram of the carrier / gain loop of FIG.
도 5는 도 4의 위상 에러 검출 및 이득 에러 검출기의 상세 블록도5 is a detailed block diagram of the phase error detection and gain error detector of FIG.
도 6은 본 발명의 다른 실시예에 따른 채널 등화 장치의 구성 블록도6 is a block diagram illustrating a configuration of a channel equalizer according to another embodiment of the present invention.
도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings
310 : 채널 왜곡 보상부 313,320,360 : 복소 곱셈기310: channel distortion compensator 313,320,360: complex multiplier
330 : 잡음 제거부 340 : 결정부330: noise removing unit 340: determining unit
350 : 반송파/이득 루프 370 : 채널 추정부350: carrier / gain loop 370: channel estimator
380 : 계수 계산부 410 : 반송파 루프380: coefficient calculation unit 410: carrier loop
411 : 위상 에러 검출기 412 : 위상 루프 필터411
413 : NCO 420 : 이득 루프413 NCO 420 gain loop
421 : 이득 에러 검출기 422 : 이득 루프 필터421: gain error detector 422: gain loop filter
430 : 복소 곱셈기 440 : 다중화기430: complex multiplier 440: multiplexer
본 발명은 다매체 디지털 방송 수신기에 관한 것으로서, 특히 채널 등화시에 반송파 복원과 이득 제어를 함께 수행하는 채널 등화 장치에 관한 것이다. BACKGROUND OF THE
여러 가지 매체(지상파, 케이블)에 대응하여 각각 개발되고 있는 디지털 TV 수신 기술은 점차 통합 시스템 구조로 전개되고 있으며, 단일 방송 수신기를 가지고 매체에 상관없이 디지털 방송 신호를 수신 가능하게 하고자 하는 노력들이 이루어지고 있다. Digital TV reception technology, which is developed in response to various media (terrestrial wave, cable), is gradually being developed as an integrated system structure. Efforts have been made to enable the reception of digital broadcast signals regardless of the media with a single broadcast receiver. ought.
매체에 따른 디지털 TV 전송방식은 지상파를 통한 VSB(Vestigial Side Band) 전송방식과 케이블을 이용한 QAM(Quadrature Amplitude Modulation) 전송방식으로 크게 구분된다. Digital TV transmission methods according to the media are largely classified into VSB (Vestigial Side Band) transmission method through the terrestrial wave and Quadrature Amplitude Modulation (QAM) transmission method using a cable.
이러한 다매체 디지털 전송 시스템에서는 송신단의 디지털 정보(음성, 데이타 혹은 영상)를 심볼로 매핑하고 각 심볼을 크기 혹은 위상에 비례하는 아날로그 신호로 변환시켜 전송 채널을 통해 수신단까지 전송하게 된다. 수신단에 도착한 신호는 다중 경로의 전송채널을 통과하면서 인접신호와의 간섭을 일으켜서 심하게 왜곡이 되어 있는 상태가 된다. 따라서 왜곡된 수신 신호로부터 원 신호를 복원해 내기 위해서는 채널에 의한 왜곡을 완화시켜주는 것이 필요하고, 이때 채널 등화기를 사용한다. In such a multi-media digital transmission system, digital information (voice, data, or video) of a transmitting end is mapped to a symbol, and each symbol is converted into an analog signal proportional to size or phase, and transmitted to the receiving end through a transmission channel. The signal arriving at the receiving end passes through the multi-path transmission channel and causes interference with the adjacent signal, which is severely distorted. Therefore, in order to recover the original signal from the distorted received signal, it is necessary to mitigate the distortion caused by the channel. In this case, a channel equalizer is used.
일반적으로 가장 많이 사용되는 채널 등화기로는 결정 궤환 등화기(Decision Feedback Equalizer ; DFE)가 있다. 상기 DFE는 잡음 증가가 적고 무한 응답(Infinite Impulse Response ; IIR) 필터를 포함하기에 필터의 길이에 해당하는 시간 지연에 따른 신호 왜곡을 보상할 수 있다는 장점이 있는 반면, 잘못된 결정에 의한 불안정성이 단점이 된다. In general, the most popular channel equalizer is a decision feedback equalizer (DFE). Since the DFE has a small noise increase and includes an Infinite Impulse Response (IIR) filter, the DFE can compensate for signal distortion due to a time delay corresponding to the length of the filter, whereas instability due to a bad decision is disadvantageous. Becomes
그러한 단점을 보완하기 위한 것으로 선형 필터만을 가지는 예측 결정 궤환 등화기(predictive Decision Feedback Equalizer ; pDFE) 구조의 일 실시예가 도 1에 도시되어 있다. One embodiment of a predictive decision feedback equalizer (pDFE) structure having only a linear filter is shown in FIG.
도 1을 보면, 선형 등화기(111)는 입력 신호 u(n)와 에러 신호 e(n)를 이용하여 적응 등화(adaptive equalization)를 수행함에 의해 채널에서 왜곡된 신호를 보상한다. Referring to FIG. 1, the
상기 선형 등화기(111)에서 채널 왜곡이 보상된 신호 x(n)는 잡음 제거부(112)로 입력된다. The signal x (n) whose channel distortion is compensated by the
이때 상기 선형 등화기(111)의 출력은 등화가 이루어진 원 신호와 등화 과정에서 백색 잡음이 증폭되어 유색 잡음화된 신호의 합으로 이루어진다. 따라서 상기 잡음 제거부(112)는 상기 유색 잡음을 추정하고 실제 유색 잡음에서 추정된 유색잡음을 빼 줌으로써, 등화 과정에서 증폭된 유색 잡음을 제거한다. At this time, the output of the
이를 위해 상기 잡음 제거부(112)는 크게 감산기(112-1)와 잡음 예측기(112-2)로 구성된다.To this end, the
상기 감산기(112-1)는 선형 등화된 신호로부터 예측 유색 잡음(colored noise)을 빼 등화 과정에서 증폭된 유색 잡음을 제거한다. 그리고 상기 잡음 예측 기(112-2)는 상기 잡음 제거된 신호의 결정값으로부터 유색 잡음을 추정하여 상기 감산기(112-1)로 출력한다.The subtractor 112-1 removes the predicted colored noise from the linear equalized signal to remove the colored noise amplified in the equalization process. The noise predictor 112-2 estimates colored noise from the determined value of the noise canceled signal and outputs the colored noise to the subtractor 112-1.
상기 잡음 제거부(112)에서 잡음이 제거된 신호는 채널 디코딩을 위해 출력됨과 동시에 결정부(113)에도 출력된다. The signal from which the noise is removed by the
상기 결정부(113)는 잡음 제거부(112)의 출력과 가장 가까운 결정값을 잡음 예측기(112-2)와 에러 생성부(114)로 출력한다. The determiner 113 outputs a decision value closest to the output of the
상기 에러 생성부(114)는 선형 등화기(111)의 출력과 결정부(113)의 출력과의 차를 구하여 상기 선형 등화기(111)에 에러 신호로서 출력한다. The
이때, 상기 도 1의 예측 결정 궤환 등화기는 잡음 예측기(112-2)가 결정 궤환 필터를 사용할 때 얻는 잡음 감소 역할을 대신하지만 선형 등화기만을 이용하기 때문에 결정 궤환 등화기와 같은 영역의 왜곡을 등화하기 위해서는 보다 긴 필터가 필요하다. 그리고 도심지나 실내에서 방송을 수신하는 경우 신호 간섭에 의한 강한 왜곡이 생기게 되고 이를 선형 등화하기 위해서는 필터의 길이가 상당히 길어질 필요가 있다. 이때 선형 등화기를 시간 영역에서 FIR(Finite Impulse Response) 필터로 구현한다면 하드웨어 복잡도가 크게 증가하게 되고, 적응 알고리즘으로 LMS(Least Mean Square) 방식을 사용한다면 필터 길이가 늘어남에 따라 등화기가 안정적으로 따라갈 수 있는 채널 변화의 속도가 더욱 떨어지게 되는 단점이 있다.In this case, the prediction decision feedback equalizer of FIG. 1 replaces the noise reduction function obtained when the noise predictor 112-2 uses the decision feedback filter, but uses only a linear equalizer to equalize the distortion of an area such as the decision feedback equalizer. Longer filters are required for this. In addition, when a broadcast is received in a downtown or indoor area, strong distortion due to signal interference is generated, and in order to linearize it, the length of the filter needs to be considerably longer. In this case, if the linear equalizer is implemented as a finite impulse response (FIR) filter in the time domain, the hardware complexity is greatly increased.If the least mean square (LMS) method is used as an adaptive algorithm, the equalizer can be stably followed as the filter length increases. The disadvantage is that the rate of channel change is slower.
또한 채널 등화를 수행하기 전에 복조부(demodulator)(도시되지 않음)에서 반송파의 주파수 및 위상 복원을 수행하게 되는데, 충분히 보상되지 않은 잔류 반송파 위상 에러가 채널 등화기에 입력되면 채널 등화의 성능을 더욱 저하시키게 된 다. 마찬가지로 채널 등화 전에 복조부에서는 입력 신호를 적절한 크기로 유지해주는 자동 이득 제어(Automatic Gain Control)를 수행하게 되지만 역시 잔류 이득 에러가 발생하여 채널 등화의 성능을 저하시키는 원인이 된다. In addition, the demodulator (not shown) performs frequency and phase recovery of a carrier before performing channel equalization. If a residual carrier phase error that is not sufficiently compensated is input to the channel equalizer, the performance of channel equalization is further deteriorated. Let it go. Similarly, before the channel equalization, the demodulator performs automatic gain control, which maintains the input signal at an appropriate size, but also causes a residual gain error, which degrades the performance of channel equalization.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 다매체 디지털 방송 수신기에서 잔류 반송파 위상 에러와 잔류 이득 에러를 추정하여 채널 등화된 신호로부터 보상하는 채널 등화 장치를 제공하는 것이다. SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide a channel equalizer for estimating a residual carrier phase error and a residual gain error in a multi-media digital broadcasting receiver to compensate from a channel equalized signal.
상기와 같은 목적을 달성하기 위한 본 발명의 일 실시예에 따른 다매체 디지털 방송 수신기에서의 채널 등화 장치는, 수신된 신호에 등화 계수를 곱하여 수신된 신호에 포함된 채널 왜곡을 보상하는 채널 왜곡 보상부; 상기 수신된 신호에 포함된 잔류 반송파 위상 에러와 잔류 이득 에러를 보상하고, 보상된 신호로부터 채널 임펄스 응답을 추정하여 등화 계수를 계산한 후 상기 채널 왜곡 보상부로 출력하는 계수 연산부; 상기 채널 왜곡 보상된 신호에 포함된 잔류 반송파 위상 에러와 잔류 이득 에러를 보상하는 에러 보상부; 상기 에러 보상부에서 출력되는 신호와 가장 가까운 결정 신호를 출력하는 결정부; 및 상기 에러 보상부의 출력과 상기 결정부의 결정 신호를 입력받아 잔류 반송파 위상 에러와 잔류 이득 에러를 추정하여 상기 에러 보상부와 계수 연산부로 출력하는 반송파/이득 루프를 포함하여 구성되는 것을 특징으로 한다.According to an embodiment of the present invention, a channel equalization apparatus in a multi-media digital broadcasting receiver includes: a channel distortion compensator for multiplying a received signal by an equalization coefficient to compensate for channel distortion included in the received signal. ; A coefficient calculator for compensating the residual carrier phase error and the residual gain error included in the received signal, estimating a channel impulse response from the compensated signal, calculating an equalization coefficient, and outputting the equalized coefficient to the channel distortion compensator; An error compensator configured to compensate for a residual carrier phase error and a residual gain error included in the channel distortion compensated signal; A decision unit outputting a decision signal closest to the signal output from the error compensation unit; And a carrier / gain loop that receives the output of the error compensator and the decision signal of the determiner, estimates a residual carrier phase error and a residual gain error, and outputs the residual compensator to the error compensator and the coefficient calculator.
상기 채널 왜곡 보상부는 주파수 영역에서 수신된 신호에 포함된 채널 왜곡 을 보상하는 것을 특징으로 한다.The channel distortion compensation unit may compensate for the channel distortion included in the signal received in the frequency domain.
상기 계수 연산부는 컨쥬게이트 그레디언트 알고리즘을 이용하여 채널 임펄스 응답을 추정하고, 평균 자승 에러를 최소화하는 등화 계수를 계산하는 것을 특징으로 한다.The coefficient calculating unit estimates a channel impulse response by using a conjugate gradient algorithm, and calculates an equalization coefficient that minimizes the mean square error.
본 발명의 일 실시예에 따른 다매체 디지털 방송 수신기에서의 채널 등화 장치는 상기 반송파/이득 루프에서 검출한 위상 에러를 입력받아 루프 필터링한 후 그 결과에 해당하는 정현파를 생성하고 이 정현파에 수신 신호를 복소곱하여 상기 채널 왜곡 보상부로 출력하는 긴 반송파 루프가 더 포함되는 것을 특징으로 한다. A channel equalizer in a multi-media digital broadcasting receiver according to an embodiment of the present invention receives a phase error detected in the carrier / gain loop, performs loop filtering, generates a sine wave corresponding to the result, and receives a received signal in the sine wave. It is characterized in that it further comprises a long carrier loop which is complex-multiplied and output to the channel distortion compensator.
본 발명의 일 실시예에 따른 다매체 디지털 방송 수신기에서의 채널 등화 장치는 상기 에러 보상부의 출력과 결정부의 출력으로부터 등화시 증폭된 잡음을 예측하여 상기 에러 보상부에서 출력되는 신호에 포함된 증폭 잡음을 제거하는 잡음 제거부를 더 포함하여 구성되는 것을 특징으로 한다.The channel equalizer of the multi media digital broadcasting receiver according to an embodiment of the present invention predicts the amplified noise during equalization from the output of the error compensator and the output of the decision compensator to correct the amplified noise included in the signal output from the error compensator. Characterized in that it further comprises a noise removing unit for removing.
본 발명의 다른 실시예에 따른 다매체 디지털 방송 수신기에서의 채널 등화 장치는, 수신 신호에 포함된 긴 잔류 반송파 위상 에러를 보상하는 긴 반송파 루프; 상기 긴 반송파 루프에서 출력되는 신호에 등화 계수를 곱하여 주파수 영역에서 수신된 신호에 포함된 채널 왜곡을 보상하는 채널 왜곡 보상부; 상기 수신된 신호에 포함된 잔류 반송파 위상 에러와 잔류 이득 에러를 보상하고 보상된 신호로부터 채널 임펄스 응답을 추정하여 등화 계수를 계산한 후 상기 채널 왜곡 보상부로 출력하는 계수 연산부; 상기 채널 왜곡 보상된 신호에 포함된 잔류 반송파 위상 에러와 잔류 이득 에러를 보상하는 에러 보상부; 상기 에러 보상부에서 출력되는 신 호와 가장 가까운 결정 신호를 출력하는 결정부; 및 상기 에러 보상부의 출력과 상기 결정부의 결정 신호를 입력받아 잔류 반송파 위상 에러와 잔류 이득 에러를 추정하여 상기 에러 보상부와 계수 연산부로 출력하는 반송파/이득 루프를 포함하여 구성되는 것을 특징으로 한다.According to another embodiment of the present invention, a channel equalization apparatus in a multimedia broadcasting receiver includes: a long carrier loop for compensating for a long residual carrier phase error included in a received signal; A channel distortion compensator for multiplying the signal output from the long carrier loop by an equalization coefficient to compensate for channel distortion included in a signal received in a frequency domain; A coefficient calculator for compensating the residual carrier phase error and the residual gain error included in the received signal, estimating a channel impulse response from the compensated signal, calculating an equalization coefficient, and outputting the equalized coefficient to the channel distortion compensator; An error compensator configured to compensate for a residual carrier phase error and a residual gain error included in the channel distortion compensated signal; A decision unit outputting a decision signal closest to a signal output from the error compensation unit; And a carrier / gain loop that receives the output of the error compensator and the decision signal of the determiner, estimates a residual carrier phase error and a residual gain error, and outputs the residual compensator to the error compensator and the coefficient calculator.
본 발명의 다른 목적, 특징 및 잇점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.Other objects, features and advantages of the present invention will become apparent from the following detailed description of embodiments taken in conjunction with the accompanying drawings.
이하, 첨부된 도면을 참조하여 본 발명의 실시예의 구성과 그 작용을 설명하며, 도면에 도시되고 또 이것에 의해서 설명되는 본 발명의 구성과 작용은 적어도 하나의 실시예로서 설명되는 것이며, 이것에 의해서 상기한 본 발명의 기술적 사상과 그 핵심 구성 및 작용이 제한되지는 않는다.Hereinafter, with reference to the accompanying drawings illustrating the configuration and operation of the embodiment of the present invention, the configuration and operation of the present invention shown in the drawings and described by it will be described as at least one embodiment, By the technical spirit of the present invention described above and its core configuration and operation is not limited.
그리고 종래와 동일한 구성 요소는 설명의 편의상 동일 명칭 및 동일 부호를 부여하며 이에 대한 상세한 설명은 생략한다.The same components as in the related art are denoted by the same names and the same reference numerals for convenience of description, and detailed description thereof will be omitted.
본 발명의 채널 등화 장치는 예측 결정 궤환 등화기(pDFE, predictive Decision Feedback Equalizer) 구조에서 반송파 루프와 이득 루프를 포함하는 시스템을 제안한다. The channel equalizer of the present invention proposes a system including a carrier loop and a gain loop in a predictive decision feedback equalizer (pDFE) structure.
특히 본 발명은 컨쥬게이트 그레디언트(Conjugate Gradient) 예측 결정 궤환 등화기 구조에서 반송파 루프와 이득 루프를 포함하는 시스템을 제안한다. In particular, the present invention proposes a system including a carrier loop and a gain loop in a conjugate gradient prediction decision feedback equalizer structure.
이때 상기 예측 결정 궤환 등화기는 QAM과 같이 실수 성분(In-Phase)과 허수 성분(Quadrature-Phase)을 모두 사용하여 정보를 전송하는 변조 방식과, VSB(Vestigial Side-Band) 변조 방식과 같이 실수 성분만을 사용하여 정보를 전송 하는 방식 모두에 사용할 수 있다. At this time, the prediction decision feedback equalizer uses a real component (In-Phase) and a imaginary component (Quadrature-Phase) such as QAM to transmit information, and a real component such as VSB (Vestigial Side-Band) modulation method. It can be used for both methods of transmitting information using only.
따라서 도 1의 모든 신호는 복소수(Complex) 신호가 되며, VSB 변조 방식에서는 실수 성분만 존재하므로 허수 성분을 만들기 위해서 도 2의 위상 분리기를 이용한다. Therefore, all the signals of FIG. 1 become complex signals, and since only real components exist in the VSB modulation scheme, the phase separator of FIG. 2 is used to form an imaginary component.
도 2의 위상 분리기는 지연기(211)와 힐버트 변환기(212)로 구성되며, 허수 성분을 만들기 위해서 실수 성분의 신호가 힐버트 변환(Hilbert Transform)기(212)로 입력한다. 통상적으로 힐버트 변환기는 FIR 필터로 구현하며, 상기 실수 성분의 신호를 90°반전시켜 허수 성분의 신호로 변환한다. 이때 지연기(211)는 상기 힐버트 변환기(212)에서의 처리 시간만큼 입력되는 실수 성분의 신호를 지연시켜 출력한다. 그리고 상기 위상 분리기에서 만들어진 복소수 신호가 본 발명에 따른 채널 등화 장치의 채널 왜곡 보상부로 입력된다.The phase separator of FIG. 2 includes a
도 3은 본 발명에 따른 다매체 디지털 방송 수신기 내 채널 등화 장치의 일 실시예를 나타낸 구성 블록도로서, 채널 왜곡 보상부(310), 복소 곱셈기(320,360), 잡음 제거부(330), 결정부(340), 반송파 위상/이득 루프(350), 채널 추정부(370), 및 계수 계산부(380)를 포함하여 구성된다. 3 is a block diagram illustrating an embodiment of a channel equalizer in a multi-media digital broadcasting receiver according to the present invention, and includes a
상기 채널 왜곡 보상부(310)는 중첩기(311), FFT(Fast Fourier Transform)부(312), 복소 곱셈기(313), IFFT부(314), 및 추출기(315)를 포함하여 구성된다.The
이와 같이 구성된 본 발명에서 전송 채널을 통해 수신된 입력 신호 u(n)는 채널 왜곡 보상부(310)의 중첩부(311)에서 기 설정된 중첩 비율(예를 들면, 50%)로 중첩되어 FFT부(312)로 출력된다. 또한 상기 입력 신호 u(n)는 복소 곱셈기(360)로 도 출력된다. In the present invention configured as described above, the input signal u (n) received through the transmission channel is superimposed at a preset overlap ratio (for example, 50%) in the overlapping
상기 FFT부(312)는 상기 중첩부(311)에서 출력되는 시간 영역의 중첩 신호를 FFT하여 주파수 영역으로 변환한 후 복소 곱셈기(313)로 출력한다. 이때 입력 신호를 중첩시키면서 FFT를 하는 이유는 주파수 영역 등화 과정이 시간영역에서의 원형 길쌈연산과 같으므로 이를 선형 길쌈 연산과 같게 하기 위함이다. The
상기 복소 곱셈기(313)는 상기 FFT부(312)에서 출력된 주파수 영역의 중첩 신호 U(n)에 계수 계산부(370)에서 계산된 등화 계수 w(n)를 복소곱하여 상기 FFT부(312)에서 출력된 주파수 영역 중첩 신호의 채널 왜곡을 보상한 후 IFFT부(314)로 출력한다. 상기 IFFT부(314)는 채널의 왜곡이 보상된 주파수 영역의 중첩 신호 X(n)를 IFFT하여 시간 영역으로 변환한 후 추출부(315)로 출력한다. 상기 추출부(315)는 시간 영역으로 변환된 중첩 신호 중 유효 신호 x(n)를 추출하여 복소 곱셈기(320)로 출력한다. 즉 상기 추출기(315)는 IFFT부(314)에서 출력되는 중첩 데이터로부터 선형 길쌈 연산에 해당하는 유효 데이터만을 추출하여 복소 곱셈기(320)로 출력한다.The
상기 복소 곱셈기(320)는 상기 추출부(315)의 출력 x(n)과 반송파 위상/이득 루프(350)의 출력 gain*cos(φ),gain*sin(φ)을 복소곱하여 상기 추출부(315)의 출력 신호에 포함된 잔류 위상 에러와 잔류 이득 에러를 보상한다. The
한편 상기 복소 곱셈기(360)는 입력 신호 u(n)와 반송파 위상/이득 루프(350)의 출력 gain*cos(φ),gain*sin(φ)을 복소곱하여 상기 입력 신호 u(n)에 포함된 잔류 위상 에러와 잔류 이득 에러를 보상한 후 채널 추정부(370)로 출력한다. Meanwhile, the
상기 채널 추정부(370)는 컨쥬게이트-그레디언트(Conjugate-Gradient : CG) 알고리즘을 이용하여 상기 복소 곱셈기(360)와 결정부(340)의 출력 d(n)으로부터 채널의 임펄스 응답 h(n)을 추정한 후 계수 계산부(380)로 출력한다. The
즉, 상기 채널 추정부(370)에서는 복소 곱셈기(360)를 통해 입력되는 수신 신호와 결정부(340)를 통해 입력되는 기준 신호와의 상호 상관값(Cross Correlation Value) p를 구하고, 상기 상호 상관값 p과 기준 신호의 자기 상관행렬 R을 구한다. 그리고 나서, 수신 신호와 기준 신호의 상호 상관값인 p속에 존재하는 자기 상관 부분을 제거하도록 의 행렬 연산을 해 줌으로써 보다 정확한 채널을 추정할 수 있게 된다. 이때 상기 채널 추정부(370)는 연산을 직접 수행하지 않고 반복 연산에 의해 채널을 추정하는 CG 알고리즘을 적용하여 채널의 임펄스 응답을 추정한다.That is, the
이와 같이 본 발명은 채널 추정부(370)에서 CG 알고리즘을 적용하여 간편하게 채널의 임펄스 응답을 추정할 수 있다. As described above, the
그리고 상기 채널 추정부(370)에서 추정된 채널의 임펄스 응답은 계수 계산부(380)로 출력된다. 상기 계수 계산부(380)는 상기 추정된 채널의 임펄스 응답을 이용하여 평균 자승 에러를 최소화(Minimum Mean Square Error : MMSE)하는 주파수 영역의 등화 계수 w(n)를 구하여 복소 곱셈기(313)로 출력한다. The impulse response of the channel estimated by the
한편, 상기 채널 왜곡 보상부(310)에서 주파수 등화가 완벽하게 이루어졌다고 가정할 경우, 상기 채널 왜곡 보상부(310)에서 출력되는 신호는 원 신호와 유색 잡음(colored noise)의 합으로 이루어져 있다고 볼 수 있다. On the other hand, assuming that frequency equalization is perfectly performed in the
따라서 상기 복소 곱셈기(320)의 출력은 잡음 제거부(330)로 입력되어 채널 왜곡 보상부(310)에서 증폭된 유색 잡음이 제거된 후 최종 출력된다. Therefore, the output of the
상기 잡음 제거부(330)는 감산기(331)와 CG 잡음 예측기(332)로 구성된다. 상기 CG 잡음 예측기(332)는 복소 곱셈기(320)의 출력과 결정부(340)의 출력을 입력받고, CG 알고리즘을 적용하여 등화시 증폭된 잡음을 예측한다. The
상기 감산기(331)는 복소 곱셈기(320)에서 출력되는 등화된 신호로부터 CG 잡음 예측기(332)에서 예측된 잡음을 뺌에 의해 등화된 신호에 포함된 잡음을 백색화한다. The
상기 잡음 제거부(330)의 출력은 결정부(340)와 반송파 위상/이득 루프(350)로 출력된다. The output of the
상기 결정부(340)는 잡음 제거부(330)의 출력과 가장 가까운 결정값을 CG 잡음 예측기(332)와 복소 곱셈기(360)와 상기 반송파/이득 루프(350)로 출력한다. The
상기 반송파/이득 루프(350)는 잡음 제거부(330)의 출력과 결정부(340)의 출력을 입력받아 결정 지향(decision-directed) 방식으로 잔류 반송파 위상 에러 및 이득 에러 보상 신호 gain*cos(φ), gain*sin(φ)를 추정한다. 상기 반송파/이득 루프(350)의 출력은 복소 곱셈기(320,360)로 제공된다. The carrier /
이때 수신되는 신호가 QAM 방식의 신호라면 도 3의 모든 신호는 복소수 신호이다. 그리고 수신되는 신호가 VSB 방식의 신호라면 8레벨의 유효한 데이터는 실수 성분에만 존재하기 때문에 잡음 제거부(330)와 결정부(340)에서 사용되는 모든 신 호는 실수 신호이다. 그러나 위상 에러를 추정하고 보상하기 위해서는 실수 성분뿐만 아니라 허수 성분이 필요하기 때문에 VSB의 경우 반송파/이득 루프(350)는 복소 곱셈기(320)에서 출력되는 허수 성분을 입력받아 사용한다.At this time, if the received signal is a signal of the QAM method, all the signals of FIG. 3 are complex signals. If the received signal is a VSB type signal, since 8-level valid data exists only in the real component, all signals used in the
도 4는 상기 반송파/이득 루프(350)의 일 실시예를 보인 상세 블록도로서, 크게 반송파 루프(Carrier Loop)(410), 이득 루프(Gain Loop)(420), 상기 반송파 루프(410)의 출력 cos(φ), sin(φ)과 이득 루프(420)의 출력 gain을 복소곱하여 잔류 반송파 위상 에러 및 이득 에러를 보상하는 신호 gain*cos(φ), gain*sin(φ)를 출력하는 복소 곱셈기(430)로 구성된다. 4 is a detailed block diagram showing an embodiment of the carrier /
상기 반송파 루프(410)는 위상 에러 검출기(411), 위상 루프 필터(412), 및 NCO(Numerically Controlled Oscillator)(413)로 구성된다. The
상기 이득 루프(420)는 이득 에러 검출기(421), 및 이득 루프 필터(422)로 구성된다. The
이때 상기 반송파 루프(410)의 위상 루프 필터(412)와 이득 루프(420)의 이득 루프 필터(422)는 통상적으로 비례부(proportional part)와 적분부(integral part)로 구성되는 1차 필터로 구성할 수 있다. In this case, the
이와 같이 구성된 반송파/이득 루프에서 반송파 루프(410)의 위상 에러 검출기(411)는 잡음 제거부(330)의 출력 y(n)과 결정부(340)의 결정값 d(n)을 입력받아 잔류 반송파 위상 에러를 계산하여 위상 루프 필터(412)로 출력한다. 상기 위상 루프 필터(412)는 잔류 반송파 위상 에러를 비례적분 필터링하고, 그 결과 φ를 NCO(413)로 출력한다. 상기 NCO(413)는 필터링된 잔류 반송파 위상 에러 φ에 해당 하는 정현파 cos(φ), sin(φ)를 생성하여 복소 곱셈기(430)로 출력한다. In the carrier / gain loop configured as described above, the
마찬가지로 상기 이득 루프(420)의 이득 에러 검출기(421)에서는 잡음 제거부(330)의 출력 y(n)과 결정부(340)의 결정값 d(n)을 입력받아 이득 에러를 계산하고 이것을 이득 루프 필터(422)로 출력한다.Similarly, the
상기 이득 루프 필터(422)는 입력되는 이득 에러를 비례적분 필터링하여 복소 곱셈기(430)로 출력한다. 상기 이득 루프 필터(422)의 출력이 최종 이득 제어 신호 gain로 사용된다. The
상기 복소 곱셈기(430)는 반송파 루프(410)의 NCO(413)의 출력 cos(φ), sin(φ)과 이득 루프(420)의 이득 루프 필터(422)의 출력 gain을 복소곱하여 반송파 위상 에러 및 이득 에러를 보상하는 신호 gain*cos(φ), gain*sin(φ)를 복소 곱셈기(320,360)로 출력한다. The
그리고 이득 루프(420)를 사용하지 않는 경우를 위해 이득 루프(420)와 복소 곱셈기(430) 사이에 다중화기(440)를 더 구비한다. 상기 다중화기(440)는 이득 루프 인에이블 신호(Gain Loop Enable)에 따라 상기 이득 루프(420)의 출력 또는 상수 1을 선택하여 상기 복소 곱셈기(430)에 최종 이득 제어 신호 gain로서 출력한다. Further, a
이때, QAM 신호의 경우 반송파 루프(410)와 이득 루프(420)로 입력되는 y(n)과 d(n)은 복소수 신호이고, VSB 신호의 경우 y(n)과 d(n)은 실수 신호이다. 또한 VSB 신호의 경우 복소 곱셈기(320)의 허수 성분을 입력받아 사용한다.In this case, in the case of the QAM signal, y (n) and d (n) input to the
도 5는 상기 반송파 루프(410)의 위상 에러 검출기(411)와 이득 루프(420)의 이득 에러 검출기(421)의 일 실시예를 보인 상세 블록도로서, 반송파 위상 에러와 이득 에러를 구하는 과정이 유사하므로 동일한 과정은 하나의 블록에서 공유한다.FIG. 5 is a detailed block diagram illustrating an embodiment of the
도 5는 제1 지연기(511), 제1 힐버트 변환기(512), 제1 선택부(513), 제2 지연기(514), 제3 지연기(515), 제2 선택부(516), 에러 발생부(517), 위상 에러 출력부(518), 및 이득 에러 출력부(519)로 구성된다. 5 illustrates a
그리고 는 잡음 제거부(330)에서 출력되는 신호의 진폭 및 위상이고 는 결정부(340)에서 출력되는 신호의 진폭 및 위상을 나타낸다. And Is the amplitude and phase of the signal output from the
이때 QAM 신호의 경우 실수와 허수 성분에 모두 정보가 있으므로 복소수 그대로 판별하여 기준신호를 만든다. In this case, since the QAM signal has information on both real and imaginary components, the reference signal is generated by discriminating complex numbers.
그러나 VSB 신호의 경우 허수 성분에 정보가 없으므로 결정부(340)에서 결정된 실수 신호 d(n)를 힐버트 변환기(512)에서 힐버트 변환하여 허수 성분 기준신호를 생성한다. 이때 상기 힐버트 변환에 의한 시간지연을 보상하기 위해 결정부(340)의 실수 신호, 잡음 제거부(330)의 출력 신호, 및 복소 곱셈기(320)의 허수 신호는 각각의 지연기(511,514,515)에서 힐버트 변환의 처리 시간만큼 지연된다. 즉, VSB 신호의 경우 잡음 제거부(330)의 출력신호에 실수 성분만 존재하므로 제3 지연기(515)는 복소 곱셈기(320)의 허수 성분을 입력받아 지연한다. However, in the case of the VSB signal, since there is no information on the imaginary component, the real signal d (n) determined by the
상기 제1 선택부(513)는 모드 신호에 따라 지연기(511)와 힐버트 변환기(512)를 통해 출력되는 복소수 신호 또는, 결정부(340)에서 출력되는 복소수 신호를 선택하여 에러 발생부(517)로 출력한다.The
상기 제2 선택부(516)는 모드 신호에 따라 제1,제2 지연기(514,515)를 통해 출력되는 복소수 신호 또는, 결정부(340)에서 출력되는 복소수 신호를 선택하여 에러 발생부(517)로 출력한다.The
상기 모드 신호는 수신신호가 VSB 신호인지 QAM 신호인지의 여부에 따라 제1, 제2 선택부(513,516)에서 사용할 입력을 선택할 때 사용된다. 즉, 수신 신호가 VSB 신호이면 상기 제1 선택부(513)는 모드 신호에 의해 지연기(511)와 힐버트 변환기(512)를 통해 출력되는 복소수 신호를 선택하여 에러 발생부(517)로 출력하고, 제2 선택부(516)는 제3, 제4 지연기(514,515)를 통해 출력되는 복소수 신호를 선택하여 에러 발생부(517)로 출력한다. The mode signal is used to select an input to be used by the first and
그리고 수신 신호가 QAM 신호이면 상기 제1 선택부(513)는 모드 신호에 의해 결정부(340)에서 출력되는 복소수 신호를 선택하여 에러 발생부(517)로 출력하고, 제2 선택부(516)는 잡음 제거부(330)에서 출력되는 복소수 신호를 선택하여 에러 발생부(517)로 출력한다. If the received signal is a QAM signal, the
상기 에러 발생부(517)는 상기 제1 선택부(513)의 출력 신호를 제2 선택부(516)의 출력 신호로 나누어 에러 신호를 구한다(). The
이때 상기 에러 신호의 위상값이 위상 에러, 에러 신호의 진폭이 이득 에러가 된다. 그러므로 위상 에러 출력부(518)는 상기 에러 신호() 중 위상 값에 해당하는 부분()을 위상 루프 필터(412)로 출력한다. 그리고 이득 에러 출력부(519)는 상기 에러 신호() 중 진폭에 해당하는 부분()을 위상 루프 필터(412)로 출력한다.At this time, the phase value of the error signal is a phase error, and the amplitude of the error signal is a gain error. Therefore, the phase
도 6은 긴 반송파 루프(Long carrier loop)를 포함한 다매체 디지털 방송 수신기의 채널 등화 장치를 설명한 것이다. 도 6을 보면 알 수 있듯이 기본적인 구조는 도 3의 다매체 디지털 방송 수신기의 반송파/이득 루프의 구조와 동일하다. 즉, QAM 신호를 수신할 경우 반송파 주파수 옵셋을 보상하기 위해서 채널 왜곡 보상부(310)의 출력으로부터 반송파 위상 에러를 검출한 뒤 이를 채널 왜곡 보상부(310)의 입력단에서 보상하는 긴 반송파 루프가 포함되어 있다는 것이 도 3과 다른 점이다. 이를 위해 도 6의 다매체 디지털 방송 수신기는 채널 왜곡 보상부(310) 전단에 복소 곱셈기(611)가 구비되고, 상기 복소 곱셈기(611)와 반송파/이득 루프(350) 사이에 루프 필터(612)와 NCO(613)가 구비되는 긴 반송파 위상 에러 보상부가 추가된다.FIG. 6 illustrates a channel equalizer of a multimedia digital broadcast receiver including a long carrier loop. As can be seen from FIG. 6, the basic structure is the same as that of the carrier / gain loop of the multi-media digital broadcasting receiver of FIG. 3. That is, when the QAM signal is received, the long carrier loop includes a carrier phase error detected from the output of the
즉, 상기 복소 곱셈기(611)는 입력 신호 u(n)에 NCO(613)에서 출력되는 반송파 위상 에러에 해당하는 정현파를 곱하여 입력 신호 u(n)에 포함된 반송파 위상 에러를 보상한 후 채널 왜곡 보상부(310)로 출력한다.That is, the
상기 반송파/이득 루프(350)에서 구한 위상 에러는 루프 필터(612)로 입력된다. 상기 루프 필터(612)는 상기 위상 에러를 비례적분 필터링하여 NCO(613)로 출력하고, 상기 NCO(613)는 필터링된 위상 에러에 해당하는 정현파 cos(φ), sin(φ)를 생성하여 복소 곱셈기(611)로 출력한다. The phase error obtained by the carrier /
이때 상기 긴 반송파 루프는 고스트에 의한 왜곡이 보상된 등화기 출력을 사용함으로써 보다 안정적인 에러값을 얻을 수 있다는 장점이 있는 반면 루프 지연 시간(loop delay)이 길기 때문에 동적인 채널의 변화를 잘 추적하지 못한다는 단점 이 있다. 따라서 전송 채널이 동적 채널일 경우가 빈번한 VSB의 경우보다 전송 채널이 정적 채널인 QAM을 수신할 때 적합하다. 즉, QAM 변조 방식의 수신기의 경우 등화기 출력을 이용한 위상 에러 검출기를 이용해서 등화기 입력에서 반송파를 추적하는 루프를 구성할 수 있다.In this case, the long carrier loop has an advantage of obtaining a more stable error value by using an equalizer output with distortion compensated by ghost, whereas the long delay loop does not track the change of the dynamic channel well. There is a drawback to not. Therefore, it is suitable when the transport channel receives the QAM, which is a static channel, than the case of the VSB which is frequently the dynamic channel. That is, in the case of a QAM modulation receiver, a loop for tracking a carrier at the equalizer input may be configured by using a phase error detector using the equalizer output.
지금까지 설명한 본 발명에 의한 반송파/이득 루프를 포함한 주파수 영역 예측 결정 궤환 등화기 구조는 하나의 하드웨어를 QAM 변조 방식의 수신기와 VSB 변조 방식의 수신기가 공유할 수 있다.In the frequency domain prediction decision feedback equalizer structure including the carrier / gain loop according to the present invention described above, one hardware may be shared between a QAM modulation receiver and a VSB modulation receiver.
한편, 본 발명에서 사용되는 용어(terminology)들은 본 발명에서의 기능을 고려하여 정의 내려진 용어들로써 이는 당분야에 종사하는 기술자의 의도 또는 관례 등에 따라 달라질 수 있으므로 그 정의는 본 발명의 전반에 걸친 내용을 토대로 내려져야 할 것이다. On the other hand, the terms used in the present invention (terminology) are terms defined in consideration of the functions in the present invention may vary according to the intention or practice of those skilled in the art, the definitions are the overall contents of the present invention It should be based on.
본 발명을 상술한 실시예에 한정되지 않으며, 첨부된 청구범위에서 알 수 있는 바와 같이 본 발명이 속한 분야의 통상의 지식을 가지 자에 의해 변형이 가능하고 이러한 변형은 본 발명의 범위에 속한다. The present invention is not limited to the above-described embodiments, and can be modified by those skilled in the art as can be seen from the appended claims, and such modifications are within the scope of the present invention.
이상에서와 같이 본 발명에 따른 VSB/QAM 통합 수신기의 채널 등화 장치는 다음과 같은 효과가 있다.As described above, the channel equalizer of the VSB / QAM integrated receiver according to the present invention has the following effects.
첫째, 컨쥬게이트 그레디언트 알고리즘을 사용함으로써, 채널의 변화가 빠른 동적 채널에서도 등화기가 채널의 왜곡을 보상할 수 있다.First, by using the conjugate gradient algorithm, the equalizer can compensate for the distortion of the channel even in a dynamic channel with a fast channel change.
둘째, 복조부에서 충분히 제거되지 않은 잔류 반송파 위상 에러를 추정할 수 있으며 채널 등화기의 출력에서 이를 보상할 수 있다.Second, it is possible to estimate the residual carrier phase error that is not sufficiently removed in the demodulator and compensate for it at the output of the channel equalizer.
셋째, 잔류 반송파 위상 에러가 보상된 신호를 가지고 결정부에서 결정을 내리기 때문에 결정 에러가 감소하고 이로 인해 채널 등화의 성능이 개선된다.Third, since the determination part makes a decision with the signal having the residual carrier phase error compensated for, the determination error is reduced, thereby improving the performance of channel equalization.
넷째, 복조부에서 충분히 제거되지 않은 잔류 이득 에러를 추정할 수 있으며 채널 등화기의 출력에서 이를 보상할 수 있다.Fourth, it is possible to estimate the residual gain error that is not sufficiently eliminated in the demodulator and compensate for it at the output of the channel equalizer.
다섯째, 잔류 이득 에러가 보상된 신호를 가지고 결정부에서 결정을 내리기 때문에 결정 오류가 감소하고 이로 인해 채널 등화의 성능이 개선된다.Fifth, since the determination part makes a decision with the residual gain error compensated for, the decision error is reduced, thereby improving the performance of channel equalization.
여섯째, QAM 수신의 경우 등화기 출력을 이용해서 정확한 에러값을 구하고 이 에러값을 이용해서 등화기 입력단에서 반송파 주파수 옵셋을 보상할 수 있다.Sixth, in the case of QAM reception, the equalizer output is used to obtain an accurate error value, and the error value can be used to compensate the carrier frequency offset at the equalizer input terminal.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the spirit of the present invention.
따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다. Therefore, the technical scope of the present invention should not be limited to the contents described in the embodiments, but should be defined by the claims.
Claims (14)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060019522A KR100747583B1 (en) | 2006-02-28 | 2006-02-28 | Channel equalizer of multi media digital broadcasting receiver |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060019522A KR100747583B1 (en) | 2006-02-28 | 2006-02-28 | Channel equalizer of multi media digital broadcasting receiver |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100747583B1 true KR100747583B1 (en) | 2007-08-08 |
Family
ID=38602316
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060019522A KR100747583B1 (en) | 2006-02-28 | 2006-02-28 | Channel equalizer of multi media digital broadcasting receiver |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100747583B1 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990016703A (en) * | 1997-08-19 | 1999-03-15 | 김영환 | Equalization method combining self-adaptive equalization and carrier phase reconstruction |
KR20010009569A (en) * | 1999-07-12 | 2001-02-05 | 윤종용 | Digital signal receiver and method therefor |
JP2001144724A (en) | 1999-11-11 | 2001-05-25 | Matsushita Electric Ind Co Ltd | Ofdm-cdma system communication equipment |
-
2006
- 2006-02-28 KR KR1020060019522A patent/KR100747583B1/en not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990016703A (en) * | 1997-08-19 | 1999-03-15 | 김영환 | Equalization method combining self-adaptive equalization and carrier phase reconstruction |
KR20010009569A (en) * | 1999-07-12 | 2001-02-05 | 윤종용 | Digital signal receiver and method therefor |
JP2001144724A (en) | 1999-11-11 | 2001-05-25 | Matsushita Electric Ind Co Ltd | Ofdm-cdma system communication equipment |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100447201B1 (en) | Channel equalizer and digital TV receiver using for the same | |
US7714937B2 (en) | Channel equalizer and digital television receiver using the same | |
US8135058B2 (en) | Adaptive known signal canceller | |
JP2004503180A (en) | Frequency domain equalizer for terrestrial digital TV reception | |
JP5779979B2 (en) | Receiving apparatus and receiving method | |
TW451580B (en) | Decision directed phase detector | |
JPH09121181A (en) | Method for erasing interference tone for quadrature amplitude modulator/demodulator and its device | |
KR20060014779A (en) | Channel equalizer using multi antenna | |
JP4780161B2 (en) | Receiving device, receiving method, and program | |
US7127019B2 (en) | Methods and apparatus for implementing multi-tone receivers | |
KR101019481B1 (en) | Apparatus of timing recovery system and Recovering method of the same | |
CN101997790A (en) | Channel estimation device and method based on time domain pilot frequency sequence | |
KR100747583B1 (en) | Channel equalizer of multi media digital broadcasting receiver | |
KR100755125B1 (en) | Equalizer for signal by both single carrier modulation and multi carrier modulation and method thereof | |
KR20060097385A (en) | Channel equalizer of multi media digital broadcasting receiver | |
JP2001308820A (en) | Device for receiving orthogonal frequency division multiple signal | |
JP5331583B2 (en) | Multipath equalizer | |
KR100710294B1 (en) | Channel equalizer | |
JP5023006B2 (en) | OFDM signal receiving apparatus and relay apparatus | |
US7505514B2 (en) | Phase-compensation decision feedback channel equalizer and digital broadcasting receiver using the same | |
KR0166265B1 (en) | Equalizer for equalizing ntsc vsb and qam signals | |
CN100518155C (en) | Carrier redactor | |
KR101181778B1 (en) | Channel equarlizing method and apparatus, and digital broadcasting receive system | |
KR100698265B1 (en) | Channel equalizer in digital broadcasting receiver | |
KR101137322B1 (en) | Channel equalizer in digital broadcasting receiver |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120727 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20130724 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140724 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150724 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |