KR20060097308A - Semiconductor package including solder for packaging - Google Patents

Semiconductor package including solder for packaging Download PDF

Info

Publication number
KR20060097308A
KR20060097308A KR1020050018428A KR20050018428A KR20060097308A KR 20060097308 A KR20060097308 A KR 20060097308A KR 1020050018428 A KR1020050018428 A KR 1020050018428A KR 20050018428 A KR20050018428 A KR 20050018428A KR 20060097308 A KR20060097308 A KR 20060097308A
Authority
KR
South Korea
Prior art keywords
polymer
connection terminal
solder
semiconductor
package
Prior art date
Application number
KR1020050018428A
Other languages
Korean (ko)
Inventor
임광만
이종호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050018428A priority Critical patent/KR20060097308A/en
Publication of KR20060097308A publication Critical patent/KR20060097308A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector

Abstract

폴리머 내에 도전성 입자가 분산되어 있는 구성을 가지는 솔더를 구비하는 반도체 패키지에 관하여 개시한다. 본 발명에 따른 반도체 패키지는 제1 접속 단자를 가지는 제1 반도체 소자 위에 제2 접속 단자를 가지는 제2 반도체 소자를 실장하기 위하여 상기 제1 접속 단자 및 제2 접속 단자를 상호 전기적으로 연결시키기 위한 솔더(solder)를 구비한다. 상기 솔더는 전기전도성 및 접착성을 가지는 도전성 폴리머로 이루어진다. Disclosed is a semiconductor package including a solder having a constitution in which conductive particles are dispersed in a polymer. In the semiconductor package according to the present invention, a solder for electrically connecting the first connection terminal and the second connection terminal to each other in order to mount a second semiconductor device having the second connection terminal on the first semiconductor element having the first connection terminal is provided. (solder). The solder is made of a conductive polymer having electrical conductivity and adhesion.

솔더, 도전 입자, 폴리머, 전기전도성, 접착성 Solder, Conductive Particles, Polymer, Electrically Conductive, Adhesive

Description

실장용 솔더를 구비하는 반도체 패키지{Semiconductor package including solder for packaging} Semiconductor package including solder for packaging

도 1은 본 발명의 제1 실시예에 따른 반도체 패키지의 요부 구성을 도시한 도면이다. 1 is a diagram illustrating a main part of a semiconductor package according to a first embodiment of the present invention.

도 2는 본 발명의 제2 실시예에 따른 반도체 패키지의 요부 구성을 도시한 도면이다. 2 is a diagram illustrating a main part of a semiconductor package according to a second exemplary embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명> <Explanation of symbols for the main parts of the drawings>

100: 반도체 패키지, 110: 제1 반도체 소자, 112: 제1 접속 단자, 120: 제2 반도체 소자, 122: 제2 접속 단자, 130: 솔더, 132: 폴리머, 134: 도전성 입자, 136: 비도전성 입자, 200: 반도체 패키지, 210: 제2 반도체 소자, 212: 제1 접속 단자, 220: 제2 반도체 소자, 222: 제2 접속 단자, 230: 솔더, 232: 폴리머, 234: 도전성 입자, 236: 비도전성 입자. Reference Signs List 100: semiconductor package, 110: first semiconductor element, 112: first connection terminal, 120: second semiconductor element, 122: second connection terminal, 130: solder, 132: polymer, 134: conductive particles, 136: non-conductive Particles, 200: semiconductor package, 210: second semiconductor element, 212: first connection terminal, 220: second semiconductor element, 222: second connection terminal, 230: solder, 232: polymer, 234: conductive particles, 236: Non-conductive particles.

본 발명은 반도체 패키지에 관한 것으로, 특히 IC 칩 또는 IC 패키지를 실장하기 위한 솔더(solder)를 구비하는 반도체 패키지에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package, and more particularly to a semiconductor package having a solder for mounting an IC chip or IC package.

반도체 패키지의 소형화 및 표면 실장 기술의 발전에 따라 반도체 패키지 내에서 전기적 연결 역할을 하는 솔더에 대한 신뢰성이 중요시되고 있다. With the miniaturization of semiconductor packages and the development of surface mount technologies, the reliability of solders, which serve as electrical connections within semiconductor packages, has become important.

종래의 반도체 패키지는 볼(ball) 또는 페이스트(paste)로 이루어지는 솔더를 이용하여, IC 칩 또는 IC 패키지를 외부 PCB (pronted circuit board)와 접속시켰다. 그러나, 이들 각각의 접속 단자와 이들을 연결시켜주는 솔더와의 접촉면 및 솔더 자체에서 외부 충격, 스트레스 등으로 인하여 크랙(crack)이 발생되어 불량이 야기되었다. 이에 따라, 솔더와 접속 단자 사이의 접착면을 외부 충격 및 스트레스로부터 보호하기 위하여 여러가지 기술이 제안되었다. 그러나, 지금까지 제안된 기술들은 많은 공정 시간을 요하거나 복잡한 공정 절차가 요구되었으며, 특히 고열이 발생되는 전자 제품에 반도체 패키지가 사용되었을 때 고열로 인해 신뢰성이 열화되는 등 많은 문제점이 있었다. In the conventional semiconductor package, an IC chip or IC package is connected to an external printed circuit board (PCB) by using a solder made of a ball or paste. However, cracks are generated due to external impact, stress, and the like at the contact surfaces of the respective connection terminals and the solders connecting them, and the solders themselves, thereby causing defects. Accordingly, various techniques have been proposed to protect the adhesive surface between the solder and the connecting terminal from external impact and stress. However, the techniques proposed so far require a lot of processing time or complicated process procedures, and in particular, when semiconductor packages are used in electronic products that generate high heat, there are many problems such as deterioration in reliability due to high heat.

또한, 멀티미디어 및 이동 통신 산업의 발전과 더불어 소형화 및 경량화된 휴대용 제품에서의 반도체 패키지의 수요가 증가함에 따라 반도체 패키지의 신뢰성이 더욱 중요하게 되었으며, 반도체 패키지의 수명을 연장시킬 수 있는 기술이 더욱 중요시되고 있어, 반도체 패키지에 구비되는 솔더의 외부 충격에 대한 안정성을 확보하는 것이 매우 중요한 과제로 되었다. In addition, with the development of the multimedia and mobile communication industries, the demand for semiconductor packages in miniaturized and lightweight portable products has become more important, and the reliability of semiconductor packages has become more important. It has become a very important problem to ensure the stability against the external impact of the solder provided in the semiconductor package.

본 발명의 목적은 상기한 종래 기술에서의 과제를 해결하고자 하는 것으로, 외부 충격 및 스트레스에 대하여 강한 내성을 가짐으로써 소자의 수명을 연장시킬 수 있는 솔더를 구비하는 반도체 패키지를 제공하는 것이다. An object of the present invention is to solve the above problems in the prior art, to provide a semiconductor package having a solder that can extend the life of the device by having a strong resistance to external impact and stress.

상기 목적을 달성하기 위하여, 본 발명에 따른 반도체 패키지는 제1 접속 단자를 가지는 제1 반도체 소자 위에 제2 접속 단자를 가지는 제2 반도체 소자를 실장하기 위하여 상기 제1 접속 단자 및 제2 접속 단자를 상호 전기적으로 연결시키기 위한 솔더(solder)를 구비한다. 상기 솔더는 전기전도성 및 접착성을 가지는 도전성 폴리머로 이루어진다. In order to achieve the above object, the semiconductor package according to the present invention includes the first connection terminal and the second connection terminal to mount a second semiconductor element having a second connection terminal on the first semiconductor element having a first connection terminal. Solder is provided for electrically connecting with each other. The solder is made of a conductive polymer having electrical conductivity and adhesion.

상기 솔더는 폴리머와, 상기 폴리머 내에 분산되어 있는 도전성 입자들로 이루어진다. 또한, 상기 솔더는 상기 폴리머 내에 분산되어 있는 비도전성 입자들을 더 포함할 수 있다. The solder consists of a polymer and conductive particles dispersed within the polymer. In addition, the solder may further include non-conductive particles dispersed in the polymer.

상기 솔더는 플립 칩 범프 (flip-chip bump) 또는 볼 그리드 어레이 패키지의 볼을 구성할 수 있다. The solder may constitute a ball of a flip-chip bump or ball grid array package.

본 발명에 의하면, 폴리머 내에 도전성 입자가 분산되어 있는 구성을 가지는 솔더를 채용함으로써 충격에 의한 크랙 발생 가능성이 감소되고 반도체 패키지의 수명을 연장시킬 수 있다. According to the present invention, by employing a solder having a constitution in which conductive particles are dispersed in a polymer, the possibility of crack generation due to impact can be reduced and the life of the semiconductor package can be extended.

다음에, 본 발명의 바람직한 실시예들에 대하여 첨부 도면을 참조하여 상세히 설명한다. Next, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 제1 실시예에 따른 반도체 패키지(100)의 요부 구성을 도시한 도면이다. 1 is a diagram illustrating a main configuration of a semiconductor package 100 according to a first embodiment of the present invention.

도 1을 참조하면, 본 발명에 따른 반도체 패키지(100)는 제1 접속 단자(112)를 가지는 제1 반도체 소자(110) 위에 제2 접속 단자(122)를 가지는 제2 반도체 소 자(120)를 실장하기 위하여 상기 제1 접속 단자(112) 및 제2 접속 단자(122)를 상호 전기적으로 연결시키기 위한 솔더(130)를 구비한다. Referring to FIG. 1, a semiconductor package 100 according to the present invention may include a second semiconductor device 120 having a second connection terminal 122 on a first semiconductor element 110 having a first connection terminal 112. The solder 130 is provided to electrically connect the first connection terminal 112 and the second connection terminal 122 to each other.

도 1의 예에서는 상기 솔더(130)가 볼 그리드 어레이 패키지의 볼을 구성하는 것으로 도시되어 있다. In the example of FIG. 1, the solder 130 constitutes a ball of the ball grid array package.

상기 솔더(130)는 전기전도성 및 접착성을 가지는 도전성 폴리머로 구성된다. The solder 130 is made of a conductive polymer having electrical conductivity and adhesion.

보다 상세히 설명하면, 상기 솔더(130)는 폴리머(132)와, 상기 폴리머(132) 내에 분산되어 있는 도전성 입자(134)들로 이루어진다. 도 1에 도시된 바와 같이, 필요에 따라 상기 솔더(130)는 상기 폴리머(132) 내에 분산되어 있는 비도전성 입자(136)들을 더 포함할 수 있다. In more detail, the solder 130 is composed of a polymer 132 and conductive particles 134 dispersed in the polymer 132. As shown in FIG. 1, if necessary, the solder 130 may further include non-conductive particles 136 dispersed in the polymer 132.

상기 폴리머(132)는 열경화성 폴리머, 열가소성 폴리머, 광경화성 폴리머, 또는 이들의 조합으로 이루어질 수 있다. The polymer 132 may be formed of a thermosetting polymer, a thermoplastic polymer, a photocurable polymer, or a combination thereof.

상기 도전성 입자(134)는 니켈, 구리 등과 같은 금속 입자, 또는 표면이 금속으로 도금된 폴리머 입자로 이루어질 수 있다. The conductive particles 134 may be made of metal particles such as nickel or copper, or polymer particles whose surface is plated with a metal.

상기 비도전성 입자(136)는 상기 솔더(130)의 특성을 개선하기 위하여 필요에 따라 채용 가능한 것으로, 예를 들면 실리카, 테프론, 알루미나, 글라스, 또는 실리콘 카바이드로 이루어질 수 있다. The non-conductive particles 136 may be employed as needed to improve the properties of the solder 130, and may be made of, for example, silica, teflon, alumina, glass, or silicon carbide.

도 1에 있어서, 상기 제1 반도체 소자(110)는 PCB이고, 상기 제2 반도체 소자(120)는 IC 칩일 수 있다. 이 경우, 상기 제1 접속 단자(112)는 상기 PCB상에 형성된 금속 패드를 구성하고, 상기 제2 접속 단자(122)는 상기 IC 칩에 형성된 금속 패드를 구성할 수 있다. In FIG. 1, the first semiconductor device 110 may be a PCB, and the second semiconductor device 120 may be an IC chip. In this case, the first connection terminal 112 may constitute a metal pad formed on the PCB, and the second connection terminal 122 may constitute a metal pad formed on the IC chip.

또는, 상기 제1 반도체 소자(110) 및 제2 반도체 소자(120)가 각각 IC 칩일 수 있다. 이 경우, 상기 제1 접속 단자(112) 및 제2 접속 단자(122)는 각각 IC 칩에 형성된 금속 패드를 구성할 수 있다. Alternatively, the first semiconductor element 110 and the second semiconductor element 120 may each be an IC chip. In this case, the first connection terminal 112 and the second connection terminal 122 may each constitute a metal pad formed on the IC chip.

도 2는 본 발명의 제2 실시예에 따른 반도체 패키지(200)의 요부 구성을 도시한 도면이다. 2 is a diagram illustrating a main configuration of a semiconductor package 200 according to a second exemplary embodiment of the present invention.

도 2를 참조하면, 본 발명에 따른 반도체 패키지(200)는 제1 접속 단자(212)를 가지는 제1 반도체 소자(210) 위에 제2 접속 단자(222)를 가지는 제2 반도체 소자(220)를 실장하기 위하여 상기 제1 접속 단자(212) 및 제2 접속 단자(222)를 상호 전기적으로 연결시키기 위한 솔더(230)를 구비한다. Referring to FIG. 2, the semiconductor package 200 according to the present invention may include a second semiconductor device 220 having a second connection terminal 222 on the first semiconductor device 210 having the first connection terminal 212. The solder 230 is provided to electrically connect the first connection terminal 212 and the second connection terminal 222 to each other for mounting.

도 2의 예에서는 상기 솔더(230)가 플립 칩 범프 (flip-chip bump)를 구성하는 것으로 도시되어 있다. In the example of FIG. 2, the solder 230 constitutes a flip-chip bump.

도 2에 있어서, 상기 제1 반도체 소자(210)는 PCB이고, 상기 제2 반도체 소자(220)는 IC 패키지일 수 있다. 이 경우, 상기 제1 접속 단자(212)는 상기 PCB상에 형성된 금속 패드를 구성하고, 상기 제2 접속 단자(222)는 상기 IC 패키지의 리드(lead)를 구성한다. In FIG. 2, the first semiconductor device 210 may be a PCB, and the second semiconductor device 220 may be an IC package. In this case, the first connection terminal 212 constitutes a metal pad formed on the PCB, and the second connection terminal 222 constitutes a lead of the IC package.

상기 솔더(230)는 도 1의 실시예에서 솔더(130)에 대하여 설명한 바와 대체로 동일한 구성을 가진다. 즉, 상기 솔더(230)는 폴리머(232)와, 상기 폴리머(232) 내에 분산되어 있는 도전성 입자(234)들로 이루어진다. 도 1에 도시된 바와 같이, 필요에 따라 상기 솔더(230)는 상기 폴리머(232) 내에 분산되어 있는 비도전성 입 자(236)들을 더 포함할 수 있다. The solder 230 has a configuration substantially the same as that described with respect to the solder 130 in the embodiment of FIG. 1. That is, the solder 230 is composed of a polymer 232 and conductive particles 234 dispersed in the polymer 232. As shown in FIG. 1, if necessary, the solder 230 may further include non-conductive particles 236 dispersed in the polymer 232.

상기 폴리머(232)는 열경화성 폴리머, 열가소성 폴리머, 광경화성 폴리머, 또는 이들의 조합으로 이루어질 수 있다ㅣ. The polymer 232 may be formed of a thermosetting polymer, a thermoplastic polymer, a photocurable polymer, or a combination thereof.

상기 도전성 입자(234)는 니켈, 구리 등과 같은 금속 입자, 또는 표면이 금속으로 도금된 폴리머 입자로 이루어질 수 있다. The conductive particles 234 may be made of metal particles such as nickel or copper, or polymer particles whose surface is plated with a metal.

상기 비도전성 입자(236)는 상기 솔더(230)의 특성을 개선하기 위하여 필요에 따라 채용 가능한 것으로, 예를 들면 실리카, 테프론, 알루미나, 글라스, 또는 실리콘 카바이드로 이루어질 수 있다. The non-conductive particles 236 may be employed as needed to improve the properties of the solder 230, and may be made of, for example, silica, teflon, alumina, glass, or silicon carbide.

본 발명에 따른 반도체 패키지는 전기전도성 및 접착성을 가지는 도전성 폴리머로 이루어진다. 본 발명에 따라 폴리머로 구성된 솔더는 종래의 금속 또는 금속 합금으로 구성되는 솔더에 비하여 그 접착력이 우수할 뿐 만 아니라, 안정성을 유지할 수 있다. 또한, 폴리머 내에 도전성 입자가 분산되어 있는 구성을 가지는 솔더를 채용함으로써 폴리머의 탄성으로 인하여 외부에서 충격이 발생되어도 반도체 패키지에 전달되는 충격을 폴리머가 흡수하는 효과로 인하여 충격이 완충될 수 있다. 또한, 폴리머의 접착력으로 인하여 폴리머와 접속 단자와의 접합면에서 크랙이 발생될 염려가 없다. 이와 같이, 폴리머의 탄성 및 접착력으로 인하여 충격에 의한 크랙 발생 가능성이 감소되므로 반도체 패키지의 수명을 연장시킬 수 있다. The semiconductor package according to the present invention is made of a conductive polymer having electrical conductivity and adhesion. Solder composed of a polymer according to the present invention is not only excellent in the adhesive force compared to the solder composed of a conventional metal or metal alloy, but also can maintain stability. In addition, by employing a solder having a structure in which conductive particles are dispersed in the polymer, even if an impact is generated from the outside due to the elasticity of the polymer, the impact may be buffered due to the effect of the polymer absorbing the impact delivered to the semiconductor package. In addition, due to the adhesive force of the polymer, there is no fear of cracking at the bonding surface between the polymer and the connecting terminal. As such, the possibility of crack generation due to impact is reduced due to the elasticity and adhesion of the polymer, thereby extending the life of the semiconductor package.

이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.In the above, the present invention has been described in detail with reference to preferred embodiments, but the present invention is not limited to the above embodiments, and various modifications and changes by those skilled in the art within the spirit and scope of the present invention. This is possible.

Claims (14)

제1 접속 단자를 가지는 제1 반도체 소자 위에 제2 접속 단자를 가지는 제2 반도체 소자를 실장하기 위하여 상기 제1 접속 단자 및 제2 접속 단자를 상호 전기적으로 연결시키기 위한 솔더(solder)를 구비하는 반도체 패키지에 있어서, A semiconductor having a solder for electrically connecting the first connection terminal and the second connection terminal to mount the second semiconductor device having the second connection terminal on the first semiconductor element having the first connection terminal. In the package, 상기 솔더는 전기전도성 및 접착성을 가지는 도전성 폴리머로 이루어지는 것을 특징으로 하는 반도체 패키지. The solder is a semiconductor package, characterized in that made of a conductive polymer having electrical conductivity and adhesion. 제1항에 있어서, The method of claim 1, 상기 솔더는 폴리머와, 상기 폴리머 내에 분산되어 있는 도전성 입자들로 이루어지는 것을 특징으로 하는 반도체 패키지. The solder is a semiconductor package, characterized in that consisting of a polymer and conductive particles dispersed in the polymer. 제1항에 있어서, The method of claim 1, 상기 솔더는 폴리머와, 상기 폴리머 내에 분산되어 있는 도전성 입자와, 상기 폴리머 내에 분산되어 있는 비도전성 입자들로 이루어지는 것을 특징으로 하는 반도체 패키지. Wherein said solder comprises a polymer, conductive particles dispersed within said polymer, and non-conductive particles dispersed within said polymer. 제2항 또는 제3항에 있어서, The method according to claim 2 or 3, 상기 폴리머는 열경화성 폴리머, 열가소성 폴리머, 광경화성 폴리머, 또는 이들의 조합으로 이루어지는 것을 특징으로 하는 반도체 패키지. The polymer package is characterized in that the polymer consists of a thermosetting polymer, a thermoplastic polymer, a photocurable polymer, or a combination thereof. 제2항 또는 제3항에 있어서, The method according to claim 2 or 3, 상기 도전성 입자는 금속 입자, 또는 표면이 금속으로 도금된 폴리머 입자로 이루어지는 것을 특징으로 하는 반도체 패키지. The conductive particle is a semiconductor package, characterized in that the metal particles or the surface of the polymer particles plated with a metal. 제3항에 있어서, The method of claim 3, 상기 비도전성 입자는 실리카, 테프론, 알루미나, 글라스, 또는 실리콘 카바이드로 이루어지는 것을 특징으로 하는 반도체 패키지. The non-conductive particle is a semiconductor package, characterized in that consisting of silica, Teflon, alumina, glass, or silicon carbide. 제1항 또는 제2항에 있어서, The method according to claim 1 or 2, 상기 솔더는 플립 칩 범프 (flip-chip bump)를 구성하는 것을 특징으로 하는 반도체 패키지. The solder is a semiconductor package, characterized in that for forming a flip-chip bump (flip-chip bump). 제1항 또는 제2항에 있어서, The method according to claim 1 or 2, 상기 솔더는 볼 그리드 어레이 패키지의 볼을 구성하는 것을 특징으로 하는 반도체 패키지. Wherein said solder constitutes a ball of a ball grid array package. 제1항에 있어서, The method of claim 1, 상기 제1 반도체 소자는 PCB이고, 상기 제2 반도체 소자는 IC 칩인 것을 특징으로 하는 반도체 패키지. Wherein the first semiconductor element is a PCB and the second semiconductor element is an IC chip. 제9항에 있어서, The method of claim 9, 상기 제1 접속 단자는 상기 PCB상에 형성된 제1 금속 패드이고, 상기 제2 접속 단자는 상기 IC 칩에 형성된 제2 금속 패드인 것을 특징으로 하는 반도체 패키지. And the first connection terminal is a first metal pad formed on the PCB, and the second connection terminal is a second metal pad formed on the IC chip. 제1항에 있어서, The method of claim 1, 상기 제1 반도체 소자는 PCB이고, 상기 제2 반도체 소자는 IC 패키지인 것을 특징으로 하는 반도체 패키지. And the first semiconductor device is a PCB, and the second semiconductor device is an IC package. 제11항에 있어서, The method of claim 11, 상기 제1 접속 단자는 상기 PCB상에 형성된 금속 패드이고, 상기 제2 접속 단자는 상기 IC 패키지의 리드인 것을 특징으로 하는 반도체 패키지. And the first connection terminal is a metal pad formed on the PCB, and the second connection terminal is a lead of the IC package. 제1항에 있어서, The method of claim 1, 상기 제1 반도체 소자는 제1 IC 칩이고, 상기 제2 반도체 소자는 제2 IC 칩인 것을 특징으로 하는 솔더. And the first semiconductor element is a first IC chip, and the second semiconductor element is a second IC chip. 제13항에 있어서, The method of claim 13, 상기 제1 접속 단자는 상기 제1 IC 칩에 형성된 제1 금속 패드이고, 상기 제 2 접속 단자는 상기 제2 IC 칩에 형성된 제2 금속 패드인 것을 특징으로 하는 반도체 패키지.And the first connection terminal is a first metal pad formed on the first IC chip, and the second connection terminal is a second metal pad formed on the second IC chip.
KR1020050018428A 2005-03-05 2005-03-05 Semiconductor package including solder for packaging KR20060097308A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050018428A KR20060097308A (en) 2005-03-05 2005-03-05 Semiconductor package including solder for packaging

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050018428A KR20060097308A (en) 2005-03-05 2005-03-05 Semiconductor package including solder for packaging

Publications (1)

Publication Number Publication Date
KR20060097308A true KR20060097308A (en) 2006-09-14

Family

ID=37629115

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050018428A KR20060097308A (en) 2005-03-05 2005-03-05 Semiconductor package including solder for packaging

Country Status (1)

Country Link
KR (1) KR20060097308A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100800166B1 (en) * 2007-02-14 2008-02-01 주식회사 하이닉스반도체 Semiconductor package
WO2009140238A2 (en) * 2008-05-12 2009-11-19 Texas Instruments Incorporated Structure and method for reliable solder joints
KR101101550B1 (en) * 2009-09-14 2012-01-02 삼성전기주식회사 Solder Ball and Semiconductor Package
US9376541B2 (en) 2013-10-10 2016-06-28 Samsung Electronics Co., Ltd. Non-conductive film and non-conductive paste including zinc particles, semiconductor package including the same, and method of manufacturing the semiconductor package

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100800166B1 (en) * 2007-02-14 2008-02-01 주식회사 하이닉스반도체 Semiconductor package
WO2009140238A2 (en) * 2008-05-12 2009-11-19 Texas Instruments Incorporated Structure and method for reliable solder joints
WO2009140238A3 (en) * 2008-05-12 2010-02-25 Texas Instruments Incorporated Structure and method for reliable solder joints
KR101101550B1 (en) * 2009-09-14 2012-01-02 삼성전기주식회사 Solder Ball and Semiconductor Package
US9376541B2 (en) 2013-10-10 2016-06-28 Samsung Electronics Co., Ltd. Non-conductive film and non-conductive paste including zinc particles, semiconductor package including the same, and method of manufacturing the semiconductor package

Similar Documents

Publication Publication Date Title
US8072770B2 (en) Semiconductor package with a mold material encapsulating a chip and a portion of a lead frame
US7462939B2 (en) Interposer for compliant interfacial coupling
JP4828164B2 (en) Interposer and semiconductor device
US20070095563A1 (en) Circuit board having deformation interrupting section and circuit board forming method
KR20010070229A (en) Low profile interconnect structure
US20070108594A1 (en) Semiconductor apparatus
KR20060097308A (en) Semiconductor package including solder for packaging
KR20050021905A (en) Package for a semiconductor device
US20130140664A1 (en) Flip chip packaging structure
KR20130034310A (en) Printed circuit board assembly
KR100733684B1 (en) A method and an arrangement for the electrical contact of comp0nents
US20070063325A1 (en) Chip package structure and bumping process
US20050073059A1 (en) Integrated circuit with dual electrical attachment PAD configuration
KR20090098076A (en) Flip chip package
JP2005340393A (en) Small-sized mount module and manufacturing method thereof
US20090284941A1 (en) Semiconductor package, mounting circuit board, and mounting structure
US20110303450A1 (en) Mounting structure, electronic component, circuit board, board assembly, electronic device, and stress relaxation member
KR100215687B1 (en) Semiconductor package
CN115020369A (en) Circuit board assembly, method of manufacturing the same, and electronic apparatus
JP2000124366A (en) Mounting structure of electronic component
JP4699089B2 (en) Chip-on-film semiconductor device
JP2007201106A (en) Semiconductor element connection bump and semiconductor device
TW200409321A (en) Semiconductor device
JP2005228811A (en) Semiconductor device
JP2007165445A (en) Power amplifier module

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination