KR20060093382A - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR20060093382A
KR20060093382A KR1020050014086A KR20050014086A KR20060093382A KR 20060093382 A KR20060093382 A KR 20060093382A KR 1020050014086 A KR1020050014086 A KR 1020050014086A KR 20050014086 A KR20050014086 A KR 20050014086A KR 20060093382 A KR20060093382 A KR 20060093382A
Authority
KR
South Korea
Prior art keywords
ball pads
ball
insulating layer
row
type
Prior art date
Application number
KR1020050014086A
Other languages
English (en)
Inventor
장창수
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR1020050014086A priority Critical patent/KR20060093382A/ko
Publication of KR20060093382A publication Critical patent/KR20060093382A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명에 따르면, 반도체 패키지가 개시된다. 상기 반도체 패키지는 장변 및 단변을 갖는 장방형으로 형성되고, 서로 반대되는 제1 면 및 제2 면을 갖는 절연층, 절연층의 제1 면 상에 배치된 것으로, 절연층의 장변 방향으로 순차 배치된 제1 열, 제2 열,..,및 제n 열의 볼 패드들, 및 볼 패드들과 전기적으로 연결되고, 절연층 제2 면 상에 장착된 반도체 칩을 포함하고, 볼 패드들에 있어, 솔더 마스크가 볼 패드의 일부는 덮는 SMD형 볼 패드 및 솔더 마스크와 볼 패드가 소정 간격으로 이격된 NSMD형 볼 패드가 혼재하되, 절연층의 장변 방향으로 최외측에 배치된 제1 열 및 제n 열에 배치된 다수의 볼 패드 중에서 적어도 하나 이상의 볼 패드는 SMD형으로 형성된다. 상기 반도체 패키지에 의하면, 반도체 칩 및 외부 회로보드 사이의 결합성이 향상되어 외력이나 열적인 스트레스에도 불구하고 이들 사이의 접속불량이 방지된다.

Description

반도체 패키지{Semiconductor package}
도 1a 및 도 1b는 각각 SMD 및 NSMD형의 볼 패드 구조를 보인 단면도들,
도 2a 및 도 2b는 각각 SMD 및 NSMD형의 볼 패드의 파손 형태를 보인 단면도들,
도 3은 본 발명의 바람직한 일 실시예에 따른 반도체 패키지를 도시한 사시도,
도 4는 도 3에 도시된 반도체 패키지의 볼 패드 배열 구조를 도시한 평면도,
도 5는 도 4의 반도체 패키지를 도시한 도면으로, 도 4의 Ⅴ-Ⅴ선에 따른 단면도,
도 6은 도 4의 반도체 패키지를 도시한 도면으로, 도 4의 Ⅵ-Ⅵ 선에 따른 단면도,
도 7은 도 5에 도시된 반도체 패키지가 외부 회로보드 상에 실장된 구조를 보인 단면도,
도 8은 전산 해석의 대상이 되는 반도체 패키지 모델을 도시한 평면도,
도 9는 전산 해석의 대상이 되는 모델을 도시한 것으로, 반도체 패키지가 병렬적으로 장착된 회로보드 모델을 도시한 사시도.
< 도면의 주요 부호에 대한 간단한 설명 >
100 : 반도체 패키지 105 : 절연층
110 : 접착층 120 : 반도체 칩
130 : 몰딩수지 150 : 볼 패드
155 : 연결배선 160 : 솔더 마스크
160` : 솔더 마스크의 오프닝 170 : 솔더 볼
180 : 몰딩수지 190 : 전도성 와이어
210 : 회로보드
본 발명은 반도체 패키지에 관한 것으로서, 보다 상세하게는, 반도체 칩과 외부 회로보드 사이의 결합성이 향상되고, 외력이나 열적인 스트레스에도 불구하고 이들 사이의 접속불량이 방지되는 개선된 구조의 반도체 패키지에 관한 것이다.
일반적으로 BGA(Ball Grid Array) 반도체 패키지나, BOC(Board On Chip)를 포함한 CSP(Chip Scale Package) 반도체 패키지에는 패키지에 실장된 반도체 칩과 외부의 회로보드를 상호 전기적으로 연결하기 위해 볼 패드가 제공되며, 상기 볼 패드에 융착된 솔더 볼이 반도체 칩과 회로보드의 접속을 매개한다. 이러한 볼 패드에는 패드 구조에 따라 크게, 도 1a에 도시된 SMD(Solder Mask Defined)형 볼 패드 및 도 1b에 도시된 NSMD(Non Solder Mask Defined)형 볼 패드로 대별된다. 상기 SMD형 볼 패드(50)는 도 1a에 도시된 바와 같이, 절연층(5) 상에 형성된 볼 패드 (50)의 외측부를 솔더 마스크(60)가 덮고 있는 구조로 형성되며, 이에 따라 솔더 볼(70)이 융착되는 유효 패드 면적이 솔더 마스크(60)에 의해 정의된다. 이러한 볼 패드(50) 상에는 솔더 볼(70)이 융착되어 도시되지 않은 반도체 칩과 외부 회로보드 사이의 접속을 매개한다. 이러한 SMD형 볼 패드와 달리, 도 1b에 도시된 NSMD형 볼 패드(50)에 있어서는, 절연층(5) 상에 형성된 볼 패드(50)가 솔더 마스크(60)에 의해 덮이지 않고, 볼 패드(50)와 솔더 마스크(60)가 서로 이격되어 배치된다.
전술한 바와 같이 SMD형 볼 패드 및 NSMD형 볼 패드는 서로 다른 구조로 형성됨으로써, 서로 다른 장단점을 갖는다. 보다 상세하게, SMD형 볼 패드(50)는 솔더 마스크(60)에 의해 덮혀 지지되므로, 볼 패드(50)가 절연층(5) 상으로부터 이탈되거나 분리되는 현상이 방지될 수 있는 장점이 있는 반면, 도 2a에서 볼 수 있는 바와 같이, 볼 패드(50)를 덮고 있는 솔더 마스크(60)의 에지(edge)에 의해 솔더 볼(70)에 노치(P1)가 생성되는 구조 상의 단점이 있다. 즉, 솔더 볼(70)에 전단력(F)이 작용하게 되면, 노치(P1)에 응력이 집중되어 크랙(g)이 유발되고, 유발된 크랙(g)이 전파(propagation)되어 결국 볼더 솔(70)이 파손된다. 특히, 상대적으로 열팽창 계수가 적은 반도체 칩과 열팽창 계수가 큰 외부 회로보드 사이에서 열팽창 계수의 차이에 의해 발생되는 이른바, 열 응력(thermal stress)에 의해 솔더 볼(70)에 크랙(g)이 유발된다. 즉, 전원의 인가 및 차단에 따라 솔더 볼(70)에는 열팽창 계수의 차이에 기인한 반복적인 열 응력이 작용하고 이러한 반복적인 응력(cyclic stress)에 의해 솔더 볼(70)의 노치부분(P1)에 크랙(g)이 유발되는 것이다.
한편, NSMD형 볼 패드는 전술한 바와 같은 열 응력에 의한 크랙의 우려는 없는 반면, 도 2b에 도시된 바와 같이, 볼 패드(50)가 솔더 마스크(60)와 서로 이격되어 형성되므로, 외부의 인장력(F1)이나 전단력(F2)이 작용하면 상호 융착된 솔더 볼(70)과 볼 패드(50)가 함께 절연층(5)으로부터 이탈되는 현상(pad lift)이 발생된다. 특히, 이러한 이탈 현상은 외부 회로보드 상에 반도체 패키지가 장착된 상태에서 외력에 의해 뒤틀림 변형이 발생하는 경우에 솔더 볼(70)에 인장력(F1)이 작용하여 발생된다.
본 발명은 위와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 반도체 칩과 외부 회로보드 사이의 결합성이 향상되고, 외력이나 열적인 스트레스에도 불구하고, 이들 사이의 접속불량이 방지되는 개선된 구조의 반도체 패키지에 관한 것이다.
상기 목적을 달성하기 위하여, 본 발명의 반도체 패키지는,
장변 및 단변을 갖는 장방형으로 형성되고, 서로 반대되는 제1 면 및 제2 면을 갖는 절연층;
상기 절연층의 제1 면 상에 배치된 것으로, 상기 절연층의 장변 방향으로 순차 배치된 제1 열, 제2 열,..,및 제n 열의 볼 패드들; 및
상기 볼 패드들과 전기적으로 연결되고, 상기 절연층 제2 면 상에 장착된 반도체 칩;을 포함하고,
상기 볼 패드들에 있어, 솔더 마스크가 볼 패드의 일부는 덮는 SMD형 볼 패드 및 솔더 마스크와 볼 패드가 소정 간격으로 이격된 NSMD형 볼 패드가 혼재하되, 상기 절연층의 장변 방향으로 최외측에 배치된 제1 열 및 제n 열에 배치된 다수의 볼 패드 중에서 적어도 하나 이상의 볼 패드는 SMD형으로 형성된다.
여기서, 상기 제1 열 및 제n 열에 배치된 볼 패드는 SMD형으로 형성되는 것이 바람직하다.
상기 제1 열 내지 제n 열에 배치된 볼 패드들에 있어, 상기 반도체 칩의 외곽선을 절연층 상으로 투영한 칩 경계선 내측으로는 제k+1 열 내지 제k+m 열의 볼 패드들이 배치될 때, 제k 열 및 제k+1 열에 배치된 다수의 볼 패드들 중에서 적어도 하나 이상의 볼 패드는 NSMD형으로 형성되는 것이 바람직하다.
더욱 바람직스럽게, 제2 열 내지 제k+1 열의 볼 패드들은 NSMD형으로 형성된다.
상기 제1 열 내지 제n 열에 배치된 볼 패드들에 있어, 상기 반도체 칩의 외곽선을 절연층 상으로 투영한 칩 경계선 내측으로는 제k+1 열 내지 제k+m 열이 배치될 때, 제k+m 열 및 제k+m+1 열에 배치된 다수의 볼 패드들 중에서 적어도 하나 이상의 볼 패드는 NSMD형으로 형성되는 것이 바람직하다.
더욱 바람직스럽게, 제k+m 열 내지 제n-1 열의 볼 패드들은 NSMD형으로 형성된다.
이하에서는 첨부된 도면들을 참조하여, 본 발명의 바람직한 실시예에 대해 상세히 설명하기로 한다. 도 3에는 본 발명의 일 실시예에 따른 반도체 패키지의 개략적인 사시도가 도시되어 있다. 상기 반도체 패키지(100)는 그 구성요소들을 지지하는 절연층(105)을 포함하는데, 상기 절연층(105)은 x 방향으로 연장된 장변 및 y 방향으로 연장된 단변을 갖는 장방형 형상을 갖는다. 상기 절연층(105) 상에는 접착제(110)를 매개로 하여 반도체 칩(120)이 부착되고, 상기 반도체 칩(120)을 봉지하는 몰딩수지(130)가 절연층(105) 상에 형성될 수 있다. 상기 절연층(105) 하측에는 도시되지 않은 외부 회로보드와 반도체 칩을 상호 전기적으로 연결하는 다수의 솔더 볼(170)들이 일정한 패턴으로 배열된다. 이러한 솔더 볼(170)들은 볼 패드(C1:Cn)에 융착되는데, 동 도면에서 도면부호 C1 내지 Cn은 절연층(105)의 장변 방향(x 방향)으로 순차 배열된 볼 패드의 열(列)을 나타내는 것이다.
도 4는 도 3에 도시된 절연층(105)의 하면을 도시한 도면인데, 절연층(105)에는 대략 중앙을 따라 관통구(105`)가 형성되고, 상기 절연층(105) 상에는 솔더 마스크(160)가 도포된다. 상기 솔더 마스크(160)는 관통구(105`)와, 인접한 연결배선의 일단부(155a), 및 솔더 볼이 융착되는 볼 패드(150)의 소정영역을 제외한 절연층(105)의 전면에 도포된다.
상기 연결배선(155)의 타단에는 볼 패드(150)가 형성되는데, 상기 볼 패드(150)들은 절연층(105)의 장변 방향(x 방향)으로 순차로 열(列)을 이루어 배치된다. 보다 상세히, 장변 방향(x 방향)으로 가면서 순차로 제1 열(C1) 내지 제n 열(Cn)을 이루어 배치되며, 각 볼 패드 열(C1:Cn)은 그 배치순서에 따라 하첨자가 부여되었다. 상기 절연층(105)에는 반도체 칩(120, 도 3)이 탑재되는데, 동 도면에서 점선으로 표시된 선은 반도체 칩의 외곽선을 절연층(105) 상으로 투영한 경계선(L) 을 나타낸다. 경계선(L)을 기준으로 하여 반도체 칩의 내측영역(A1)과 외측영역(A2,A3)이 구획되는데, 동 도면에 도시된 바와 같이, Ck+1로부터 Ck+m까지의 볼 패드 열은 반도체 칩의 내측 영역(A1)에 배치되고, 그 외의 볼 패드 열은 반도체 칩의 외측 영역(A2,A3)에 배치된다.
장변 방향(x 방향)으로 첫번째 열(C1) 및 마지막 열(Cn)을 구성하는 볼 패드들은 SMD형으로 형성되어, 솔더 마스크(160)의 오피닝 영역(160`)이 볼 패드(150)의 면적보다 작게 형성된다. 이로써, 솔더 볼 융착면적은 솔더 마스크(160)에 의해 한정되고, 볼 패드(150)의 외측부는 솔더 마스크(160)에 의해 덮이게 된다.
또한, 장변 방향(x 방향)으로 두 번째 열(C2)로부터 내측영역(A1)에서 경계선(L)과 인접한 볼 패드 열(Ck+1)까지는 NSMD형 볼 패드로 구성된다. 즉, 도면에서 볼 수 있듯이, 솔더 마스크(160)의 오프닝 영역(160`)은 볼 패드(150)보다 넓은 면적으로 형성되고, 이로써, 솔더 볼의 융착면적은 볼 패드(150)에 의해 한정된다. 이와 대칭적으로, 반도체 칩의 내측영역(A1)에서 경계선(L)과 인접한 또 다른 열(Ck+m)로부터 마지막 열(Cn)에 선행하는 열(Cn-1)까지의 볼 패드도 NSMD형 볼 패드로 구성된다.
이와 같이, 본 발명의 반도체 패키지에 있어서는, 볼 패드(C1:Cn)의 형성위치에 따라서, SMD형 볼 패드 및 NSMD형 볼 패드가 혼재하게 되는데, 이는 본 출원인의 해석 결과에 따른 것으로, 이에 대해서는 후술하기로 한다.
도 5는 도 4에 도시된 반도체 패키지의 단면도로서, 도 4에서 장변 방향(x 방향)으로 첫번째 열(C1)을 경유하는 Ⅴ-Ⅴ 선을 따라 취한 단면도이다. 도시된 반 도체 패키지는 지지구조로써의 절연층(105)과 상기 절연층(105)에 지지된 구성요소들을 포함한다. 상기 절연층(105)은 에폭시 계열의 FR-4 또는 BT 수지로 형성될 수 있다. 상기 절연층(105)의 제1 면(105a) 상에는 솔더 볼(170)이 융착되는 복수의 볼 패드(150)들이 형성되는데, 상기 볼 패드(150)들은 SMD형으로 형성되어서, 솔더 마스크(160)가 볼 패드(150)의 일부를 덮도록 형성된다.
상기 절연층(105)의 제2 면(105b) 상에는 접착제(110)를 매개로 하여 반도체 칩(120)이 부착되고, 상기 반도체 칩(120)의 대략 중앙에 형성된 센터패드(120a)와 연결배선(155a)의 단부는 관통구(105`)를 통하여 연장된 전도성 와이어(190)에 의해 상호 전기적으로 연결된다. 이로써, 반도체 칩(120)과 도시되지 않은 외부 회로보드는 소정의 전기적인 신호를 교환한다. 센터패드(120a)가 형성된 반도체 칩(120) 중앙부분 및 절연층(105)의 소정부분은 몰딩수지(180)에 의해 봉지되어, 와이어 본딩부위가 외부 환경으로부터 절연되도록 봉지한다.
도 6는 도 4에 도시된 반도체 패키지의 단면도로서, 도 4에서 장변 방향(x 방향)으로 두번째 배치된 볼 패드 열(C2)을 경유하는 Ⅵ-Ⅵ 선을 따라 취한 단면도이다. 도면에서 볼 수 있듯이, 절연층(105) 상에는 다수의 볼 패드(150)가 형성되는데, NSMD형으로 형성되어 솔더 마스크(160)의 오프닝 영역(160`)이 볼 패드(150)보다 넓게 형성되어 볼 패드(150)와 솔더 마스크(160)가 소정간격으로 이격된다.
한편, 도 7에는 도 5에 도시된 반도체 패키지(100)가 외부 회로보드(210) 상에 실장된 단면구조가 도시되어 있다. 반도체 패키지(100) 및 외부 회로보드(210)는 전원의 ON/OFF 상태에 따라 가열 및 냉각이 반복되는 써머 사이클(thermo- cycle)을 경험하게 된다. 이 때, 반도체 칩(120)은 상대적으로 열팽창 계수가 낮은 실리콘 재질로 형성되는 반면, 외부 회로보드(210)는 상대적으로 열팽창 계수가 높은 수지재로 형성된다. 따라서, 써머 사이클이 반복되면서 반도체 칩(120)과 외부 회로보드(210) 사이에 배치된 솔더 볼(170)에는 열팽창 계수 차이에 의한 전단응력이 작용하게 된다. 그런데, 도면에 도시된 바와 같은 SMD형 볼 패드에는 솔더 마스크(160)에 의해 노치(P1,도 2a)가 생성됨으로써, 이러한 전단응력에 의해 크랙이 유발될 수 있다. 본 출원인은 전산 해석을 통하여, 써머 사이클이 작동하는 환경하에서 솔더 볼이 파손되는 사이클 회수를 계산하였다. 도 8을 참조하여 이에 대해 상설하면, 절연층(105`)의 장변 방향(x 방향)을 따라서 순차로 제1 열(C1)로부터 제12 열(C12)까지 배치된 솔더 볼(170)들에 써머 사이클을 가하였는데, 반도체 패키지(100`)는 좌우 대칭으로 형성되므로, 대칭선(S)을 기준으로 하여 일 측만을 해석 대상으로 하였다. 도면에서 점선으로 표시된 것은 반도체 칩 외곽의 경계선(L`)이고, 제3 열(C3) 내지 제10 열(C10)의 솔더 볼(170`)들은 반도체 칩의 내측영역(A1`)에 배치된다. 본 출원인의 응력 해석 결과에 따르면, 제2 열(C2) 및 제11 열(C11)의 솔더 볼(170`)들은 2140회의 사이클이 작용하면 파손되는 것으로 계산되어, 최단 기간에 파손이 일어나는 것으로 나타났다. 또한, 제6 열(C6)의 솔더 볼(170`)들은 11560회의 사이클이 반복되면, 파손이 일어나는 것으로 계산되어, 최장 기간 동안 열 응력에 견디는 것으로 나타났다. 이는 반도체 칩의 바로 외측 열(경계선(L`)과 인접한 외측 열, 도면에서 제2 열(C2) 및 제11 열(C11))을 구성하는 솔더 볼(170`)들에 최대의 응력이 작용하는 것을 의마하는 것이며, 이러한 해석 결과 에 근거하여, 도 4에서 볼 수 있듯이, 경계선(L)과 인접한 볼 패드 열(Ck,Ck+1,Ck+m,Ck+m+1)은 열 응력에 대한 저항성이 강한 NSMD형으로 형성되는 것이 바람직하다. 이 때, 보다 안정적인 볼 패드 설계를 위하여서, 두번째 배열된 볼 패드 열(C2)로부터 경계선(L)과 인접한 내측 볼 패드 열(Ck+1)까지, 그리고, 경계선과 인접한 또 다른 내측 볼 패드 열(Ck+m)로부터 마지막 열(Cn)에 선행하는 열(Cn-1)까지는 모두 NSMD형으로 형성되는 것이 더욱 바람직하므로, 도 4에서 볼 수 있듯이, C2 내지 Ck+1 까지의 볼 패드들과, Ck+m 내지 Cn-1까지의 볼 패드 열들은 모두 NSMD형으로 형성될 수 있다.
한편, 도 9에는 반도체 패키지(100``)들이 병렬적으로 실장된 회로보드(210`)를 보여주는데, 반도체 패키지(100``)가 회로보드(210`) 상에 실장된 후에, 외부 충격이나 외력에 의하여 회로보드(210`)에는 뒤틀림 변형이 유발될 수 있다. 본 출원인은, 도면에서 볼 수 있듯이 회로보드(210`)의 대각선 방향(A-A`,B-B`)으로 굽힘 모멘트를 가한 후, 그 변형에 따라 패키지(100`)에 작용되는 인장력을 전산해석하였다. 그 결과, 반도체 패키지(100``)의 코너부(N)에서 최대의 인장력이 작용되는 것으로 계산되었다. 이러한 해석결과에 근거하여, 도 4에 도시된 바와 같이, 패키지의 최외측에 배치되는 볼 패드 열(C1,Cn)은, 솔더 마스크(160)에 의해 지지됨으로써 기계적인 응력에 대한 저항성이 강한 SMD형으로 형성되는 것이 바람직하다. 한편, 전술한 해석 결과에 의하면, 최외측에서 내측으로 가면서는 인장력이 급격히 감소하는 것으로 계산되었는데, 이는 최외측에 배치된 볼 패드 열들(C1,Cn)만 SMD형으로 형성되면 비틀림 변형에 의한 손상은 충분히 방지될 수 있음 을 의미한다. 따라서, 전술한 바와 같이, 최외측의 볼 패드 열들(C1,Cn)은 SMD형으로 형성되고, 각각의 내측에 배치된 볼 패드 열들(C2,Cn-1)로부터 경계선(L)에 인접한 볼 패드 열들(Ck+1,Ck+m)까지는 열응력에 강한 NSMD형으로 형성되는 것이 바람직하다.
한편, 반도체 칩의 내측영역(A1)에 배치된 나머지 볼 패드들(Ck+2:Ck+m-1)은 SMD 또는 NSMD의 어느 타입으로 형성되어도 무방하다. 다만, 반도체 칩과 외부 회로보드 사이의 열적 응력에 대비하고, 강성 측면에서 보다 유리한 NSMD형으로 형성될 수 있다.
전술한 바와 같이, 본 발명의 반도체 패키지는, SMD형 볼 패드 및 NSMD형 볼 패드가 혼재하도록 형성된다. 즉, 비틀림이나 외부 충격에 대한 저항성이 강한 SMD형 볼 패드 및 써머 사이클에 대한 저항성이 강한 NSMD형 볼 패드가 그 형성 위치에 따라서 선택적으로 형성되는 바, 반도체 칩과 외부 회로보드 사이의 결합성이 향상되고, 외력이나 열적인 스트레스에도 불구하고 이들 사이의 접속불량이 방지된다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자라면 누구든지 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (6)

  1. 장변 및 단변을 갖는 장방형으로 형성되고, 서로 반대되는 제1 면 및 제2 면을 갖는 절연층;
    상기 절연층의 제1 면 상에 배치된 것으로, 상기 절연층의 장변 방향으로 순차 배치된 제1 열, 제2 열,..,및 제n 열의 볼 패드들; 및
    상기 볼 패드들과 전기적으로 연결되고, 상기 절연층 제2 면 상측에 장착된 반도체 칩;을 포함하고,
    상기 볼 패드들에 있어, 솔더 마스크가 볼 패드의 일부는 덮는 SMD형 볼 패드 및 솔더 마스크와 볼 패드가 소정 간격으로 이격된 NSMD형 볼 패드가 혼재하되, 상기 절연층의 장변 방향으로 최외측에 배치된 제1 열 및 제n 열에 배치된 다수의 볼 패드 중에서 적어도 하나 이상의 볼 패드는 SMD형으로 형성된 반도체 패키지.
  2. 제1항에 있어서,
    상기 제1 열 내지 제n 열에 배치된 볼 패드들에 있어, 상기 반도체 칩의 외곽선을 절연층 상으로 투영한 칩 경계선 내측으로는 제k+1 열 내지 제k+m 열의 볼 패드들이 배치될 때, 제k 열 및 제k+1 열에 배치된 다수의 볼 패드들 중에서 적어도 하나 이상의 볼 패드는 NSMD형으로 형성된 것을 특징으로 하는 반도체 패키지.
  3. 제2항에 있어서,
    제2 열 내지 제k+1 열의 볼 패드들은 NSMD형으로 형성된 것을 특징으로 하는 반도체 패키지.
  4. 제1항에 있어서,
    상기 제1 열 내지 제n 열에 배치된 볼 패드들에 있어, 상기 반도체 칩의 외곽선을 절연층 상으로 투영한 칩 경계선 내측으로는 제k+1 열 내지 제k+m 열이 배치될 때, 제k+m 열 및 제k+m+1열에 배치된 다수의 볼 패드들 중에서 적어도 하나 이상의 볼 패드는 NSMD형으로 형성된 것을 특징으로 하는 반도체 패키지.
  5. 제4항에 있어서,
    제k+m 열 내지 제n-1 열의 볼 패드들은 NSMD형으로 형성된 것을 특징으로 하는 반도체 패키지.
  6. 제1항에 있어서,
    상기 제1 열 내지 제n 열에 배치된 볼 패드들에 있어, 상기 반도체 칩의 외곽선을 절연층 상으로 투영한 칩 경계선 내측으로는 제k+1 열 내지 제 k+m 열이 배치될 때, 제k+2 열 내지 제k+m-1 열에 배치된 볼패드들은 NSMD형으로 형성된 것을 특징으로 하는 반도체 패키지.
KR1020050014086A 2005-02-21 2005-02-21 반도체 패키지 KR20060093382A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050014086A KR20060093382A (ko) 2005-02-21 2005-02-21 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050014086A KR20060093382A (ko) 2005-02-21 2005-02-21 반도체 패키지

Publications (1)

Publication Number Publication Date
KR20060093382A true KR20060093382A (ko) 2006-08-25

Family

ID=37601496

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050014086A KR20060093382A (ko) 2005-02-21 2005-02-21 반도체 패키지

Country Status (1)

Country Link
KR (1) KR20060093382A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150058019A (ko) * 2013-11-18 2015-05-28 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 소자 및 그 제조 방법
US10510652B2 (en) 2016-08-15 2019-12-17 Taiwan Semiconductor Manufacturing Company Ltd. Method of manufacturing semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150058019A (ko) * 2013-11-18 2015-05-28 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 소자 및 그 제조 방법
US9831205B2 (en) 2013-11-18 2017-11-28 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US10510652B2 (en) 2016-08-15 2019-12-17 Taiwan Semiconductor Manufacturing Company Ltd. Method of manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
KR101131138B1 (ko) 다양한 크기의 볼 패드를 갖는 배선기판과, 그를 갖는반도체 패키지 및 그를 이용한 적층 패키지
US7078823B2 (en) Semiconductor die configured for use with interposer substrates having reinforced interconnect slots
US7163839B2 (en) Multi-chip module and method of manufacture
US6900551B2 (en) Semiconductor device with alternate bonding wire arrangement
US6308938B1 (en) Semiconductor integrated circuit device
US20080073786A1 (en) Semiconductor device and method of manufacturing the same
US20080237855A1 (en) Ball grid array package and its substrate
JPH06216182A (ja) チップ・オン・ボード組立体およびその製造方法
JP2942924B2 (ja) ボールグリッドアレイ半導体パッケージ及びその製造方法
JP5538682B2 (ja) 半導体装置及びその製造方法
KR20060099414A (ko) 반도체 장치
US6261869B1 (en) Hybrid BGA and QFP chip package assembly and process for same
KR20060093382A (ko) 반도체 패키지
JP5968713B2 (ja) 半導体装置
KR20010070124A (ko) 배선의 레이아웃이 향상된 칩 스케일 패키지
JP4031333B2 (ja) 半導体装置
JP2005252074A (ja) 半導体装置及び電子装置
JP2012054496A (ja) 半導体装置および半導体装置の製造方法
JP4976767B2 (ja) 積層形半導体装置
US20090096070A1 (en) Semiconductor package and substrate for the same
JP3998528B2 (ja) 半導体装置
KR100633693B1 (ko) 반도체 패키지의 파워바 구조
KR20060079996A (ko) 칩 스케일 패키지 및 그 제조 방법
US20050121807A1 (en) Arrangement of a chip package constructed on a substrate and substrate for production of the same
JP3358697B2 (ja) 半導体パッケージ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application