KR20060092327A

KR20060092327A - Apparatus for repairing semiconductor device

Info

Publication number: KR20060092327A
Application number: KR1020050013015A
Authority: KR
Inventors: 김병국
Original assignee: 주식회사 하이닉스반도체
Priority date: 2005-02-17
Filing date: 2005-02-17
Publication date: 2006-08-23

Abstract

본 발명은 반도체 소자의 리페어 장치에 관한 것으로, 리페어 모드시에는 프로그램 전압(Vpgm)을 발생하고 리페어 모드가 아닌 정상 상태에서는 접지 전압(Vss)을 발생하는 전원 공급 수단과, 정상 상태에서는 단락되어야하는 회로 블록들 사이에 연결되어 리페어 모드시에 상기 프로그램 전압(Vpgm)에 응답하여 오프(off)되어 상기 회로 블록들간을 오픈(open)시키는 공핍 트랜지스터로 구성되다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a repair apparatus for a semiconductor device, comprising: a power supply means for generating a program voltage (Vpgm) in a repair mode and a ground voltage (Vss) in a normal state other than a repair mode, and a short circuit in a normal state. A depletion transistor is connected between the circuit blocks and is turned off in response to the program voltage Vpgm in the repair mode to open the circuit blocks.

리페어(repair), 공핍 트랜지스터(depletion transistor) Repair, Depletion Transistor

Description

Repair device for semiconductor devices {Apparatus for repairing semiconductor device}

도 1은 본 발명에 따른 반도체 소자의 리페어 장치를 나타낸 도면1 is a view showing a repair apparatus for a semiconductor device according to the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10 : 전원 공급부 20 : 공핍 트랜지스터10: power supply 20: depletion transistor

본 발명은 반도체 소자에 관한 것으로, 특히 반도체 소자의 리페어 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor devices, and more particularly, to a repair apparatus for semiconductor devices.

반도체 소자 제조가 완료되면, 패키지(package)화하기 전에 테스트 과정을 통해 리페어(repair)를 실시해야 하는지 여부를 결정하게 되며, 리페어를 실시하여 완제품이 될 수 있는 다이(die)의 칩에 대해서는 리페어를 실시한다. After the semiconductor device is manufactured, the test process determines whether a repair should be performed before packaging, and repairs for die chips that can be repaired and finished. Is carried out.

즉, 리페어 테스트 결과 리페어가 결정되면 웨이퍼를 레이저 리페어 장비로 이동시키고, 레이저 리페어 장비의 레이저 빔(laser beam)을 사용하여 리페어 퓨즈(repair fuse)를 물리적으로 컷팅(cutting)하여 리페어를 수행한다. 그리고, 다음 웨이퍼의 테스트 및 리페어 과정을 진행한다. That is, when the repair test result determines the repair, the wafer is moved to the laser repair equipment, and the repair is performed by physically cutting a repair fuse using a laser beam of the laser repair equipment. Then, the test and repair process of the next wafer is performed.

그러나, 이러한 리페어 방법은 웨이퍼 테스트를 통해 리페어 여부를 결정한 후, 결함에 대응하는 퓨즈를 컷팅하므로써 퓨즈 컷팅을 위한 시간과 장비가 별도로 필요하게 된다. 그리고, 웨이퍼를 패키지화한 후에는 퓨즈 컷팅이 더 이상 불가능 하므로 패키지 후에 발생하는 결함 메모리 셀 및 번-인(burn-in)시 발생하는 결함 메모리 셀의 리페어가 불가능한 문제가 있다. However, such a repair method requires a time and equipment for fuse cutting by cutting a fuse corresponding to a defect after determining whether to repair through a wafer test. After the wafer is packaged, fuse cutting is no longer possible, so that defective memory cells occurring after packaging and defective memory cells occurring at burn-in cannot be repaired.

또한, 리페어 퓨즈상에는 리페어 퓨즈의 보호를 위하여 두꺼운 절연층을 형성하는데, 리페어 퓨즈 컷팅을 위해 레이저를 사용할 때 리페어 퓨즈의 상부에 두꺼운 절연층이 형성되어 있으면 레이저의 초점이 흐려져 리페어 퓨즈의 절단이 어려운 관계로 리페어 퓨즈 컷팅 전에 리페어 퓨즈 상부의 절연층을 제거해야 한다.In addition, a thick insulating layer is formed on the repair fuse to protect the repair fuse. When a laser is used to cut the repair fuse, if a thick insulating layer is formed on the top of the repair fuse, the focus of the laser becomes blurred, making it difficult to cut the repair fuse. Therefore, the insulating layer on top of the repair fuse must be removed before the repair fuse is cut.

그러나, 상기 절연막 제거 공정에서 퓨즈 박스부의 인접 메탈(metal)이 드러나 칩의 신뢰성이 열화되는 문제가 발생된다. 메탈 가드(metal guard)를 형성하면 신뢰성 열화를 예방할 수 있지만 칩 사이즈의 증가가 유발되는 단점이 있다.However, a problem arises in that an adjacent metal of the fuse box part is exposed in the insulating film removing process, thereby deteriorating chip reliability. Forming a metal guard prevents deterioration of reliability but has the disadvantage of causing an increase in chip size.

따라서, 본 발명은 전술한 종래 기술의 문제점을 해결하기 위하여 안출한 것으로써, 신뢰성을 향상시키기 위한 반도체 소자의 리페어 장치를 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide a repair device for a semiconductor device for improving reliability by devising to solve the above-mentioned problems of the prior art.

본 발명의 다른 목적은 칩 사이즈 증가를 방지할 수 있는 반도체 소자의 리페어 장치를 제공하는데 있다.Another object of the present invention is to provide a repair apparatus for a semiconductor device which can prevent an increase in chip size.

본 발명의 또 다른 목적은 리페어를 위한 별도의 시간과 장비가 요구되지 않는 반도체 소자의 리페어 장치를 제공하는데 있다.Still another object of the present invention is to provide a repair apparatus for a semiconductor device that does not require a separate time and equipment for repair.

본 발명에 따른 반도체 소자의 리페어 장치는 리페어 모드시에는 프로그램 전압(Vpgm)을 발생하고 리페어 모드가 아닌 정상 상태에서는 접지 전압(Vss)을 발생하는 전원 공급 수단과, 정상 상태에서는 단락되어야하는 회로 블록들 사이에 연결되어 리페어 모드시에 상기 프로그램 전압(Vpgm)에 응답하여 오프(off)되어 상기 회로 블록들간을 오픈(open)시키는 공핍 트랜지스터로 구성되다.The repair apparatus of a semiconductor device according to the present invention includes a power supply means for generating a program voltage Vpgm in a repair mode and a ground voltage Vss in a normal state other than the repair mode, and a circuit block to be shorted in a normal state. And a depletion transistor connected between the circuit blocks to be turned off in response to the program voltage Vpgm in the repair mode to open the circuit blocks.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다. Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment of the present invention. However, the present invention is not limited to the embodiments disclosed below, but may be implemented in various forms, and the scope of the present invention is not limited to the embodiments described below. Only this embodiment is provided to complete the disclosure of the present invention and to fully inform those skilled in the art, the scope of the present invention should be understood by the claims of the present application.

도 1은 본 발명에 따른 반도체 소자의 리페어 장치를 나타낸 도면이다.1 is a view showing a repair apparatus for a semiconductor device according to the present invention.

도 1을 보면, 본 발명에 따른 반도체 소자의 리페어 장치는 리페어 모드시에는 약 20V의 프로그램 전압(Vpgm)을 발생하고, 리페어 모드가 아닌 정상 상태에서는 접지전압(Vss)을 발생하는 전원 공급 수단(10)과, 정상 상태에서는 서로 단락되어야 하는 블록들(블록 A 및 블록 B) 사이에 연결되어 상기 프로그램 전압(Vpgm)에 응답하여 오프(off)되어 리페어 모드시 블록 A와 블록 B 사이를 전기적으로 오픈(open)시키는 공핍 트랜지스터(20)로 구성된다.Referring to FIG. 1, a repair apparatus for a semiconductor device according to the present invention generates a program voltage Vpgm of about 20 V in a repair mode, and generates a ground voltage Vss in a normal state other than the repair mode. 10) and connected between the blocks (blocks A and B) that should be shorted to each other in a normal state and off in response to the program voltage Vpgm to electrically connect between the blocks A and B in the repair mode. It is composed of a depletion transistor 20 to open.

상기 공핍 트랜지스터(20)는 그 양단(드레인 전극 및 소오스 전극)에 블록 A와 블록 B가 각각 연결되며, 게이트 전극은 상기 전원 공급 수단(10)에 연결되어 상기 전원 공급 수단(10)으로부터 접지전압(Vss) 또는 프로그램 전압(Vpgm)을 공급받는다. Blocks A and B are connected to both ends of the depletion transistor 20 (drain and source electrodes), and a gate electrode is connected to the power supply means 10 so that the ground voltage is supplied from the power supply means 10. (Vss) or program voltage (Vpgm) is supplied.

상기 공핍 트랜지스터(20)는 예를 들어, NMOS 트랜지스터인 경우 웰(well)은 P웰이고, 게이트 전극 물질로는 N+ 폴리실리콘을 사용한다. For example, in the case of an NMOS transistor, the depletion transistor 20 uses a well as a P well, and uses N + polysilicon as the gate electrode material.

통상의 NMOS 트랜지스터에서는 게이트 전극에 접지전압(Vss) 즉, 0V인가시 오프(off) 상태를 유지하기 위해 문턱전압(Vt) 조절용 임플란트 이온(Implant Ion)을 주입하지만, 공핍 NMOS 트랜지스터에서는 임플란트 이온을 주입하지 않기 때문에 채널 영역이 약한 P 타입(slightly P type)이며, 게이트 전극 물질인 N+ 폴리실리콘의 영향으로 채널 영역의 포텐셜(potential)이 약하게 N 타입(slightly N type)으로 바뀌게 된다. Conventional NMOS transistors implant implant ions for adjusting the threshold voltage (Vt) to maintain the ground voltage (Vss), i.e., off when 0 V is applied, whereas in depleted NMOS transistors, implant ions are implanted. The channel region is weakly P type because it is not implanted, and the potential of the channel region is weakly changed to N type under the influence of the gate electrode material N + polysilicon.

따라서, 정상 상태에서 상기 전원 공급 수단(10)으로부터 접지전압(Vss)이 상기 공핍 트랜지스터(20)의 게이트 전극에 인가되면 상기 공핍 트랜지스터(20)는 온(on) 상태가 되므로 블록 A와 블록 B가 전기적으로 연결되게 된다.Therefore, when the ground voltage Vss is applied to the gate electrode of the depletion transistor 20 from the power supply means 10 in the normal state, the depletion transistor 20 is turned on, so that the block A and the block B Is electrically connected.

한편, 리페어 모드에서는 상기 전원 공급 수단(10)으로부터 공핍 트랜지스터(20)의 게이트 전극에 프로그램 전압(Vpgm)이 인가되되고, 상기 공핍 트랜지스터(20)의 P웰에는 접지전압(Vss)이 인가되는 상태이므로 80Å미만의 얇은 두께를 갖 는 게이트 산화막이 브레이크다운(breakdown)을 일으키게 된다. In the repair mode, the program voltage Vpgm is applied from the power supply means 10 to the gate electrode of the depletion transistor 20, and the ground voltage Vss is applied to the P well of the depletion transistor 20. As a result, a gate oxide film having a thin thickness of less than 80 kV causes a breakdown.

이 브레이크다운으로 인해 게이트 산화막이 공핍 NMOS 트랜지스터의 게이트 전극과 P웰간 절연막 역할을 하지 못하게 되고, 게이트 전극과 P웰이 물리적으로 숏트(short)가 되어 NP 다이오드(diode)가 형성되게 되고, 공핍 트랜지스터(20)는 오프(off) 상태로 바뀌게 된다. This breakdown prevents the gate oxide film from acting as an insulating film between the gate electrode and the P well of the depletion NMOS transistor, and the gate electrode and the P well are physically shorted to form an NP diode, and thus the depletion transistor. 20 is turned off.

따라서, 블록 A와 블록 B는 전기적으로 오픈(open) 상태가 되어 레이저 빔으로 물리적으로 퓨즈를 파괴시켜 블록들간을 전기적으로 오픈 상태로 만드는 것과 동일한 전기적 상태를 이루게 된다. Thus, blocks A and B are electrically open to achieve the same electrical state as physically destroying fuses with a laser beam, thereby making the blocks electrically open.

상술한 바와 같이, 본 발명은 다음과 같은 효과가 있다.As described above, the present invention has the following effects.

첫째, 리페어시 퓨즈를 사용하지 않기 때문에 퓨즈 컷팅을 위한 별도의 레이저 장비를 구비하지 않아도 된다.First, since the fuse is not used at the time of repair, it is not necessary to provide a separate laser device for cutting the fuse.

둘째, 레이저 빔 사이즈 및 퓨즈들간 스페이스가 불필요하므로 칩 사이즈를 줄일 수 있다.Second, since the laser beam size and the space between the fuses are unnecessary, the chip size can be reduced.

셋째, 퓨즈를 노출시키기 위한 절연막 식각 공정을 생략할 수 있다.Third, the insulating film etching process for exposing the fuse can be omitted.

넷째, 퓨즈 노출을 위한 절연막 식각 공정을 실시하지 않으므로 절연막 식각시 퓨즈 박스부의 인접 메탈(metal)이 드러나 칩의 신뢰성이 열화되는 문제를 원천적으로 방지할 수 있다.Fourth, since the insulating film etching process for exposing the fuse is not performed, an adjacent metal of the fuse box part is exposed during the insulating film etching, thereby preventing the problem of deterioration of chip reliability.

다섯째, 퓨즈 박스부의 인접 메탈이 드러나는 것을 방지하기 위한 메탈 가드 (metal guard)를 형성하지 않아도 되므로 칩 사이즈를 줄일 수 있다. Fifth, since it is not necessary to form a metal guard to prevent the adjacent metal of the fuse box portion is exposed, the chip size can be reduced.

여섯째, 웨이퍼 테스트 후 동일 장비에서 리페어가 가능하므로 TAT(Turn Around Time)을 단축시킬 수 있다.Sixth, since it is possible to repair in the same equipment after wafer testing, it is possible to shorten the TAT (Turn Around Time).

일곱째, 패키지 상태에서도 리페어가 가능하다.Seventh, repair is possible even in a packaged state.

Claims

Power supply means for generating a program voltage (Vpgm) in the repair mode and a ground voltage (Vss) in a normal state other than the repair mode;

Repair of a semiconductor device comprising a depletion transistor connected between circuit blocks that should be shorted in a normal state and turned off in response to the program voltage Vpgm in the repair mode to open the circuit blocks. Device.

The method of claim 1,

And the depletion transistor is turned on in response to the ground voltage (Vss) from the power supply means to connect the circuit blocks in a normal state.

The method of claim 1,

And the depletion transistor is a depletion NMOS transistor supplied with a ground voltage (Vss) or a program voltage (Vpgm) from the power supply means to a gate electrode.

The method of claim 3, wherein

The depletion NMOS transistor

A P type well to which a ground voltage Vss is applied,

A gate oxide film formed on one region of the P type well;

A high concentration N-type gate electrode formed on the gate oxide film and receiving ground voltage Vss or program voltage Vpgm from the power supply means;

And a source and drain junction formed in the P type wells on both sides of the gate electrode.

The method of claim 4, wherein

The depletion transistor repairs a semiconductor device according to claim 1, wherein when the program voltage Vpgm is applied to the gate electrode, the gate oxide film is broken down so that the gate electrode and the P-type well are physically shorted and turned off. .