JPS6146045A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPS6146045A JPS6146045A JP59166373A JP16637384A JPS6146045A JP S6146045 A JPS6146045 A JP S6146045A JP 59166373 A JP59166373 A JP 59166373A JP 16637384 A JP16637384 A JP 16637384A JP S6146045 A JPS6146045 A JP S6146045A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- substrate
- gate
- laser
- mosfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
- H01L23/5254—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
[技術分野]
この発明は、半導体技術さらにはプログラム素子技術に
関し、例えば半導体装置におけるヒユーズと代替可能な
プログラム素子の形成に利用して有効な技術に関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field] The present invention relates to semiconductor technology and further to program element technology, and relates to a technology that is effective when used, for example, to form a program element that can replace a fuse in a semiconductor device.
[背景技術]
例えば256キロビツトのダイナミックRAM(ランダ
ム・アクセス・メモリ)のような大容量の半導体記憶装
置においては、メモリアレイ内の欠陥ビットを含、むメ
モリ列を、予iffのメモリ列と切り換えることによっ
てチップの歩留まりを向上させる目的で冗長回路が設け
られることがある。[Background Art] In a large-capacity semiconductor storage device such as a 256 kilobit dynamic RAM (random access memory), a memory column containing a defective bit in a memory array is switched with a pre-if memory column. Redundant circuits are sometimes provided for the purpose of improving chip yield.
この冗長回路への切り換えを行なうため、従来は一般に
半導体基板上にシリコン酸化膜のような絶縁膜を介して
ポリシリコン等からなるヒユーズを形成し、このヒユー
ズの切断の有無によって切り換えが行なわれている。こ
の場合、ヒユーズは両端に20V程度の電圧をかけて過
電流を流し、あるいはレーザーを照射することによって
溶断させることができる(ポリシリコン・ヒユーズを冗
長回路の切換え用プログラム素子とした技術については
、例えば特願昭58−219408号に示されている)
。In order to switch to this redundant circuit, conventionally, a fuse made of polysilicon or the like is generally formed on the semiconductor substrate via an insulating film such as a silicon oxide film, and switching is performed depending on whether or not this fuse is blown. There is. In this case, the fuse can be blown by applying a voltage of about 20V across both ends to cause an overcurrent to flow, or by irradiating it with a laser. For example, as shown in Japanese Patent Application No. 58-219408)
.
ところが、上記のようにポリシリコン・ヒユーズをプロ
グラム素子とした半導体装置においては。However, as mentioned above, in a semiconductor device using a polysilicon fuse as a program element.
ヒユーズ溶断の際に、蒸発されるヒユーズの成分が外部
に飛散できるようにし、またレーザー溶断では高エネル
ギのレーザーを用いるのでレーザーによるパッシベーシ
ョン膜への損傷を防止するため、切断部の上方のパッシ
ベーション膜が一部除去されて開口部(窓)が形成され
るようになっている、
そのため、ヒユーズ溶断後、この開口部をそのままにし
ておくと、そこに水分等が付着し、さらにその水分が眉
間絶縁膜の下に浸入して半導体集積回路を構成する素子
を劣化させるおそれがある。When blowing a fuse, the passivation film above the cut part is placed so that the components of the fuse that are evaporated can be scattered outside, and in order to prevent the passivation film from being damaged by the laser since a high-energy laser is used in laser blowing. A portion of the fuse is removed to form an opening (window). Therefore, if this opening is left as it is after the fuse has blown, moisture will adhere there, and that moisture will also enter the area between the eyebrows. There is a risk that it will penetrate under the insulating film and deteriorate the elements that make up the semiconductor integrated circuit.
特に最近使用されるようになって来たプラスチックパッ
ケージでは、比較的水分がパッケージ内に浸入し易いの
で、ヒユーズ形成部分のパッシベーション膜に開口部が
あると、水分の浸入による損傷が起き易いという問題点
がある。Particularly in plastic packages that have recently come into use, it is relatively easy for moisture to infiltrate into the package, so if there is an opening in the passivation film where the fuse is formed, damage may easily occur due to moisture intrusion. There is a point.
また、水分による損傷を防止するためヒユーズ溶断後に
開口部の上に保護膜を形成することも行なわれているが
、それによるとプロセスの工程数が増えてしまうという
不都合がある。Furthermore, in order to prevent damage due to moisture, a protective film is formed over the opening after blowing out the fuse, but this method has the disadvantage of increasing the number of process steps.
[発明の目的]
この発明の目的は、半導体集積回路におけるヒユーズと
代替可能なプログラム素子形成技術を提供することにあ
る。[Object of the Invention] An object of the present invention is to provide a programming element formation technique that can replace fuses in semiconductor integrated circuits.
この発明の他の目的は、プロセスを複雑にすることなく
パッケージ内に浸入した水分による半導体集積回路の損
傷を防止できるプログラム素子形成技術を提供すること
にある。Another object of the present invention is to provide a programming element forming technique that can prevent damage to a semiconductor integrated circuit due to moisture intruding into a package without complicating the process.
この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.
[M明の概要コ
本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。[Summary of Ming] The outline of typical inventions disclosed in this application is as follows.
すなわち、半導体記憶装置の冗長回路切換え用のプログ
ラム素子として、ヒユーズの代わりにMOSFET (
絶縁ゲート型電界効果トランジスタ)を用い、パッシベ
ーション膜の上からこのMOSFETのゲート電極部に
比較的低エネルギのレーザーを照射してゲートを破壊し
、ゲートと基体間を短絡状態にさせることによって、プ
ログラム素子形成部のパッシベーション膜に水分等の浸
入口となる開口部を形成することなく、しかも低エネル
ギのレーザーでプログラムを行なえるようにし、これに
よってプロセスを複雑にすることなく水分による集積回
路の損傷を防止できるようなプログラム素子を提供する
という上記目的を達成するものである。That is, MOSFET (
Using a MOSFET (insulated gate field effect transistor), a relatively low-energy laser beam is irradiated onto the gate electrode of the MOSFET from above the passivation film to destroy the gate and create a short circuit between the gate and the substrate. Programming can be performed using a low-energy laser without forming openings in the passivation film of the element formation area that allow moisture to enter. This eliminates damage to integrated circuits caused by moisture without complicating the process. The object of the present invention is to provide a programming element that can prevent the above problems.
[実施例1コ
第1図は、本発明をCMO8(相補型MOS)型栂成の
RAMにおける冗長回路切換え用のプログラム素子に適
用した場合の一実施例を示す。[Embodiment 1] FIG. 1 shows an embodiment in which the present invention is applied to a program element for redundant circuit switching in a CMO8 (complementary MOS) type RAM.
この実施例では、プログラム素子としてのMOSFET
QPと、このMOSFETQPのゲート端子と回路の接
地点との間に接続された高抵抗素子Rとによってプログ
ラム可能なレベル設定回路1が設けられている。上記M
O5FETQPの基体には電源電圧Vccが印加され、
MOSFETQPのソース端子とドレイン端子にも電源
電圧Vccが印加されている。また、特に制限されない
が、上記MOSFETQPは第2図(A)4.:示すよ
うにPチャンネル形に形成され、上記高抵抗素子Rは、
不純物を含まないように形成されたノンドープ・ポリシ
リコン層によって構成されている。In this example, a MOSFET as a programming element
A programmable level setting circuit 1 is provided by a MOSFET QP and a high resistance element R connected between the gate terminal of the MOSFET QP and the ground point of the circuit. Above M
Power supply voltage Vcc is applied to the base of O5FETQP,
Power supply voltage Vcc is also applied to the source terminal and drain terminal of MOSFETQP. Although not particularly limited, the MOSFETQP shown in FIG. 2(A) 4. : As shown, the high resistance element R is formed in a P channel shape,
It is composed of a non-doped polysilicon layer formed so as not to contain impurities.
そして、上記レベル設定回路1の出力ノードn、の電位
は、例えばYデコーダ2から出力される列選択信号φy
を選択的に転送するトランスファゲートとしてのPチャ
ンネル形MO5FETQIとNチャンネル形MO5FE
TQ2のゲート端子に印加されている。上記レベル設定
回路1は1図示しないメモリアレイ内の各メモリ列に対
応してそれぞれ設けられる。The potential of the output node n of the level setting circuit 1 is, for example, the column selection signal φy output from the Y decoder 2.
P-channel type MO5FETQI and N-channel type MO5FE as transfer gates that selectively transfer
It is applied to the gate terminal of TQ2. The level setting circuit 1 is provided corresponding to each memory column in a memory array (not shown).
上記レベル設定回路1を構成するMO3FETQpは、
第2図(A)で示すように、パッシベーション膜3の上
からそのゲート電極4に向かってレーザーを照射すると
、ポリシリコン層からなるゲート電極4が溶融される。The MO3FETQp that constitutes the level setting circuit 1 is as follows:
As shown in FIG. 2A, when a laser is irradiated from above the passivation film 3 toward the gate electrode 4, the gate electrode 4 made of a polysilicon layer is melted.
そして、この溶融された電極材料が、同図(B)に示す
ようにゲート絶縁膜6を貫通して半導体基板5の主面に
達し、ゲート電極4と基板5との間が短絡される。この
場合、MOSFETQPのゲート絶縁膜6は非常に薄い
ため、レーザーによってゲート電極4が溶融されると簡
単に破壊されて、ゲート電極と基板間が短絡される。Then, this melted electrode material penetrates through the gate insulating film 6 and reaches the main surface of the semiconductor substrate 5, as shown in FIG. In this case, since the gate insulating film 6 of the MOSFET QP is very thin, it is easily destroyed when the gate electrode 4 is melted by the laser, resulting in a short circuit between the gate electrode and the substrate.
しかも、この実施例によると、従来のポリシリコン・ヒ
ユーズのようにこれを完全に溶断する必要はなく、単に
溶融させるだけでよいので、低エネルギのレーザーを使
用することができる。そのため、上記実施例のように、
ゲート電極4の上に形成されたパッシベーション膜3の
上からレーザーを照射してゲート電極4を溶融させても
、パッシベーション膜3はほとんど損傷されることはな
い。Furthermore, according to this embodiment, unlike conventional polysilicon fuses, it is not necessary to completely blow out the fuse, but it is sufficient to simply melt it, so that a low-energy laser can be used. Therefore, as in the above example,
Even if the passivation film 3 formed on the gate electrode 4 is irradiated with laser from above to melt the gate electrode 4, the passivation film 3 is hardly damaged.
従って、この実施例によると、プログラム素子としての
MOSFETQpのゲート電極4上のパッシベーション
膜3に開口部を形成したり、あるいはレーザー照射によ
りゲートと基板間を短絡した後にパッシベーション膜3
の形成を行なうようなプロセスをとる必要がない。Therefore, according to this embodiment, an opening is formed in the passivation film 3 on the gate electrode 4 of the MOSFET Qp as a programming element, or after the gate and the substrate are short-circuited by laser irradiation, the passivation film 3 is
There is no need to take a process that involves the formation of .
上記のようにして、プログラム素子としてのMOSFE
TQPのゲート絶縁膜6が破壊されてゲート電極4と基
板5との間が短絡されると、N−型半導体基板5には基
板電圧として電源電圧Vccが印加されるため、第1図
に示すレベル設定回路1の出力ノードn1は、電源電圧
Vccに近いハイレベルに設定される。この出力ノード
n1の電位によって、トランスファゲートとしてのPチ
ャンネル形MOSFETQxが非導通状態にされ、Nチ
ャンネル形M OS F E T Q 2が導通状態に
される。すると、Yデコーダ2から出力された列選択信
号φyは、メモリアレイ内の正規のメモリ列のデータ線
をメインアンプに接続させるカラムスイッチに伝えられ
ないで、予備のメモリ列を選択する冗長カラムスイッチ
へ伝えられるようになる。As described above, MOSFE as a program element
When the gate insulating film 6 of the TQP is broken and the gate electrode 4 and the substrate 5 are short-circuited, the power supply voltage Vcc is applied as the substrate voltage to the N-type semiconductor substrate 5, so that the voltage as shown in FIG. Output node n1 of level setting circuit 1 is set to a high level close to power supply voltage Vcc. The potential of the output node n1 causes the P-channel type MOSFET Qx as a transfer gate to be rendered non-conductive, and the N-channel type MOSFET Q2 to be rendered conductive. Then, the column selection signal φy output from the Y decoder 2 is not transmitted to the column switch that connects the data line of the regular memory column in the memory array to the main amplifier, but is sent to the redundant column switch that selects the spare memory column. be able to communicate to
一方、レベル設定回路1内のMOSFETQPのゲート
電極4にレーザーを照射しなかった場合には、MOSF
ETQPのゲート絶縁膜6は破壊されないので、ゲート
電極4と基板5との間は絶縁されている。そのため、レ
ベル設定回路lの出力ノードn1の電位は、高抵抗素子
Rを通して供給される接地電位のようなロウレベルにさ
れる。On the other hand, when the gate electrode 4 of the MOSFET QP in the level setting circuit 1 is not irradiated with the laser, the MOSFET
Since the gate insulating film 6 of the ETQP is not destroyed, the gate electrode 4 and the substrate 5 are insulated. Therefore, the potential of the output node n1 of the level setting circuit l is set to a low level similar to the ground potential supplied through the high resistance element R.
これによって、トランスファゲートとしてのMO3FE
TQ1が導通状態にされ、MO8FETQ2が非導通状
態にされる。その結果、Yデコーダ2から出力される列
選択信号φyは、正規のメモリ列を選択するカラムスイ
ッチに伝えられ、予備メモリは選択されないことになる
。This allows MO3FE to function as a transfer gate.
TQ1 is made conductive and MO8FETQ2 is made non-conductive. As a result, the column selection signal φy output from the Y decoder 2 is transmitted to the column switch that selects the regular memory column, and the spare memory is not selected.
従って、メモリアレイ内の正規の各誠干り列に対応して
設けられたレベル設定回路iのうち、検査によって発見
された不良ビットを含むメモリ列に対応するレベル設定
回路1内のMOSFETQPに対してのみ、レーザーを
照射してゲート・基体間を短絡してやれば、不良ビット
を含むメモリ列の代わりに予備のメモリ列が選択される
ようになる。Therefore, among the level setting circuits i provided corresponding to each regular row in the memory array, the MOSFET QP in the level setting circuit 1 corresponding to the memory row containing the defective bit found by the inspection is However, if the gate and substrate are short-circuited by irradiation with a laser, a spare memory column can be selected in place of the memory column containing the defective bit.
なお、上記実施例において、プログラム素子としてのM
OSFETQPは、メモリセルあるいはその周辺回路を
構成するPチャンネル形のMOSFETと同時に形成す
ることができる。また、フリップフロップ型メモリセル
からなるスタティックRAMでは、レベル設定回路1を
構成する高抵抗素子Rは、メモリセル内のポリシリコン
層からなる負荷抵抗と同時に形成することができる。In addition, in the above embodiment, M as a program element
The OSFETQP can be formed at the same time as the P-channel MOSFET that constitutes the memory cell or its peripheral circuit. Furthermore, in a static RAM consisting of a flip-flop type memory cell, the high resistance element R constituting the level setting circuit 1 can be formed at the same time as the load resistor consisting of a polysilicon layer in the memory cell.
口実施例2]
第3図には、本発明をNチャンネル形MO8FETのみ
からなるRAMにおける冗長回路切換え用のレベル設定
回路に適用した場合の一実施例が示されている。Embodiment 2] FIG. 3 shows an embodiment in which the present invention is applied to a level setting circuit for redundant circuit switching in a RAM consisting only of N-channel MO8FETs.
この実施例では、ソース端子とドレイン端子および基体
が回路の接地点に接続されたプログラム素子としてのN
チャンネル形MO5FETQp″と、方のゲート端子と
電源電圧Vccとの間に接続された高抵抗素子Rとによ
ってレベル設定回路1が構成されている。In this example, N is used as a programming element whose source and drain terminals and substrate are connected to the circuit ground point.
A level setting circuit 1 is constituted by a channel type MO5FET Qp'' and a high resistance element R connected between one gate terminal and a power supply voltage Vcc.
上記MO3FETQp’ は、P型半導体基板の主面上
に直接形成され、該半導体基板が接地電位にバイアスさ
れることにより、MO5FETQp’の基体に接地電位
が印加される。The MO3FETQp' is formed directly on the main surface of a P-type semiconductor substrate, and by biasing the semiconductor substrate to a ground potential, a ground potential is applied to the base of the MO5FETQp'.
従って、この実施例のレベル設定回路1では、MOSF
ETQp ’のゲート電極にレーザーが照射されてゲー
ト電極と基板間が短絡されると、出力ノードn1′が接
地電位に近いロウレベルにされる゛。一方、レーザーが
照射されないと、MOSFETQp’ のゲート破壊が
生じないので、出力ノードn1は、電源電圧Vccのよ
うなハイレベルにされる。Therefore, in the level setting circuit 1 of this embodiment, the MOSFET
When the gate electrode of ETQp' is irradiated with a laser and the gate electrode and the substrate are short-circuited, the output node n1' is brought to a low level close to the ground potential. On the other hand, if the laser is not irradiated, the gate of MOSFET Qp' will not be destroyed, so the output node n1 is set to a high level such as the power supply voltage Vcc.
従って、上記2つのレベルの中間の電圧をしきい値電圧
とするインバータ7で、上記レベル設定回路1の出力ノ
ードn1′の電位を受けて、そのインバータフの出力で
Yデコーダ2から出力される列選択信号φyを正規のメ
モリ列もしくは予備メモリ列のカラムスイッチに伝える
トランスファゲートを開閉制御させるように−してやれ
ば、冗長回路の切換えを行なうことができる。Therefore, the potential of the output node n1' of the level setting circuit 1 is received by the inverter 7 whose threshold voltage is a voltage between the above two levels, and the output of the inverter is output from the Y decoder 2. The redundant circuit can be switched by controlling the opening and closing of the transfer gates that transmit the column selection signal φy to the column switches of the regular memory column or the spare memory column.
なお、この実施例のレベル設定回路は、0MO8構成の
RAMにおいて、Pウェル領域上に形成されたNチャン
ネル形MO8FETをプログラム素子として使用する場
合に適用することができる。The level setting circuit of this embodiment can be applied to a RAM having an 0MO8 configuration, when an N-channel MO8FET formed on a P-well region is used as a program element.
その場合、MO5FETQp’ の基体は、n−型半導
体基板ではなくPウェル領域となる。In that case, the base of MO5FETQp' is not an n-type semiconductor substrate but a P well region.
なお、上記実施例では、プログラム素子としてのMOS
FETQpのゲート電極がポリシリコン層で形成されて
いるとしたが、それに限定されるものでなく、アルミニ
ウムその他の金属あるいはそれら゛のシリコン化合物も
しくはその複合構造(多層構造)からなるゲート電極で
ある場合にも適用することができる。Note that in the above embodiment, a MOS as a program element is used.
Although it is assumed that the gate electrode of FETQp is formed of a polysilicon layer, it is not limited to this, but the gate electrode may be made of aluminum or other metals, silicon compounds of these, or a composite structure (multilayer structure) thereof. It can also be applied to
さらに、上記実施例では、パッシベーション膜3の上か
らゲート電極4に向かってレーザーを照射するとしたが
、パッシベーション膜3とゲート電極4との間に眉間絶
縁膜があってもよいことはいうまでもない。Further, in the above embodiment, the laser is irradiated from above the passivation film 3 toward the gate electrode 4, but it goes without saying that there may be an insulating film between the eyebrows between the passivation film 3 and the gate electrode 4. do not have.
[効果]
(1)半導体記憶装置の冗長回路切換え用のプログラム
素子として、ヒユーズの代わりにMOSFET(絶縁ゲ
ート型電界効果トランジスタ)を用い、パッシベーショ
ン膜の上からこのMOSFETのゲート電極部に比較的
低エネルギのレーザーを照射してゲートを破壊し、短絡
状態にさせてプログラムを行なうようにしたので、プロ
ゲラ本素子形成部のパッシベーション膜に水分等の浸入
口となる開口部を形成することなく、しかも低エネルギ
のレーザーでプログラムが行なえるようになるという作
用により、プロセスを複雑にすることなく水分による集
積回路の損傷を防止できるという効果がある。[Effects] (1) A MOSFET (insulated gate field effect transistor) is used instead of a fuse as a programming element for switching redundant circuits in a semiconductor memory device, and a relatively low voltage Programming is performed by irradiating a high-energy laser to destroy the gate and create a short-circuit state, thereby eliminating the need to form an opening that would be an entry point for moisture, etc. in the passivation film of the main element forming part of the progera. The ability to program with a low-energy laser has the effect of preventing moisture damage to integrated circuits without complicating the process.
(2)半導体記憶装置の冗長回路切換え用のプログラム
素子として、ヒユーズの代わりにMOSFET(絶縁ゲ
ート型電界効果トランジスタ)を用い、パッシベーショ
ン膜の上からこのMOSFETのゲート電極部に比較的
低エネルギのレーザーを照射してゲートを破壊し、ゲー
ト・基体間を短絡状II!!にさせてプログラムを行な
うようにしたので、MO8集積回路に利用した場合には
、回路を構成する素子と同時にプログラム素子を形成で
きるという作用により、全くプロセスを変更することな
く、ヒユーズと代替可能なプログラム素子を形成するこ
とができるという効果がある。(2) A MOSFET (insulated gate field effect transistor) is used instead of a fuse as a programming element for redundant circuit switching in a semiconductor memory device, and a relatively low energy laser is applied to the gate electrode of the MOSFET from above the passivation film. irradiation to destroy the gate and short circuit between the gate and the substrate II! ! When used in MO8 integrated circuits, the program element can be formed at the same time as the circuit elements, making it possible to replace fuses without changing the process at all. This has the advantage that a program element can be formed.
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない6例えば、上記実施例では
プログラム素子としてのMOSFETQPのゲート電極
−基体間がレーザーの照射によって短絡されるようにな
ってい、 るが、それに限定されず、例えば電子ビーム
等を用いて短絡させることも可能である。また、冗長切
換え回路の構成は、上記実tii例のよ)に;−フンス
フアゲートを用いたものに限定されず、種々の構成例が
考えられる。Although the invention made by the present inventor has been specifically explained above based on Examples, it goes without saying that the present invention is not limited to the above Examples and can be modified in various ways without departing from the gist thereof. For example, in the above embodiment, the gate electrode and the substrate of the MOSFET QP as a programming element are short-circuited by laser irradiation, but the short-circuit is not limited to this. It is also possible. Further, the configuration of the redundant switching circuit is not limited to the one using the -Funsfur gate as in the above-mentioned example, but various configuration examples can be considered.
[利用分野]
以上の説明では主として本発明者によってなされた発明
を、その背景となった利用分野であるスタテインクRA
Mにおける冗長回路の切換技術に適用した場合について
説明したが、それに限定されるものではなく、ダイナミ
ックRAMやEPROM等の半導体記憶装置の冗長回路
さらには、ヒユーズを有する半導体共積回路一般に利用
することができる。[Field of Application] In the above explanation, the invention made by the present inventor will be mainly described in relation to State Inc.
Although the case where the application is applied to redundant circuit switching technology in M is described, the application is not limited thereto, and the application can also be applied to redundant circuits of semiconductor storage devices such as dynamic RAM and EPROM, and general semiconductor co-product circuits with fuses. Can be done.
第1図は、本発明をメモリの冗長回路に適用した場合の
一実施例を示す回路構成図、
第2図(A)、(B)は、本発明に係るプログラム素子
のレーザー照射前後の購造を示す断面図、第3図は、本
発明を冗長回路切換え用のレベル設定回路に適用した第
2の実施例を示す回路図である。
1・・・・レベル設定回路、2・・・・Yデコーダ、3
・・・・パッシベーション膜、4・・・・ゲート電極、
5・・・・半導体基板、6・・・・ゲート絶縁膜、Q
p rQP’・・・・プログラム素子(MOSFET)
、R・・・・高抵抗素子、Ql、Q2・・・・トランス
ファlト 侵
・褥 く
N 1訃
伜 胃
第 3 1FIG. 1 is a circuit configuration diagram showing an example of applying the present invention to a redundant circuit of a memory. FIG. 3 is a circuit diagram showing a second embodiment in which the present invention is applied to a level setting circuit for redundant circuit switching. 1...Level setting circuit, 2...Y decoder, 3
... Passivation film, 4... Gate electrode,
5... Semiconductor substrate, 6... Gate insulating film, Q
p rQP'...Program element (MOSFET)
, R... High resistance element, Ql, Q2... Transfer/invasion N 1 Stomach 3 1
Claims (1)
効果トランジスタが、プログラム素子として使用され、
その絶縁ゲート型電界効果トランジスタのゲート電極部
へのレーザーの照射によってゲート電極と基板との間が
短絡されることによりプログラムが行なわれるようにさ
れてなることを特徴とする半導体装置。 2、上記プログラム素子は、絶縁ゲート型電界効果トラ
ンジスタを構成素子とする半導体集積回路において回路
を構成する絶縁ゲート型電界効果トランジスタと同時に
形成されたトランジスタであることを特徴とする特許請
求の範囲第1項記載の半導体装置。 3、上記プログラム素子は、半導体記憶装置における冗
長回路の切換え用プログラム素子であることを特徴とす
る特許請求の範囲第1項もしくは第2項記載の半導体装
置。[Claims] 1. An insulated gate field effect transistor formed on the main surface of a semiconductor substrate is used as a programming element,
A semiconductor device characterized in that programming is performed by short-circuiting between the gate electrode and the substrate by irradiating the gate electrode portion of the insulated gate field effect transistor with a laser beam. 2. The program element is a transistor formed at the same time as an insulated gate field effect transistor forming a circuit in a semiconductor integrated circuit having insulated gate field effect transistors as constituent elements. The semiconductor device according to item 1. 3. The semiconductor device according to claim 1 or 2, wherein the program element is a program element for switching a redundant circuit in a semiconductor memory device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59166373A JPS6146045A (en) | 1984-08-10 | 1984-08-10 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59166373A JPS6146045A (en) | 1984-08-10 | 1984-08-10 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6146045A true JPS6146045A (en) | 1986-03-06 |
Family
ID=15830204
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59166373A Pending JPS6146045A (en) | 1984-08-10 | 1984-08-10 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6146045A (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2617637A1 (en) * | 1987-07-02 | 1989-01-06 | Bull Sa | METHOD FOR CONTROLLING THE CONDUCTION CONDITION OF A MOS TRANSISTOR AND INTEGRATED CIRCUIT USING THE METHOD |
US5231050A (en) * | 1987-07-02 | 1993-07-27 | Bull, S.A. | Method of laser connection of a conductor to a doped region of the substrate of an integrated circuit |
US5281553A (en) * | 1987-07-02 | 1994-01-25 | Bull, S.A. | Method for controlling the state of conduction of an MOS transistor of an integrated circuit |
WO1997025743A1 (en) * | 1996-01-04 | 1997-07-17 | Micron Technology, Inc. | Laser antifuse using gate capacitor |
US6020777A (en) * | 1997-09-26 | 2000-02-01 | International Business Machines Corporation | Electrically programmable anti-fuse circuit |
US6233194B1 (en) | 1996-08-20 | 2001-05-15 | Micron Technology, Inc. | Method of anti-fuse repair |
US6836000B1 (en) | 2000-03-01 | 2004-12-28 | Micron Technology, Inc. | Antifuse structure and method of use |
-
1984
- 1984-08-10 JP JP59166373A patent/JPS6146045A/en active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2617637A1 (en) * | 1987-07-02 | 1989-01-06 | Bull Sa | METHOD FOR CONTROLLING THE CONDUCTION CONDITION OF A MOS TRANSISTOR AND INTEGRATED CIRCUIT USING THE METHOD |
US5231050A (en) * | 1987-07-02 | 1993-07-27 | Bull, S.A. | Method of laser connection of a conductor to a doped region of the substrate of an integrated circuit |
US5281553A (en) * | 1987-07-02 | 1994-01-25 | Bull, S.A. | Method for controlling the state of conduction of an MOS transistor of an integrated circuit |
WO1997025743A1 (en) * | 1996-01-04 | 1997-07-17 | Micron Technology, Inc. | Laser antifuse using gate capacitor |
US5811869A (en) * | 1996-01-04 | 1998-09-22 | Micron Technology, Inc. | Laser antifuse using gate capacitor |
US6252293B1 (en) | 1996-01-04 | 2001-06-26 | Micron Technology, Inc. | Laser antifuse using gate capacitor |
US6233194B1 (en) | 1996-08-20 | 2001-05-15 | Micron Technology, Inc. | Method of anti-fuse repair |
US6515931B2 (en) | 1996-08-20 | 2003-02-04 | Micron Technology, Inc. | Method of anti-fuse repair |
US6020777A (en) * | 1997-09-26 | 2000-02-01 | International Business Machines Corporation | Electrically programmable anti-fuse circuit |
US6836000B1 (en) | 2000-03-01 | 2004-12-28 | Micron Technology, Inc. | Antifuse structure and method of use |
US7071534B2 (en) | 2000-03-01 | 2006-07-04 | Micron Technology, Inc. | Antifuse structure and method of use |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4543594A (en) | Fusible link employing capacitor structure | |
US4455495A (en) | Programmable semiconductor integrated circuitry including a programming semiconductor element | |
US6400632B1 (en) | Semiconductor device including a fuse circuit in which the electric current is cut off after blowing so as to prevent voltage fall | |
KR910008103B1 (en) | Thin oxide fuse in an intergrate circuit | |
US4970686A (en) | Semiconductor memory cells and semiconductor memory device employing the semiconductor memory cells | |
US5712588A (en) | Fuse element for a semiconductor memory device | |
US20030098495A1 (en) | Semiconductor device | |
US4573144A (en) | Common floating gate programmable link | |
TWI260773B (en) | Protection circuit located under fuse window | |
EP0108650A2 (en) | Programmable MOS transistor | |
JPH0366760B2 (en) | ||
JPS6146045A (en) | Semiconductor device | |
JPS61123169A (en) | Semiconductor integrated circuit | |
US4590388A (en) | CMOS spare decoder circuit | |
KR100307341B1 (en) | Electrically programmable anti-fuse circuit | |
US6888398B2 (en) | Externally programmable antifuse | |
JP3848022B2 (en) | Semiconductor integrated circuit device provided with electric fuse element | |
US5008729A (en) | Laser programming of semiconductor devices using diode make-link structure | |
KR940006922B1 (en) | Redundancy circuit of semiconductor memory | |
EP0429041B1 (en) | Semiconductor integrated circuit apparatus having programmable logic device | |
KR100621773B1 (en) | Electrical fuse circuit and method of layout | |
KR100226492B1 (en) | Repair fuse for semiconductor memory and the apparatus therewith | |
JPS59229838A (en) | Semiconductor integrated circuit | |
US20210082533A1 (en) | Semiconductor memory device and method of manufacturing semiconductor memory device | |
JP3088369B2 (en) | Dynamic semiconductor memory device |