KR20060089480A - 다중층 구조를 내장한 발광 다이오드 - Google Patents

Abstract

본 발명은 다중층 구조를 내장한 발광 다이오드에 관한 것으로, In_xGa_(1-Y)Al_yN층과 GaN층이 교대로 복수번 적층된 N타입 및 P타입 구조물을 사용하여 활성층으로 주입되는 전류의 수직 저항(Vertical resistance) 및 측면 저항(Lateral resistance)을 감소시켜, ESD(Electrostatic Discharge) 레벨을 향상시키고, 저전력 구동시킬 수 있는 효과가 있다.

컨택층, 에너지, 밴드갭, 전류

Description

다중층 구조를 내장한 발광 다이오드 { Light emitting diode with multi layer structure }

도 1은 일반적인 발광 다이오드의 단면도

도 2a 내지 2c는 본 발명에 따른 다중층 구조를 내장한 발광 다이오드의 제조 공정을 설명하기 위한 단면도

도 3은 본 발명에 따른 초 격자층인 P타입 구조물의 개략적인 단면도

<도면의 주요부분에 대한 부호의 설명>

100 : 기판 110 : N타입 반도체층

130 : In_xGa_(1-Y)Al_yN층과 GaN층이 교대로 복수번 적층된 N타입 구조물

140 : 활성층

150 : In_xGa_(1-Y)Al_yN층과 GaN층이 교대로 복수번 적층된 P타입 구조물

160 : P타입 반도체층 170 : N전극

180 : P전극

본 발명은 다중층 구조를 내장한 발광 다이오드에 관한 것으로, 보다 상세하게는 In_xGa_(1-Y)Al_yN층과 GaN층이 교대로 복수번 적층된 N타입 및 P타입 구조물을 사용하여 활성층으로 주입되는 전류의 수직 저항(Vertical resistance) 및 측면 저항(Lateral resistance)을 감소시켜, ESD(Electrostatic Discharge) 레벨을 향상시키고, 저전력 구동시킬 수 있는 다중층 구조를 내장한 발광 다이오드에 관한 것이다.

일반적으로, 질화갈륨(GaN)의 에피(Epi) 성장 기술과 프로세스의 비약적 발전으로 인해 높은 광출력을 가진 발광 다이오드는 현재 많은 관심을 받고 있다.

발광 다이오드는 높은 휘도와 신뢰도, 저 전력 소모, 그리고 장수명과 같은 많은 이점을 가지고 있다고 알려져 있다.

특히, 저전력 소모를 위한 다양한 방식의 발광 다이오드 구현이 이루어지고 있다.

도 1은 일반적인 발광 다이오드의 단면도로서, 사파이어 기판(10) 상부에 N-GaN층(20), 활성층(30)과 P-GaN층(40)이 순차적으로 형성되어 있고; 상기 P-GaN층(40)에서 N-GaN층(20)까지 메사(Mesa)식각되어 있고; 상기 메사 식각된 N-GaN층(20) 상부에 N전극(60)이 형성되어 있고; 상기 P-GaN층(40) 상부에 P전극(50)이 형성되어 있다.

이러한 발광 다이오드를 제조 공정 중, P-반도체층을 형성하기 위한 캐리어의 도핑은 N-반도체층을 형성하기 위한 캐리어의 도핑보다 어려워, P-반도체층의 캐리어 농도는 N-반도체층의 캐리어 농도보다 현격히 낮다.

또한, P-반도체층의 캐리어인 정공은 N-반도체층의 캐리어인 전자에 비하여 이동도가 현격하게 낮다.

그러므로, P-반도체층은 N-반도체층에 비하여 벌크(Bulk) 저항이 높아 전력소모 및 ESD(Electrostatic Discharge)에 큰 영향을 미치고 있다.

본 발명은 상기한 바와 같은 문제점을 해결하기 위하여, In_xGa_(1-Y)Al_yN층과 GaN층이 교대로 복수번 적층된 N타입 및 P타입 구조물을 사용하여 활성층으로 주입되는 전류의 수직 저항(Vertical resistance) 및 측면 저항(Lateral resistance)을 감소시켜, ESD(Electrostatic Discharge) 레벨을 향상시키고, 저전력 구동시킬 수 있는 다중층 구조를 내장한 발광 다이오드를 제공하는 데 목적이 있다.

상기한 본 발명의 목적들을 달성하기 위한 바람직한 양태(樣態)는, 기판 상부에 N타입 반도체층, 활성층, In_xGa_(1-Y)Al_yN층과 GaN층이 교대로 복수번 적층된 P타입 구조물과 P타입 반도체층이 순차적으로 형성되어 있고;

상기 P타입 반도체층에서 N타입 반도체층 일부까지 메사(Mesa)식각되어 있고;

상기 P타입 반도체층 상부에 P전극이 형성되어 있고, 상기 메사 식각된 N타입 반도체층 상부에 N전극이 형성되어 이루어진 다중층 구조를 내장한 발광 다이오드가 제공된다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하면 다음과 같다.

도 2a 내지 2c는 본 발명에 따른 다중층 구조를 내장한 발광 다이오드의 제조 공정을 설명하기 위한 단면도로서, 먼저, 기판(100) 상부에 N타입 반도체층(110), In_xGa_(1-Y)Al_yN층과 GaN층이 교대로 복수번 적층된 N타입 구조물(130), 활성층(140), In_xGa_(1-Y)Al_yN층과 GaN층이 교대로 복수번 적층된 P타입 구조물(150)과 P타입 반도체층(150)이 순차적으로 형성한다.(도 2a)

여기서, 상기 In_xGa_(1-Y)Al_yN층과 GaN층이 교대로 복수번 적층된 N타입 구조물(130)층의 N타입 도펀트(Dopant)는 Si 또는 O이고, 상기 In_xGa_(1-Y)Al_yN층과 GaN층이 교대로 복수번 적층된 P타입 구조물(150)층의 P타입 도펀트(Dopant)는 Mg 또는 Zn이다.

그 다음, 상기 P타입 반도체층(150)에서 N타입 반도체층(110) 일부까지 메사(Mesa)식각한다.(도 2b)

마지막으로, 상기 P타입 반도체층(150) 상부에 P전극(180)을 형성하고, 상기 메사 식각된 N타입 반도체층(130) 상부에 N전극(170)을 형성한다.(도 2c)

이러한 공정을 수행하여 제조된 다중층 구조를 내장한 발광 다이오드는 도 2c와 같이, 기판(100) 상부에 N타입 반도체층(110), In_xGa_(1-Y)Al_yN층과 GaN층이 교대로 복수번 적층된 N타입 구조물(130), 활성층(140), In_xGa_(1-Y)Al_yN층과 GaN층이 교대로 복수번 적층된 P타입 구조물(150)과 P타입 반도체층(150)이 순차적으로 형성되어 있고; 상기 P타입 반도체층(150)에서 N타입 반도체층(110) 일부까지 메사(Mesa)식각되어 있고; 상기 P타입 반도체층(150) 상부에 P전극(180)이 형성되어 있고, 상기 메사 식각된 N타입 반도체층(130) 상부에 N전극(170)이 형성되어 이루어진다.

전술된 상기 In_xGa_(1-Y)Al_yN층과 GaN층이 교대로 복수번 적층된 P타입 구조물(150)과 P-GaN층을 비교하여 보면 동일한 양의 P타입 도펀트가 주입되어 있을 때, 정공 이동도가 높아지게 되고, 상기 In_xGa_(1-Y)Al_yN층과 GaN층이 교대로 복수번 적층된 N타입 구조물(110)과 N-GaN층을 비교하여 보면 동일한 양의 N타입 도펀트가 주입되어 있을 때, 전자 이동도가 높아지게 된다.

그러므로, In_xGa_(1-Y)Al_yN층과 GaN층이 교대로 복수번 적층된 N타입과 P타입 구조물(110,150)은 초 격자층(Supper latice layer)이므로, 주입되는 정공과 전자의 수직 저항(Vertical resistance) 및 측면 저항(Lateral resistance)을 감소시키게 된다.

따라서, 각각의 초 격자층인 In_xGa_(1-Y)Al_yN층과 GaN층이 교대로 복수번 적층 된 N타입과 P타입 구조물(110,150)을 통하여 전류가 활성층(140)으로 주입될 때, 측면 저항이 감소하여 활성층(140) 전영역에 골고루 주입되게 되고, 또한, 수직 저항이 감소하게 되어 전압 강하(Voltage drop)이 감소하게 된다.

한편, ESD(Electrostatic Discharge)는 국부 영역에 한계 이상의 전하(Charge)가 발생하는 현상으로, 본 발명은 전술된 초 격자층인 In_xGa_(1-Y)Al_y N층과 GaN층이 교대로 복수번 적층된 N타입과 P타입 구조물(110,150)을 도입하여 측면 저항을 줄일 수 있으므로, 국부적으로 집중된 전하가 용이하게 퍼져서 ESD 레벨을 향상시킬 수 있으므로, 저전력 구동을 가능하게 한다.

도 3은 본 발명에 따른 초 격자층인 P타입 구조물의 개략적인 단면도로서, 활성층(140)의 상부에는 In_xGa_(1-Y)Al_yN층과 GaN층이 교대로 복수번 적층된 P타입 구조물(150)이 적층되어 있다.

이 P타입 구조물(150)은 In_xGa_(1-Y)Al_yN층과 GaN층을 교대로 적층시키면서 계속적으로 적층시켜, 이 구조물을 초 격자층으로 만드는 것이다.

여기서, In_xGa_(1-Y)Al_yN층은 In의 함량이 0에서 1까지인 물질을 포함하여 x값은 0〈 x〈 1이다.

그리고, In_xGa_(1-Y)Al_yN층은 Al의 함량이 0에서 1까지인 물질을 포함하여 y값은 0〈 y〈 1이다.

한편, 상기 In_xGa_(1-Y)Al_yN층과 GaN층이 한번 교대로 적층된 것을 'Pair(쌍)' 로 정의하면, 본 발명에 따른 In_xGa_(1-Y)Al_yN층과 GaN층이 교대로 복수번 적층된 N타입 및 P타입 구조물의 Pair의 개수는 0〈 Pair〈 2000을 만족하는 것이 바람직하다.

더불어, 상기 In_xGa_(1-Y)Al_yN층과 GaN층이 교대로 복수번 적층된 N타입 및 P타입 구조물에서 각각의 층의 두께는 동일하거나 또는 변화시켜도 된다.

그리고, 본 발명에 따른 다중층 구조를 내장한 발광 다이오드는 In_xGa_(1-Y)Al_yN층과 GaN층이 교대로 복수번 적층된 N타입 구조물 또는 P타입 구조물 중 어느 하나를 사용하여도 된다.

이상 상술한 바와 같이, 본 발명은 In_xGa_(1-Y)Al_yN층과 GaN층이 교대로 복수번 적층된 N타입 및 P타입 구조물을 사용하여 활성층으로 주입되는 전류의 수직 저항(Vertical resistance) 및 측면 저항(Lateral resistance)을 감소시켜, ESD(Electrostatic Discharge) 레벨을 향상시키고, 저전력 구동시킬 수 있는 효과가 있다.

본 발명은 구체적인 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.

Claims (4)

1. 기판 상부에 N타입 반도체층, 활성층, In_xGa_(1-Y)Al_yN층과 GaN층이 교대로 복수번 적층된 P타입 구조물과 P타입 반도체층이 순차적으로 형성되어 있고;

   상기 P타입 반도체층에서 N타입 반도체층 일부까지 메사(Mesa)식각되어 있고;

   상기 P타입 반도체층 상부에 P전극이 형성되어 있고, 상기 메사 식각된 N타입 반도체층 상부에 N전극이 형성되어 이루어진 다중층 구조를 내장한 발광 다이오드.
2. 제 1 항에 있어서,

   상기 N타입 반도체층과 활성층 사이에,

   In_xGa_(1-Y)Al_yN층과 GaN층이 교대로 복수번 적층된 N타입 구조물이 더 구비된 것을 특징으로 하는 다중층 구조를 내장한 발광 다이오드.
3. 제 2 항에 있어서,

   상기 In_xGa_(1-Y)Al_yN층과 GaN층이 교대로 복수번 적층된 N타입 및 P타입 구조 물에서,

   상기 In_xGa_(1-Y)Al_yN층과 GaN층이 교대로 적층된 Pair(쌍)'의 개수는 0〈 Pair〈 2000을 만족하는 것을 특징으로 하는 다중층 구조를 내장한 발광 다이오드.
4. 제 2 항 또는 제 3 항에 있어서,

   상기 In_xGa_(1-Y)Al_yN층과 GaN층이 교대로 복수번 적층된 N타입 및 P타입 구조물에서 각각의 층의 두께는 동일한 것을 특징으로 하는 다중층 구조를 내장한 발광 다이오드.

Images