KR20060082167A - Ｃｄｍａ 버스를 이용한 원칩 시스템 및 그의 데이터전송방법 - Google Patents

Ｃｄｍａ 버스를 이용한 원칩 시스템 및 그의 데이터전송방법 Download PDF

Info

Publication number
KR20060082167A
KR20060082167A KR20050002420A KR20050002420A KR20060082167A KR 20060082167 A KR20060082167 A KR 20060082167A KR 20050002420 A KR20050002420 A KR 20050002420A KR 20050002420 A KR20050002420 A KR 20050002420A KR 20060082167 A KR20060082167 A KR 20060082167A
Authority
KR
South Korea
Prior art keywords
intelligent
data
transmitting
receiving
codeword
Prior art date
Application number
KR20050002420A
Other languages
English (en)
Other versions
KR100631202B1 (ko
Inventor
임상우
이범학
김의석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR20050002420A priority Critical patent/KR100631202B1/ko
Priority to US11/327,349 priority patent/US20060153190A1/en
Priority to JP2006003483A priority patent/JP4283813B2/ja
Publication of KR20060082167A publication Critical patent/KR20060082167A/ko
Application granted granted Critical
Publication of KR100631202B1 publication Critical patent/KR100631202B1/ko

Links

Images

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F25—REFRIGERATION OR COOLING; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS; MANUFACTURE OR STORAGE OF ICE; LIQUEFACTION SOLIDIFICATION OF GASES
    • F25B—REFRIGERATION MACHINES, PLANTS OR SYSTEMS; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS
    • F25B43/00—Arrangements for separating or purifying gases or liquids; Arrangements for vaporising the residuum of liquid refrigerant, e.g. by heat
    • F25B43/006—Accumulators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/46—Interconnection of networks
    • H04L12/4604—LAN interconnection over a backbone network, e.g. Internet, Frame Relay
    • H04L12/462—LAN interconnection over a bridge based backbone
    • H04L12/4625—Single bridge functionality, e.g. connection of two networks over a single bridge
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F25—REFRIGERATION OR COOLING; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS; MANUFACTURE OR STORAGE OF ICE; LIQUEFACTION SOLIDIFICATION OF GASES
    • F25B—REFRIGERATION MACHINES, PLANTS OR SYSTEMS; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS
    • F25B1/00—Compression machines, plants or systems with non-reversible cycle
    • F25B1/04—Compression machines, plants or systems with non-reversible cycle with compressor of rotary type
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F25—REFRIGERATION OR COOLING; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS; MANUFACTURE OR STORAGE OF ICE; LIQUEFACTION SOLIDIFICATION OF GASES
    • F25B—REFRIGERATION MACHINES, PLANTS OR SYSTEMS; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS
    • F25B2500/00—Problems to be solved
    • F25B2500/12—Sound

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Thermal Sciences (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Power Engineering (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Small-Scale Networks (AREA)
  • Bus Control (AREA)

Abstract

CDMA 버스를 이용한 원칩 시스템 및 그의 데이터 전송방법이 개시된다. 본 발명에 따른 CDMA 버스를 이용한 원칩시스템은 소정 기준에 의해 적어도 하나의 그룹으로 분류되는 복수의 지능소자들, 및 분류된 그룹에 속하는 지능소자들과 연결되고, 데이터를 송신하는 송신측 지능소자로부터 데이터를 수신할 수신측 지능소자의 고유ID를 전송받고, 전송받은 고유ID에 대응하는 수신측 지능소자에 할당된 코드워드를 송신측 지능소자에 제공하는 적어도 하나의 중재기를 포함한다. 이에 의해, 지능소자에 할당되는 코드워드의 길이를 감소시킬 수 있다.
SoC, CDMA 버스, 중재기, 지능소자, 브릿지, 중복 할당, 분산식, 단일식

Description

ＣＤＭＡ 버스를 이용한 원칩 시스템 및 그의 데이터 전송방법{SoC using CDMA bus and method for data transmission thereof}
도 1은 종래의 CDMA 버스 구조를 보인 도면,
도 2는 본 발명에 따른 분산식 CDMA 버스를 이용한 원칩시스템의 일 실시예를 설명하기 위한 도면,
도 3은 본 발명에 따른 분산식 CDMA 버스를 이용한 원칩시스템의 다른 실시예를 설명하기 위한 도면,
도 4는 도 3에 도시한 브릿지의 블럭도,
도 5는 본 발명에 따른 단일식 CDMA 버스를 이용한 원칩시스템을 설명하기 위한 도면,
도 6은 본 발명에 따른 원칩시스템의 데이터 전송방법의 일 실시예를 설명하기 위한 흐름도, 그리고,
도 7은 본 발명에 따른 원칩시스템의 데이터 전송방법의 다른 실시예를 설명하기 위한 흐름도이다.
* 도면의 주요부분에 대한 부호의 설명 *
IP0 내지 IP7 : 지능소자 100a : 제1 중재기
100b : 제2 중재기 100c : 제3 중재기
200a : 제1 브릿지 200b : 제2 브릿지
본 발명은 CDMA 버스를 이용한 원칩 시스템 및 그의 데이터 전송방법에 관한 것으로, 더욱 상세하게는 CDMA 버스에 결합된 지능소자들을 소정 기준에 의해 분류함으로써, 지능소자들에 할당되는 코드워드의 길이를 감소시키는 CDMA 버스를 이용한 원칩 시스템 및 그의 데이터 전송방법에 관한 것이다.
휴대폰을 비롯한 휴대용 개인 정보 단말기(personal digital assistants: PDA), 디지털 TV, 스마트폰 등의 각종 디지털 정보기기들은 인터넷 접속이나 컴퓨팅 기능을 원활히 구현하기 위해 마이크로프로세서, 네트워크 칩, 메모리 등의 많은 반도체 칩을 필요로 한다.
또한, 정보기기의 양상이 점차 복잡하고 다양화되는 추세를 보이고, 제품간의 융합은 더욱 진전될 것으로 전망됨에 따라, 하나의 정보기기 안에 보다 많은 칩을 필요로 하게 되었다.
전술한 바와 같이 각종 부품을 하나의 칩에 집적시킴으로서 향후 반도체뿐만 아니라 개별 부품을 모두 원칩(one chip)화하기 위한 기술로 등장한 것이 원칩 시스템(System on a Chip: SoC)이다.
SoC는 연산소자, I/O, 로직, 및 메모리 등으로 구성된다. 컴펙트하고 통합도가 높은 SoC는 고성능 저소비전력 등을 특징으로 하기 때문에, 여러 정보통신기기 들에 사용될 전망이다. 반도체 칩 설계를 빨리 하기 위해서는 지능소자(intellectual property: IP)를 사용한다. 여기서, IP는 해당 칩에 적용될 수 있도록 개발한 설계 블록을 의미한다.
SoC를 현실화하기 위해 많은 기술들이 연구되고 있으며, 특히 칩 내에 내재되어 있는 여러 IP들을 연결하는 방안이 매우 중요한 사항으로 대두된다. 여러 IP들을 연결하기 위한 일 예로, 버스구조를 사용하는 방법을 들 수 있다.
현존하는 SoC의 온칩 버스는 버스의 특성상 다중 접속을 허용하지 않으나, 최근 개발된 CDMA 방식의 버스(이하, CDMA 버스라 함)는 다중 접속을 허용한다. 이를 위해, CDMA 버스는 직교코드 예컨데, 왈시코드(Walsh Code)를 사용한다.
CDMA 버스에 결합된 IP에는 소정 길이의 직교코드가 할당되는데, 코드워드의 길이는 버스를 사용하는 IP의 개수에 따라 선형적으로 증가한다. 예를 들어, CDMA 버스에 결합된 IP의 개수 n이
Figure 112005001409801-PAT00001
일 경우, 코드의 길이는
Figure 112005001409801-PAT00002
이 된다.
도 1은 종래의 CDMA 버스 구조를 보인 모식도이다.
여기에서는, CDMA 버스(10)에 8개의 IP(A 내지 H)가 결합된 상태를 예시하였다. 8개의 IP(A 내지 H)에는 8비트의 서로 다른 코드워드가 할당된다. 도시한 바와 같이, "A"에는 "00000000", "B"에는 "01010101", "C"에는 "00110011", "D"에는 "01100110", "E"에는 "00001111", "F"에는 "01011010", "G"에는 "00111100", 및 "H"에는 "01101001"의 코드워드가 할당되었다.
이와 같이, IP(A 내지 H)에 할당되는 코드워드의 길이가 증가하면, CDMA 버스 내의 병렬방식으로 구현된 하드웨어의 면적이 증가하고, CDMA 버스 내의 순차방 식으로 구현된 하드웨어의 성능이 감소되며, CDMA 버스의 전력소비가 증가하게 된다. 예컨데, CDMA 버스의 변조기(Modulator)는 n 비트의 코드워드의 경우와 2n 비트의 코드워드의 경우, 면적의 측면에서 병렬 구현시 약 2배의 차이가 발생한다.
CDMA 버스는 공유자원인 버스의 다중접속을 가능하게 하는 획기적인 특성을 가짐에도 불구하고, 상기와 같이 IP(A 내지 H)의 개수에 따라 코드워드의 길이가 증가함에 따라 발생하는 문제점으로 인하여 널리 사용되지 못하고 있는 실정이다.
이에, CDMA 버스만이 가지는 장점을 살리고, 단일 칩상에 집적되는 IP(A 내지 H)의 개수가 기하급수적으로 증가하는 추세에 적응할 수 있도록, 적절한 길이의 코드워드 사용을 보장하는 기술이 요구된다.
따라서, 본 발명의 목적은 CDMA 버스에 결합되어 있는 복수의 지능소자들을 소정의 기준에 의해 분류하고, 분류된 그룹내에서 코드워드를 할당함으로써, 최적화된 코드워드의 길이를 선택할 수 있도록 하는 CDMA 버스를 이용한 원칩 시스템 및 그의 데이터 전송방법을 제공하고자 하는데 있다.
상기 목적을 달성하기 위한 본 발명에 따른 CDMA 버스를 이용한 원칩시스템은 소정 기준에 의해 적어도 하나의 그룹으로 분류되는 복수의 지능소자들, 및 분류된 그룹에 속하는 지능소자들과 연결되고, 데이터를 송신하는 송신측 지능소자로부터 데이터를 수신할 수신측 지능소자의 고유ID를 전송받고, 전송받은 고유ID에 대응하는 수신측 지능소자에 할당된 코드워드를 송신측 지능소자에 제공하는 적어 도 하나의 중재기를 포함한다.
바람직하게, 상기 소정 기준은 지능소자들에 할당되는 코드워드의 길이이며, 코드워드의 길이에 의해 하나의 그룹에 속할 수 있는 지능소자의 최대개수가 결정될 수 있다.
여기서, 분류된 그룹 중 동일한 그룹에 속하는 지능소자들에는 서로 상이한 코드워드가 할당되며, 상이한 그룹에 속하는 지능소자와는 동일한 코드워드의 할당이 가능하다.
바람직하게, 중재기가 복수개일 경우, 중재기들을 연결하는 브릿지를 더 포함할 수 있다. 또한, 브릿지는 중재기로부터 입력되는 패킷을 복조하는 복수의 복조기, 복조된 패킷을 라우팅하는 라우팅분석기, 및 복조된 패킷을 변조하는 복수의 변조기를 포함한다.
또한 바람직하게, 중재기는 송신측 지능소자로부터 전송받은 수신측 지능소자의 고유ID가 자신이 속한 그룹에 존재하지 않을 경우, 송신측 지능소자에 브릿지에 할당된 코드워드를 제공할 수 있다.
또한 바람직하게, 송신측 지능소자는 제공받은 브릿지에 할당된 코드워드에 의해 데이터를 변조하여 브릿지에 전송할 수 있다. 여기서, 브릿지는 자신의 코드워드에 의해 전송받은 데이터를 복조하고, 데이터에 포함되어 있는 수신측 지능소자에 대응하는 고유ID에 의해 복조된 데이터를 수신측 지능소자에 전송한다.
또한, 상기 분류된 그룹 중 동일한 그룹에 속하는 지능소자들에는 서로 동일한 코드워드가 할당되며, 상이한 그룹에 속하는 지능소자들간에는 서로 상이한 코 드워드가 할당될 수 있다.
바람직하게, 중재기는 단일 중재기이며, 송신측 지능소자로부터 전송받은 수신측 지능소자의 고유ID에 의해 데이터를 수신측 지능소자에 전송할 수 있다.
또한, 본 발명에 따른 CDMA 버스를 이용한 원칩시스템은, 복수의 지능소자들을 소정 코드워드의 길이에 의해 하나의 그룹에 속할 수 있는 범위의 개수로 분류하고, 분류된 그룹 중 동일한 그룹에 속하는 지능소자들간에는 서로 상이한 코드워드를 할당하며, 서로 상이한 그룹에 속하는 지능소자간에는 서로 동일한 코드워드가 할당된다.
또한, 본 발명에 따른 CDMA 버스를 이용한 원칩시스템에 있어서, 복수의 지능소자들을 소정 코드워드의 길이에 의해 하나의 그룹에 속할 수 있는 범위의 개수로 분류하고, 분류된 그룹 중 동일한 그룹에 속하는 지능소자들간에는 서로 동일한 코드워드를 할당하고, 상이한 그룹에 속하는 지능소자들간에는 서로 상이한 코드워드를 할당한다.
한편, 본 발명에 따른 원칩시스템의 데이터 전송방법은, 송신단에서 수신단의 고유ID를 포함하여 데이터를 생성하는 단계, 송신단이 수신단에 할당된 코드워드를 전송받는 단계, 송신단에서 전송받은 코드워드를 이용하여 데이터를 변조하고, 변조된 데이터를 수신단으로 전송하는 단계, 및 수신단에서 전송받은 데이터를 복조하는 단계를 포함한다.
바람직하게, 원칩시스템은 소정 기준에 의해 복수의 그룹으로 분류된 복수의 지능소자들과, 분류된 그룹에 속하는 지능소자들과 연결되는 복수의 중재기와, 복 수의 중재기를 연결하는 브릿지를 포함할 수 있다.
이때, 분류된 그룹 중 동일한 그룹에 속하는 지능소자들에는 서로 상이한 코드워드가 할당되며, 상이한 그룹에 속하는 지능소자와는 동일한 코드워드의 할당이 가능하다. 또한, 송신단은 복수의 지능소자 중 어느 하나이며, 수신단은 복수의 지능소자 및 브릿지 중 어느 하나이다.
또한 바람직하게, 원칩시스템은 소정 기준에 의해 복수의 그룹으로 분류된 복수의 지능소자들과, 지능소자들을 연결하는 하나의 중재기를 포함할 수 있다.
이때, 분류된 그룹 중 동일한 그룹에 속하는 지능소자들에는 서로 동일한 코드워드가 할당되며, 상이한 그룹에 속하는 지능소자들간에는 서로 상이한 코드워드가 할당된다. 또한, 송신단 및 수신단은 복수의 지능소자 중 어느 하나이다.
이하에서는 도면을 참조하여 본 발명을 보다 상세하게 설명한다.
먼저, 본 발명에 따른 CDMA 버스를 이용한 원칩 시스템은 데이터를 변조하는 송신단과, 송신단이 전송한 데이터를 복조하는 수신단을 포함한다. 여기서, 송신단과 수신단은 지능소자일 수 있다.
본 발명의 바람직한 실시예에 따르면, CDMA 버스에 연결된 복수의 지능소자들을 소정 기준에 의해 분류한다. 여기서, 소정 기준은 지능소자들에 할당되는 코드워드의 길이이며, 코드워드의 길이에 의해 하나의 그룹에 속할 수 있는 지능소자의 최대개수가 결정된다.
본 실시예에서는, 지능소자들이 연결된 개수에 따라 CDMA 버스를 복수개의 서브 CDMA 버스로 분산한 방식을 분산식 CDMA 방식이라 칭한다. 또한, CDMA 버스를 분산하지 않은 상태에서 지능소자들만을 그룹별로 분류한 방식을 단일식 CDMA 방식이라 칭한다.
도 2는 본 발명에 따른 분산식 CDMA 버스를 이용한 원칩시스템의 일 실시예를 설명하기 위한 도면이다.
본 발명에 따른 분산식 CDMA 버스를 이용한 원칩시스템은 복수개의 지능소자(IP0 내지 IP7), 복수개의 중재기, 및 복수개의 브릿지를 포함한다.
지능소자(IP0 내지 IP7)는 소정 기준에 의해 적어도 하나의 그룹으로 분류된다. 본 실시예에서는 코드워드의 길이를 4비트로 한정하기 위하여 하나의 그룹 내에서는 하나의 서브 CDMA 버스에 4개 이하의 지능소자가 연결되도록 구성한다.
지능소자(IP0 내지 IP7)는 각각의 고유한 ID를 갖으며, 데이터 변조 및 복조에 사용되는 코드워드가 할당된다. 이때, 동일한 그룹에 속하는 지능소자들 예컨데, IP0 내지 IP2, IP4와 IP3, 및 IP5 내지 IP7에는 서로 상이한 코드워드가 할당되며, 상이한 그룹에 속하는 지능소자들과는 동일한 코드워드의 할당이 가능하다. 도시한 바와 같이, 지능소자(IP0, IP3, IP5)에는 "0000"이 할당되었고, 지능소자(IP1, IP4, IP6)에는 "0101"이 할당되었으며, 지능소자(IP2, IP7)에는 "0011"이 할당되었다.
본 실시예에서는 지능소자(IP0 내지 IP7)를 데이터를 송신하는 송신측 지능소자와 데이터를 수신하는 수신측 지능소자로 구분하여 설명한다. 송신측 지능소자는 소정의 코드워드를 이용하여 데이터를 변조한다. 또한, 수신측 지능소자는 송신측 지능소자로부터 전송되는 데이터를 수신하여 자신의 코드워드를 이용하여 변조 한다.
중재기는 각 그룹별로 분류된 지능소자(IP0 내지 IP7)들과 연결된다. 즉, 하나의 서브 CDMA 버스에는 하나의 중재기가 연결된다. 여기서는, 3개의 서브 CDMA 버스와 각각 연결되는 제1 중재기(100a), 제2 중재기(100b), 제3 중재기(100c)를 예시하였다.
제1 내지 제3 중재기(100a 내지 100c)는 송신측 지능소자로부터 데이터를 수신할 수신측 지능소자의 고유ID를 전송받고, 전송받은 고유ID에 대응하는 수신측 지능소자에 할당된 코드워드를 송신측 지능소자에 제공한다.
도시한 바와 같이, 본 실시예에서 제1 중재기(100a)는 지능소자(IP0 내지 IP1)와 연결되고, 제2 중재기(100b)는 지능소자(IP3와 IP4)와 연결되며, 제3 중재기(100c)는 지능소자(IP5 내지 IP7)와 연결된다.
그러므로, 지능소자(IP0 내지 IP1)는 제1 중재기(100a)에 수신측 지능소자의 코드워드를 요청하고, 지능소자(IP3와 IP4)는 제2 중재기(100b)에 수신측 지능소자의 코드워드를 요청하며, 지능소자(IP5 내지 IP7)는 제3 중재기(100c)에 수신측 지능소자의 코드워드를 요청한다.
송신측 지능소자로부터 요청된 수신측 지능소자의 코드워드를 제공하기 위하여 제1 내지 제 3 중재기(100a 내지 100c)는 동일 서브 CDMA 버스에 연결되어 있는 지능소자들에 할당되어 있는 코드워드를 보유한다.
제1 내지 제3 중재기(100a 내지 100c)는 송신측 지능소자로부터 수신측 지능소자의 코드워드 요청을 받으면, 보유하고 있는 코드워드 중에서 해당하는 코드워 드를 제공하나, 해당 수신측 지능소자의 코드워드를 보유하고 있지 않을 경우에는 후술하는 브릿지의 코드워드를 송신측 지능소자에 제공한다.
표 1에 제1 내지 제 3 중재기(100a 내지 100c)별로 보유하고 있는 코드워드를 예시하였다.
중재기 고유ID 코드워드 비고
제1 중재기 IP0 0000 지능소자
IP1 0101 지능소자
IP2 0011 지능소자
B1 0110 제1 브릿지
제2 중재기 IP3 0000 지능소자
IP4 0101 지능소자
B1 0011 지능소자
B2 0110 제2 브릿지
제3 중재기 IP5 0000 지능소자
IP6 0101 지능소자
IP7 0011 지능소자
B2 0110 지능소자
브릿지는 중재기가 복수개일 경우, 즉, CDMA 버스가 복수개의 서브 CDMA 버스로 분산되었을 경우 복수개의 중재기들을 연결한다. 여기에서는, 제1 중재기(100a)와 제2 중재기(100b)를 연결하는 제1 브릿지(200a), 제2 중재기(100b)와 제3 중재기(100c)를 연결하는 제2 브릿지(200b)를 예시하였다.
제1 및 제2 브릿지(200a, 200b)는 지능소자(IP0 내지 IP7)와 마찬가지로 고유IP 및 코드워드가 할당된다. 표 1에 예시한 바와 같이, 제1 브릿지(200a)에는 제1 중재기(100a)가 사용하는 "0110" 및 제2 중재기(100b)가 사용하는 "0011"이 할당되고, 제2 브릿지(200b)에는 제2 및 제3 중재기(100b, 100c)가 사용하는 "0110"이 할당된다. 이와 같이, 브릿지에 할당되는 코드는 브릿지에 연결되는 중재기에 따라 별도의 코드워드가 할당될 수 있고, 동일한 코드워드가 할당될 수도 있다.
제1 및 제2 브릿지(200a, 200b)는 중재기(또는, 서브 CDMA 버스)들을 연결하는 역할을 하는 것이나, 제1 내지 제3 중재기(100a 내지 100c)가 요청된 수신측 지능소자의 코드워드를 보유하고 있지 않을 경우에는 수신측 지능소자와 동일한 기능을 수행하게 된다.
예를 들어, 지능소자(IP0)가 지능소자(IP3)에 데이터를 전송하고자 하는 경우, 지능소자(IP0)와 지능소자(IP3)는 동일 중재기에 연결되어 있지 않으므로, 제1 중재기(100a)는 제1 브릿지(200a)에 할당된 코드워드 "0110"을 지능소자(IP0)에 제공한다. 지능소자(IP0)는 "0110"을 이용하여 데이터를 변조하여 제1 브릿지(200a)에 전송한다. 이후, 제1 브릿지(100a)는 새로운 송신단이 된다.
도 3은 본 발명에 따른 분산식 CDMA 버스를 이용한 원칩시스템의 다른 실시예를 설명하기 위한 도면이고, 도 4는 도 3에 도시한 브릿지의 블럭도이다. 도 2에서는 분산된 서브 CDMA 버스가 선형으로 연결된 상태를 보였으나, 여기에서는 분산된 서브 CDMA 버스가 스타(Star)형으로 연결된 상태를 예로 들어 설명한다.
도 3을 참조하여, 제1 중재기(100a), 제2 중재기(100b), 및 제3 중재기(100c)가 스타형으로 배치될 경우에는, 제1 중재기(100a), 제2 중재기(100b), 및 제3 중재기(100c)를 모두 연결하는 하나의 브릿지(200)만으로 구현 가능하다.
이때, 브릿지(200)는 입력된 데이터가 출력될 경로를 설정하여야 한다. 이를 위해 브릿지(200)에는 라우팅 분석기(230)가 구비된다. 브릿지(200)의 구조를 도 4에 도시하였다.
브릿지(200)는 복수개의 복조기, 복수개의 변조기, 라우팅 분석기(230), 및 라우팅 테이블(240)을 구비한다.
복수개의 복조기는 브릿지(200)에 연결되는 중재기와 대응되도록 구비되어, 중재기로부터 입력되는 데이터를 수신하여 복조한다. 여기서는, 제1 중재기(100a)와 연결되는 제1 복조기(210a), 제2 중재기(100b)와 연결되는 제2 복조기(210b), 제3 중재기(100c)와 연결되는 제3 복조기(210c)를 예시하였다.
복수개의 변조기는 복조기와 마찬가지로 브릿지(200)에 연결되는 중재기와 대응되도록 구비되며, 복조기에 의해 복조된 데이터를 자신의 코드워드를 이용하여 변조하여 출력한다. 여기서는, 제1 중재기(100a)와 연결되는 제1 변조기(220a), 제2 중재기(100b)와 연결되는 제2 변조기(220b), 제3 중재기(100c)와 연결되는 제3 변조기(220c)를 예시하였다.
라우팅 분석기(230)는 제1 내지 제3 복조기(210a 내지 210c)에 의해 복조된 데이터를 라우팅한다. 도 2에서 도시한 바와 같이 서브 CDMA 버스가 선형 구조로 연결된 경우에는 입력과 출력이 서로 대응되므로, 별도의 라우팅을 필요로 하지 않는다. 그러나, 도 3에 도시한 바와 같이 서브 CDMA 버스가 스타형으로 연결되어 브릿지에 3개 이상의 중재기가 연결된 경우에는 출력경로를 결정해 주어야 한다.
라우팅 테이블(Routing table)(240)은 제1 내지 제3 변조기(220a 내지 220c)에 의해 변조된 데이터에 포함되어 있는 수신측 지능소자의 고유ID를 통해 데이터의 전송경로를 저장하며, 이를 라우팅 분석기(230)에 제공한다.
도 5는 본 발명에 따른 단일식 CDMA 버스를 이용한 원칩시스템을 설명하기 위한 도면이다.
본 발명에 따른 단일식 CDMA 버스를 이용한 원칩시스템은 복수개의 지능소자(IP0 내지 IP7) 및 단일 중재기(300)를 포함한다.
본 실시예에서의 복수개의 지능소자(IP0 내지 IP7)에서 분류된 그룹 중 동일한 그룹에 속하는 지능소자들에는 서로 동일한 코드워드가 할당되며, 상이한 그룹에 속하는 지능소자들간에는 서로 상이한 코드워드가 할당된다.
도시한 바와 같이, 지능소자(IP0 및 IP1)에는 "0000", 지능소자(IP2 및 IP3)에는 "0101", 지능소자(IP4 및 IP5)에는 "0011", 그리고 지능소자(IP6 및 IP7)에는 "0110"으로 4비트의 코드워드가 할당되었다. 여기서, 각 지능소자(IP0 내지 IP7)들에 할당된 코드워드는 반드시 여기에 한정되는 것은 아니며, 그룹별로 중복되지 않도록 할당되면 어느 것이든 무관한다.
단일중재기(300)는 송신측 지능소자로부터의 수신측 지능소자 코드워드 요청신호에 의해 송신측 지능소자에 수신측 지능소자의 코드워드를 제공한다. 이때, 단일중재기(300)는 송신측 지능소자에 제공된 코드워드에 대응되는 수신측 지능소자가 복수개이므로, 송신측 지능소자로부터 데이터를 전송받으면, 데이터로부터 수신측 지능소자의 고유ID를 추출하여 올바른 수신측 지능소자로 전달되도록 중재한다.
또한, 단일중재기(300)는 복수의 송신측 지능소자로부터 동일한 코드워드가 할당된 복수의 수신측 지능소자로의 전송요청이 입력될 경우, 복수의 수신측 지능소자가 동일한 코드워드를 갖음으로 인해 발생하는 충돌을 방지하기 위하여, 소정의 중재기법에 의해 우선순위를 결정한다.
단일중재기(300)는 도 2의 제1 내지 제3 중재기(100a 내지 100c)와 마찬가지 로, CDMA 버스에 연결되어 있는 지능소자(IP0 내지 IP7)의 고유ID 및 코드워드를 보유한다. 이를 표 2에 예시하였다.
중재기 고유ID 코드워드
단일중재기 IP0 0000
IP1 0000
IP2 0101
IP3 0101
IP4 0011
IP5 0011
IP6 0110
IP7 0110
전술한 바와 같이, 도 2 내지 도 5에서 도시한 원칩 시스템은 8개의 지능소자(IP0 내지 IP7)을 포함함에 따라, 각 지능소자(IP0 내지 IP7)에는 8비트의 코드워드가 할당되어야 하나, 본 발명에 따라 그룹으로 분류함으로써, 4비트의 코드워드 할당이 가능하다.
도 6은 본 발명에 따른 원칩시스템의 데이터 전송방법의 일 실시예를 설명하기 위한 흐름도이다. 여기에서는 도 2 및 도 6을 참조하여 본 발명에 따른 원칩시스템의 데이터 전송방법을 설명한다.
송신단 즉, 송신측 지능소자는 수신단 즉, 수신측 지능소자의 고유ID를 포함하여 수신측 지능소자에 전송할 데이터를 생성하고(S400), 동일한 서브 CDMA 버스에 연결되어 있는 중재기에 수신측 지능소자의 고유ID를 전송하여 수신측 지능소자의 코드워드를 요청한다(S410). 여기서, 송신측 지능소자가 IP0라면, IP0는 제1 중재기(100a)에 수신측 지능소자의 코드워드를 요청한다.
송신측 지능소자(IP0)로부터 코드워드 요청을 받은 제1 중재기(100a)는 송신 측 지능소자(IP0)와 수신측 지능소자가 동일 그룹에 속하는지를 판단한다. 즉, 중재기는 수신측 지능소자의 고유ID 및 코드워드를 보유하고 있는지를 판단한다(S420).
S420 단계에서, 송신측 지능소자(IP0)와 수신측 지능소자가 동일 그룹에 속하는 것으로 판단되면, 제1 중재기(100a)는 송신측 지능소자(IP0)로부터 수신한 수신측 지능소자의 고유ID에 대응하는 코드워드를 송신측 지능소자에 제공한다(S430). 예컨데, 송신측 지능소자는 IP0이고, 수신측 지능소자는 IP1이라면, 제1 중재기(100a)는 IP0에 "0101"을 전송한다.
이후, 송신측 지능소자(IP0)는 중재기로부터 수신받은 코드워드 "0101"을 이용하여 데이터를 변조하고(S440), 변조된 데이터를 수신측 지능소자(IP1)에 전송한다(S450).
송신측 지능소자(IP0)로부터 전송되는 데이터를 수신한 수신측 지능소자(IP1)는 자신의 코드워드 "0101"을 이용하여 수신한 데이터를 복조한다(S460)
만약, S420 단계에서, 송신측 지능소자(IP0)와 수신측 지능소자가 동일 그룹에 속하지 않는 것으로 판단되면, 제1 중재기(100a)는 제1 브릿지(200a)의 코드워드를 송신측 지능소자에 제공한다(S470). 예컨데, 송신측 지능소자는 IP0이고, 수신측 지능소자는 IP3이라면, 제1 중재기(100a)는 제1 브릿지(200a)의 코드워드 "0110"을 IP0에 전송한다.
송신측 지능소자(IP0)는 전송받은 코드워드 "0110"을 이용하여 전송할 데이터를 변조하고(S480), 변조된 데이터를 제1 브릿지(200a)에 전송한다(S490).
이후, 송신측 지능소자(IP0)로부터 데이터를 전송받은 제1 브릿지(200a)는 새로운 송신단이 된다(S492). 즉, 송신측 지능소자(IP0)로부터 전송받은 데이터를 자신의 코드워드 "0110"을 이용하여 복조하고, 복조된 데이터로부터 수신측 지능소자(IP3)의 고유ID를 확인하여 새롭게 데이터를 생성한다.
도 7은 본 발명에 따른 원칩시스템의 데이터 전송방법의 다른 실시예를 설명하기 위한 흐름도이다. 여기에서는, 도 5 및 도 7을 참조하여 본 발명에 따른 원칩시스템의 데이터 전송방법을 설명한다.
송신측 지능소자에서 수신측 지능소자의 고유ID를 포함하여 데이터를 생성하고(S500), 단일중재기(300)에 수신측 지능소자의 고유ID를 전송하여 수신측 지능소자의 코드워드를 요청한다(S510). 예를 들어, 송신측 지능소자는 IP0라 하고, 수신측 지능소자 IP3라 한다.
송신측 지능소자(IP0)으로부터 요청을 받은 단일중재기(300)는 다른 송신측 지능소자 예컨데, IP4로부터 수신측 지능소자(IP3)와 동일한 코드워드가 할당된 다른 수신측 지능소자(IP2)에도 전송이 요청되었는지를 판단한다(S520).
S520 단계에서, 단일중재기(300)에 송신측 지능소자(IP0)로부터의 수신측 지능소자(IP3)로의 전송요청과 송신측 지능소자(IP4)로부터의 수신측 지능소자(IP2)로의 전송요청이 모두 입력되었을 경우, 단일중재기(300)는 우선순위에 의해 송신측 지능소자(IP0)로부터의 수신측 지능소자(IP3)로의 전송을 선택한다(S530).
만약, S520 단계에서 동일한 코드워드를 갖는 복수의 수신측 지능소자에 전송이 요청되지 않았거나 S530 단계에서 하나의 전송이 선택되면, 단일중재기(300) 는 송신측 지능소자(IP0)에 수신측 지능소자(IP3)의 코드워드 "0101"을 전송한다(S540).
송신측 지능소자(IP0)는 제공받은 수신측 지능소자(IP3)의 코드워드 "0101"를 이용하여 전송할 데이터를 변조하고(S550), 변조된 데이터를 수신측 지능소자(IP3)로 전송한다(S560).
이후, 수신측 지능소자(IP3)는 송신측 지능소자(IP0)로부터 전송된 데이터를 자신의 코드워드를 이용해 복조한다(S570).
이상 설명한 바와 같이, 본 발명에 따른 CDMA 버스를 이용한 원칩 시스템 및 그의 데이터 전송방법은 CDMA 버스에 결합된 지능소자들을 소정 기준에 의해 분류하여 그룹별로 코드워드를 할당함을써, 지능소자의 개수에 따라 결정되는 코드워드의 길이를 감소시킨다.
이에 의해, 최적화된 코드워드 길이의 선택을 가능하게 함으로써, CDMA 버스 내에 병렬방식으로 구현된 하드웨어의 면적을 감소시킬 수 있고, CDMA 버스 내에 순차방식으로 구현된 하드웨어의 성능을 증가시킬 수 있으며, CDMA 버스의 전력소비를 감소시킬 수 있다.
이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형 실시예들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안될 것이다.

Claims (20)

  1. 소정 기준에 의해 적어도 하나의 그룹으로 분류되는 복수의 지능소자들; 및
    상기 분류된 그룹에 속하는 지능소자들과 연결되고, 데이터를 송신하는 송신측 지능소자로부터 상기 데이터를 수신할 수신측 지능소자의 고유ID를 전송받고, 상기 전송받은 고유ID에 대응하는 상기 수신측 지능소자에 할당된 코드워드를 상기 송신측 지능소자에 제공하는 적어도 하나의 중재기;를 포함하는 것을 특징으로 하는 CDMA 버스를 이용한 원칩시스템.
  2. 제 1 항에 있어서,
    상기 소정 기준은 상기 지능소자들에 할당되는 코드워드의 길이이며, 상기 코드워드의 길이에 의해 하나의 그룹에 속할 수 있는 상기 지능소자의 최대개수가 결정되는 것을 특징으로 하는 CDMA 버스를 이용한 원칩시스템.
  3. 제 1 항에 있어서,
    상기 분류된 그룹 중 동일한 그룹에 속하는 지능소자들에는 서로 상이한 코드워드가 할당되며, 상이한 그룹에 속하는 지능소자와는 동일한 코드워드의 할당이 가능한 것을 특징으로 하는 CDMA 버스를 이용한 원칩시스템.
  4. 제 3 항에 있어서,
    상기 중재기가 복수개일 경우, 상기 중재기들을 연결하는 브릿지를 더 포함하는 것을 특징으로 하는 CDMA 버스를 이용한 원칩시스템.
  5. 제 4 항에 있어서,
    상기 브릿지는,
    상기 중재기로부터 입력되는 패킷을 복조하는 복수의 복조기;
    상기 복조된 패킷을 라우팅하는 라우팅분석기;
    상기 복조된 패킷을 변조하는 복수의 변조기;를 포함하는 것을 특징으로 하는 CDMA 버스를 이용한 원칩시스템.
  6. 제 4 항에 있어서,
    상기 중재기는 상기 송신측 지능소자로부터 전송받은 수신측 지능소자의 고유ID가 자신이 속한 그룹에 존재하지 않을 경우, 상기 송신측 지능소자에 상기 브릿지에 할당된 코드워드를 제공하는 것을 특징으로 하는 CDMA 버스를 이용한 원칩시스템.
  7. 제 6 항에 있어서,
    상기 송신측 지능소자는 상기 제공받은 브릿지에 할당된 코드워드에 의해 상기 데이터를 변조하여 상기 브릿지에 전송하는 것을 특징으로 하는 CDMA 버스를 이 용한 원칩시스템.
  8. 제 7 항에 있어서,
    상기 브릿지는 자신의 코드워드에 의해 상기 전송받은 데이터를 복조하고, 상기 데이터에 포함되어 있는 상기 수신측 지능소자에 대응하는 고유ID에 의해 상기 복조된 데이터를 상기 수신측 지능소자에 전송하는 것을 특징으로 하는 CDMA 버스를 이용한 원칩시스템.
  9. 제 1 항에 있어서,
    상기 분류된 그룹 중 동일한 그룹에 속하는 지능소자들에는 서로 동일한 코드워드가 할당되며, 상이한 그룹에 속하는 지능소자들간에는 서로 상이한 코드워드가 할당되는 것을 특징으로 하는 CDMA 버스를 이용한 원칩시스템.
  10. 제 9 항에 있어서,
    상기 중재기는 단일 중재기이며, 상기 송신측 지능소자로부터 전송받은 수신측 지능소자의 고유ID에 의해 상기 데이터를 상기 수신측 지능소자에 전송하는 것을 특징으로 하는 CDMA 버스를 이용한 원칩시스템.
  11. CDMA 버스에 의해 데이터를 상호 송수신하는 복수의 지능소자들로 이루어지는 원칩시스템에 있어서,
    상기 복수의 지능소자들을 소정 코드워드의 길이에 의해 하나의 그룹에 속할 수 있는 범위의 개수로 분류하고, 상기 분류된 그룹 중 동일한 그룹에 속하는 지능소자들간에는 서로 상이한 코드워드를 할당하며, 서로 상이한 그룹에 속하는 지능소자간에는 서로 동일한 코드워드가 할당하는 것을 특징으로 하는 CDMA 버스를 이용한 원칩시스템.
  12. CDMA 버스에 의해 데이터를 상호 송수신하는 복수의 지능소자들로 이루어지는 원칩시스템에 있어서,
    상기 복수의 지능소자들을 소정 코드워드의 길이에 의해 하나의 그룹에 속할 수 있는 범위의 개수로 분류하고, 상기 분류된 그룹 중 동일한 그룹에 속하는 지능소자들간에는 서로 동일한 코드워드를 할당하고, 상이한 그룹에 속하는 지능소자들간에는 서로 상이한 코드워드를 할당하는 것을 특징으로 하는 CDMA 버스를 이용한 원칩시스템.
  13. 데이터를 변조하는 송신단과, 상기 송신단이 전송한 데이터를 복조하는 수신단으로 이루어지는 원칩시스템의 데이터 전송방법에 있어서,
    송신단에서 상기 수신단의 고유ID를 포함하여 데이터를 생성하는 단계;
    상기 송신단이 상기 수신단에 할당된 코드워드를 전송받는 단계;
    상기 송신단에서 상기 전송받은 코드워드를 이용하여 상기 데이터를 변조하고, 상기 변조된 데이터를 상기 수신단으로 전송하는 단계;
    상기 수신단에서 상기 전송받은 데이터를 복조하는 단계;를 포함하는 것을 특징으로 하는 원칩시스템의 데이터 전송방법.
  14. 제 13 항에 있어서,
    상기 원칩시스템은 소정 기준에 의해 복수의 그룹으로 분류된 복수의 지능소자들과, 상기 분류된 그룹에 속하는 지능소자들과 연결되는 복수의 중재기와, 상기 복수의 중재기를 연결하는 브릿지를 포함하는 것을 특징으로 하는 원칩시스템의 데이터 전송방법.
  15. 제 14 항에 있어서,
    상기 분류된 그룹 중 동일한 그룹에 속하는 지능소자들에는 서로 상이한 코드워드가 할당되며, 상이한 그룹에 속하는 지능소자와는 동일한 코드워드의 할당이 가능한 것을 특징으로 하는 원칩시스템의 데이터 전송방법.
  16. 제 14 항에 있어서,
    상기 송신단은 상기 복수의 지능소자 중 어느 하나인 것을 특징으로 하는 원칩시스템의 데이터 전송방법.
  17. 제 14 항에 있어서,
    상기 수신단은 상기 복수의 지능소자 및 상기 브릿지 중 어느 하나인 것을 특징으로 하는 원칩시스템의 데이터 전송방법.
  18. 제 13 항에 있어서,
    상기 원칩시스템은 소정 기준에 의해 복수의 그룹으로 분류된 복수의 지능소자들과, 상기 지능소자들을 연결하는 하나의 중재기를 포함하는 것을 특징으로 하는 원칩시스템의 데이터 전송방법.
  19. 제 18 항에 있어서,
    상기 분류된 그룹 중 동일한 그룹에 속하는 지능소자들에는 서로 동일한 코드워드가 할당되며, 상이한 그룹에 속하는 지능소자들간에는 서로 상이한 코드워드가 할당되는 것을 특징으로 하는 원칩시스템의 데이터 전송방법.
  20. 제 18 항에 있어서,
    상기 송신단 및 상기 수신단은 상기 복수의 지능소자 중 어느 하나인 것을 특징으로 하는 원칩시스템의 데이터 전송방법.
KR20050002420A 2005-01-11 2005-01-11 Ｃｄｍａ 버스를 이용한 원칩 시스템 및 그의 데이터전송방법 KR100631202B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR20050002420A KR100631202B1 (ko) 2005-01-11 2005-01-11 Ｃｄｍａ 버스를 이용한 원칩 시스템 및 그의 데이터전송방법
US11/327,349 US20060153190A1 (en) 2005-01-11 2006-01-09 System-on-a-chip using CDMA bus and data transmission method therefor
JP2006003483A JP4283813B2 (ja) 2005-01-11 2006-01-11 Ｃｄｍａバスを利用したワンチップシステム、および、そのシステムにおけるデータ伝送方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20050002420A KR100631202B1 (ko) 2005-01-11 2005-01-11 Ｃｄｍａ 버스를 이용한 원칩 시스템 및 그의 데이터전송방법

Publications (2)

Publication Number Publication Date
KR20060082167A true KR20060082167A (ko) 2006-07-18
KR100631202B1 KR100631202B1 (ko) 2006-10-04

Family

ID=36653175

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20050002420A KR100631202B1 (ko) 2005-01-11 2005-01-11 Ｃｄｍａ 버스를 이용한 원칩 시스템 및 그의 데이터전송방법

Country Status (3)

Country Link
US (1) US20060153190A1 (ko)
JP (1) JP4283813B2 (ko)
KR (1) KR100631202B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9119215B2 (en) 2009-08-31 2015-08-25 Qualcomm Incorporated Method and apparatus for enhanced packet traffic arbitration
JP2013509009A (ja) * 2010-07-19 2013-03-07 クゥアルコム・インコーポレイテッド 拡張パケットトラフィックアービトレーションのための方法および装置
CN104169903B (zh) * 2012-03-28 2016-12-07 中兴通讯股份有限公司 一种实现多通道同步并行传输的方法和系统
CN103389962B (zh) * 2013-07-29 2016-01-20 电子科技大学 基于标准正交基的cdma片上网络架构及其实现方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH103447A (ja) * 1996-06-18 1998-01-06 Matsushita Electric Ind Co Ltd バスブリッジ装置
US6098133A (en) * 1997-11-28 2000-08-01 Motorola, Inc. Secure bus arbiter interconnect arrangement
US5936953A (en) * 1997-12-18 1999-08-10 Raytheon Company Multi-mode, multi-channel communication bus
JPH11224284A (ja) * 1998-02-09 1999-08-17 Fujitsu Ltd 半導体設計資産の流通システム並びに流通装置、および、該流通装置用のソフトウェアを記憶した記憶媒体
US6102961A (en) * 1998-05-29 2000-08-15 Cadence Design Systems, Inc. Method and apparatus for selecting IP Blocks
US6636927B1 (en) * 1999-09-24 2003-10-21 Adaptec, Inc. Bridge device for transferring data using master-specific prefetch sizes
US7124376B2 (en) * 2000-05-02 2006-10-17 Palmchip Corporation Design tool for systems-on-a-chip
US6721793B1 (en) * 2000-05-10 2004-04-13 Cisco Technology, Inc. Intellectual property over non-internet protocol systems and networks
KR100716950B1 (ko) * 2000-08-11 2007-05-10 삼성전자주식회사 버스 시스템
US6976108B2 (en) * 2001-01-31 2005-12-13 Samsung Electronics Co., Ltd. System on a chip having a system bus, an external bus, and a bus arbiter with programmable priorities for both buses, software, and method for assigning programmable priorities
GB0104945D0 (en) * 2001-02-28 2001-04-18 3Com Corp Automatic generation of interconnect logic components
US7263148B2 (en) * 2001-04-20 2007-08-28 Mastek International Source synchronous CDMA bus interface
US6578174B2 (en) * 2001-06-08 2003-06-10 Cadence Design Systems, Inc. Method and system for chip design using remotely located resources
US6757882B2 (en) * 2001-06-16 2004-06-29 Michael Y. Chen Self-describing IP package for enhanced platform based SOC design
WO2003067386A2 (en) * 2002-02-05 2003-08-14 Logicvision, Inc. Method and system for licensing intellectual property circuits
US6941538B2 (en) * 2002-02-22 2005-09-06 Xilinx, Inc. Method and system for integrating cores in FPGA-based system-on-chip (SoC)
US6970013B1 (en) * 2002-03-01 2005-11-29 Xilinx, Inc Variable data width converter
US7577540B2 (en) * 2002-03-01 2009-08-18 Nec Corporation Re-configurable embedded core test protocol for system-on-chips (SOC) and circuit boards
US7356633B2 (en) * 2002-05-03 2008-04-08 Sonics, Inc. Composing on-chip interconnects with configurable interfaces
US6907491B2 (en) * 2002-06-05 2005-06-14 Lsi Logic Corporation Methods and structure for state preservation to improve fairness in bus arbitration
US7603441B2 (en) * 2002-12-27 2009-10-13 Sonics, Inc. Method and apparatus for automatic configuration of multiple on-chip interconnects
JP4182801B2 (ja) * 2003-04-24 2008-11-19 日本電気株式会社 マルチプロセサシステム
US7987373B2 (en) * 2004-09-30 2011-07-26 Synopsys, Inc. Apparatus and method for licensing programmable hardware sub-designs using a host-identifier
US20080208566A1 (en) * 2007-02-23 2008-08-28 Microsoft Corporation Automated word-form transformation and part of speech tag assignment

Also Published As

Publication number Publication date
JP2006197592A (ja) 2006-07-27
JP4283813B2 (ja) 2009-06-24
KR100631202B1 (ko) 2006-10-04
US20060153190A1 (en) 2006-07-13

Similar Documents

Publication Publication Date Title
US6012099A (en) Method and integrated circuit for high-bandwidth network server interfacing to a local area network
AU732586B2 (en) Data packet router
CN101784989B (zh) 在逻辑分区之间分配网络适配器资源的方法和系统
US6633580B1 (en) N×N crossbar packet switch
EP0799449A1 (en) Method and apparatus for enhancing the fault-tolerance of a network
US20160196073A1 (en) Memory Module Access Method and Apparatus
TW200910275A (en) Method for dynamically reassigning virtual lane buffer allocation to maximize IO performance
US4740956A (en) Linear-space signalling for a circuit-switched network
KR100631202B1 (ko) Ｃｄｍａ 버스를 이용한 원칩 시스템 및 그의 데이터전송방법
US7065594B2 (en) Method and apparatus of allocating minimum and maximum bandwidths on a bus-based communication system
US6170032B1 (en) Priority encoder circuit
US7751566B2 (en) Apparatus using a time division multiple access bus for providing multiple levels of security in a communications system
CN100521657C (zh) 用于设计片上网络的一种带宽动态分配方法
US20090235048A1 (en) Information processing apparatus, signal transmission method, and bridge
US20080263248A1 (en) Multi-drop extension for a communication protocol
JP2006191648A (ja) ネットワークオンチップシステムのスイッチング装置及びそのスケジューリング方法
KR100662471B1 (ko) 시스템 온 칩 구조 및 데이터 전송 방법
US20030126342A1 (en) System to optimally order cycles originating from a single physical link
CN111274193A (zh) 数据处理装置及方法
US10459868B1 (en) Modular chip expansion bridge and corresponding methods
US7003609B2 (en) Method and apparatus of allocating minimum and maximum bandwidths on a bus-based communication system with redundant communication circuits
Nikolic et al. Distributed arbitration scheme for on‐chip CDMA bus with dynamic codeword assignment
US7486685B2 (en) System for sharing channels by interleaving flits
JP5626763B2 (ja) パケット交換システム
US7979766B2 (en) Architecture for a message bus

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090914

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee