KR20060082137A

KR20060082137A - Thin film transistor array panel

Info

Publication number: KR20060082137A
Application number: KR1020050002106A
Authority: KR
Inventors: 박정준
Original assignee: 삼성전자주식회사
Priority date: 2005-01-10
Filing date: 2005-01-10
Publication date: 2006-07-18

Abstract

본 발명의 실시예에 따른 박막 트랜지스터 표시판은 기판, 기판 위에 형성되어 있는 복수의 제1 신호선, 제1 신호선과 절연되어 교차하는 다수의 제2 신호선, 제1 신호선과 제2 신호선이 교차하여 정의하는 영역에 형성되어 있으며 복수의 서브 화소 전극으로 분할되어 있는 복수의 화소 전극, 각각의 화소에 배치되어 있으며, 제1 신호선, 제2 신호선 및 화소 전극에 3단자가 각각 연결되어 있는 박막 트랜지스터를 포함하고, 복수의 서브 화소 전극은 박막 트랜지스터와 직접 연결되어 있는 제1 부분과 제1 부분과 결합 용량으로 연결되어 있는 제2 부분으로 이루어져 있으며, 제1 부분과 제2 부분은 제1 신호선과 나란한 화소 전극의 중심선에 대하여 대칭이고, 제1 부분과 제2 부분을 나누는 간극은 중심선으로 나뉘는 화소 전극의 상반면과 하반면에서 게이트선과 나란한 중심에 위치한다.According to an exemplary embodiment of the present invention, a thin film transistor array panel includes a substrate, a plurality of first signal lines formed on the substrate, a plurality of second signal lines insulated from and intersecting the first signal lines, and a first signal line and a second signal line crossing each other. A plurality of pixel electrodes formed in the region and divided into a plurality of sub-pixel electrodes, disposed in each pixel, and having three terminals connected to the first signal line, the second signal line, and the pixel electrode, respectively; The plurality of sub pixel electrodes may include a first part directly connected to the thin film transistor and a second part connected to the first part and a coupling capacitor, and the first part and the second part may be parallel to the first signal line. The gap between the first and second portions of the pixel electrode, which is symmetrical with respect to the centerline of, and which divides the first and second portions, is gay in the upper and lower half of the pixel electrode divided by the centerline. Located at the center line and parallel.

액정표시장치, 수직배향, 휘도, 유지용량, 절개부LCD, vertical alignment, brightness, holding capacity, incision

Description

Thin Film Transistor Display Panels {THIN FILM TRANSISTOR ARRAY PANEL}

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고,1 is a layout view of a thin film transistor array panel for a liquid crystal display according to an exemplary embodiment of the present invention.

도 2는 본 발명의 한 실시예에 따른 액정 표시 장치용 공통 전극 표시판의 배치도이고,2 is a layout view of a common electrode panel for a liquid crystal display according to an exemplary embodiment of the present invention.

도 3은 도 1 및 도 2의 표시판을 포함하는 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도이고,3 is a layout view of a liquid crystal display according to an exemplary embodiment of the present invention including the display panel of FIGS. 1 and 2.

도 4 및 도 5는 도 3의 액정 표시 장치를 IV-IV' 선 및 V-V' 선을 따라 잘라 도시한 단면도이고,4 and 5 are cross-sectional views of the liquid crystal display of FIG. 3 taken along lines IV-IV 'and V-V';

도 6은 본 발명의 한 실시예에 따른 액정 표시 장치에서 단위 화소의 구조를 도시한 회로도이고,6 is a circuit diagram illustrating a structure of a unit pixel in a liquid crystal display according to an exemplary embodiment of the present invention.

도 7은 본 발명의 다른 실시예에 따른 액정 표시 장치의 구조를 도시한 배치도이고,7 is a layout view illustrating a structure of a liquid crystal display according to another exemplary embodiment of the present invention.

도 8 및 도 9는 도 7의 액정 표시 장치를 VIII-VIII' 선 및 IX-IX' 선을 따라 잘라 도시한 단면도이다.8 and 9 are cross-sectional views of the liquid crystal display of FIG. 7 taken along the lines VIII-VIII 'and IX-IX'.

* 도면 부호에 대한 설명 *Explanation of reference numbers

11, 21: 배향막 12, 22: 편광판 11, 21: alignment film 12, 22: polarizing plate

100, 200: 표시판 110, 210: 절연 기판100, 200: display panel 110, 210: insulating substrate

121 : 게이트선 124 : 게이트 전극121: gate line 124: gate electrode

131 : 유지 전극선 140 : 게이트 절연막131 sustain electrode line 140 gate insulating film

151, 154: 반도체 161, 163, 165 : 저항성 접촉 부재151 and 154: semiconductors 161, 163 and 165: ohmic contact members

171, 179: 데이터선 173 : 소스 전극171 and 179: data line 173: source electrode

175 : 드레인 전극 176 : 용량성 결합 전극175: drain electrode 176: capacitive coupling electrode

180 : 절연막 181, 182, 185 : 접촉 구멍180: insulating film 181, 182, 185: contact hole

190a, 190b : 화소 전극 220: 차광 부재190a and 190b: Pixel electrode 220: Light blocking member

250: 덮개막 270: 공통 전극250: overcoat 270: common electrode

본 발명은 박막 트랜지스터 표시판에 관한 것으로, 더욱 상세하게는 액정 표시 장치의 한 기판으로 사용하는 박막 트랜지스터 표시판에 관한 것이다.The present invention relates to a thin film transistor array panel, and more particularly, to a thin film transistor array panel used as a substrate of a liquid crystal display device.

액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전계 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어지며, 전계 생성 전극에 전압을 인가하여 액정층에 전계를 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.The liquid crystal display is one of the most widely used flat panel display devices. The liquid crystal display includes two display panels on which field generating electrodes such as a pixel electrode and a common electrode are formed, and a liquid crystal layer interposed therebetween. Is applied to generate an electric field in the liquid crystal layer, thereby determining the orientation of liquid crystal molecules in the liquid crystal layer and controlling the polarization of incident light to display an image.

그 중에서도 전계가 인가되지 않은 상태에서 액정 분자의 장축을 상하 표시 판에 대하여 수직을 이루도록 배열한 수직 배향 모드 액정 표시 장치는 대비비가 크고 광시야각 구현이 용이하여 각광받고 있다. Among them, the vertical alignment mode liquid crystal display in which the long axis of the liquid crystal molecules are arranged perpendicular to the upper and lower display panels without an electric field applied to the display panel has a high contrast ratio and is easy to implement a wide viewing angle.

수직 배향 모드 액정 표시 장치에서 광시야각을 구현하기 위한 수단으로는 전계 생성 전극에 절개부를 형성하는 방법과 전계 생성 전극 위에 돌기를 형성하는 방법 등이 있다. 절개부와 돌기로 액정 분자가 기우는 방향을 결정할 수 있으므로, 이들을 사용하여 액정 분자의 경사 방향을 여러 방향으로 분산시킴으로써 광시야각을 확보할 수 있다.Means for implementing a wide viewing angle in a vertical alignment mode liquid crystal display include a method of forming a cutout in the field generating electrode and a method of forming a protrusion on the field generating electrode. Since the direction in which the liquid crystal molecules are inclined by the cutout and the protrusion can be determined, the wide viewing angle can be secured by dispersing the inclination directions of the liquid crystal molecules in various directions.

그러나 수직 배향 방식의 액정 표시 장치는 전면 시인성에 비하여 측면 시인성이 떨어지는 문제점이 있다.However, the liquid crystal display of the vertical alignment type has a problem in that the side visibility is inferior to the front visibility.

본 발명이 이루고자 하는 기술적 과제는 시인성을 안정적으로 확보할 수 있는 박막 트랜지스터 표시판을 제공하는 것이다. SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a thin film transistor array panel capable of stably securing visibility.

이러한 과제를 해결하기 위하여 본 발명에 따른 박막 트랜지스터 표시판은 기판, 기판 위에 형성되어 있는 복수의 제1 신호선, 제1 신호선과 절연되어 교차하는 다수의 제2 신호선, 제1 신호선과 제2 신호선이 교차하여 정의하는 영역에 형성되어 있으며 복수의 서브 화소 전극으로 분할되어 있는 복수의 화소 전극, 각각의 화소에 배치되어 있으며, 제1 신호선, 제2 신호선 및 화소 전극에 3단자가 각각 연결되어 있는 박막 트랜지스터를 포함하고, 복수의 서브 화소 전극은 박막 트랜지스터와 직접 연결되어 있는 제1 부분과 제1 부분과 결합 용량으로 연결되어 있는 제2 부분으로 이루어져 있으며, 제1 부분과 제2 부분은 제1 신호선과 나란한 화소 전극의 중심선에 대하여 대칭이고, 제1 부분과 제2 부분을 나누는 간극은 중심선으로 나뉘는 화소 전극의 상반면과 하반면에서 게이트선과 나란한 중심에 위치한다.In order to solve this problem, a thin film transistor array panel according to the present invention includes a substrate, a plurality of first signal lines formed on the substrate, a plurality of second signal lines insulated from and intersecting the first signal lines, and a first signal line and a second signal line intersecting. A thin film transistor formed in a plurality of pixel electrodes divided in a plurality of sub-pixel electrodes, arranged in each pixel, and having three terminals connected to the first signal line, the second signal line, and the pixel electrode, respectively. The plurality of sub pixel electrodes may include a first part directly connected to the thin film transistor, and a second part connected to the first part and a coupling capacitor, wherein the first part and the second part may be connected to the first signal line. Symmetrical with respect to the center line of the side-by-side pixel electrodes, and the gap dividing the first and second portions is the upper half of the pixel electrode divided by the center line. It is located in the center parallel to the gate line on the plane and bottom half.

제1 부분과 박막 트랜지스터를 연결하는 드레인 전극과 연결되어 있으며, 제2 부분과 중첩되어 있는 결합 전극을 더 포함하는 것이 바람직하며, 제1 부분의 서브 화소 전극은 제2 부분의 상부 및 하부에 각각 위치하며, 서브 화소 전극은 연결부를 통하여 서로 연결되어 있는 것이 바람직하다.It is preferable to further include a coupling electrode connected to the drain electrode connecting the first portion and the thin film transistor and overlapping the second portion, wherein the sub-pixel electrode of the first portion is respectively above and below the second portion. The sub pixel electrodes are preferably connected to each other through a connection part.

화소 전극과 중첩하여 유지 용량을 형성하는 유지 전극을 가지는 유지 전극선을 더 포함할 수 있으며, 유지 전극은 데이터선과 나란한 화소 전극의 중심선에 대하여 대칭으로 배치되어 있는 것이 바람직하다.The storage electrode line may further include a storage electrode line overlapping the pixel electrode to form the storage capacitor, and the storage electrode may be symmetrically disposed with respect to the center line of the pixel electrode parallel to the data line.

화소 전극은 절개부인 도메인 분할 수단을 가질 수 있으며, 절개부는 간극에 수직하거나 평행한 것이 바람직하다.The pixel electrode may have a domain dividing means that is an incision, and the incision is preferably perpendicular or parallel to the gap.

첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.DETAILED DESCRIPTION Embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함 한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification. When a part of a layer, film, area, plate, etc. is said to be "on" another part, this includes not only the other part being "right over" but also another part in the middle. On the contrary, when a part is "just above" another part, there is no other part in the middle.

그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치에 대하여 설명한다.Next, a thin film transistor array panel and a liquid crystal display including the same according to an exemplary embodiment of the present invention will be described with reference to the accompanying drawings.

먼저, 도 1 내지 도 6을 참고로 하여 본 발명의 한 실시예에 따른 액정 표시 장치에 대하여 상세하게 설명한다.First, a liquid crystal display according to an exemplary embodiment of the present invention will be described in detail with reference to FIGS. 1 to 6.

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이고, 도 2는 본 발명의 한 실시예에 따른 액정 표시 장치용 공통 전극 표시판의 구조를 도시한 배치도이고, 도 3은 도 1의 박막 트랜지스터 표시판과 도 2의 박막 트랜지스터 표시판으로 이루어진 액정 표시 장치의 구조를 도시한 배치도이고, 도 4 및 도 5는 도 3의 액정 표시 장치를 IV-IV' 선 및 V-V' 선을 따라 자른 단면도이고, 도 6은 본 발명의 실시예에 따른 액정 표시 장치의 구조를 도시한 회로도이다.FIG. 1 is a layout view illustrating a structure of a thin film transistor array panel for a liquid crystal display according to an exemplary embodiment. FIG. 2 is a layout view illustrating a structure of a common electrode display panel for a liquid crystal display according to an exemplary embodiment. 3 is a layout view illustrating a structure of a liquid crystal display device including the thin film transistor array panel of FIG. 1 and the thin film transistor array panel of FIG. 2, and FIGS. 4 and 5 are IV-IV ′ lines of the liquid crystal display of FIG. 6 is a cross-sectional view taken along the line VV ′, and FIG. 6 is a circuit diagram illustrating a structure of a liquid crystal display according to an exemplary embodiment of the present invention.

본 발명의 실시예에 따른 액정 표시 장치는 박막 트랜지스터 표시판(100), 공통 전극 표시판(200), 이들 두 표시판(100, 200) 사이에 삽입되어 있는 액정층(3)을 포함한다.The liquid crystal display according to the exemplary embodiment of the present invention includes a thin film transistor array panel 100, a common electrode display panel 200, and a liquid crystal layer 3 interposed between the two display panels 100 and 200.

먼저, 도 1, 도 3, 도 4 및 도 5를 참고로 하여 박막 트랜지스터 표시판(100)에 대하여 상세하게 설명한다.First, the thin film transistor array panel 100 will be described in detail with reference to FIGS. 1, 3, 4, and 5.

절연 기판(110) 위에 복수의 게이트선(gate line)(121)과 복수의 유지 전극선(storage electrode lines)(131)이 형성되어 있다. A plurality of gate lines 121 and a plurality of storage electrode lines 131 are formed on the insulating substrate 110.

게이트선(121)은 주로 가로 방향으로 뻗어 있고 서로 분리되어 있으며, 게이트 신호를 전달한다. 각 게이트선(121)은 복수의 게이트 전극(gate electrode)(124)을 이루는 복수의 돌출부와 다른 층 또는 외부 장치의 접속을 위한 면적이 넓은 끝 부분(129)을 포함한다.The gate lines 121 mainly extend in the horizontal direction and are separated from each other, and transmit gate signals. Each gate line 121 includes a plurality of protrusions constituting the plurality of gate electrodes 124 and an end portion 129 having a large area for connecting another layer or an external device.

각각의 유지 전극선(131)은 주로 가로 방향으로 뻗어 있으며, 서로 이웃하는 게이트선(121) 사이에 배치되어 있다. 각각의 유지 전극선(131)은 이웃하는 게이트선(121)에 인접하게 대치되어 있으며, 세로 방향으로 뻗어 있는 제1 및 제2 유지 전극(133a, 133b)을 가진다. 유지 전극선(131)에는 액정 표시 장치의 공통 전극 표시판(200)의 공통 전극(common electrode)(270)에 인가되는 공통 전압(common voltage) 따위의 소정의 전압이 인가된다.Each storage electrode line 131 extends mainly in the horizontal direction and is disposed between the gate lines 121 adjacent to each other. Each storage electrode line 131 is disposed adjacent to the neighboring gate line 121 and has first and second storage electrodes 133a and 133b extending in the vertical direction. A predetermined voltage such as a common voltage applied to the common electrode 270 of the common electrode display panel 200 of the liquid crystal display device is applied to the sustain electrode line 131.

게이트선(121) 및 유지 전극선(131)은 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속, 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 따위로 이루어지는 것이 바람직하며, 단일막 구조를 가지거나 다층막 구조로 이루어질 수 있다. 다층막, 예를 들어 물리적 성질이 다른 두 개의 막, 즉 하부막과 그 위의 상부막을 포함할 수 있다. 하나의 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)이나 은 합금 등 은 계열의 금속, 구리(Cu)나 구리 합금 등 구리 계열의 금속으로 이루어질 수 있다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 접촉 특성이 우수한 물질, 이를테면 크롬, 몰리브덴(Mo), 몰리브덴 합금, 탄탈륨(Ta), 또는 티타늄 (Ti) 등으로 이루어질 수 있다. 두 도전막의 좋은 예로는 크롬/알루미늄-네오디뮴(Nd) 합금 또는 몰리브덴 또는 몰리브덴 합금/알루미늄 합금을 들 수 있다. The gate line 121 and the storage electrode line 131 are preferably made of aluminum-based metal, silver-based metal, copper-based metal, molybdenum-based metal, chromium, titanium, tantalum, or the like, and have a single film structure or a multilayer film structure. Can be. It may include a multilayer film, for example, two films of different physical properties, that is, a lower film and an upper film thereon. One conductive film is a low resistivity metal such as aluminum (Al) or an aluminum alloy such as aluminum (Ag) or a silver alloy such as silver (Ag) or silver alloy to reduce signal delay or voltage drop. It may be made of a copper-based metal such as copper (Cu) or a copper alloy. In contrast, other conductive films have excellent contact properties with other materials, particularly indium tin oxide (ITO) and indium zinc oxide (IZO), such as chromium, molybdenum (Mo), molybdenum alloys, tantalum (Ta), or titanium (Ti). ) And the like. Good examples of the two conductive films include chromium / aluminum-neodymium (Nd) alloys or molybdenum or molybdenum alloys / aluminum alloys.

또한 게이트선(121) 및 유지 전극선(131)의 측면은 기판(110)의 표면에 대하여 경사져 있으며 그 경사각은 약 30-80°인 것이 바람직하다.In addition, the side surfaces of the gate line 121 and the storage electrode line 131 are inclined with respect to the surface of the substrate 110, and the inclination angle is preferably about 30-80 °.

게이트선(121) 및 유지 전극선(131) 위에는 질화규소(SiN_x) 따위로 이루어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.A gate insulating layer 140 made of silicon nitride (SiN _x ) is formed on the gate line 121 and the storage electrode line 131.

게이트 절연막(140) 상부에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 등으로 이루어진 복수의 섬형 반도체(154)가 형성되어 있다. 각각의 섬형 반도체(154)는 게이트 전극(124) 상부에 위치하며, 섬형 반도체(154)는 게이트선(121) 상부까지 연장되어 있다. 섬형 반도체(154)는 유지 전극선(131)의 상부까지 연장될 수 있으며, 세로 방향으로 연장되어 선형을 이룰 수 있다.A plurality of island-like semiconductors 154 made of hydrogenated amorphous silicon (amorphous silicon is abbreviated a-Si) and the like are formed on the gate insulating layer 140. Each island semiconductor 154 is positioned above the gate electrode 124, and the island semiconductor 154 extends to the top of the gate line 121. The island-like semiconductor 154 may extend to an upper portion of the storage electrode line 131 and may extend in the vertical direction to form a linear shape.

반도체(154)의 상부에는 실리사이드(silicide) 또는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 복수의 섬형 저항성 접촉 부재(ohmic contact)(163, 165)가 형성되어 있다. 섬형 저항성 접촉 부재(163, 165)는 쌍을 이루어 반도체(154) 위에 배치되어 있는데, 게이트 전극(124)을 중심으로 서로 마주한다.On the semiconductor 154, a plurality of island-like ohmic contacts 163 and 165 made of a material such as n + hydrogenated amorphous silicon doped with a high concentration of n-type impurities such as silicide or phosphorus are formed. It is. The island-like ohmic contacts 163 and 165 are paired and disposed on the semiconductor 154 and face each other with respect to the gate electrode 124.

반도체(154)와 저항성 접촉 부재(163, 165)의 측면 역시 기판(110)의 표면에 대하여 경사져 있으며 그 경사각은 30-80°인 것이 바람직하다. Side surfaces of the semiconductor 154 and the ohmic contacts 163 and 165 are also inclined with respect to the surface of the substrate 110, and the inclination angle is preferably 30-80 °.

저항 접촉 부재(163, 165) 및 게이트 절연막(140) 위에는 각각 복수의 데이터선(data line)(171)과 이로부터 분리되어 있는 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.A plurality of data lines 171 and a plurality of drain electrodes 175 separated therefrom are formed on the ohmic contacts 163 and 165 and the gate insulating layer 140, respectively.

데이터선(171)은 주로 세로 방향으로 뻗어 게이트선(121) 및 유지 전극선(131)과 교차하며 데이터 전압(data voltage)을 전달한다. 각 데이터선(171)은 다른 층 또는 외부 장치와의 접속을 위한 넓은 끝 부분(179)을 가지고 있다. The data line 171 mainly extends in the vertical direction and crosses the gate line 121 and the storage electrode line 131 and transmits a data voltage. Each data line 171 has a wide end portion 179 for connection with another layer or an external device.

각각의 드레인 전극(175)은 각각 유지 전극(133a)고 중첩하여 뻗어 있으며, 게이트선(121) 및 데이터선(171)으로 둘러싸인 영역의 안쪽으로 뻗은 확장부를 포함한다. 데이터선(171) 각각은 복수의 돌출부를 포함하며, 이 돌출부는 반도체(154) 상부에 위치하는 드레인 전극(175)의 한쪽 끝 부분을 일부 둘러싸도록 휘어져 소스 전극(173)을 이룬다. 하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 반도체의 돌출부(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.Each of the drain electrodes 175 overlaps the storage electrode 133a and extends inwardly, and includes an extension extending inwardly of an area surrounded by the gate line 121 and the data line 171. Each of the data lines 171 includes a plurality of protrusions, which are bent to partially surround one end portion of the drain electrode 175 positioned on the semiconductor 154 to form the source electrode 173. One gate electrode 124, one source electrode 173, and one drain electrode 175 together with the protrusion 154 of the semiconductor form one thin film transistor (TFT), and a channel of the thin film transistor. A channel is formed in the protrusion 154 between the source electrode 173 and the drain electrode 175.

드레인 전극(175)은 또한 유지 전극(133a)과 중첩하여 게이트선(121)과 데이터선(171)으로 둘러싸인 영역의 중앙까지 뻗은 결합 전극(176)을 포함한다.The drain electrode 175 also includes a coupling electrode 176 that overlaps the storage electrode 133a and extends to the center of the region surrounded by the gate line 121 and the data line 171.

데이터선(171) 및 드레인 전극(175)은 크롬 또는 몰리브덴 계열의 금속, 탄탈륨 및 티타늄 등 내화성 금속을 포함하는 것이 바람직하며, 내화성 금속 따위의 하부막(도시하지 않음)과 그 위에 위치한 저저항 물질의 상부막(도시하지 않음)으로 이루어진 다층막 구조를 가질 수 있다. The data line 171 and the drain electrode 175 preferably include a refractory metal such as chromium or molybdenum-based metal, tantalum and titanium, and a lower layer (not shown) such as a refractory metal and a low resistance material disposed thereon. It may have a multilayer film structure consisting of an upper film of (not shown).

데이터선(171) 및 드레인 전극(175)도 게이트선(121) 및 유지 전극선(131)과 마찬가지로 그 측면이 약 30-80°의 각도로 각각 경사져 있다.Similar to the gate line 121 and the storage electrode line 131, the data line 171 and the drain electrode 175 are inclined at an angle of about 30-80 °, respectively.

저항성 접촉 부재(163, 165)는 그 하부의 반도체(154)와 그 상부의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 접촉 저항을 낮추어 주는 역할을 한다. 섬형의 반도체(154)는 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)에 가리지 않고 노출된 부분을 가지고 있다.The ohmic contacts 163 and 165 exist only between the semiconductor 154 below and the data line 171 and the drain electrode 175 thereon, and serve to lower the contact resistance. The island-like semiconductor 154 has a portion exposed between the source electrode 173 and the drain electrode 175 and not covered by the data line 171 and the drain electrode 175.

데이터선(171) 및 드레인 전극(175)과 이들로 덮이지 않고 노출된 반도체(154) 부분의 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질, 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등 4.0 이하의 저유전율 절연 물질, 또는 무기 물질인 질화 규소나 산화 규소 따위로 이루어진 것이 바람직하다. 보호막(180)은 무기 물질로 이루어진 하부 절연막과 유기 물질로 이루어진 상부 절연막을 포함할 수 있다. A passivation layer 180 is formed on the data line 171 and the drain electrode 175 and the portion of the semiconductor 154 that is not covered by them. The passivation layer 180 is a-Si: C: O, a-Si: O: F, which is formed of an organic material having excellent planarization characteristics and photosensitivity, and plasma enhanced chemical vapor deposition (PECVD). The low dielectric constant insulating material of 4.0 or less, or an inorganic material, such as silicon nitride and silicon oxide, is preferable. The passivation layer 180 may include a lower insulating layer made of an inorganic material and an upper insulating layer made of an organic material.

보호막(180)에는 드레인 전극(175)의 확장부와 데이터선(171)의 끝 부분(179)을 각각 드러내는 복수의 접촉 구멍(contact hole)(182, 185)이 형성되어 있으며, 게이트 절연막(140)과 함께 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(181)이 형성되어 있다. 접촉 구멍(181, 182, 185)은 다각형 또는 원 모양 등 다양한 모양으로 만들어질 수 있다. 접촉 구멍(181, 182, 185, 186)의 측벽은 30° 내지 85°의 각도로 기울어져 있거나 계단형인 것이 바람직하다. The passivation layer 180 is formed with a plurality of contact holes 182 and 185 respectively exposing the extension portion of the drain electrode 175 and the end portion 179 of the data line 171, and the gate insulating layer 140. ) And a plurality of contact holes 181 exposing the end portion 129 of the gate line 121. The contact holes 181, 182, and 185 may be made in various shapes such as polygons or circles. The side walls of the contact holes 181, 182, 185, 186 are preferably inclined or stepped at an angle of 30 ° to 85 °.

보호막(180) 위에는 ITO 또는 IZO로 이루어진 복수 제1/제2 화소 전극(pixel electrode)(190a, 190b) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다. 이와는 달리, 제1/제2 화소 전극(190a, 190b)은 투명한 도전성 폴리머로 만들어질 수도 있고, 반사형 액정 표시 장치의 경우에는 제1/제2 화소 전극(190a, 190b)이 불투명한 반사성 금속으로 만들어질 수도 있다. 이 경우, 접촉 보조 부재(81, 82)는 제1/제2 화소 전극(190a, 190b)과 다른 물질, 예를 들면 ITO나 IZO로 만들어질 수 있다.A plurality of first and second pixel electrodes 190a and 190b and a plurality of contact assistants 81 and 82 made of ITO or IZO are formed on the passivation layer 180. Alternatively, the first / second pixel electrodes 190a and 190b may be made of a transparent conductive polymer, and in the case of a reflective liquid crystal display device, the first / second pixel electrodes 190a and 190b may be an opaque reflective metal. It can also be made. In this case, the contact assistants 81 and 82 may be made of a material different from the first and second pixel electrodes 190a and 190b, for example, ITO or IZO.

제1/제2 화소 전극(190a, 190b)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적·전기적으로 연결되어 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. The first and second pixel electrodes 190a and 190b are physically and electrically connected to the drain electrode 175 through the contact hole 185 to receive a data voltage from the drain electrode 175.

데이터 전압이 인가된 제1/제2 화소 전극(190a, 190b)은 공통 전극(270)과 함께 전기장을 생성함으로써 액정층의 액정 분자를 재배열시킨다.The first and second pixel electrodes 190a and 190b to which the data voltage is applied rearrange the liquid crystal molecules of the liquid crystal layer by generating an electric field together with the common electrode 270.

이때, 제1 화소 전극(190a) 각각은 접촉 구멍(185)을 통하여 드레인 전극(175)과 각각 연결되어 이로부터 직접 데이터 전압을 인가 받는데 비하여, 제2 화소 전극(190b)은 제1 화소 전극(190a)과 연결되어 있는 용량성 결합 전극(176)과 중첩한다. 따라서, 제2 화소 전극(190b)은 제1 화소 전극(190a)에 전자기적으로 결합(용량성)되어 있다. In this case, each of the first pixel electrodes 190a is connected to the drain electrode 175 through the contact hole 185 to receive the data voltage directly therefrom, whereas the second pixel electrode 190b is the first pixel electrode ( It overlaps with the capacitive coupling electrode 176 connected to 190a. Therefore, the second pixel electrode 190b is electromagnetically coupled (capacitive) to the first pixel electrode 190a.

제1/제2 화소 전극(190a, 190b)과 공통 전극(270)은 축전기[이하 “액정 축전기(liquid crystal capacitor)”라 함]을 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지하는데, 전압 유지 능력을 강화하기 위하여 액정 축전기 와 병렬로 연결된 다른 축전기를 두며 이를 유지 축전기(storage capacitor)라 한다. 유지 축전기는 제1/제2 화소 전극(190a, 190b)과 유지 전극선(131)의 중첩 등으로 만들어지며, 유지 축전기의 정전 용량, 즉 유지 용량을 늘리기 위하여, 유지 전극선(131)에 유지 전극(133a, 133b)을 두고 제1/제2 화소 전극(190a, 190b)에 연결된 드레인 전극(175)을 연장 및 확장시켜 중첩시킴으로써 단자 사이의 거리를 가깝게 하고 중첩 면적을 크게 한다.The first and second pixel electrodes 190a and 190b and the common electrode 270 form a capacitor (hereinafter referred to as a "liquid crystal capacitor") to maintain an applied voltage even after the thin film transistor is turned off. In order to enhance the voltage holding capability, there is another capacitor connected in parallel with the liquid crystal capacitor, which is called a storage capacitor. The storage capacitor is formed by overlapping the first / second pixel electrodes 190a and 190b and the storage electrode line 131, and the like, and in order to increase the capacitance of the storage capacitor, that is, the storage capacitance, the storage electrode (131) is formed on the storage electrode line 131. By extending and expanding the drain electrodes 175 connected to the first and second pixel electrodes 190a and 190b with the 133a and 133b, the distance between the terminals is made close and the overlapping area is increased.

복수의 제1/제2 화소 전극(190a, 190b)은 데이터선(171)과 게이트선(121)으로 둘러싸인 영역 내에 거의 존재하고 경계의 대부분이 게이트선(121) 및 데이터선(171)과 평행하여 직사각형을 이룬다. The plurality of first and second pixel electrodes 190a and 190b are substantially present in an area surrounded by the data line 171 and the gate line 121, and most of the boundaries thereof are parallel to the gate line 121 and the data line 171. To form a rectangle.

제1 화소 전극(190a)과 제2 화소 전극(190b)은 간극(191)을 통하여 분리되어 있다. 간극(191)은 게이트선(121)과 평행한 부분과 데이터선(171)과 평행한 부분으로 이루어져 있으며, 제1/제2 화소 전극(190a, 190b)의 가로 중심선에 대하여 대칭 구조를 가진다. 그래서, 제1/제2 화소 전극(190a, 190b)은 제1/제2 화소 전극(190a, 190b)의 가로 중심선에 대하여 대칭 구조를 가진다. 이때, 제1 화소 전극(190a)은 제2 화소 전극(190b)을 중심으로 두 부분으로 나뉘어 있으며, 두 부분은 연결부(83)를 통하여 연결되어 있다. The first pixel electrode 190a and the second pixel electrode 190b are separated through the gap 191. The gap 191 includes a portion parallel to the gate line 121 and a portion parallel to the data line 171 and has a symmetrical structure with respect to the horizontal center lines of the first and second pixel electrodes 190a and 190b. Thus, the first and second pixel electrodes 190a and 190b have a symmetrical structure with respect to the horizontal centerline of the first and second pixel electrodes 190a and 190b. In this case, the first pixel electrode 190a is divided into two parts around the second pixel electrode 190b, and the two parts are connected through the connection part 83.

제1/제2 화소 전극(190a, 190b)은 우측 절개부(91a, 92a, 93a)와 좌측 절개부(91b, 92b, 93b)를 가지며, 제1/제2 화소 전극(190a, 190b)은 이들 절개부(91a, 91b, 92a, 92b, 93a, 93b)에 의하여 복수의 영역으로 분할된다. 절개부(91a, 91b, 92a, 92b, 93a, 93b)는 세로 방향으로 뻗어 있으며, 제1/제2 화소 전극(190a, 190b)의 가로 및 세로 중심선에 대하여 거의 대칭 구조를 이루고 있으며, 세로 중심선 부근에 위치한다. The first / second pixel electrodes 190a and 190b have right cutouts 91a, 92a and 93a and left cutouts 91b, 92b and 93b, and the first / second pixel electrodes 190a and 190b These cutouts 91a, 91b, 92a, 92b, 93a, 93b are divided into a plurality of regions. The cutouts 91a, 91b, 92a, 92b, 93a, and 93b extend in the longitudinal direction, and have a substantially symmetrical structure with respect to the horizontal and vertical centerlines of the first and second pixel electrodes 190a and 190b. It is located nearby.

따라서, 제1 화소 전극(190a)의 두 부분과 제2 화소 전극(190a, 190b)은 절개부(91a, 91b, 92a, 92b, 93a, 93b)에 의하여 각각 가로 방향으로 세 개의 영역으로 나누어지며, 이러한 영역들은 제1/제2 화소 전극(190a, 190b)을 좌우로 나누는 이등분선에 대하여 대칭 구조를 가진다. 이 때, 영역의 수효 또는 절개부의 수효는 화소의 크기, 화소 전극의 가로변과 세로 변의 길이 비, 액정층의 종류나 특성 등 설계 요소에 따라서 달라진다.Therefore, the two parts of the first pixel electrode 190a and the second pixel electrodes 190a and 190b are divided into three regions in the horizontal direction by the cutouts 91a, 91b, 92a, 92b, 93a, and 93b, respectively. These regions have a symmetrical structure with respect to a bisector that divides the first and second pixel electrodes 190a and 190b from side to side. At this time, the number of regions or the number of cutout portions varies depending on the design elements such as the size of the pixel, the ratio of the length of the horizontal side to the vertical side of the pixel electrode, the type and characteristics of the liquid crystal layer.

제1/제2 화소 전극(190a, 190b)은 또한 이웃하는 게이트선(121) 또는 데이터선(171)과 중첩되어 개구율(aperture ratio)을 높일 수 있다.The first and second pixel electrodes 190a and 190b may also overlap the neighboring gate line 121 or the data line 171 to increase the aperture ratio.

접촉 보조 부재(81, 82)는 접촉 구멍(181, 182)을 통하여 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 각각 연결된다. 접촉 보조 부재(81, 82)는 게이트선(121)의 노출된 끝 부분(129) 및 데이터선(171)의 노출된 끝 부분(179)과 외부 장치와의 접착성을 보완하고 이들을 보호하는 역할을 하는 것이다. 접촉 보조 부재(81, 82)는 이방성 도전막(도시하지 않음) 등을 통하여 외부 장치와 연결된다.The contact auxiliary members 81 and 82 are connected to the end portion 129 of the gate line 121 and the end portion 179 of the data line 171 through the contact holes 181 and 182, respectively. The contact auxiliary members 81 and 82 complement and protect the exposed end portions 129 of the gate lines 121 and the exposed end portions 179 of the data lines 171 and external devices and protect them. To do. The contact auxiliary members 81 and 82 are connected to the external device through an anisotropic conductive film (not shown) or the like.

게이트 구동 회로가 박막 트랜지스터 표시판(100)에 집적되는 경우에는 접촉 보조 부재(81)는 게이트 구동 회로의 금속층과 게이트선(121)을 연결하는 역할을 할 수 있다. 마찬가지로 데이터 구동 회로가 박막 트랜지스터 표시판(100)에 집적되는 경우에 접촉 보조 부재(82)는 데이터 구동 회로의 금속층과 데이터선(171)을 연결하는 역할을 할 수 있다.When the gate driving circuit is integrated in the thin film transistor array panel 100, the contact auxiliary member 81 may serve to connect the metal layer of the gate driving circuit and the gate line 121. Similarly, when the data driving circuit is integrated in the thin film transistor array panel 100, the contact auxiliary member 82 may serve to connect the metal layer and the data line 171 of the data driving circuit.

다음, 도 2 내지 도 5를 참고로 하여, 공통 전극 표시판(200)에 대하여 설명한다.Next, the common electrode display panel 200 will be described with reference to FIGS. 2 to 5.

투명한 유리 등으로 이루어진 절연 기판(210) 위에 차광 부재(220)가 형성되어 있으며, 차광 부재(220)는 데이터선(171)에 대응하는 부분과 박막 트랜지스터에 대응하는 부분을 포함하고 있다. 이와는 달리 차광 부재(220)는 화소 전극(190)과 마주보며 화소 전극(190)과 거의 동일한 모양을 가지는 복수의 개구부를 가질 수 있다.The light blocking member 220 is formed on the insulating substrate 210 made of transparent glass, and the light blocking member 220 includes a portion corresponding to the data line 171 and a portion corresponding to the thin film transistor. Alternatively, the light blocking member 220 may have a plurality of openings facing the pixel electrode 190 and having substantially the same shape as the pixel electrode 190.

기판(210) 위에는 또한 복수의 색필터(230)가 형성되어 있으며 차광 부재(230)로 둘러싸인 영역 내에 대부분 위치한다. 색필터(230)는 화소 전극(190)을 따라서 세로 방향으로 길게 뻗을 수 있다. 색필터(230)는 적색, 녹색 및 청색 등의 원색 중 하나를 표시할 수 있다.A plurality of color filters 230 are also formed on the substrate 210 and are mostly located in an area surrounded by the light blocking member 230. The color filter 230 may extend in the vertical direction along the pixel electrode 190. The color filter 230 may display one of primary colors such as red, green, and blue.

색필터(230)의 위에는 덮개막(250)이 형성되어 있다.An overcoat 250 is formed on the color filter 230.

덮개막(250)의 위에는 ITO, IZO 등의 투명한 도전체 따위로 이루어진 공통 전극(270)이 형성되어 있다.The common electrode 270 formed of a transparent conductor such as ITO or IZO is formed on the overcoat 250.

공통 전극(270)은 복수 벌의 절개부(71a, 71b, 71c, 71d, 72a, 72b, 73a, 73b, 74) 집합을 가진다.The common electrode 270 has a plurality of sets of cutouts 71a, 71b, 71c, 71d, 72a, 72b, 73a, 73b, and 74.

한 벌의 절개부(71a, 71b, 71c, 71d, 72a, 72b, 73a, 73b, 74)는 하나의 제1/제2 화소 전극(190a, 190b)과 마주 보며 가로 절개부(71a, 71b, 71c, 71d, 72a, 72b, 73a, 73b)와 세로 절개부(74)를 포함한다. 세로 절개부(74)는 제1/제2 화소 전극(190a, 190b)의 세로 중심에서 세로 방향으로 뻗어, 제1/제2 화소 전극(190a, 190b)의 절개부(91a, 91b, 92a, 92b, 93a, 93b)에 의하여 가로 방향으로 나뉘어진 세 영역 중 각각의 중앙 영역을 가로 방향으로 양분한다. 가로 절개부(71a, 71b, 71c, 71d, 72a, 72b, 73a, 73b) 중 일부(71b, 71d, 72b, 73b)는 나머지 일부(71a, 71c, 72a, 73a)는 제1/제2 화소 전극(190a, 190b)의 세로 중심선에 대하여 대칭을 이룬다. 가로 절개부(71a, 71b, 71c, 71d, 72a, 72b, 73a, 73b)는 각각 가로 방향으로 뻗어 제1/제2 화소 전극(190a, 190b)의 절개부(91a, 91b, 92a, 92b, 93a, 93b)에 의하여 가로 방향으로 나뉘어진 세 영역 중 양쪽 가장자리에 위치하는 영역의 가로 중앙에 배치되어, 이들 영역을 세로 방향으로 양분한다.The pair of cutouts 71a, 71b, 71c, 71d, 72a, 72b, 73a, 73b, 74 face the first and second pixel electrodes 190a, 190b and the horizontal cutouts 71a, 71b, 71c, 71d, 72a, 72b, 73a, 73b) and longitudinal incision 74. The vertical cutout 74 extends in the vertical direction from the vertical center of the first / second pixel electrodes 190a and 190b, so that the cutouts 91a, 91b, 92a, of the first / second pixel electrodes 190a and 190b are formed. 92b, 93a, and 93b) divides each center area | region in a horizontal direction among three areas divided in the horizontal direction. Some of the horizontal cutouts 71a, 71b, 71c, 71d, 72a, 72b, 73a, and 73b are 71b, 71d, 72b, 73b, and the remaining portions 71a, 71c, 72a, and 73a are first / second pixels. It is symmetrical with respect to the longitudinal centerline of the electrodes 190a, 190b. The horizontal cutouts 71a, 71b, 71c, 71d, 72a, 72b, 73a, and 73b extend in the horizontal direction, respectively, and the cutouts 91a, 91b, 92a, 92b, of the first and second pixel electrodes 190a and 190b respectively. 93a, 93b), it arrange | positions in the horizontal center of the area | region located in both edges among the three area | region divided in the horizontal direction, and divides these area | region bilaterally.

절개부(71a, 71b, 71c, 71d, 72a, 72b, 73a, 73b, 74)의 수효는 설계 요소에 따라 달라질 수 있으며, 차광 부재(220)가 절개부(71a, 71b, 71c, 71d, 72a, 72b, 73a, 73b, 74)와 중첩하여 절개부(71a, 71b, 71c, 71d, 72a, 72b, 73a, 73b, 74) 부근의 빛샘을 차단할 수 있다. The number of cutouts 71a, 71b, 71c, 71d, 72a, 72b, 73a, 73b, 74 may vary depending on design elements, and the light shielding member 220 is formed with cutouts 71a, 71b, 71c, 71d, 72a. , 72b, 73a, 73b, and 74 may overlap the cutouts 71a, 71b, 71c, 71d, 72a, 72b, 73a, 73b, and 74.

표시판(100, 200)의 안쪽 면에는 수직 배향막(11, 21)이 각각 도포되어 있고, 바깥쪽 면에는 편광판(12, 22)이 구비되어 있다. 배향막(11, 21)은 수평 배향막일 수 있다.Vertical alignment layers 11 and 21 are coated on the inner surfaces of the display panels 100 and 200, and polarizing plates 12 and 22 are provided on the outer surfaces thereof. The alignment layers 11 and 21 may be horizontal alignment layers.

두 편광판(12, 22)의 투과축은 직교하며 이중 한 투과축은 게이트선(121)에 대하여 45°를 이룬다. 반사형 액정 표시 장치의 경우에는 두 개의 편광판(12, 22) 중 하나가 생략될 수 있다.The transmission axes of the two polarizing plates 12 and 22 are orthogonal, and one of the transmission axes forms 45 ° with respect to the gate line 121. In the case of a reflective liquid crystal display, one of the two polarizing plates 12 and 22 may be omitted.

표시판(100, 200)과 편광자(12, 22)의 사이에는 각각 두 표시판(100, 200) 사이에 형성된 액정층의 지연값을 보상하기 위한 위상 지연 필름(retardation film)이 낄 수 있다. 위상 지연 필름은 복굴절성(birefringce)을 가지며 액정층의 복굴절성을 역으로 보상하는 역할을 한다. 지연 필름으로는 일축성 또는 이축성 광학 필름을 사용할 수 있으며, 특히 음성(negative) 일축성 광학 필름을 사용할 수 있다.A phase retardation film may be interposed between the display panels 100 and 200 and the polarizers 12 and 22 to compensate the delay values of the liquid crystal layers formed between the two display panels 100 and 200, respectively. The phase retardation film has a birefringence and serves to reversely compensate for the birefringence of the liquid crystal layer. As the retardation film, a uniaxial or biaxial optical film can be used, and in particular, a negative uniaxial optical film can be used.

액정 표시 장치는 또한 편광자(12, 22), 위상 지연 필름, 표시판(100, 200) 및 액정층에 빛을 공급하는 조명부(backlight unit)를 포함할 수 있다.The liquid crystal display may also include polarizers 12 and 22, phase retardation films, display panels 100 and 200, and a backlight unit for supplying light to the liquid crystal layer.

액정층은 음의 유전율 이방성을 가지며, 액정층의 액정 분자는 전계가 없는 상태에서 그 장축이 두 표시판의 표면에 대하여 수직을 이루도록 배향되어 있다. 따라서 입사광은 직교 편광자(12, 22)를 통과하지 못하고 차단된다.The liquid crystal layer has negative dielectric anisotropy, and the liquid crystal molecules of the liquid crystal layer are aligned such that their major axes are perpendicular to the surfaces of the two display panels in the absence of an electric field. Therefore, incident light does not pass through the quadrature polarizers 12 and 22 and is blocked.

공통 전극(270)에 공통 전압을 인가하고 제1/제2 화소 전극(190a, 190b)에 데이터 전압을 인가하면 표시판의 표면에 거의 수직인 전계가 생성된다. 액정 분자들은 전계에 응답하여 그 장축이 전계의 방향에 수직을 이루도록 방향을 바꾸고자 한다. 한편, 공통 전극(270) 및 제1/제2 화소 전극(190a, 190b)의 절개부(71a, 71b, 71c, 71d, 72a, 72b, 73a, 73b, 91a, 91b, 92a, 92b, 93a, 93b)와 화소 전극(190) 변은 전계를 왜곡하여 액정 분자들의 경사 방향을 결정하는 수평 성분을 만들어낸다. 이러한 수평 성분은 절개부(71a, 71b, 71c, 71d, 72a, 72b, 73a, 73b, 91a, 91b, 92a, 92b, 93a, 93b)의 변과 제1/제2 화소 전극(190a, 190b)의 변에 수직이다. 또한 절개부(71a, 71b, 71c, 71d, 72a, 72b, 73a, 73b, 91a, 91b, 92a, 92b, 93a, 93b)의 마주보는 두 변에서의 전계의 수평 성분은 서로 반대 방향이다. When a common voltage is applied to the common electrode 270 and a data voltage is applied to the first and second pixel electrodes 190a and 190b, an electric field substantially perpendicular to the surface of the display panel is generated. In response to the electric field, the liquid crystal molecules attempt to change their long axis to be perpendicular to the direction of the electric field. Meanwhile, the cutouts 71a, 71b, 71c, 71d, 72a, 72b, 73a, 73b, 91a, 91b, 92a, 92b, 93a, of the common electrode 270 and the first and second pixel electrodes 190a and 190b. 93b) and the side of the pixel electrode 190 distort the electric field to create a horizontal component that determines the inclination direction of the liquid crystal molecules. These horizontal components include the sides of the cutouts 71a, 71b, 71c, 71d, 72a, 72b, 73a, 73b, 91a, 91b, 92a, 92b, 93a, 93b and the first / second pixel electrodes 190a, 190b. Is perpendicular to the side of In addition, the horizontal components of the electric fields on two opposite sides of the cutouts 71a, 71b, 71c, 71d, 72a, 72b, 73a, 73b, 91a, 91b, 92a, 92b, 93a, 93b are opposite to each other.

이러한 전계를 통하여 절개부(71a, 71b, 71c, 71d, 72a, 72b, 73a, 73b, 91a, 91b, 92a, 92b, 93a, 93b)는 액정층의 액정 분자가 기울어지는 방향을 제어한다. 인접하는 절개부(71a, 71b, 71c, 71d, 72a, 72b, 73a, 73b, 91a, 91b, 92a, 92b, 93a, 93b)에 의하여 정의되거나 제1/제2 화소 전극(190a, 190b)의 가로 및 세로 변에 의하여 정의되는 각 도메인 내에 있는 액정 분자는 절개부(71a, 71b, 71c, 71d, 72a, 72b, 73a, 73b, 91a, 91b, 92a, 92b, 93a, 93b)의 길이 방향에 대하여 수직을 이루는 방향으로 기울어진다. 따라서 각 도메인의 액정 분자(310)들의 경사 ??향은 서로 다르고 이에 따라 시야각이 확장된다.Through the electric field, the cutouts 71a, 71b, 71c, 71d, 72a, 72b, 73a, 73b, 91a, 91b, 92a, 92b, 93a, and 93b control the direction in which the liquid crystal molecules of the liquid crystal layer are inclined. Defined by adjacent incisions 71a, 71b, 71c, 71d, 72a, 72b, 73a, 73b, 91a, 91b, 92a, 92b, 93a, 93b or of the first / second pixel electrodes 190a, 190b. The liquid crystal molecules in each domain defined by the transverse and longitudinal sides are in the longitudinal direction of the incisions 71a, 71b, 71c, 71d, 72a, 72b, 73a, 73b, 91a, 91b, 92a, 92b, 93a, 93b. It is inclined in a direction perpendicular to the angle. Therefore, the tilt direction of the liquid crystal molecules 310 of each domain is different from each other, and thus the viewing angle is extended.

절개부(71a, 71b, 71c, 71d, 72a, 72b, 73a, 73b, 91a, 91b, 92a, 92b, 93a, 93b)의 너비는 약 9μm 내지 약 12μm인 것이 바람직하다.The width of the cutouts 71a, 71b, 71c, 71d, 72a, 72b, 73a, 73b, 91a, 91b, 92a, 92b, 93a, 93b is preferably about 9 μm to about 12 μm.

적어도 하나의 절개부(71a, 71b, 71c, 71d, 72a, 72b, 73a, 73b, 91a, 91b, 92a, 92b, 93a, 93b)는 돌기(protrusion)(도시하지 않음)나 함몰부(depression)(도시하지 않음)로 대체할 수 있다. 돌기는 유기물 또는 무기물로 만들어질 수 있고 전계 생성 전극(190a, 190b, 270)의 위 또는 아래에 배치될 수 있으며 그 너비는 약 5μm 내지 약 10μm인 것이 바람직하다.At least one incision 71a, 71b, 71c, 71d, 72a, 72b, 73a, 73b, 91a, 91b, 92a, 92b, 93a, 93b is a protrusion (not shown) or depression (Not shown). The protrusions may be made of organic or inorganic materials and may be disposed above or below the field generating electrodes 190a, 190b, and 270, and the width thereof is preferably about 5 μm to about 10 μm.

도 6을 참조하여 설명하면, 본 실시예에 따른 액정 표시 장치에서 제1 화소 전극(190a)은 드레인 전극(175)을 통하여 박막 트랜지스터(Q)에 직접 연결되어 박막 트랜지스터(Q)를 통하여 데이터선(171)을 통하여 전달되는 화상 신호 전압을 인가 받음에 반하여, 제2 화소 전극(190b)의 전압은 제1 화소 전극(190a)과의 용량성 결합으로 변한다. 본 실시예에서 제2 화소 전극(190b)의 전압은 제1 화소 전극 (190a)의 전압에 비하여 절대값이 항상 낮아지며, 그 이유를 구체적으로 설명한다. Referring to FIG. 6, in the liquid crystal display according to the present exemplary embodiment, the first pixel electrode 190a is directly connected to the thin film transistor Q through the drain electrode 175, and the data line may be connected through the thin film transistor Q. In contrast to receiving an image signal voltage transmitted through 171, the voltage of the second pixel electrode 190b is changed by capacitive coupling with the first pixel electrode 190a. In this embodiment, the voltage of the second pixel electrode 190b is always lower than the voltage of the first pixel electrode 190a, and the reason thereof will be described in detail.

도 6에서 Clca은 제1 화소 전극(190a)과 공통 전극(270) 사이에서 형성되는 액정 용량을 나타내고, Csta은 제1 화소 전극(190a)과 유지 전극선(131) 사이에서 형성되는 유지 용량을 나타낸다. Clcb는 제2 화소 전극(190b)과 공통 전극(270) 사이에서 형성되는 액정 용량을 나타내고, Cstb는 제2 화소 전극(190b)과 유지 전극선(131) 사이에서 형성되는 유지 용량을 나타내고, Ccp는 제2 화소 전극(190b)과 제1 화소 전극(190a) 사이에서 형성되는 결합 용량을 나타낸다.In FIG. 6, Clca represents a liquid crystal capacitor formed between the first pixel electrode 190a and the common electrode 270, and Csta represents a storage capacitor formed between the first pixel electrode 190a and the storage electrode line 131. . Clcb represents the liquid crystal capacitance formed between the second pixel electrode 190b and the common electrode 270, Cstb represents the storage capacitance formed between the second pixel electrode 190b and the storage electrode line 131, and Ccp represents A coupling capacitor formed between the second pixel electrode 190b and the first pixel electrode 190a is shown.

공통 전극(270) 전압에 대한 제1 화소 전극(190a)의 전압을 Va라 하고, 제2 화소 전극(190b)의 전압을 Vb라 하면, 전압 분배 법칙에 의하여,When the voltage of the first pixel electrode 190a with respect to the voltage of the common electrode 270 is called Va, and the voltage of the second pixel electrode 190b is called Vb, according to the voltage division law,

Vb=Va×[Ccp/(Ccp+Clcb+Cstb)]Vb = Va × [Ccp / (Ccp + Clcb + Cstb)]

이고, Ccp/(Ccp+Clcb+Cstb)는 항상 1보다 클 수 없기 때문에 Vb는 Va에 비하여 항상 작다. 이때, Clca 및 Clcb에 대한 공통 전극(270) 전압과 Csta 및 Cstb에 대한 유지 전극선(131) 전압이 달라질 수 있는데, 이러한 경우에도 Clca과 Clcb에 인가되는 공통 전극(270) 전압이 동일하므로 Clca에 인가되는 화상 신호 전압(Va)의 절대값은 항상 Clcb에 인가되는 화상 신호 전압(Vb)의 절대값보다 큰 값을 가지게 된다. 이와 같이, 하나의 화소 내에서 전압이 다른 두 화소 전극을 배치하면 액정 분자는 서로 다른 전압으로 구동되어 서로 다른 경사각(tilt angle)으로 기울어지며, 이를 통하여 측면 시인성을 향상시킬 수 있다.Since Ccp / (Ccp + Clcb + Cstb) cannot always be greater than 1, Vb is always smaller than Va. At this time, the voltage of the common electrode 270 for Clca and Clcb and the voltage of the sustain electrode line 131 for Csta and Cstb may be different. In this case, since the voltage of the common electrode 270 applied to Clca and Clcb is the same, The absolute value of the image signal voltage Va applied is always larger than the absolute value of the image signal voltage Vb applied to Clcb. As such, when two pixel electrodes having different voltages are disposed in one pixel, the liquid crystal molecules may be driven at different voltages to be inclined at different tilt angles, thereby improving side visibility.

Ccp를 조절함으로써 Va에 대한 Vb의 비율을 조정할 수 있다. Ccp의 조절은 결합 전극(176)과 제2 화소 전극(190b)의 중첩 면적과 거리를 조정함으로써 가능하 다. 중첩 면적은 결합 전극(176)의 폭을 변화시킴으로써 용이하게 조정할 수 있고, 거리는 결합 전극(176)의 형성 위치를 변화시킴으로써 조정할 수 있다. 즉, 본 발명의 실시예에서는 결합 전극(176)을 데이터선(171)과 같은 층에 형성하였으나, 게이트선(121)과 같은 층에 형성함으로써 결합 전극(176)과 제2 화소 전극(190b) 사이의 거리를 증가시킬 수 있다. 이때, Vb는 Va에 대하여 0.6 내지 0.8배인 것이 바람직하다.By adjusting Ccp, the ratio of Vb to Va can be adjusted. The adjustment of Ccp is possible by adjusting the overlapping area and distance of the coupling electrode 176 and the second pixel electrode 190b. The overlapping area can be easily adjusted by changing the width of the coupling electrode 176, and the distance can be adjusted by changing the formation position of the coupling electrode 176. That is, in the exemplary embodiment of the present invention, the coupling electrode 176 is formed on the same layer as the data line 171, but the coupling electrode 176 and the second pixel electrode 190b are formed on the same layer as the gate line 121. You can increase the distance between them. At this time, it is preferable that Vb is 0.6 to 0.8 times with respect to Va.

한편, 다른 실시예에서는 제2 화소 전극(190b)에 제1 화소 전극(190a)의 전압에 비하여 절대값이 항상 높은 전압을 인가할 수 있는데, 이는 제2 화소 전극(190b)에 공통 전압 등과 같이 임의 전압을 인가한 상태에서 제1 화소 전극(190a)과 용량성으로 결합함으로써 이루어진다. Meanwhile, in another embodiment, a voltage whose absolute value is always higher than the voltage of the first pixel electrode 190a may be applied to the second pixel electrode 190b, which may be applied to the second pixel electrode 190b such as a common voltage. This is achieved by capacitively coupling the first pixel electrode 190a while an arbitrary voltage is applied.

화상 신호가 직접 전달되는 제1 화소 전극(190a)에 대하여 높거나 낮은 화소 전압이 전달되는 제2 화소 전극(190b)의 면적 비는 1:0.85-1:1.15 범위인 것이 바람직하며, 제1 화소 전극(190a)과 용량성으로 결합하는 제2 화소 전극(190b)은 둘 이상으로 배치할 수 있다. The area ratio of the second pixel electrode 190b through which the high or low pixel voltage is transmitted with respect to the first pixel electrode 190a through which the image signal is directly transmitted is in a range of 1: 0.85-1: 1.15, and the first pixel Two or more second pixel electrodes 190b may be disposed to be capacitively coupled to the electrodes 190a.

이와 같은 본 발명의 실시예에 따른 액정 표시 장치에서는 제1 및 제2 화소 전극(190a, 190b)을 나누는 간극(191)이 게이트선(121)과 나란하고, 게이트선(121)과 나란한 제1/제2 화소 전극(190a, 190b)을 중심선으로 나뉘는 상부와 하부의 중심에 각각 위치하고 있다. 그러므로, 두 표시판(100, 200)이 좌우 방향으로 오정렬이 발생하거나, 박막 트랜지스터 표시판(100)에서 오정렬이 발생하여 차광 부재(220) 및 유지 전극(133a, 133b)에 의해 가려지는 제1 및 제2 화소 전극(190a, 190b)의 면적이 거의 동일하게 변한다. 따라서, 오정렬이 발생하더라도 서로 다른 전압이 전달되는 면적이 거의 동일하게 변하여, 휘도의 변화는 심하게 발생하지 않는다. 또한, 유지 전극(133a, 133b)도 제1/제2 (190a, 190b)의 좌우에 각각 배치되어 있어, 유지 전극(133a, 133b)과 제1/제2 (190a, 190b)가 오정렬되더라도 이들 사이에서 형성되는 유지 용량이 서로 보상된다. 따라서, 오정렬로 인한 얼룩을 방지할 수 있으며, 이를 통하여 표시 특성을 향상시킬 수 있다.In the liquid crystal display according to the exemplary embodiment of the present invention, the gap 191 dividing the first and second pixel electrodes 190a and 190b is parallel with the gate line 121 and is parallel with the gate line 121. The second pixel electrodes 190a and 190b are positioned at the centers of the upper and lower portions respectively divided by the center line. Therefore, the misalignment of the two display panels 100 and 200 occurs in the left and right directions, or the misalignment occurs in the thin film transistor array panel 100 so that the first and second parts are covered by the light blocking member 220 and the storage electrodes 133a and 133b. The areas of the two pixel electrodes 190a and 190b vary substantially the same. Therefore, even if misalignment occurs, the area where different voltages are transmitted varies substantially the same, so that a change in luminance does not occur severely. In addition, the sustain electrodes 133a and 133b are also disposed on the left and right sides of the first and second 190a and 190b, so that the sustain electrodes 133a and 133b and the first and second 190a and 190b are misaligned. The holding capacitances formed in between are compensated for each other. Therefore, unevenness due to misalignment can be prevented, thereby improving display characteristics.

도 7은 본 발명의 다른 실시예에 따른 액정 표시 장치의 구조를 도시한 배치도이고, 도 8 및 도 9는 도 7의 액정 표시 장치를 VIII-VIII' 선 및 IX-IX' 선을 따라 잘라 도시한 단면도이다.FIG. 7 is a layout view illustrating a structure of a liquid crystal display according to another exemplary embodiment. FIGS. 8 and 9 are views illustrating the liquid crystal display of FIG. 7 taken along lines VIII-VIII ′ and IX-IX ′. One cross section.

도 7 내지 도 9를 참고하면, 본 실시예에 따른 액정 표시 장치도 박막 트랜지스터 표시판(100), 공통 전극 표시판(200), 이들 두 표시판(100, 200) 사이에 삽입되어 있는 액정층(3), 두 표시판(100, 200)의 바깥 면에 부착되어 있는 한 쌍의 편광자(12, 22)를 포함한다.7 to 9, the liquid crystal display according to the present exemplary embodiment also includes a thin film transistor array panel 100, a common electrode display panel 200, and a liquid crystal layer 3 inserted between the two display panels 100 and 200. And a pair of polarizers 12 and 22 attached to outer surfaces of the two display panels 100 and 200.

본 실시예에 따른 표시판(100, 200)의 층상 구조는 도 1 내지 도 5와 거의 동일하다.The layered structure of the display panels 100 and 200 according to the present exemplary embodiment is substantially the same as those of FIGS. 1 to 5.

박막 트랜지스터 표시판(100)에 대하여 설명하자면, 게이트 전극(124)을 포함하는 복수의 게이트선(121) 및 유지 전극(133a, 133b)을 각각 포함하는 복수의 유지 전극선(131)이 기판(110) 위에 형성되어 있고, 그 위에 게이트 절연막(140), 반도체(154) 및 저항성 접촉 부재(163, 165)가 차례로 형성되어 있다. 소스 전극(173)을 포함하는 복수의 데이터선(171) 및 복수의 확장부를 포함하는 복수의 드레 인 전극(175)이 게이트 절연막(140) 위에 형성되어 있고, 보호막(180)이 그 위에 형성되어 있으며, 보호막(180) 및 게이트 절연막(140)에는 복수의 접촉 구멍(181, 182, 185)이 형성되어 있다. 보호막(180) 위에는 복수의 제1/제2 화소 전극(190a, 190b) 및 복수의 접촉 보조 부재(81, 82)가 형성되어 있고, 그 위에는 배향막(11)이 도포되어 있다.Referring to the thin film transistor array panel 100, the plurality of gate lines 121 including the gate electrode 124 and the plurality of storage electrode lines 131 including the storage electrodes 133a and 133b, respectively, may be formed on the substrate 110. The gate insulating film 140, the semiconductor 154, and the ohmic contacts 163 and 165 are sequentially formed thereon. A plurality of data lines 171 including a source electrode 173 and a plurality of drain electrodes 175 including a plurality of extensions are formed on the gate insulating layer 140, and a passivation layer 180 is formed thereon. A plurality of contact holes 181, 182, and 185 are formed in the passivation layer 180 and the gate insulating layer 140. A plurality of first / second pixel electrodes 190a and 190b and a plurality of contact auxiliary members 81 and 82 are formed on the passivation layer 180, and an alignment layer 11 is coated thereon.

공통 전극 표시판(200)에 대하여 설명하자면, 차광 부재(220), 복수의 색필터(230), 덮개막(250), 공통 전극(270) 및 배향막(21)이 절연 기판(210) 위에 형성되어 있다.Referring to the common electrode display panel 200, the light blocking member 220, the plurality of color filters 230, the overcoat 250, the common electrode 270, and the alignment layer 21 are formed on the insulating substrate 210. have.

도 1 내지 도 5의 액정 표시 장치와는 달리, 섬형 반도체(154)는 데이터선(171) 및 드레인 전극(175) 하부까지 연장되어 있는 선형 반도체(151)의 돌출부이며, 섬형의 저항성 접촉 부재(165)에 마주하는 섬형 저항성 접촉 부재(163) 또한 선형의 저항성 접촉 부재(161)의 돌출부이다. 이때, 선형의 반도체(151)는 데이터선(171)과 드레인 전극(175) 및 그 아래의 저항성 접촉 부재(161, 165)와 거의 동일한 모양을 가진다. 그러나, 선형의 반도체(151) 중 돌출부(154)는 소스 전극(173)과 드레인 전극(175) 사이의 부분과 같이 데이터선(171)과 드레인 전극(175)으로 덮이지 않는 부분을 가진다.Unlike the liquid crystal display of FIGS. 1 to 5, the island type semiconductor 154 is a protrusion of the linear semiconductor 151 extending to the lower portion of the data line 171 and the drain electrode 175, and has an island type resistive contact member ( The island-like ohmic contact 163 facing 165 is also a protrusion of the linear ohmic contact 161. At this time, the linear semiconductor 151 has substantially the same shape as the data line 171, the drain electrode 175, and the ohmic contacts 161 and 165 thereunder. However, the protrusion 154 of the linear semiconductor 151 has a portion not covered by the data line 171 and the drain electrode 175, such as a portion between the source electrode 173 and the drain electrode 175.

이러한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법에서는 데이터선(171) 및 드레인 전극(175)과 반도체(151) 및 저항성 접촉 부재(161, 165)를 한 번의 사진 공정으로 형성한다. In the method of manufacturing the thin film transistor array panel according to the exemplary embodiment of the present invention, the data line 171, the drain electrode 175, the semiconductor 151, and the ohmic contacts 161 and 165 are formed in one photo process. .

이러한 사진 공정에서 사용하는 감광막 패턴은 위치에 따라 두께가 다르며, 특히 두께가 작아지는 순서로 제1 부분과 제2 부분을 포함한다. 제1 부분은 데이터선 및 드레인 전극이 차지하는 배선 영역에 위치하며, 제2 부분은 박막 트랜지스터의 채널 영역에 위치한다.The photosensitive film pattern used in such a photo process differs in thickness according to a position, and especially includes a 1st part and a 2nd part in order of decreasing thickness. The first part is located in the wiring area occupied by the data line and the drain electrode, and the second part is located in the channel area of the thin film transistor.

위치에 따라 감광막 패턴의 두께를 달리하는 방법으로 여러 가지가 있을 수 있는데, 예를 들면 광마스크에 투명 영역(transparent area) 및 차광 영역(light blocking area) 외에 반투명 영역(translucent area)을 두는 방법이 있다. 반투명 영역에는 슬릿(slit) 패턴, 격자 패턴(lattice pattern) 또는 투과율이 중간이거나 두께가 중간인 박막이 구비된다. 슬릿 패턴을 사용할 때에는, 슬릿의 폭이나 슬릿 사이의 간격이 사진 공정에 사용하는 노광기의 분해능(resolution)보다 작은 것이 바람직하다. 다른 예로는 리플로우가 가능한 감광막을 사용하는 방법이 있다. 즉, 투명 영역과 차광 영역만을 지닌 통상의 노광 마스크로 리플로우 가능한 감광막 패턴을 형성한 다음 리플로우시켜 감광막이 잔류하지 않은 영역으로 흘러내리도록 함으로써 얇은 부분을 형성하는 것이다.There may be various methods of varying the thickness of the photoresist pattern according to the position. For example, a method of providing a translucent area in addition to the transparent area and the light blocking area in the photomask is possible. have. The translucent region is provided with a slit pattern, a lattice pattern, or a thin film having a medium transmittance or a medium thickness. When using the slit pattern, it is preferable that the width of the slits and the interval between the slits are smaller than the resolution of the exposure machine used for the photographic process. Another example is to use a photoresist film that can be reflowed. That is, a thin portion is formed by forming a reflowable photoresist pattern with a normal exposure mask having only a transparent region and a light shielding region and then reflowing to allow the photoresist film to flow down into a region where no residue is left.

이와 같이 하면 한 번의 사진 공정을 줄일 수 있으므로 제조 방법이 간단해진다.In this way, a one-time photographic process can be reduced, thereby simplifying the manufacturing method.

이상과 같이 본 발명에서는 좌우 방향으로 오정렬이 발생하더라도 휘도의 변화를 최소화하고 유지 용량을 보상함으로써 액정 표시 장치의 표시 특성을 향상시킬 수 있다. As described above, even when misalignment occurs in the left and right directions, display characteristics of the liquid crystal display may be improved by minimizing the change in luminance and compensating for the storage capacitance.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발 명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다. 특히, 화소 전극과 공통 전극에 형성하는 절개부의 배치는 여러 다양한 변형이 있을 수 있다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights. In particular, the arrangement of the cutouts formed in the pixel electrode and the common electrode may be variously modified.

Claims

Board,

A plurality of first signal lines formed on the substrate,

A plurality of second signal lines insulated from and intersecting the first signal lines;

A plurality of pixel electrodes formed in an area defined by crossing the first signal line and the second signal line, and divided into a plurality of sub pixel electrodes;

A thin film transistor disposed in each of the pixels and having three terminals connected to the first signal line, the second signal line, and the pixel electrode, respectively;

The plurality of sub pixel electrodes may include a first part directly connected to the thin film transistor and a second part connected to the first part by a coupling capacitance, wherein the first part and the second part are the first part. A thin film transistor which is symmetrical with respect to the center line of the pixel electrode parallel to the signal line, and the gap dividing the first portion and the second portion is located at the center parallel to the gate line on the upper and lower surfaces of the pixel electrode divided by the center line Display panel.

In claim 1,

And a coupling electrode connected to the drain electrode connecting the first portion and the thin film transistor and overlapping the second portion.

In claim 2,

The subpixel electrode of the first portion is positioned above and below the second portion, and the subpixel electrode is connected to each other through a connection portion.

In claim 1,

And a storage electrode line having a storage electrode overlapping the pixel electrode to form a storage capacitor.

In claim 4,

And the sustain electrode are symmetrically disposed with respect to the center line of the pixel electrode parallel to the data line.

In claim 1,

And the pixel electrode has domain dividing means that is a cutout portion.

In claim 6,

And the cutout is perpendicular to or parallel to the gap.