KR20060081462A - 감광막 플로우 공정 시스템 - Google Patents

감광막 플로우 공정 시스템 Download PDF

Info

Publication number
KR20060081462A
KR20060081462A KR1020050001788A KR20050001788A KR20060081462A KR 20060081462 A KR20060081462 A KR 20060081462A KR 1020050001788 A KR1020050001788 A KR 1020050001788A KR 20050001788 A KR20050001788 A KR 20050001788A KR 20060081462 A KR20060081462 A KR 20060081462A
Authority
KR
South Korea
Prior art keywords
unit
flow
wafer
flow unit
main arm
Prior art date
Application number
KR1020050001788A
Other languages
English (en)
Inventor
서동원
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050001788A priority Critical patent/KR20060081462A/ko
Publication of KR20060081462A publication Critical patent/KR20060081462A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은 감광막 플로우 공정 시스템에 관한 것으로, 감광막 플로우 공정 시스템은 웨이퍼를 로딩하는 웨이퍼 로딩 유닛, 웨이퍼의 감광막 패턴 간격을 조절하기 위해 웨이퍼를 제 1 온도로 가열하여 감광막 패턴을 플로우(flow)하는 제 1 플로우 유닛, 제 1 플로우 유닛에서 공정을 마친 웨이퍼를 제 2 온도로 가열하여 감광막 패턴을 플로우하는 제 2 플로우 유닛, 로딩 유닛, 제 1 플로우 유닛 및 제 2 플로우 유닛 사이에 상호 연결되어 로딩 유닛, 제 1 플로우 유닛 및 제 2 플로우 유닛에 웨이퍼를 이송하는 메인 암 및 메인 암이 제 1 플로우 유닛과 제 2 플로우 유닛 사이의 웨이퍼 이송 이외의 동작 상태시 메인 암을 대체하여 제 1 플로우 유닛과 제 2 플로우 유닛 사이에 웨이퍼를 이송하는 서포트 암으로 이루어져 있다.
포토레지스트, 베이크, 플로우

Description

감광막 플로우 공정 시스템{System for processing photoresist flow}
도 1은 본 발명의 일 실시예에 따른 감광막 플로우 공정 시스템을 도시한 구성도이다.
도 2는 본 발명의 일 실시예에 따른 감광막 플로우 공정 시스템을 도시한 블록도이다.
<도면의 주요부분에 관한 부호 설명>
100: 플로우 공정 시스템 110: 웨이퍼 로딩 유닛
120: 프리-베이크 유닛 130: 제 1 플로우 유닛
140: 제 2 플로우 유닛 150: 웨이퍼 언로딩 유닛
160: 메인 암 170: 서포트 암
210: 제어부
본 발명은 감광막 플로우 공정 시스템에 관한 것으로, 더욱 상세하게는, 웨이퍼 이동 시간을 줄이는 감광막 플로우 공정 시스템에 관한 것이다.
반도체 소자가 소형화, 고집적화 됨에 따라 디자인 룰(Design rule)이 점차 작아지게 되면서 패턴이 미세하게 형성된다. 이러한 미세 패턴은 레티클을 이용한 패터닝에 한계가 있어 감광막 플로우(Photoresister Flow)라는 공정을 사용한다. 포토레지스트 플로우 공정은 웨이퍼에 노광 공정 및 현상 공정을 실시하여 감광막 패턴을 형성한 다음 감광막의 유리전이온도(Glass Transition Temperature)이상의 열에너지를 가해 포토레지스트 패턴이 열 유동되도록 하는 공정이다.
플로우 공정 순서는 다음과 같다. 먼저 현상 공정 이후의 용매를 제거하기 위해 웨이퍼를 프리-베이크(Pre-bake)한다. 용매 제거 베이크가 끝나면 메인 암에 의해 웨이퍼를 제 1 플로우 챔버로 이송한다. 이송된 웨이퍼는 유리전이온도 이상으로 제 1 플로우 챔버에서 공정 온도와 공정 시간만큼 베이크된다. 그리고 웨이퍼는 메인 암에 의해 제 2 플로우 챔버로 이송되어 유리전이온도 이상으로 다시 베이크된다. 플로우 공정은 웨이퍼 CD(Critical Demension)를 맞추기 위해 매엽식으로 진행된다.
플로우 공정에서는 웨이퍼가 소정의 시간내에 챔버로 이송되어야한다. 그러나 플로우 공정은 하나의 메인 암에 의해 웨이퍼가 각 챔버로 이송되기 때문에 챔버에서 챔버로 바로 이동하지 못하는 시간 정체 문제가 발생한다. 이러한 시간 정체 발생으로 CD 산포 불량이 발생하고 포토레지스트의 성질이 변하게 된다.
본 발명이 이루고자 하는 기술적 과제는, 웨이퍼 이송 시간을 줄이는 감광막 플로우 공정 시스템를 제공하는데 있다.
본 발명의 기술적 과제는 이상에서 언급한 기술적 과제들로 제한되지 않으 며, 언급되지 않은 또 다른 기술적 과제는 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기한 기술적 과제들을 달성하기 위한 본 발명의 일 실시예에 따른 감광막 플로우 공정 장치는, 웨이퍼를 로딩하는 웨이퍼 로딩 유닛, 웨이퍼의 감광막 패턴 간격을 조절하기 위해 웨이퍼를 제 1 온도로 가열하여 감광막 패턴을 플로우(flow)하는 제 1 플로우 유닛, 제 1 플로우 유닛에서 공정을 마친 웨이퍼를 제 2 온도로 가열하여 감광막 패턴을 플로우하는 제 2 플로우 유닛, 로딩 유닛, 제 1 플로우 유닛 및 제 2 플로우 유닛 사이에 상호 연결되어 로딩 유닛, 제 1 플로우 유닛 및 제 2 플로우 유닛에 웨이퍼를 이송하는 메인 암 및 메인 암이 제 1 플로우 유닛과 제 2 플로우 유닛 사이의 웨이퍼 이송 이외의 동작 상태시 메인 암을 대체하여 제 1 플로우 유닛과 제 2 플로우 유닛 사이에 웨이퍼를 이송하는 서포트 암을 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명 세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
공정에 따라 감광막 플로우 공정 시스템은 프리-베이크 유닛을 포함할 수도 포함하지 않을 수도 있다. 발명의 편의상 프리-베이크 유닛을 포함한 감광막 플로우 공정 시스템을 설명한다.
이하 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 감광막 플로우 공정 시스템을 도시한 구성도이다. 도시된 바와 같이, 감광막 플로우 공정 시스템(100)은 웨이퍼 로딩 유닛(110), 프리-베이크 유닛(120), 제 1 플로우 유닛(130), 제 2 플로우 유닛(140), 메인 암(150), 서포트 암(160) 및 웨이퍼 언로딩 유닛(170)을 포함한다.
웨이퍼 로딩 유닛(110)은 공정이 수행될 웨이퍼가 삽입된 캐리어(180)가 놓여진다.
프리-베이크 유닛(120)은 현상 공정 이후 웨이퍼의 용매를 제거하기 위한 유닛이다. 프리-베이크 유닛(120)의 내부 온도는 110℃ 정도 일 수 있다.
제 1 플로우 유닛(130)은 웨이퍼의 감광막 패턴 간격을 조절하기 위한 공정을 진행한다. 제 1 플로우 유닛(130)은 제 1 온도로 웨이퍼를 가열한다. 제 1 온도는 유리전이온도 이상인 150℃ 일 수 있다.
제 2 플로우 유닛(140)은 제 1 플로우 유닛(130)과 동일하게 형성되어 있다. 제 2 플로우 유닛(140)의 공정 온도는 제 1 플로우 유닛(130)의 내부 온도보다 높게 형성되어 있다. 제 2 플로우 유닛(140)은 제 2 온도로 웨이퍼를 가열한다. 제 2 온도는 유리전이온도 이상인 155℃일 수 있다.
프리-베이크 유닛(120), 제 1 플로우 유닛(130)과 제 2 플로우 유닛(140)은 공정 온도에 따라 달라진다.
메인 암(150)은 각 구성 유닛과 상호 연결되어 있다. 메인 암(150)은 웨이퍼를 웨이퍼 로딩 유닛(110)에서 프리-베이크 유닛(120)으로, 프리-베이크 유닛(120)에서 제 1 플로우 유닛(130)으로, 제 1 플로우 유닛(130)에서 제 2 플로우 유닛(140)으로, 제 2 플로우 유닛(140)에서 웨이퍼 언로딩 유닛(170)으로 플로우 공정 순서에 맞게 이송한다.
서포트 암(160)은 메인 암(150)이 제 1 플로우 유닛(130)과 제 2 플로우 유닛(140) 사이의 웨이퍼 이송 이외의 동작 상태시 메인 암(160)을 대체하여 제 1 플로우 유닛(130)과 제 2 플로우 유닛(140) 사이에 상기 웨이퍼를 이송한다. 서포트 암(160)은 제어부(210)에 의해 사용 여부가 결정된다. 서포트 암(160)과 제어부(210)은 도 2를 참조하여 설명한다. 도 2는 본 발명의 일 실시예에 따른 플로우 공정 시스템을 도시한 블록도이다.
도시된 바와 같이, 제어부(210)은 서포트 암(160)의 사용 여부를 결정한다. 현재 메인 암(150)이 어떠한 동작을 하는지를 제어부(210)에서는 알 수 있다. 제어부(210)은 메인 암(150)이 제 1 플로우 유닛(130)에서 제 2 플로우 유닛(140) 사이의 웨이퍼 이송 이외의 동작 상태시 제 1 플로우 유닛(130)에서 제 2 플로우 유닛(140)으로 웨이퍼를 이송할 수 없다고 판단하면 서포트 암(160)으로 동작 신호(Ss)를 보내 서포트 암(160)을 사용하여 웨이퍼를 제 1 플로우 유닛(130)에서 제 2 플 로우 유닛(140)으로 이송한다.
웨이퍼 언로딩 유닛(170)은 감광막 플로우 공정을 마친 웨이퍼가 캐리어(180)에 삽입되어 놓여진다.
본 발명의 일 실시예에 따른 감광막 플로우 공정 시스템(100)은 하기의 방식으로 사용된다.
현상 공정을 마친 웨이퍼가 웨이퍼 로딩 유닛(110)에 로딩된다. 로딩된 웨이퍼는 메인 암(150)에 의해 프리-베이크 유닛(120)으로 이송된다. 프리-베이크 유닛(120)은 현상 공정에서 사용된 웨이퍼의 용매를 제거한다. 프리-베이크 유닛(120)의 공정 온도는 약 110?, 공정 시간은 30초일 수 있다.
프리-베이크 유닛(120)에서 공정을 마친 웨이퍼는 메인 암(150)에 의해 제 1 플로우 유닛(130)으로 이송된다. 제 1 플로우 유닛(130)의 공정 온도는 약 150℃, 공정 시간은 30초일 수 있다. 또한 메인 암(150)은 현상 공정을 마치고 웨이퍼 로딩 유닛(110)에 로딩된 다른 웨이퍼를 프리-베이크 유닛(120)으로 이송한다.
제 1 플로우 유닛(130)에서 공정이 끝난 웨이퍼는 메인 암(150)에 의해 제 2 플로우 유닛(140)으로 이송된다. 제 2 플로우 유닛(140)의 공정 온도는 155℃, 공정 시간은 30초이다. 또한 메인 암(150)은 프리-베이크 유닛(120)에서 공정을 마친 웨이퍼를 제 1 플로우 유닛(130)으로 이송하고, 웨이퍼 로딩 유닛(110)에 있는 또 다른 웨이퍼를 프리-베이크 유닛(120)으로 이송한다. 제 2 플로우 유닛(140)에서 공정을 마친 웨이퍼는 메인 암(150)에 의해 웨이퍼 언로딩 유닛(170)으로 이송되어 언로딩 유닛(170)에 놓여진 캐리어(180)에 삽입된다. 감광막 플로우 공정 시스템이 이러한 방식으로 공정이 이루어진다.
그러나 공정이 거의 동시에 시작하고 끝나기 때문에 웨이퍼 이송에 지체가 생기게 된다. 제 1 플로우 유닛(130)에서 공정을 마친 웨이퍼가 제 2 플로우 유닛(140)으로 일정 시간이 지나도록 이송되지 않으면 웨이퍼 감광막의 성질이 변하거나 CD 산포에 문제가 발생하기 때문에 일정 시간 내에 이송되어야한다. 일정 시간은 감광막이 경화되기 시작하는 시점 이전이다. 제어부(210)은 메인 암(150)이 제 1 플로우 유닛(130)과 제 2 플로우 유닛(140) 사이의 웨이퍼 이송 이외의 동작 상태시 메인 암(150)이 일정 시간 내에 웨이퍼를 제 1 플로우 유닛(130)에서 제 2 플로우 유닛(140)으로 이송할 수 없다고 판단하면 서포트 암(160)으로 동작 신호(Ss)를 보내 서포트 암(160)을 사용하여 웨이퍼를 제 1 플로우 유닛(130)에서 제 2 플로우 유닛(140)으로 이송한다.
이와 같이, 제 1 플로우 유닛(130)과 제 2 플로우 유닛(140) 사이에 서포트 암(160)을 연결하여 메인 암(150)이 제 1 플로우 유닛(130)과 제 2 플로우 유닛(140) 사이의 웨이퍼 이송 이외의 동작시 서포트 암(160)을 사용하여 제 1 플로우 유닛(130)에서 제 2 플로우 유닛(140)으로 웨이퍼 이송하여 웨이퍼 감광막의 성질 변화와 CD 산포 불량을 방지할 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.
상술한 바와 같이 본 발명에 따르면, 감광막 플로우 공정 시스템은 메인 암에 의해 시간 정체시 제 1 플로우 유닛과 제 2 플로우 유닛을 연결하는 서포트 암을 통해 제 1 플로우 유닛에서 제 2 플로우 유닛으로 웨이퍼를 이송하므로 웨이퍼 이송 시간을 줄어드는 효과가 있다. 또한 이로 인해 CD 산포 불량을 감소시키는 효과가 있다.

Claims (5)

  1. 웨이퍼를 로딩하는 웨이퍼 로딩 유닛;
    상기 웨이퍼의 감광막 패턴 간격을 조절하기 위해 상기 웨이퍼를 제 1 온도로 가열하여 상기 감광막 패턴을 플로우(flow)하는 제 1 플로우 유닛;
    상기 제 1 플로우 유닛에서 공정을 마친 상기 웨이퍼를 제 2 온도로 가열하여 상기 감광막 패턴을 플로우하는 제 2 플로우 유닛;
    상기 로딩 유닛, 상기 제 1 플로우 유닛 및 상기 제 2 플로우 유닛 사이에 상호 연결되어 상기 로딩 유닛, 상기 제 1 플로우 유닛 및 상기 제 2 플로우 유닛에 상기 웨이퍼를 이송하는 메인 암; 및
    상기 메인 암이 상기 제 1 플로우 유닛과 상기 제 2 플로우 유닛 사이의 상기 웨이퍼 이송 이외의 동작 상태시 상기 메인 암을 대체하여 상기 제 1 플로우 유닛과 상기 제 2 플로우 유닛 사이에 상기 웨이퍼를 이송하는 서포트 암을 포함하는 감광막 플로우 공정 시스템.
  2. 제 1항에 있어서,
    상기 서포트 암을 제어하는 제어부을 더 포함하며, 상기 제어부는 상기 메인 암이 상기 제 1 플로우 유닛과 상기 제 2 플로우 유닛 사이의 상기 웨이퍼 이송 이외의 동작 상태시 상기 서포트 암으로 동작 신호(Ss)를 보내는 감광막 플로우 공정 시스템.
  3. 제 1항에 있어서,
    상기 감광막 패턴을 플로우 하기 전에 감광막 패턴 현상 용매를 제거하기 위해 상기 웨이퍼를 가열하는 프리-베이크 유닛을 더 포함하는 감광막 플로우 공정 시스템.
  4. 제 1항에 있어서,
    상기 제 2 플로우 유닛에서 공정을 마친 웨이퍼를 언로딩하는 웨이퍼 언로딩 유닛을 더 포함하는 감광막 플로우 공정 시스템.
  5. 제 1항에 있어서,
    상기 제 2 온도는 상기 제 1 온도보다 높은 감광막 플로우 공정 시스템.
KR1020050001788A 2005-01-07 2005-01-07 감광막 플로우 공정 시스템 KR20060081462A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050001788A KR20060081462A (ko) 2005-01-07 2005-01-07 감광막 플로우 공정 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050001788A KR20060081462A (ko) 2005-01-07 2005-01-07 감광막 플로우 공정 시스템

Publications (1)

Publication Number Publication Date
KR20060081462A true KR20060081462A (ko) 2006-07-13

Family

ID=37172427

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050001788A KR20060081462A (ko) 2005-01-07 2005-01-07 감광막 플로우 공정 시스템

Country Status (1)

Country Link
KR (1) KR20060081462A (ko)

Similar Documents

Publication Publication Date Title
JPH10256344A (ja) 基板冷却方法および基板処理装置および基板搬送装置
JP2011108731A (ja) フォトレジスト塗布現像装置、基板搬送方法、インターフェイス装置
KR100822372B1 (ko) 베이크 공정장치 및 방법
JP2005294460A (ja) 塗布、現像装置
KR20060081462A (ko) 감광막 플로우 공정 시스템
JPH07142356A (ja) レジスト・パターン形成方法およびこれに用いるレジスト・パターン形成システム
US20060154479A1 (en) Baking apparatus used in photolithography process, and method for controlling critical dimension of photoresist patterns using the same
KR100327334B1 (ko) 최적의 공정 조건 설정이 가능한 리소그라피 시스템 및 그 운용 방법
US20080299500A1 (en) Exposure apparatus and device manufacturing method
KR20110063009A (ko) 기판 이송 로봇 및 이를 포함하는 기판 처리 장치
JP4492875B2 (ja) 基板処理システム及び基板処理方法
JP2005317686A (ja) レジスト処理方法およびレジスト処理装置
KR20040098435A (ko) 웨이퍼 베이킹 공정 불량을 방지하는 스피너설비 및 그스피너설비에서 패턴형방법
TWI804574B (zh) 基板處理裝置
KR100712814B1 (ko) 웨이퍼 가열장치 및 가열 방법
US10345718B2 (en) Pattern forming method and apparatus for lithography
JPH04158512A (ja) ベーク処理装置
KR20080080793A (ko) 반도체 스피너 설비 및 이를 사용한 노광후 베이킹공정방법
US20240162072A1 (en) Substrate treatment apparatus and transfer schedule creation method
JP2011066119A (ja) 半導体装置の製造装置および製造方法
KR20040006821A (ko) 포토리소그라피 시스템
KR20030058008A (ko) 다중 베이크 유닛을 구비한 트랙장치
KR20060076406A (ko) 반도체 소자의 제조 장치 및 그 방법
KR20020036030A (ko) 반도체 장치 제조용 노광장비
KR20010063357A (ko) 현상 후 베이킹 처리방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination