KR20060081048A - 플라즈마 디스플레이 패널의 구동 장치 - Google Patents

Abstract

본 발명은 플라즈마 디스플레이 패널의 구동 장치에 관한 것으로, 더욱 상세하게는 플라즈마 디스플레이 패널 구동시 서스테인 방전을 제어할 수 있는 플라즈마 디스플레이 패널의 구동 장치에 관한 것이다.

본 발명에 따른, 리셋 기간, 어드레스 기간 및 서스테인 기간에 어드레스 전극(X₁~Xn)(n은 양의 정수), 스캔 전극 및 서스테인 전극에 리셋 펄스, 어드레스 펄스 및 서스테인 펄스가 인가되는 서브필드의 조합에 의하여 소정의 개수의 프레임으로 이루어지는 화상을 표현하는 플라즈마 디스플레이 패널의 구동 장치에 있어서, 상기 서스테인 기간에는 소정의 정극성 그라운드 전압 레벨을 유지하고, 상기 서스테인 펄스가 상기 스캔 전극 또는 서스테인 전극 중 어느 하나의 전극에 인가될 때, 인가되는 반대쪽의 전극에는 방전 제어 펄스가 인가되는 것을 특징으로 한다.

Description

플라즈마 디스플레이 패널의 구동 장치{Driving Device for Plasma Display Panel}

도 1은 일반적인 플라즈마 디스플레이 패널의 구조를 나타낸 도이다.

도 2는 종래의 플라즈마 디스플레이 패널의 구동 장치를 설명하기 위한 도이다.

도 3은 종래 플라즈마 디스플레이 패널의 화상 계조를 구현하는 방법을 나타낸 도이다.

도 4는 종래 플라즈마 디스플레이 패널의 구동 방법에 따른 구동파형을 나타낸 도면이다.

도 5는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 구동 장치를 개략적으로 나타낸 것이다.

도 6은 본 발명의 일실시예에 따른 서스테인 기간에 인가되는 서스테인 펄스를 개략적으로 나타낸 파형도이다.

도 7은 본 발명의 일실시예에 따른 서스테인 펄스가 인가될 때, 방전 제어 펄스의 인가 구간을 설명하기 위한 도이다.

도 8은 본 발명의 변형된 실시예에 따른 서스테인 기간에 인가되는 서스테인 펄스를 개략적으로 나타낸 파형도이다.

***** 도면의 주요부분에 대한 부호의 설명*****

500; 데이터 정렬부 501; 타이밍 콘트롤러

502; 데이터 구동부 503; 스캔 구동부

504; 서스테인 구동부

본 발명은 플라즈마 디스플레이 패널의 구동 장치에 관한 것으로, 더욱 상세하게는 플라즈마 디스플레이 패널 구동시 서스테인 방전을 제어할 수 있는 플라즈마 디스플레이 패널의 구동 장치에 관한 것이다.

일반적으로 플라즈마 디스플레이 패널은 전면기판과 후면기판 사이에 형성된 격벽이 하나의 단위 셀을 이루는 것으로, 각 셀 내에는 네온(Ne), 헬륨(He) 또는 네온 및 헬륨의 혼합기체(Ne+He)와 같은 주 방전 기체와 소량의 크세논을 함유하는 불활성 가스가 충진되어 있다. 고주파 전압에 의해 방전이 될 때, 불활성 가스는 진공자외선(Vacuum Ultraviolet rays)을 발생하고 격벽 사이에 형성된 형광체를 발광시켜 화상이 구현된다. 이와 같은 플라즈마 디스플레이 패널은 얇고 가벼운 구성이 가능하므로 차세대 표시장치로서 각광받고 있다.

도 1은 일반적인 플라즈마 디스플레이 패널의 구조를 나타낸 도이다.

도 1에 도시된 바와 같이, 플라즈마 디스플레이 패널은 화상이 디스플레이 되는 표시면인 전면 글라스(101)에 스캔 전극(102)과 서스테인 전극(103)이 쌍을 이뤄 형성된 복수의 유지전극쌍이 배열된 전면기판(100) 및 배면을 이루는 후면 글라스(111) 상에 상술한 복수의 유지전극쌍과 교차되도록 복수의 어드레스 전극(113)이 배열된 후면기판(110)이 일정거리를 사이에 두고 평행하게 결합된다.

전면기판(100)은 하나의 방전셀에서 상호 방전시키고 셀의 발광을 유지하기 위한 스캔 전극(102) 및 서스테인 전극(103), 즉 투명한 ITO 물질로 형성된 투명 전극(a)과 금속재질로 제작된 버스 전극(b)으로 구비된 스캔 전극(102) 및 서스테인 전극(103)이 쌍을 이뤄 포함된다. 스캔 전극(102) 및 서스테인 전극(103)은 방전 전류를 제한하며 전극 쌍 간을 절연시켜주는 하나 이상의 상부 유전체층(104)에 의해 덮혀지고, 상부 유전체층(104) 상면에는 방전 조건을 용이하게 하기 위하여 산화마그네슘(MgO)을 증착한 보호층(105)이 형성된다.

후면기판(110)은 복수개의 방전 공간 즉, 방전셀을 형성시키기 위한 스트라이프 타입(또는 웰 타입)의 격벽(112)이 평행을 유지하여 배열된다. 또한, 어드레스 방전을 수행하여 진공자외선을 발생시키는 다수의 어드레스 전극(113)이 격벽(112)에 대해 평행하게 배치된다. 후면기판(110)의 상측면에는 어드레스 방전시 화상표시를 위한 가시광선을 방출하는 R, G, B 형광체(114)가 도포된다. 어드레스 전극(113)과 형광체(114) 사이에는 어드레스 전극(113)을 보호하기 위한 하부 유전체층(115)이 형성된다.

이러한 구조의 플라즈마 디스플레이 패널은 방전셀이 매트릭스(Matrix) 구조로 복수개가 형성되고, 방전셀에 소정의 펄스를 공급하기 위한 구동회로를 포함하 는 구동모듈이 부착되어 구동장치를 이룬다. 이와 같은 플라즈마 디스플레이 패널과 구동모듈의 결합관계를 살펴보면 도 2와 같다.

도 2는 종래의 플라즈마 디스플레이 패널의 구동 장치를 설명하기 위한 도이다. 도 2에 도시된 바와 같이, 종래의 플라즈마 디스플레이 패널의 구동 장치는 방전셀이 매트릭스(Matrix) 구조로 복수개가 형성된 플라즈마 디스플레이 패널에 부착되어 상술한 방전셀에 소정의 펄스를 공급한다.

이때, 플라즈마 디스플레이 패널의 구동장치는 도 2와 같이, 데이터 정렬부(200), 타이밍 콘트롤러(201), 데이터 구동부(202), 스캔 구동부(203) 및 서스테인 구동부(204)를 포함하여 구성된다.

이러한 종래의 구동장치의 데이터 정렬부(200)는 외부로부터 입력되는 영상 데이터를 정렬하여 각각의 어드레스 전극(X1~Xm)에 인가되도록 하고, 이렇게 정렬된 데이터는 데이터 구동부(202)를 통해 플라즈마 디스플레이 패널(205)의 어드레스 전극(X1~Xm)으로 인가된다.

또한, 타이밍 콘트롤러(201)의 제어에 따라 스캔 구동부(203)가 스캔 신호와 서스테인 신호를 각각의 스캔 전극(Y1~Yn)으로 인가하고, 서스테인 구동부(204)는 서스테인 신호를 각각의 서스테인 전극(Z)으로 인가한다. 이러한 과정을 통해 플라즈마 디스플레이 패널(205)이 구동된다. 이와 같은 플라즈마 디스플레이 패널에서 화상 계조를 구현하는 방법은 다음 도 3과 같다.

도 3은 종래 플라즈마 디스플레이 패널의 화상 계조를 구현하는 방법을 나타낸 도이다.

도 3에 도시된 바와 같이, 종래 플라즈마 디스플레이 패널의 화상 계조(Gray Level) 표현 방법은 한 프레임을 발광횟수가 다른 여러 서브필드로 나누고, 각 서브필드는 다시 모든 셀들을 초기화시키기 위한 리셋 기간(RPD), 방전될 셀을 선택하기 위한 어드레스 기간(APD) 및 방전횟수에 따라 계조를 구현하는 서스테인 기간(SPD)으로 나뉘어진다.

예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임기간(16.67ms)은 도 3과 같이 8개의 서브필드들(SF1 내지 SF8)로 나누어지고, 8개의 서브 필드들(SF1 내지 SF8) 각각은 리셋 기간, 어드레스 기간 및 서스테인 기간으로 다시 나누어지게 된다.

각 서브필드의 리셋 기간 및 어드레스 기간은 각 서브필드마다 동일하다. 방전될 셀을 선택하기 위한 어드레스방전은 어드레스 전극과 스캔 전극인 투명전극 사이의 전압차에 의해 일어난다. 서스테인 기간은 각 서브필드에서 2ⁿ(단, n = 0, 1, 2, 3, 4, 5, 6, 7)의 비율로 증가된다.

이와 같이 각 서브필드에서 서스테인 기간이 달라지게 되므로 각 서브필드의 서스테인 기간 즉, 서스테인 방전 횟수를 조절하여 화상의 계조를 표현하게 된다. 이러한 플라즈마 디스플레이 패널의 구동 방법에 따른 구동파형을 살펴보면 다음 도 4와 같다.

도 4는 종래 플라즈마 디스플레이 패널의 구동 방법에 따른 구동파형을 나타낸 도면이다.

도 4에 도시된 바와 같이, 플라즈마 디스플레이 패널은 모든 셀들을 초기화시키기 위한 리셋 기간, 방전할 셀을 선택하기 위한 어드레스 기간, 선택된 셀의 방전을 유지시키기 위한 서스테인 기간 및 방전된 셀 내의 벽전하를 소거하기 위한 소거 기간으로 나뉘어 구동된다.

리셋 기간은 셋업 기간과 셋다운 기간으로 구분된다.

셋업 기간에는 모든 스캔 전극들에 상승 램프파형(Ramp-up)이 동시에 인가된다. 이 상승 램프파형에 의해 전화면의 방전셀들 내에는 약한 암방전(Dark Discharge)이 일어난다. 이 셋업 방전에 의해 어드레스 전극과 서스테인 전극 상에는 정극성 벽전하가 쌓이게 되며, 스캔 전극 상에는 부극성의 벽전하가 쌓이게 된다.

셋다운 기간에는 상승 램프파형이 공급된 후, 상승 램프파형의 피크전압보다 낮은 정극성 전압에서 떨어지기 시작하여 그라운드(GND)레벨 전압 이하의 특정 전압레벨까지 떨어지는 하강 램프파형(Ramp-down)이 셀들 내에 미약한 소거방전을 일으킴으로써 스캔 전극에 과도하게 형성된 벽 전하를 충분히 소거시키게 된다. 이 셋다운 방전에 의해 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 셀들 내에 균일하게 잔류된다.

어드레스 기간에는 부극성 스캔 펄스가 스캔 전극들에 순차적으로 인가됨과 동시에 스캔 펄스에 동기되어 어드레스 전극에 정극성 전압(Va)의 데이터 펄스가 인가된다. 이 스캔 펄스와 데이터 펄스의 전압 차와 리셋 기간에 생성된 벽 전압이 더해지면서 데이터 펄스가 인가되는 방전셀 내에는 어드레스 방전이 발생된다. 어 드레스 방전에 의해 선택된 셀들 내에는 서스테인 전압(Vs)이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽전하가 형성된다. 서스테인 전극에는 셋다운 기간과 어드레스 기간 동안에 스캔 전극과의 전압차를 줄여 스캔 전극과의 오방전이 일어나지 않도록 정극성 전압(Vz)이 공급된다.

서스테인 기간에는 스캔 전극과 서스테인 전극들에 교번적으로 서스테인 펄스(Sus)가 인가된다. 어드레스 방전에 의해 선택된 셀은 셀 내의 벽 전압과 서스테인 펄스가 더해지면서 매 서스테인 펄스가 인가될 때 마다 스캔 전극과 서스테인 전극 사이에 서스테인 방전 즉, 표시방전이 일어나게 된다.

서스테인 방전이 완료된 후, 소거 기간에서는 펄스폭과 전압레벨이 작은 소거 램프파형(Ramp-ers)의 전압이 서스테인 전극에 공급되어 전화면의 셀들 내에 잔류하는 벽 전하를 소거시키게 된다.

한편, 종래에는 서스테인 기간에 서스테인 방전을 일으키기 위해, 서스테인 구동부와 스캔 구동부에 포함된 에너지를 공급하고 또는 회수하는 에너지 회수 회로(미도시)로부터 기울기를 가지는 펄스가 인가된 후, 고전압(Vs)의 서스테인 펄스가 인가된다.

이때, 에너지 회수 회로로부터 인가되는 펄스의 기울기에 따라 서스테인 방전이 일어나는 시점이 달라진다. 이와 같은 기울기를 이용하여 종래에는 서스테인 펄스가 유지되는 구간 동안 방전이 일어나는 시점을 제어하였다.

하지만, 상기와 같은 방전 제어 방법은, 고정된 펄스의 기울기에 따라 서스테인 방전이 일어나는 시점이 고정되기 때문에, 플라즈마 디스플레이 패널 구동시 동일 시점 또는 위치에서만 사용되는 플라즈마 디스플레이 패널 및 구동 장치의 소자에 많은 스트레스를 주게 되고, 결국에는 플라즈마 디스플레이 패널 및 플라즈마 디스플레이 패널의 구동 장치의 수명을 단축시키는 문제점이 있다.

또한, 서스테인 방전을 위해 고전압(Vs)의 서스테인 펄스를 순간적으로 인가하므로 플라즈마 디스플레이 패널 및 플라즈마 디스플레이 패널의 구동 장치에 무리를 주게되는 문제점이 있다.

본 발명은 상기와 같은 문제점들을 해결하기 위한 것으로, 플라즈마 디스플레이 패널의 구동 장치를 개선하여, 서스테인 방전을 제어할 수 있는 플라즈마 디스플레이 패널의 구동 장치를 제공하는데 그 목적이 있다.

또한, 본 발명의 다른 목적은 플라즈마 디스플레이 패널의 구동 장치를 개선하여, 플라즈마 디스플레이 패널 및 플라즈마 디스플레이 패널의 구동 장치의 수명을 향상시킬 수 있는 플라즈마 디스플레이 패널의 구동 장치를 제공하는데 그 목적이 있다.

상기의 목적을 달성하기 위하여, 본 발명의 리셋 기간, 어드레스 기간 및 서스테인 기간에 어드레스 전극(X₁~Xn)(n은 양의 정수), 스캔 전극 및 서스테인 전극에 리셋 펄스, 어드레스 펄스 및 서스테인 펄스가 인가되는 서브필드의 조합에 의하여 소정의 개수의 프레임으로 이루어지는 화상을 표현하는 플라즈마 디스플레이 패널의 구동 장치에 있어서, 상기 서스테인 기간에는 소정의 정극성 그라운드 전압 레벨을 유지하고, 상기 서스테인 펄스가 상기 스캔 전극 또는 서스테인 전극 중 어느 하나의 전극에 인가될 때, 인가되는 반대쪽의 전극에는 방전 제어 펄스가 인가되는 것을 특징으로 한다.

본 발명의 상기 소정의 정극성 그라운드 전압 레벨은 20V 이상 40V 이하인 것을 특징으로 한다.

본 발명의 소정의 정극성 그라운드 전압과 상기 서스테인 펄스의 전압 레벨차는 방전 개시 전압보다 작은 것을 특징으로 한다.

본 발명의 서스테인 펄스와 방전 제어 펄스의 전압 레벨차는 방전 개시 전압과 같거나 더 큰 것을 특징으로 한다.

본 발명의 방전 제어 펄스가 인가될 때, 서스테인 방전이 일어나는 것을 특징으로 한다.

본 발명의 방전 제어 펄스의 전압 레벨은 -10V 이상 10 이하인 것을 특징으로 한다.

본 발명의 방전 제어 펄스는 소정의 펄스 폭으로 조절되는 것을 특징으로 한다.

본 발명의 소정의 펄스 폭은 상기 서스테인 펄스의 폭보다 작은 것을 특징으로 한다.

본 발명의 방전 제어 펄스는 상기 서스테인 펄스가 유지되는 구간 중 소정의 구간에 위치하는 것을 특징으로 한다.

본 발명의 방전 제어 펄스는 각각의 서스테인 펄스에 대응하여 서로 다른 구간에 위치하는 것을 특징으로 한다.

본 발명의 방전 제어 펄스는 소정의 세폭을 갖는 것을 특징으로 한다.

본 발명의 소정의 세폭은 1μs 이상 3μs이하인 것을 특징으로 한다.

본 발명의 특징에 따르면, 플라즈마 디스플레이 패널 구동시 서스테인 펄스가 유지되는 구간 동안 방전 제어 펄스를 인가하도록 한다. 이와 같은 방전 제어 펄스가 인가될 때, 서스테인 방전이 발생한다. 이때, 서스테인 기간 동안 스캔 전극 및 서스테인 전극에는 소정의 정극성의 그라운드 전압이 인가된다.

또한, 서스테인 기간의 마지막 방전 제어 펄스의 폭을 소정의 세폭으로 줄임써, 종래의 소거 펄스와 동일한 역할을 수행할 수 있게 된다.

이하에서는 본 발명에 따른 구체적인 실시예를 첨부된 도면을 참조하여 설명한다.

도 5는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 구동 장치를 개략적으로 나타낸 것이다. 도 5에 도시된 바와 같이, 본 발명의 플라즈마 디스플레이 패널의 구동 장치는 데이터 정렬부(500), 타이밍 콘트롤부(501), 데이터 구동부(502), 스캔 구동부(503) 및 서스테인 구동부(504)가 구비된다.

데이터 정렬부(500)는 외부로부터 입력되는 영상 데이터를 정렬하여 각각의 어드레스 전극(X1~Xm)에 인가되도록 한다.

데이터 구동부(502)는 정렬된 데이터의 어드레스 펄스를 플라즈마 디스플레이 패널(505)의 어드레스 전극(X1~Xm)으로 인가시킨다.

타이밍 콘트롤부(501)는 스캔 구동부(503)와 서스테인 구동부(504)의 펄스 타이밍을 제어하여 서스테인 펄스의 갯수를 조절한다.

스캔 구동부(503)는 리셋 펄스, 스캔 펄스 및 서스테인 펄스를 각각의 스캔 전극(Y1~Yn)으로 인가한다.

서스테인 구동부(504)는 서스테인 펄스를 각각의 서스테인 전극(Z)으로 인가한다. 이러한 과정을 통해 플라즈마 디스플레이 패널(505)이 구동된다.

본 발명의 일실시에에서는 서스테인 기간에 스캔 전극 및 서스테인 전극 각각에는 소정의 정극성 전압이 인가되어, 소정의 정극성 그라운드 전압 레벨을 유지하고, 서스테인 펄스가 스캔 전극 또는 서스테인 전극 중 어느 하나의 전극에 인가될 때, 인가되는 반대 쪽의 전극에는 방전 제어 펄스를 인가하도록 한다.

이로써, 서스테인 펄스가 유지되는 구간 중 원하는 위치에서 서스테인 방전이 일어나게 할 수 있다. 이에 관한 보다 상세한 설명은 이후에 기술하기로 한다.

도 6은 본 발명의 일실시예에 따른 서스테인 기간에 인가되는 서스테인 펄스를 개략적으로 나타낸 파형도이다.

(a)는 본 발명의 일실시예에 따른 서스테인 기간 중에 스캔 전극 또는 서스테인 펄스에 서스테인 펄스가 인가되고, 인가되는 반대쪽 전극에는 방전 제어 펄스가 인가되는 것을 나타낸 것이고, (b)는 본 발명의 일실시예에 따른 서스테인 기간 중에 스캔 전극과 서스테인 전극에 인가되는 펄스의 전압 레벨차를 나타낸 것이다.

(a)에 도시된 바와 같이, 본 발명의 일실시예에 따른 서스테인 기간의 그라운드 전압(GND)은 소정의 정극성 그라운드 전압 레벨을 유지한다. 바람직하게는, 소정의 정극성 그라운드 전압 레벨은 20V 이상 40V이하로 인가된다.

또한, 스캔 전극 또는 서스테인 전극 중 어느 하나의 전극에 서스테인 펄스(Vs)가 인가될 때, 인가되는 반대쪽의 전극에는 방전 제어 펄스(Vc)가 인가된다. 즉, 서스테인 펄스가 스캔 전극에 인가될 때에는 서스테인 전극에 방전 제어 펄스가 인가되며, 서스테인 펄스가 서스테인 전극에 인가될 때에는, 스캔 전극에 방전 제어 펄스가 인가된다.

(b)에 도시된 바와 같이, (a)의 서스테인 펄스 및 방전 제어 펄스가 각각 인가될 때, 상기 펄스들의 전압 레벨차가 발생하게 된다.

이때, 종래의 0V에서 고전압(Vs)의 서스테인 펄스가 바로 인가되는 것과 달리, 단계적으로 서스테인 펄스 전압 레벨(Vs)로 인가되는 효과를 가짐으로써, 구동 장치 및 플라즈마 디스플레이 패널 및 플라즈마 디스플레이 패널의 구동 장치의 수명을 향상시킬 수 있다.

본 발명의 일실시예에서는 스캔 전극 또는 서스테인 전극에 인가되는 서스테인 펄스(Vs)와 인가되는 반대쪽의 그라운드 전압(GND)의 전압 레벨차를 방전 개시 전압보다 작게 함으로써, 서스테인 방전이 발생하지 않도록 한다.

또한, 서스테인 펄스(Vs)와 방전 제어 펄스(Vc)의 전압 레벨차를 방전 개시 전압과 같거나 더 크게 함으로써, 방전 제어 펄스가 인가될 때, 서스테인 방전이 일어나도록 한다.

상술한 그라운드 전압의 레벨에 대하여 서스테인 방전이 일어나기 위한 방전 제어 펄스의 전압 레벨은 -10V 이상에서 10 이하가 되도록 하는 것이 바람직하다.

도 7은 본 발명의 일실시예에 따른 서스테인 펄스가 인가될 때, 방전 제어 펄스의 인가 구간을 설명하기 위한 도이다. 도 7에 도시된 바와 같이, 본 발명의 일실시예에 따른 방전 제어 펄스는 서스테인 펄스가 유지되는 구간에 인가되도록 하며, 서스테인 펄스가 유지되는 구간 중 소정의 구간에 위치시킬 수 있다.

이때, 방전 제어 펄스는 각각의 서스테인 펄스에 대응하여 서로 다른 구간에 위치시킬 수 있다. 즉, 각각의 서스테인 펄스가 인가되는 구간의 앞 부분에 인가될 수 있으며, 중간 또는 마지막 부분에도 인가될 수 있다.

이로써, 종래에는 고정된 구간에서만 서스테인 방전이 발생하는 것과 달리, 방전 제어 펄스를 인가하는 구간의 위치를 조절하여, 서스테인 펄스가 인가되는 구간 중 원하는 위치에서 서스테인 방전을 일으킬 수 있다. 이에 따라, 플라즈마 디스플레이 패널 및 구동 장치의 스트레스를 줄여 수명을 향상시킬 수 있다.

또한, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 서스테인 방전 특성을 조절할 수 있으며, 서스테인 방전으로 인한 표시되는 광의 중심을 조절할 수 있다. 이에 따라, 표시되는 광의 휘도 특성 또한 조절할 수 있다.

본 발명의 일실시예에 따른 방전 제어 펄스의 폭(W)은 서스테인 펄스의 폭보다 작은 범위에서 조절이 가능하다. 이때, 방전 제어 펄스가 인가되는 구간 동안 서스테인 방전이 일어나게 된다. 즉, 방전 제어 펄스를 소정의 펄스 폭(W)을 조절하여 서스테인 방전이 일어나는 기간을 조절할 수 있다.

여기서, 방전 제어 펄스는 서스테인 펄스에 대하여 비교적 낮은 전압 레벨을 갖기 때문에, 그 폭을 쉽게 조절할 수 있는 장점이 있다. 이와 같은 장점을 이용하 여 다음 도 8과 같이, 방전 제어 펄스는 세폭을 갖도록 하여, 소거 펄스의 역할을 수행할 수 있다.

도 8은 본 발명의 변형된 실시예에 따른 서스테인 기간에 인가되는 서스테인 펄스를 개략적으로 나타낸 파형도이다. 도 8에 도시된 바와 같이, 본 발명의 변형된 실시예에 따른, 방전 제어 펄스 중 매서브필드 마다 서스테인 기간의 마지막 방전 제어 펄스는 소정의 세폭(We)을 갖도록 한다.

바람직하게는, 소정의 세폭(We)은 1μs 이상 3μs이하가 되도록 한다.

이에 따라, 서스테인 기간 동안 스캔 전극과 서스테인 전극에 인가되는 전체 서스테인 펄스 중 마지막 서스테인 펄스는 대응하는 마지막 방전 제어 펄스가 세폭을 가짐으로써, 서스테인 방전이 거의 일어나지 않게 된다.

이때, 상기 서스테인 펄스는 방전이 일어나지 않으므로, 반대쪽 전극의 마지막 서스테인 펄스인가 후, 벽전하를 소거하는 소거 펄스의 역할을 수행하게 된다.

이로써, 본 발명의 변형된 실시예에서는 별도의 소거 펄스를 인가하지 않아도 되므로, 서스테인 기간 후 잔류 벽전하를 효율적으로 소거할 수 있다.

이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.

그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

이상에서와 같이 본 발명은 플라즈마 디스플레이 패널의 구동 장치를 개선함으로써, 서스테인 방전을 제어할 수 있는 효과가 있다.

또한, 플라즈마 디스플레이 패널의 구동 장치를 개선함으로써, 플라즈마 디스플레이 패널 및 플라즈마 디스플레이 패널의 구동 장치의 수명을 향상시킬 수 있는 효과가 있다.

또한, 플라즈마 디스플레이 패널의 표시되는 광의 휘도 특성을 조절할 수 있다.

또한, 서스테인 기간 후 잔류 벽전하를 효율적으로 소거할 수 있는 효과가 있다.

Claims (12)

1. 리셋 기간, 어드레스 기간 및 서스테인 기간에 어드레스 전극(X₁~Xn)(n은 양의 정수), 스캔 전극 및 서스테인 전극에 리셋 펄스, 어드레스 펄스 및 서스테인 펄스가 인가되는 서브필드의 조합에 의하여 소정의 개수의 프레임으로 이루어지는 화상을 표현하는 플라즈마 디스플레이 패널의 구동 장치에 있어서,

   상기 서스테인 기간에는 소정의 정극성 그라운드 전압 레벨을 유지하고,

   상기 서스테인 펄스가 상기 스캔 전극 또는 서스테인 전극 중 어느 하나의 전극에 인가될 때,

   인가되는 반대쪽의 전극에는 방전 제어 펄스가 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 장치.
2. 제1항에 있어서,

   상기 소정의 정극성 그라운드 전압 레벨은 20V 이상 40V 이하인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 장치.
3. 제1항에 있어서,

   상기 소정의 정극성 그라운드 전압과 상기 서스테인 펄스의 전압 레벨차는 방전 개시 전압보다 작은 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 장 치.
4. 제1항에 있어서,

   상기 서스테인 펄스와 방전 제어 펄스의 전압 레벨차는 방전 개시 전압과 같거나 더 큰 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 장치.
5. 제1항에 있어서,

   상기 방전 제어 펄스가 인가될 때, 서스테인 방전이 일어나는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 장치.
6. 제1항에 있어서,

   상기 방전 제어 펄스의 전압 레벨은 -10V 이상 10 이하인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 장치.
7. 제1항에 있어서,

   상기 방전 제어 펄스는 소정의 펄스 폭으로 조절되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 장치.
8. 제7항에 있어서,

   상기 소정의 펄스 폭은 상기 서스테인 펄스의 폭보다 작은 것을 특징으로 하 는 플라즈마 디스플레이 패널의 구동 장치.
9. 제1항에 있어서,

   상기 방전 제어 펄스는 상기 서스테인 펄스가 유지되는 구간 중 소정의 구간에 위치하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 장치.
10. 제9항에 있어서,

    상기 방전 제어 펄스는 각각의 서스테인 펄스에 대응하여 서로 다른 구간에 위치하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 장치.
11. 제1항에 있어서,

    상기 서스테인 기간의 마지막 방전 제어 펄스는 소정의 세폭을 갖는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 장치.
12. 제11항에 있어서,

    상기 소정의 세폭은 1μs 이상 3μs 이하인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 장치.

Images