KR20060080643A - 슬러리 조성물 및 이를 이용한 화학적 기계적 연마 공정을포함하는 반도체 소자 제조 방법 - Google Patents

슬러리 조성물 및 이를 이용한 화학적 기계적 연마 공정을포함하는 반도체 소자 제조 방법 Download PDF

Info

Publication number
KR20060080643A
KR20060080643A KR1020050000935A KR20050000935A KR20060080643A KR 20060080643 A KR20060080643 A KR 20060080643A KR 1020050000935 A KR1020050000935 A KR 1020050000935A KR 20050000935 A KR20050000935 A KR 20050000935A KR 20060080643 A KR20060080643 A KR 20060080643A
Authority
KR
South Korea
Prior art keywords
slurry composition
relationship
integer
polysilicon layer
surfactant
Prior art date
Application number
KR1020050000935A
Other languages
English (en)
Other versions
KR100684877B1 (ko
Inventor
김성준
홍창기
이재동
최재광
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050000935A priority Critical patent/KR100684877B1/ko
Priority to US11/325,483 priority patent/US20060143993A1/en
Publication of KR20060080643A publication Critical patent/KR20060080643A/ko
Application granted granted Critical
Publication of KR100684877B1 publication Critical patent/KR100684877B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

여기에는 화학적 기계적 연마 공정에 사용되는 슬러리 조성물이 개시된다. 슬러리 조성물에는 계면활성제와 양이온성 고분자 화합물이 포함된다. 계면활성제와 양이온성 고분자 화합물은 노출된 폴리실리콘 표면에 패시베이션층을 형성한다. 따라서 폴리실리콘층과 실리콘 질화막 및 산화막과의 상대적인 제거 속도를 조절하는 것이 가능하며, 폴리실리콘층이 과도하게 제거되는 것을 방지할 수 있다.

Description

슬러리 조성물 및 이를 이용한 화학적 기계적 연마 공정을 포함하는 반도체 소자 제조 방법{SLURRY COMPOSITIONS AND FAVRICATION METHOD OF SEMICONDUCTOR DEVICE INCLUDING CHEMICAL MECHANICAL POLISHING PROCESS USING THE SAME}
도 1은 본 발명에 따른 슬러리 조성물에 첨가되는 계면활성제의 양과 디슁량의 관계를 보여주는 그래프이다.
도 2는 본 발명에 따른 슬러리 조성물에 첨가되는 폴리에틸렌이민의 분자량과 디슁량의 관계를 보여주는 그래프이다.
도 3는 본 발명에 따른 슬러리 조성물에 첨가되는 폴리에틸렌이민의 양과 디슁량의 관계를 보여주는 그래프이다.
도 4은 본 발명에 따른 슬러리 조성물에 첨가되는 연마제의 양과 디슁량의 관계를 보여주는 그래프이다.
도 5a 내지 도 5f는 본 발명에 따른 슬러리 조성물을 이용하는 화학적 기계적 연마 공정을 포함한 반도체 소자 제조 공정들을 나타낸 도면이다.
*도면의 주요부분에 대한 부호의 설명*
100 : 기판 102 : 활성 영역
104 : 분리 영역 106 : 절연막
108 : 폴리실리콘 110 : 금속 실리사이드
112 : 게이트 전극 114 : 캡핑층
116 : 스페이서 구조 118 : 폴리실리콘층
120 : 층간절연막 200 : 계면활성제
300 : 양이온성 고분자 화합물
본 발명은 화학적 기계적 연마 공정에 관한 것으로, 더욱 상세하게는 폴리실리콘층을 포함하는 구조의 화학적 기계적 연마 공정에 사용되는 슬러리 조성물과 이를 이용한 반도체 소자 제조 방법에 관한 것이다.
표면 평탄화 공정 방법 중 하나인 화학적 기계적 연마(chemical mechanical polishing : CMP) 공정에서는 회전판 상에 평탄화 공정을 수행할 웨이퍼(wafer)를 안착시키고 이 웨이퍼의 표면과 연마기의 패드(pad)를 접촉시킨 후, 슬러리(slurry)의 공급과 함께 회전판 및 연마기의 패드를 회전시켜 연마 공정을 수행한다. 즉, 웨이퍼 표면과 패드 사이로 슬러리가 유동하여 슬러리 내의 연마입자와 패드의 표면돌기에 의한 기계적 마찰에 의해 웨이퍼 표면의 연마가 이루어지는 동시에, 슬러리 내의 화학적 성분과 웨이퍼 표면의 화학적 반응에 의해 화학적 제거가 이루어진다.
일반적으로 슬러리는 제거 대상의 종류 및 특성에 따라 다양한 종류를 갖는다. 특히 반도체 제조 공정에서 널리 사용되는 폴리실리콘(poly silicon)에 대한 화학적 기계적 연마 슬러리는 제거하고자 하는 폴리실리콘층에 대해서는 제거 속도(removal rate)가 높아야하는 반면, 산화막을 포함하는 절연막(dielectric layer)과 실리콘 질화막을 포함하는 정지층(stopping layer)에 대해서는 제거 속도가 낮아야한다. 하지만 일반적으로 사용되는 실리카(SiO2)를 사용하는 실리카계 슬러리를 사용하여 폴리실리콘층을 화학적 기계적 연마 공정으로 제거하는 경우에는, 동일시간에 산화막 및 실리콘 질화막을 연마하는 경우보다 50배 내지 100배정도 훨씬 더 많이 제거되는 것으로 알려져 있다. 이로 인하여 폴리실리콘층이 과도하게 제거되면서 움푹 패이는 디슁(dishing) 또는 컵핑(cupping) 현상이 발생되는 경향이 있다. 특히 디슁 현상 등으로 인하여 모니터링 지점(monitoring site)에서 폴리실리콘이 완전히 제거되면, 후속 공정에서는 원하는 두께로 막이 형성되었는지 여부를 모니터링 할 수 없다는 문제가 발생한다. 따라서 원하는 특성을 지닌 반도체 소자를 얻어내기 위해서는 폴리실리콘의 화학적 기계적 연마 공정에서 폴리실리콘층이 과도하게 제거되는 것을 감소시킬 수 있는 슬러리 조성의 개발이 필요하다.
본 발명은 상술한 문제점을 해결하기 위하여 제안된 것으로, 본 발명의 목적은 폴리실리콘의 화학적 기계적 연마 공정에서 발생하는 과도한 폴리실리콘층 제거를 감소시킬 수 있는 새로운 조성의 슬러리를 제공하는데 있다.
본 발명의 다른 목적은 상기 새로운 조성의 슬러리를 이용하여 화학적 기계적 연마 공정을 통한 반도체 소자를 제조하는 방법을 제공하는데 있다.
상술한 기술적 과제를 달성하기 위한 본 발명에 따른 폴리실리콘층의 화학적 기계적 연마를 위한 슬러리 조성물은 캐리어 액체와; 연마제와; 상기 폴리실리콘층의 노출된 표면상에 제 1 패시베이션층을 선택적으로 형성하는 계면활성제와; 그리고 상기 제 1 패시베이션층 위에 제 2 패시베이션층을 선택적으로 형성하는 양이온성 고분자 화합물을 포함한다.
이 실시예에 있어서, 상기 양이온성 고분자 화합물은 이민 또는 아민 화합물로, 첨가량은 총 슬러리 조성의 0.001중량% 내지 1중량% 이다.
이 실시예에 있어서, 상기 양이온성 고분자 화합물은 노출된 폴리실리콘층의 표면에 패시베이션층을 형성한다.
이 실시예에 있어서, 상기 양이온성 고분자 화합물의 분자량은 800 내지 750000이다.
이 실시예에 있어서, 상기 슬러리 조성물에 포함되는 양이온성 고분자 화합물은 분자량이 클수록 과도하게 폴리실리콘층이 제거되는 것을 감소하는데 효과적이다.
이 실시예에 있어서, 상기 슬러리 조성물의 pH는 7 내지 12 사이이며, 상기 pH를 유지하기 위하여 황산, 질산, 염산, 인산, 수산화칼륨, 수산화 암모늄, 트리메틸아민, 트리에틸아민 및 수산화테트라메틸암모니아로 이루어진 그룹에서 선택된 pH 조절제를 더 포함한다.
이 실시예에 있어서, 상기 계면활성제는 비이온성 계면활성제이며, 에틸렌 산화물-프로필렌 산화물 블록 코폴리머 알콜 및 에틸렌 산화물-프로필렌 산화물-에틸렌 산화물 트리블록 폴리머로 이루어진 그룹에서 선택된 적어도 하나의 혼합물이다.
이 실시예에 있어서, 상기 에틸렌 산화물-프로필렌 산화물 블록 코폴리머 알콜은 CH3-(CH2)n-(CH(CH3)CH2O)y-(CH 2CH2O)x-OH 또는 R1-C6H4O-(CH(CH3 )CH2O)y-(CH2CH2O)x-OH에 의하여 표시되는 그룹에서 선택되며, 여기서, R1 은 C9H19 또는 C8H17이고, n은 3≤n≤22의 관계를 만족하는 정수이며, x는 1≤n≤30의 관계를 만족하는 정수이며, y는 1≤n≤30의 관계를 만족하는 정수이다.
이 실시예에 있어서, 상기 에틸렌 산화물-프로필렌 산화물 트리블록 폴리머는 (CH2CH2O)z-(CH(CH3)CH2O)y-(CH 2CH2O)x-OH 또는 (CH(CH3)CH2O)z-(CH 2CH2O)y-(CH(CH3)CH2O)x-OH에 의하여 표시되는 그룹에서 선택되며, 여기서, x는 1≤n≤30의 관계를 만족하는 정수이며, y는 1≤n≤30의 관계를 만족하는 정수이고, z는 1≤z≤30의 관계를 만족하는 정수이다.
이 실시예에 있어서, 상기 연마제는 실리카, 알루미나, 세리아, 삼산화망간으로 이루어진 그룹에서 선택되는 적어도 하나의 물질로 총 슬러리 조성의 0.1중량% 내지 50중량% 포함된다.
본 발명의 다른 특징에 의하면, 기판상에 도전 패턴을 형성하는 단계와; 산화막 및/또는 실리콘 질화막로 상기 도전 패턴을 감싸는 절연막을 형성하는 단계와; 상기 절연막 상에 폴리실리콘층을 증착하는 단계와; 그리고 연마 슬러리 조성 물을 이용한 화학적 기계적 연마로 상기 폴리실리콘층의 상부 부분을 제거하여 상기 절연막의 상부 부분을 노출하고 연마된 폴리실리콘 표면을 형성하는 단계를 포함하되, 상기 연마 슬러러 조성물은 계면활성제와 양이온성 고분자 화합물을 포함하며, 상기 계면활성제는 상기 폴리실리콘층 위에 제 1 패시베이션층을 선택적으로 형성하고, 상기 양이온성 고분자 화합물은 상기 제 1 패시베이션층 위에 제 2 패시베이션층을 형성하여 상기 폴리실리콘층의 제거 속도를 조절하는 것을 특징으로 하는 반도체 소자 제조 방법이 제공된다.
이 실시예에 있어서, 상기 노출된 절연막과 상기 연마된 폴리실리콘 표면 위에 층간 절연막을 형성하는 단계와; 상기 층간 절연막에 콘택 개구부를 형성하여 상기 연마된 폴리실리콘 표면의 일정 부분을 노출하는 단계를 더 포함한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 또한 층이 다른 층 또는 기판 상에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 도면상에서 동일한 참조번호는 동일한 요소를 지칭하는 것이다.
슬러리 조성물
기본적인 슬러리 조성물은 캐리어 액체와 연마입자 그리고 현탁액(suspension)으로 이루어진다. 캐리어 액체로는 일반적으로 탈이온수가 이용되고 있다. 그리고 연마입자는 실리카(SiO2), 알루미나(Al2O3), 세리아(CeO 2), 삼산화망간(Mn2O3)를 포함하는 다양한 산화물로부터 선택될 수 있다. 슬러리 내의 연마 입자의 크기나 양은 연마 효율에 큰 영향을 미친다. 따라서 일반적으로는 연마 입자의 크기가 균일한 것이 바람직하다. 연마 입자의 양은 총 슬러리 조성의 0.1중량% 내지 50중량% 정도가 바람직하다. 이보다 더 많은 양의 연마 입자를 투입하게 되면 오히려 연마가 과도하게 발생하여 피연마 물질이 과도하게 제거되는 경향이 있다.
기본적인 슬러리 조성물에는 다양한 물질이 첨가될 수 있다. 예를 들면, 점도 조절제, 비거품제(anti-foaming agents), 착물 화합물(chelating agents)이 포함되어 원하는 성질을 갖도록 조절될 수 있다.
슬러리 조성물은 버퍼링제(buffering agents) 또는 버퍼링제를 포함하지 않는 산 및 염기를 더 포함하여 적당한 폐하지수(pH) 범위내로 만들어질 수 있다. 폐하지수(pH)를 조절하기 위하여 사용되는 산으로는 예를들면, 황산(H2SO4), 질산(HNO3), 염산(HCl), 인산(H3PO4) 등이 있다. 그리고 폐하지수(pH)를 조절하기 위하여 사용되는 염기로는 예를들면, 수산화칼륨(KOH), 수산화 암모늄(NH4OH), 트리메틸아민(trimethylamine : TMA), 트리에틸아민(triethylamine : TEA), 수산화테트라메틸암모니아(tetraemthylammonium hydroxide : TMAH) 등이 있다. 슬러리 조성물의 폐하지수(pH)는 적어도 7, 바람직하게는 7 내지 12 범위내로 조절된다. 슬러리 조성물의 폐하지수(pH)를 중성 내지는 염기성을 띠는 범위로 조절하는 이유는 슬러리 조성물이 산성을 띠게되면 연마 효율이 떨어지기 때문이다.
슬러리 조성물에는 친수성기 그룹(hydrophilic fuctional group) 및 소수성기 그룹(hydrophobic functional group)을 모두 포함하는 하나 또는 그 이상의 계면활성제가 포함된다. 본 발명에서 사용되는 계면활성제는 비이온성 계면활성제이다. 그리고 본 발명에 따른 전형적인 계면활성제는 폴리머 알콜로써 에틸렌 산화물(EO) 및 프로필렌 산화물(PO)의 조합으로 코폴리머(copolymer)의 형태인 EOx-POy로 구성되거나, 트리블록(triblock) 코폴리머의 형태인 EOx-POy-EOz 또는 PO x-EOy-POz로 구성된다. 이러한 계면활성제는 소수성을 띠는 폴리실리콘의 표면에 우선적으로 결합하여 패시베이션층(passivation layer)을 형성한다. 폴리머 계면활성제는 총 슬러리 조성의 적어도 0.001중량%, 바람직하게는 0.001중량% 내지 5중량% 포함될 수 있다.
에틸렌 산화물-프로필렌 산화물 블록 코 폴리머 알콜은 식 Ⅰ로 표현되는 제 1 그룹의 알콜과, 식 Ⅱ로 표현되는 제 2 그룹의 알콜로 구성되는 그룹으로부터 선택될 수 있다.
식 Ⅰ
CH3-(CH2)n-(CH(CH3)CH2O)y-(CH2 CH2O)x-OH
식 Ⅱ
R1-C6H4O-(CH(CH3)CH2O)y-(CH2 CH2O)x-OH
그리고 여기서, R1은 C9H19 또는 C8H17이고, n은 3≤n≤22의 관계를 만족하는 정수이며, x는 1≤n≤30의 관계를 만족하는 정수이며, y는 1≤n≤30의 관계를 만족하는 정수이다.
마찬가지로 에틸렌 산화물-프로필렌 산화물 트리블록 코폴리머 알콜은 식 Ⅲ으로 표현되는 제 1 그룹의 알콜과, 식 Ⅳ로 표현되는 제 2 그룹의 알콜로 구성되는 그룹으로부터 선택될 수 있다.
식 Ⅲ
(CH2CH2O)z-(CH(CH3)CH2O)y-(CH2 CH2O)x-OH
식 Ⅳ
(CH(CH3)CH2O)z-(CH2CH2O)y-(CH(CH 3)CH2O)x-OH
그리고 여기서, x는 1≤n≤30의 관계를 만족하는 정수이며, y는 1≤n≤30의 관계를 만족하는 정수이고, z는 1≤z≤30의 관계를 만족하는 정수이다.
슬러리 조성물에는 양이온성 고분자 화합물이 추가로 포함된다. 양이온성 고분자 화합물은 이민(imine) 또는 아민(amine) 화합물이 될 수 있다. 양이온성 고분자 화합물은 분자량이 큰 것을 사용할수록 폴리실리콘층의 과도한 제거 현상을 줄이는데 효과적이다. 바람직하게는 분자량이 800 내지 750000인 것이 좋다. 양이온성 고분자 화합물의 첨가량은 총 슬러리 조성의 0.001중량% 내지 1중량% 인 것이 좋다. 이보다 더 많은 양을 첨가하게되면 슬러리의 분산성이 악화되어 오히려 디슁량이 증가하는 경향을 보인다. 양이온성 고분자 화합물은 노출된 폴리실리콘층 위 에 계면활성제가 부착되어 형성되는 패시베이션층 상에 또 다른 패시베이션층을 형성한다. 양이온성 고분자 화합물은 계면활성제에 의해 이루어진 패시베이션층이 미처 보호하지 못한 부분들을 보완하는 또다른 패시베이션층을 형성함으로서 계면활성제만을 이용할 때보다 폴리실리콘층의 과도한 제거 현상을 억제시키는데 더욱 효과적이다.
비교 실험 데이터
(피연마시편)
-블랭킷 웨이퍼(blanket wafer)
실리콘 질화막 시편: 8인체 배어 웨이퍼(bare wafer) 상에 TEOS(tetra ethyl ortho silicate) 막을 약 1000 옹스트롬(Å) 정도 형성한 후 그 위에 실리콘 질화막을 약 5000 옹스트롬 정도 형성하여 실리콘 시편을 준비하였다.
산화막 시편: 8인치 배어 웨이퍼 상에 TEOS 막을 약 8000 옹스트롬 정도 형성하여 산화막 시편을 준비하였다.
폴리실리콘층 시편 : 8인체 배워 웨이퍼 상에 TEOS 막을 약 1000 옹스트롬 정도 형성한 후 그 위에 폴리실리콘층을 약 5000 옹스트롬 정도 형성하여 폴리실리콘층 시편을 준비하였다.
-패턴 웨이퍼(pattern wafer)
8인치 베어 웨이퍼 상에 TEOS 막을 약 1000 옹스트롬 정도 형성한 후 8㎛, 16㎛, 64㎛ 및 125㎛의 라인 폭(line width)을 패터닝하고 식각하여 각각 5000 옴스트롬 정도 높이의 그루브(groove)를 형성한다. 그리고 형성된 5000 옴스트롬 높 이의 그루브에 폴리실리콘을 증착시켜 패턴이 형성된 시편을 준비하였다.
(CMP 조건)
본 발명의 실험예들은 CMP 설비로서 에바라(EBARA)사의 F-REX 200 설비와 AMAT사의 MIRRA 설비를 사용하였다. 연마 제거 속도 측정을 위한 블랭킷 웨이퍼 연마에는 F-REX 200 설비를 사용하였으며, 디슁량의 측정을 위한 패턴 웨이퍼의 연마에는 MIRRA 설비를 사용하였다. 실험에 사용한 F-REX 200 설비의 연마 패드로서, 상부 연마 패드(top polishing pad)는 Rodel IC 1000을, 그리고 하부 연마 패드(sub polishing pad)는 Rodel Suba 4 를 사용하였다. 연마 패드에 대한 웨이퍼의 접촉 압력(연마 로드)을 4psi, 연마 패드가 부착된 연마 플레이트의 회전 속도는 80rpm으로 설정하고, 폴리싱 헤드(polishing head)의 회전 속도는 약 72 rpm으로 설정하고, 슬러리 공급 속도는 약 200ml/min 으로 설정하였다. 상술한 블랭킷 웨이퍼의 화학적 기계적 연마 공정 시험 시간은 60초로 설정하였다. 패턴 웨이퍼의 화학적 기계적 연마 공정 시험 시간은 블랭킷 웨이퍼의 화학적 기계적 연마 공정 시험 후 폴리실리콘층이 10000 옴스트롱 제거되는데 걸리는 시간을 계산하여 얻어진 시간으로 설정하였다. 이하, 후술되어 있는 실험예들은 모두 이와 같은 동일한 조건에서 얻어진 것들이다.
(실험예 1)
비이온성 계면활성제를 슬러리 조성에 포함하였을 때 산화막, 실리콘 질화막 그리고 폴리실리콘층에 대한 제거 속도 및 폴리실리콘층의 디슁량을 알아보기 위한 실험을 하였다. 슬러리에는 연마제로 콜로이달 실리카 (colloidal silica)를 10 중 량% 첨가하였으며, 폐하지수(pH)는 11로 유지되도록 하였다. 비이온성 계면활성제로는 상술한 에틸렌 산화막-프로필렌 산화막-에틸렌 산화막 트리블록 폴리머(EOx-POy-EOz ) 중 x=13, y=30, z=13인 화합물을 사용하였으며, 첨가량을 다양하게 조절하여 슬러리 내에 투입한 후 화학적 기계적 연마 공정을 실시한 결과를 정리한 것이 표 1과 같았다.
0중량% 0.005중량% 0.01중량% 0.05중량%
폴리실리콘층 제거속도(Å/min) 7997 5983 5159 2216
실리콘산화막 제거속도(Å/min) 40.9 50.6 49.8 53.5
실리콘질화막 제거속도(Å/min) 15.9 22.3 23.3 23.6
선택비(폴리실리콘층: 실리콘산화막) 195.6 118.1 103.6 41.4
선택비(폴리실리콘층: 실리콘질화막) 503.1 268.2 221 93.7
표 1에 표시된 것과 같이 계면활성제의 첨가량이 증가함에 따라 폴리실리콘층의 제거 속도는 감소하는 경향을 보였다. 특히 계면활성제를 0.05중량% 첨가하면 0.01중량% 첨가할 때에 비하여 폴리실리콘층의 제거 속도가 거의 절반으로 줄어들었다. 폴리실리콘층의 제거 속도가 줄어들면 그만큼 화학적 기계적 연마 공정에서 소모되는 시간이 많이 필요하여 전체 공정 시간이 지연된다는 문제점이 발생한다. 따라서 계면활성제의 첨가량은 0.01중량% 이하로 하는 것이 좋다. 바람직한 계면활성제의 첨가량은 0.001중량% 내지 0.01중량% 이다.
슬러리 조성 내에 계면활성제의 첨가량 변화와 디슁량과의 관계를 나타낸 그래프인 도 1에 도시된바와 같이 계면활성제의 첨가량이 증가함에 따라서 디슁량은 크게 감소하였다.
(실험예2)
콜로이달 실리카를 총 슬러리 양의 10중량%로 하고, 실시예 1에서 사용한 것과 동일한 계면활성제를 총 슬러리 양의 0.01중량%를 첨가하였다. 그리고 여기에 다양한 분자량을 가진 폴리에틸렌이민(polyethylenimine : PEI)을 0.1중량% 첨가하고, 폐하지수(pH)는 11로 유지시켰다.
표 2는 폴리에틸렌이민의 분자량을 변화시키면서 화학적 기계적 연마 공정을 실시한 결과표이다.
PEI첨가전 Mw:800 Mw : 2000 Mw : 25000 MW : 750000
폴리실리콘층 제거속도(Å/min) 5159 4958 5201 5124 5227
실리콘산화막 제거속도(Å/min) 49.8 52.6 48.5 45.1 36.4
실리콘질화막 제거속도(Å/min) 23.3 25.4 22 19.6 17.4
선택비(폴리실리콘층:실리콘산화막) 103.6 94.3 107.2 113.6 143.6
선택비(폴리실리콘층:실리콘질화막) 221 195.2 236.4 261.4 300.4
분자량이 800인 폴리에틸렌이민을 첨가하는 경우에는 폴리에틸렌이민을 첨가하기 전보다 오히려 폴리실리콘층의 제거 속도가 감소하였다. 또한 폴리에틸렌이민의 분자량의 변화에 따른 디슁량을 보이는 도 2에 도시된 것처럼 분자량이 800 또는 2000인 경우에는 디슁량이 오히려 폴리에틸렌이민 첨가 전보다 컸다. 그리고 첨가되는 폴리에틸렌이민의 분자량이 25000 이상이 되면 비로소 디슁량이 폴리에틸렌이민 첨가전보다 감소하였다. 디슁량의 감소 효과는 특히 폴리실리콘층의 노출 라 인 폭이 큰 경우(64㎛ 및 125㎛)에 더욱 현저하였다. 첨가될 폴리에틸렌이민의 분자량은 클수록 좋으며, 바람직하게는 25000 내지 750000 인 것이 좋을 것이다.
(실험예 3)
콜로이달 실리카를 총 슬러리의 10중량%가 되도록 하고, 실시예 1에서 사용한 것과 동일한 계면활성제를 총 슬러리 양의 0.01중량% 첨가하였다. 그리고 분자량이 750000인 폴리에틸렌이민의 첨가량을 변화시키면서 실험을 실시하였다. 이때 pH는 11로 유지시켰다.
폴리에틸렌이민이 첨가량을 변화시키면서 화학적 기계적 연마 공정을 수행한 결과는 다음 표 3과 같다.
0중량% 0.01중량% 0.05중량% 0.1중량% 0.5중량%
폴리실리콘층 제거속도(Å/min) 5159.2 4874.2 4906.5 5227.2 4047.1
실리콘산화막 제거속도(Å/min) 49.8 46.6 40.5 36.4 15.1
실리콘질화막 제거속도(Å/min) 23.3 23.1 20 17.4 4.3
선택비(폴리실리콘층: 실리콘산화막) 103.6 104.6 121.1 143.8 267.4
선택비(폴리실리콘층: 실리콘질화막) 221.4 210.7 299.6 245.3 950.2
폴리에틸렌이민을 첨가하면 첨가하지 않을 때에 비하여 폴리실리콘층의 제거 속도는 소량 감소하지만, 첨가량이 증가함에 따라 폴리실리콘층의 제거 속도가 증가하는 추세를 보였다. 하지만 0.5중량%의 폴리에틸렌이민을 첨가하면 0.1중량%의 폴리에틸렌이민을 첨가할 때에 비하여 폴리실리콘층의 제거속도가 눈에 띠게 감소하였다.
폴리에틸렌이민의 첨가량에 따른 디슁량을 보여주는 도 3을 참조하면 폴리에틸렌이민을 0.1중량% 이상 첨가하면 디슁량이 오히려 증가하는 것을 볼 수 있었다. 이러한 현상이 발생되는 이유는 폴리에틸렌이민의 첨가량이 슬러리 조성 중에 0.1중량% 이상이 되면 오히려 슬러리의 분산성이 악화되어 디슁이 증가하기 때문으로 분석되었다.
(실험예4)
슬러리 조성 중에 0.01중량%에 해당하는 양만큼 실시예 1에서 사용한 것과 동일한 계면활성제를 첨가하고 , 분자량 750000인 폴리에틸렌이민을 슬러리 조성의 0.1중량%를 첨가하고, pH는 11로 유지시켰다.
연마제의 첨가량을 변화시키면서 화학적 기계적 연마 공정을 수행한 결과는 다음 표 4와 같다. 이때 연마제로는 콜로이달 실리카를 사용하였다.
1중량% 4.5중량% 9중량% 17중량%
폴리실리콘층 제거속도(Å/min) 3726 5123.3 5227.2 5142.6
실리콘산화막 제거속도(Å/min) 20.2 23.6 36.4 56.4
실리콘질화막 제거속도(Å/min) 10.6 18.4 17.3 27.1
선택비(폴리실리콘층:실리콘산화막) 162.1 216.7 143.7 91.3
선택비(폴리실리콘층:실리콘질화막) 309 278.5 302.2 189.8
연마제를 1중량% 첨가했을 때를 제외하고는 폴리실리콘층의 제거 속도는 거의 비슷한 수준으로 얻어졌다. 하지만 도 4에 도시된 바와같이 연마제의 첨가량이 증가할수록 디슁량은 크게 증가하였다. 특히 연마제의 첨가량이 9중량% 이상이 되 면 디슁량은 대략 두배 이상 증가하였다. 따라서 연마제의 첨가량은 0.1중량% 내지 9중량% 정도를 첨가하는 것이 바람직할 것이다.
도 5a 내지 도 5f는 본 발명에 따른 슬러리 조성물을 이용하는 화학적 기계적 연마 공정을 포함한 반도체 소자 제조 공정들을 나타낸 도면이다.
도 5a를 참조하면, 기판(100)은 분리 영역(104)에 의하여 분리된 활성 영역(102)을 가진다. 활성 영역(102)에는 최종적인 반도체 소자가 적당하게 동작할 수 있도록 하나 또는 그 이상의 도프된 영역(미도시)을 포함하여 전기적 콘택이 만들어져야만 한다. 기판(100)상에 형성된 절연막(106) 위에는 폴리실리콘(108)과 금속 실리사이드(110)의 적층 구조로 이루어진 게이트 전극(112)이 형성된다. 금속 실리사이드(110)는 폴리실리콘과 텅스텐, 코발트 또는 니켈 같은 금속 내지는 금속합금이 반응하여 형성된다. 그리고 게이트 전극(112)은 산화막 및/또는 실리콘 질화막을 포함하여 구성되는 캡핑층(114)과 스페이서 구조(116)에 의하여 보호된다. 기판과 전기적 콘택을 얻을 목적으로 상기 구조상에 폴리실리콘층(114)이 증착된다.
이후 캡핑층(114)이 노출되도록 화학적 기계적 연마 공정을 통하여 폴리실리콘층(114)을 제거한다. 도 5b 및 5c에서 도시한바와 같이 화학적 기계적 연마 공정 중 본 발명에 따른 슬러리 조성을 이용하면 폴리실리콘층(118) 위에 계면활성제(200) 및 양이온성 고분자 화합물(300)이 부착되어 패시베이션층이 형성된다. 패시베이션층은 폴리실리콘층이 제거되는 속도를 줄여 폴리실리콘층이 과도하게 제거되는 것을 방지하는 역할을 한다. 폴리실리콘층(118)의 상부 부분이 제거되면서 스페이서 구조(116) 사이에 폴리실리콘 플러그(114a)가 형성된다. 이때 노출되는 스페 이서 구조(116) 및 캡핑층(114)과 폴리실리콘 플러그(114a)상에 계면활성제(200a)와 양이온성 고분자 화합물(300a)이 적절하게 배치되어 폴리실리콘 및 산화막 그리고 실리콘 질화막의 제거 속도를 적절하게 한정함으로서, 도 5d에 도시한 바와 같이 거의 평탄한 표면이 만들어진다. 연마된 폴리실리콘 표면은, 정지층인 캡핑층 또는 스페이서 구조에 의하여 한정된 평면으로부터 25 옴스트롱 내지 50 옴스트롱 정도 낮게 위치한다.
도 5e에 도시된 바와 같이 화학적 기계적 연마 공정이 완료된 후, 층간 절연막(120)이 증착될 수 있다. 층간 절연막(120) 산화막으로 형성한다. 이후 포토레지스트 콘택 패턴(미도시)이 층간 절연막(120) 상에 형성된다. 이어서, 층간 절연막 물질은 식각되어 층간 절연막을 관통하여 폴리실리콘 플러그(118a)의 표면을 노출하는 콘택 개구부(contact opening, 122)를 형성한다.
새로운 슬러리 조성물에 첨가된 계면활성제와 양이온성 고분자 화합물에 의하여 폴리실리콘이 과도하게 제거되는 현상이 방지되어 캡핑막(114) 및 스페이서 구조(116)의 상부와 폴리실리콘 플러그(118a)의 표면이 실질적으로 평탄하게 유지된다. 그 결과, 도 5f에 도시된 바와 같이 콘택 개구부(112)의 식각을 통해 폴리실리콘 플러그(118a)의 상부 표면이 노출된다. 따라서 종래에 과도하게 폴리실리콘이 제거됨으로 인하여 저식각되어 콘택 개구부(112)의 바닥에 층간 절연막이 잔류하는 현상 등이 개선될 수 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물 론이다. 그러므로 본 발명의 범위는 상술한 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구범위 뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
상술한 바와 같이 본 발명에 의하면, 폴리실리콘층 위에 패시베이션층을 형성함으로써 과도하게 폴리실리콘층이 제거되는 것을 방지할 수 있다. 또한 모니터링 지점에서 폴리실리콘이 완전히 제거됨으로 인하여 후속 공정에서 모니터링을 할 수 없었던 문제도 해결할 수 있다.

Claims (15)

  1. 폴리실리콘층의 화학적 기계적 연마를 위한 슬러리 조성물에 있어서,
    캐리어 액체와;
    연마제와;
    상기 폴리실리콘층의 노출된 표면상에 제 1 패시베이션층을 선택적으로 형성하는 계면활성제와; 그리고
    상기 제 1 패시베이션층 위에 제 2 패시베이션층을 선택적으로 형성하는 양이온성 고분자 화합물을 포함하는 슬러리 조성물.
  2. 제 1항에 있어서,
    상기 양이온성 고분자 화합물은 이민 또는 아민 화합물로, 첨가량은 연마 슬러리 조성의 0.001중량% 내지 1중량% 인 슬러리 조성물.
  3. 제 1항에 있어서,
    상기 양이온성 고분자 화합물의 분자량은 800 내지 750000인 슬러리 조성물.
  4. 제 1항에 있어서,
    상기 슬러리 조성물의 pH는 7 내지 12 사이이며, 상기 pH를 유지하기 위하여 황산, 질산, 염산, 인산, 수산화칼륨, 수산화 암모늄, 트리메틸아민, 트리에틸아민 및 수산화테트라메틸암모니아로 이루어진 그룹에서 선택된 pH 조절제를 더 포함하는 슬러리 조성물.
  5. 제 1항에 있어서,
    상기 계면활성제는 비이온성 계면활성제이며, 에틸렌 산화막-프로필렌 산화막 블록 코폴리머 알콜 및 에틸렌 산화막-프로필렌 산화막-에틸렌 산화막 트리블록 폴리머로 이루어진 그룹에서 선택된 적어도 하나의 혼합물인 슬러리 조성물.
  6. 제 5항에 있어서,
    상기 에틸렌 산화막-프로필렌 산화막 블록 코폴리머 알콜은
    CH3-(CH2)n-(CH(CH3)CH2O)y-(CH2 CH2O)x-OH
    또는
    R1-C6H4O-(CH(CH3)CH2O)y-(CH2 CH2O)x-OH
    에 의하여 표시되는 그룹에서 선택되며,
    여기서, R1은 C9H19 또는 C8H17이고, n은 3≤n≤22의 관계를 만족하는 정수이며, x는 1≤n≤30의 관계를 만족하는 정수이며, y는 1≤n≤30의 관계를 만족하는 정수인 것을 특징으로 하는 슬러리 조성물.
  7. 제 5항에 있어서,
    상기 에틸렌 산화막-프로필렌 산화막 트리블록 폴리머는
    (CH2CH2O)z-(CH(CH3)CH2O)y-(CH2 CH2O)x-OH
    또는
    (CH(CH3)CH2O)z-(CH2CH2O)y-(CH(CH 3)CH2O)x-OH
    에 의하여 표시되는 그룹에서 선택되며,
    여기서, x는 1≤n≤30의 관계를 만족하는 정수이며, y는 1≤n≤30의 관계를 만족하는 정수이고, z는 1≤z≤30의 관계를 만족하는 정수인 것을 특징으로 하는 슬러리 조성물.
  8. 제 1항에 있어서,
    상기 연마제는 실리카, 알루미나, 세리아, 삼산화망간으로 이루어진 그룹에서 선택되는 적어도 하나의 물질로 총 슬러리 조성의 0.1중량% 내지 50중량% 포함되는 슬러리 조성물.
  9. 기판상에 도전 패턴을 형성하는 단계와;
    산화막 및/또는 실리콘 질화막로 상기 도전 패턴을 감싸는 절연막을 형성하는 단계와;
    상기 절연막 상에 폴리실리콘층을 증착하는 단계와; 그리고
    연마 슬러리 조성물을 이용한 화학적 기계적 연마로 상기 폴리실리콘층의 상 부 부분을 제거하여 상기 절연막의 상부 부분을 노출하고 연마된 폴리실리콘 표면을 형성하는 단계를 포함하되,
    상기 연마 슬러러 조성물은 계면활성제와 양이온성 고분자 화합물을 포함하며, 상기 계면활성제는 상기 폴리실리콘층 위에 제 1 패시베이션층을 선택적으로 형성하고, 상기 양이온성 고분자 화합물은 상기 제 1 패시베이션층 위에 제 2 패시베이션층을 선택적으로 형성하여 상기 폴리실리콘층의 제거 속도를 조절하는 것을 특징으로 하는 반도체 소자 제조 방법.
  10. 제 9항에 있어서,
    상기 노출된 절연막과 상기 연마된 폴리실리콘 표면 위에 층간 절연막을 형성하는 단계와;
    상기 층간 절연막에 콘택 개구부를 형성하여 상기 연마된 폴리실리콘 표면의 일정 부분을 노출하는 단계를 더 포함하는 반도체 소자 제조 방법.
  11. 제 9항에 있어서,
    상기 계면활성제는 비이온성 계면활성제이며, 에틸렌 산화막-프로필렌 산화막 블록 코폴리머 알콜 및 에틸렌 산화막-프로필렌 산화막-에틸렌 산화막 트리블록 폴리머로 이루어진 그룹에서 선택된 적어도 하나의 혼합물인 것을 특징으로 하는 반도체 소자 제조 방법.
  12. 제 11항에 있어서,
    상기 에틸렌 산화막-프로필렌 산화막 블록 코폴리머 알콜은
    CH3-(CH2)n-(CH(CH3)CH2O)y-(CH2 CH2O)x-OH
    또는
    R1-C6H4O-(CH(CH3)CH2O)y-(CH2 CH2O)x-OH
    에 의하여 표시되는 그룹에서 선택되며,
    여기서, R1은 C9H19 또는 C8H17이고, n은 3≤n≤22의 관계를 만족하는 정수이며, x는 1≤n≤30의 관계를 만족하는 정수이며, y는 1≤n≤30의 관계를 만족하는 정수인 것을 특징으로 하는 반도체 소자 제조 방법.
  13. 제 11항에 있어서,
    상기 에틸렌 산화막-프로필렌 산화막 트리블록 폴리머는
    (CH2CH2O)z-(CH(CH3)CH2O)y-(CH2 CH2O)x-OH
    또는
    (CH(CH3)CH2O)z-(CH2CH2O)y-(CH(CH 3)CH2O)x-OH
    에 의하여 표시되는 그룹에서 선택되며,
    여기서, x는 1≤n≤30의 관계를 만족하는 정수이며, y는 1≤n≤30의 관계를 만족하는 정수이고, z는 1≤z≤30의 관계를 만족하는 정수인 것을 특징으로 하는 반도체 소자 제조 방법.
  14. 제 9항에 있어서,
    상기 양이온성 고분자 화합물은 이민 또는 아민 화합물로, 상기 연마 슬러리 조성물의 총 질량의 0.001중량% 내지 1중량% 만큼 포함되는 반도체 소자 제조 방법.
  15. 제 14항에 있어서,
    상기 양이온성 고분자 화합물의 분자량은 800 내지 750000인 반도체 소자 제조 방법.
KR1020050000935A 2005-01-05 2005-01-05 슬러리 조성물 및 이를 이용한 화학적 기계적 연마 공정을포함하는 반도체 소자 제조 방법 KR100684877B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050000935A KR100684877B1 (ko) 2005-01-05 2005-01-05 슬러리 조성물 및 이를 이용한 화학적 기계적 연마 공정을포함하는 반도체 소자 제조 방법
US11/325,483 US20060143993A1 (en) 2005-01-05 2006-01-05 Slurry compositions for use in chemical mechanical polishing and method of manufacturing semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050000935A KR100684877B1 (ko) 2005-01-05 2005-01-05 슬러리 조성물 및 이를 이용한 화학적 기계적 연마 공정을포함하는 반도체 소자 제조 방법

Publications (2)

Publication Number Publication Date
KR20060080643A true KR20060080643A (ko) 2006-07-10
KR100684877B1 KR100684877B1 (ko) 2007-02-20

Family

ID=36638770

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050000935A KR100684877B1 (ko) 2005-01-05 2005-01-05 슬러리 조성물 및 이를 이용한 화학적 기계적 연마 공정을포함하는 반도체 소자 제조 방법

Country Status (2)

Country Link
US (1) US20060143993A1 (ko)
KR (1) KR100684877B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7799491B2 (en) * 2006-04-07 2010-09-21 Aptina Imaging Corp. Color filter array and imaging device containing such color filter array and method of fabrication
KR100829594B1 (ko) * 2006-10-10 2008-05-14 삼성전자주식회사 화학 기계적 연마용 슬러리 조성물 및 이를 이용한 반도체메모리 소자의 제조 방법
US7723234B2 (en) * 2006-11-22 2010-05-25 Clarkson University Method for selective CMP of polysilicon
US20080204580A1 (en) * 2007-02-28 2008-08-28 Micron Technology, Inc. Method, apparatus and system providing imaging device with color filter array
GB2584372B (en) * 2018-02-22 2022-04-13 Massachusetts Inst Technology Method of reducing semiconductor substrate surface unevenness

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3674736A (en) * 1969-04-15 1972-07-04 Nat Distillers Chem Corp Process for the preparation of pigmented polymer powders of controlled particle shape and size and size distribution and product
JPH10298538A (ja) 1997-04-30 1998-11-10 Hitachi Chem Co Ltd 酸化セリウム研磨剤及び基板の研磨法
JP4538109B2 (ja) 1999-02-18 2010-09-08 株式会社トッパンＴｄｋレーベル 化学機械研磨組成物
KR100378180B1 (ko) * 2000-05-22 2003-03-29 삼성전자주식회사 화학기계적 연마 공정용 슬러리 및 이를 이용한 반도체소자의 제조방법
US6326134B1 (en) * 2000-08-24 2001-12-04 Eastman Kodak Company Process for manufacture of photographic emulsion
US6540935B2 (en) * 2001-04-05 2003-04-01 Samsung Electronics Co., Ltd. Chemical/mechanical polishing slurry, and chemical mechanical polishing process and shallow trench isolation process employing the same
US6776810B1 (en) * 2002-02-11 2004-08-17 Cabot Microelectronics Corporation Anionic abrasive particles treated with positively charged polyelectrolytes for CMP
US20040092102A1 (en) * 2002-11-12 2004-05-13 Sachem, Inc. Chemical mechanical polishing composition and method
KR100640600B1 (ko) * 2003-12-12 2006-11-01 삼성전자주식회사 슬러리 조성물 및 이를 이용한 화학기계적연마공정를포함하는 반도체 소자의 제조방법
US7524347B2 (en) * 2004-10-28 2009-04-28 Cabot Microelectronics Corporation CMP composition comprising surfactant

Also Published As

Publication number Publication date
KR100684877B1 (ko) 2007-02-20
US20060143993A1 (en) 2006-07-06

Similar Documents

Publication Publication Date Title
KR100611064B1 (ko) 화학 기계적 연마 공정용 슬러리 조성물, 상기 슬러리조성물을 이용한 화학 기계적 연마 방법 및 상기 방법을이용한 게이트 패턴의 형성 방법
KR100640600B1 (ko) 슬러리 조성물 및 이를 이용한 화학기계적연마공정를포함하는 반도체 소자의 제조방법
KR100814416B1 (ko) 고 평탄화 슬러리 조성물 및 이를 이용한 화학 기계적 연마방법
KR100442873B1 (ko) 화학적 기계적 폴리싱 슬러리 및 이를 사용한 화학적기계적 폴리싱 방법
KR101178236B1 (ko) Ｃｍｐ용 슬러리 조성물 및 연마방법
KR101060441B1 (ko) Ｓｔｉ를 위한 화학/기계 연마 방법
JP5016220B2 (ja) 窒化ケイ素上の二酸化ケイ素をケミカルメカニカル研磨するための多工程法
US6350393B2 (en) Use of CsOH in a dielectric CMP slurry
US7314578B2 (en) Slurry compositions and CMP methods using the same
KR101718788B1 (ko) 화학 기계 연마 조성물 및 관련 방법
US8043970B2 (en) Slurry compositions for selectively polishing silicon nitride relative to silicon oxide, methods of polishing a silicon nitride layer and methods of manufacturing a semiconductor device using the same
KR101603361B1 (ko) 화학적-기계적 연마 조성물 및 그 제조 및 사용 방법
KR101672811B1 (ko) 폴리실리콘, 실리콘 옥사이드 및 실리콘 니트라이드를 포함하는 기판의 연마 방법
KR101737334B1 (ko) 실리콘 옥사이드 및 실리콘 니트라이드 중 하나 이상과 폴리실리콘을 포함하는 기판의 연마 방법
JP2009524236A (ja) Ｃｍｐスラリー及びこれを用いる半導体ウェハーの研磨方法
KR101037526B1 (ko) 화학적 기계적 연마 조성물 및 이를 이용한 반도체 소자의 제조 방법
WO2006001558A1 (en) High selectivity cmp slurry composition for sti process in semiconductor manufacture
KR102005254B1 (ko) 기판의 폴리싱 방법
KR100750191B1 (ko) 슬러리 조성물, 이를 이용한 화학 기계적 연마 방법 및상기 방법을 이용한 비 휘발성 메모리 소자의 제조 방법
JP4851535B2 (ja) 研磨選択度調節補助剤及びこれを含有するｃｍｐスラリー
US20060143993A1 (en) Slurry compositions for use in chemical mechanical polishing and method of manufacturing semiconductor device using the same
KR101672816B1 (ko) 실리콘 옥사이드 및 실리콘 니트라이드중 적어도 하나와 폴리실리콘을 포함하는 기판의 연마 방법
KR101718798B1 (ko) 안정화된 화학 기계적 연마 조성물 및 기판의 연마 방법
JP2008182181A (ja) 研磨用組成物
KR20060077353A (ko) 슬러리 조성물, 이를 이용한 가공물의 연마방법 및 반도체장치의 콘택 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee