KR20060078259A - Method of forming capacitor in semiconductor device - Google Patents
Method of forming capacitor in semiconductor device Download PDFInfo
- Publication number
- KR20060078259A KR20060078259A KR1020040117840A KR20040117840A KR20060078259A KR 20060078259 A KR20060078259 A KR 20060078259A KR 1020040117840 A KR1020040117840 A KR 1020040117840A KR 20040117840 A KR20040117840 A KR 20040117840A KR 20060078259 A KR20060078259 A KR 20060078259A
- Authority
- KR
- South Korea
- Prior art keywords
- capacitor
- forming
- oxide film
- metal wiring
- contact hole
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 94
- 238000000034 method Methods 0.000 title claims abstract description 36
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 230000008569 process Effects 0.000 claims abstract description 33
- 239000011229 interlayer Substances 0.000 claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 claims abstract description 23
- 229910052751 metal Inorganic materials 0.000 claims abstract description 23
- 239000002184 metal Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims description 9
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 28
- 229910001936 tantalum oxide Inorganic materials 0.000 description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 18
- 229920005591 polysilicon Polymers 0.000 description 18
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 13
- 238000010438 heat treatment Methods 0.000 description 11
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 10
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 238000000151 deposition Methods 0.000 description 7
- 229910021341 titanium silicide Inorganic materials 0.000 description 7
- 229910052721 tungsten Inorganic materials 0.000 description 7
- 239000010937 tungsten Substances 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- 239000010410 layer Substances 0.000 description 5
- 206010021143 Hypoxia Diseases 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7687—Thin films associated with contacts of capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체장치의 커패시터 제조방법에 관한 것으로 특히, 임의의 기판상부에 소정 두께의 제 1금속 배선과 제 1층간분리막을 차례로 형성하는 제 1과정과; 제 1층간분리막 상부의 임의의 영역에 일정 크기를 갖는 제 1커패시터를 형성하는 제 2과정과; 제 1커패시터의 상부에 소정 두께의 제 2금속 배선을 형성하는 제 3과정과; 제 2금속 배선 상부의 임의의 영역에 제 1 커패시터와 정렬되는 동일크기의 제 2커패시터를 형성하는 제 4과정과; 제 2커패시터의 상부에 제 2층간분리막을 형성하는 제 5과정; 및 제 2층간분리막의 상부에 소정 두께의 제 3금속 배선을 형성하는 제 6과정을 포함하는 커패시터 제조방법을 제공하면 하부 커패시터와 동일한 크기 동일한 구조의 상부 커패시터가 형성되어 상하부 커패시터의 정전용량 미스 매칭(capacitance mis-matching)에 따른 문제점을 해소하여 고 정밀, 고 용량의 커패시터를 제작 할 수 있으며 신뢰성을 제공할 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a capacitor of a semiconductor device, and more particularly, comprising: a first step of sequentially forming a first metal wiring and a first interlayer separator of a predetermined thickness on an arbitrary substrate; A second process of forming a first capacitor having a predetermined size in an arbitrary region on the first interlayer separator; A third process of forming a second metal wiring having a predetermined thickness on an upper portion of the first capacitor; A fourth process of forming a second capacitor of the same size aligned with the first capacitor in an arbitrary region above the second metal wiring; A fifth process of forming a second interlayer separator on the second capacitor; And a sixth process of forming a third metal wire having a predetermined thickness on the second interlayer separator, the upper capacitor having the same size and the same structure as the lower capacitor is formed to match the capacitance miss of the upper and lower capacitors. It is possible to manufacture high precision and high capacity capacitors by solving the problems caused by capacitance mis-matching and provide reliability.
Stack, MIM, capacitorStack, MIM, capacitor
Description
도 1은 종래기술에 따라 제조된 단층 타입의 MIM구조의 탄탈륨산화막 커패시터를 도시한 예시도1 is an exemplary view showing a tantalum oxide film capacitor of a single layer type MIM structure manufactured according to the prior art.
도 2는 종래기술에 따라 제조된 복층 타입의 MIM구조의 탄탈륨산화막 커패시터를 도시한 예시도Figure 2 is an exemplary view showing a tantalum oxide film capacitor of a multi-layer type MIM structure manufactured according to the prior art
도 3은 본 발명에 따른 반도체장치의 커패시터 제조방법에 따라 제조된 복층 타입의 MIM구조의 탄탈륨산화막 커패시터를 도시한 예시도3 is an exemplary view showing a tantalum oxide capacitor of a multilayer type MIM structure manufactured according to a method of manufacturing a capacitor of a semiconductor device according to the present invention.
본 발명은 반도체장치의 커패시터 제조방법에 관한 것으로 특히, 커패시터 용량을 증가시키 위한 방법으로 스택구조를 적용하되 하부의 커패시터와 상부의 커패시터가 구조적으로 동일한 크기를 가질 수 있으므로 인해 하부의 커패시터와 상부의 커패시터가 동일한 정전용량을 가지도록 하는 MIM 타입의 커패시터를 제조하기 위한 반도체장치의 커패시터 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a capacitor of a semiconductor device. In particular, a stack structure is applied as a method for increasing a capacitor capacity, but the lower capacitor and the upper capacitor may have structurally the same size. The present invention relates to a capacitor manufacturing method of a semiconductor device for manufacturing a capacitor of the MIM type such that the capacitor has the same capacitance.
일반적으로, 반도체 소자가 고집적화됨에 따라 충분한 정전용량을 확보하기 위해 커패시터의 구조를 실린더(Cylinder), 핀(Pin), 적층(Stack) 또는 반구형 실리콘(HSG) 등의 복잡한 구조로 형성하여 전하저장 면적을 증가시키거나, SiO2 나 Si3N4에 비해 유전상수가 큰 Ta2O5 , TiO2, SrTiO 3, (Ba,Sr)TiO등의 고 유전물질에 대한 연구가 활발히 진행되고 있다.In general, as semiconductor devices are highly integrated, in order to secure sufficient capacitance, the capacitor structure is formed into a complex structure such as a cylinder, a pin, a stack, or a hemispherical silicon (HSG), thereby forming a charge storage area. Increasingly, high dielectric materials such as Ta 2 O 5 , TiO 2 , SrTiO 3 , and (Ba, Sr) TiO, which have a higher dielectric constant than SiO 2 or Si 3 N 4 , have been actively studied.
특히, 저압 화학적 기상 증착법(Low Pressure Chemical Vapor Deposition; LPCVD)을 이용한 탄탈륨산화막(Ta2O5)은 비교적 유전율이 높아 적용 가능성이 높은 것으로 알려졌다.In particular, a tantalum oxide film (Ta 2 O 5 ) using a Low Pressure Chemical Vapor Deposition (LPCVD) is known to have a high dielectric constant and high applicability.
최근에 소자의 집적화에 의해 소자 크기가 감소함에 따라 유효산화막두께의 감소가 요구되며, 보다 신뢰성있는 소자를 제조하기 위해서는 바이어스전압(Bias voltage)에 따른 ΔC의 감소 및 누설전류와 같은 전기적 특성을 개선시키는 것이 필요하다.Recently, as the device size decreases due to the integration of devices, the effective oxide film thickness is required to be reduced, and in order to manufacture more reliable devices, the electrical characteristics such as the reduction of ΔC and the leakage current according to the bias voltage are improved. It is necessary to let.
이러한 특성 개선을 위해서 통상 폴리실리콘대신 금속막을 상하부전극으로 이용하는 MIM(Metal-Insulator-Metal)커패시터가 연구되고 있으며, MIM 커패시터 제조시 커패시터의 유효산화막두께(Tox), 누설전류 특성이 개선된 신뢰성 있는 소자를 제조하기 위해서는 양질의 커패시터 유전막을 증착하는 공정이 매우 중요하다 할 것이다.In order to improve these characteristics, MIM (Metal-Insulator-Metal) capacitors using metal films instead of polysilicon as the upper and lower electrodes have been researched. In order to manufacture the device, the process of depositing a high quality capacitor dielectric film will be very important.
특히, 탄탈륨산화막을 유전막으로 이용하는 MIM 커패시터 제조시, 금속전극의 배향성에 따라 탄탈륨산화막이 방향성을 나타내어 유전상수가 증가하며, 금속전극은 폴리실리콘과의 전기적 에너지장벽(Energy barrier)(또는 일함수)이 크므로 유효산화막두께(Tox)를 감소시킬 수 있어 동일한 유효산화막 두께에서의 누설전류를 감소시키는 장점이 있다.In particular, when manufacturing a MIM capacitor using a tantalum oxide film as a dielectric film, the tantalum oxide film has a directionality according to the orientation of the metal electrode, and the dielectric constant increases, and the metal electrode has an energy barrier (or work function) with polysilicon. Because of this large amount, the effective oxide film thickness (Tox) can be reduced, thereby reducing the leakage current at the same effective oxide film thickness.
첨부한 도 1은 종래기술에 따라 제조된 단층 타입의 MIM구조의 탄탈륨산화막 커패시터를 도시한 예시도이다.1 is an exemplary diagram illustrating a tantalum oxide film capacitor having a single layer type MIM structure manufactured according to the related art.
도 1을 참조하면, 소스/드레인(12)을 포함한 트랜지스터 제조 공정이 완료된 반도체기판(11)상에 층간절연막(Inter Layer Dielectric; ILD)(13)을 형성한 다음, 층간절연막(13)을 선택적으로 식각하여 소스/드레인(12)의 소정 부분이 노출되는 콘택홀을 형성한다.Referring to FIG. 1, an interlayer dielectric (ILD) 13 is formed on a
계속해서, 콘택홀을 포함한 전면에 폴리실리콘을 형성한 후, 에치백(Etch back)공정으로 소정 깊이만큼 리세스시켜 콘택홀의 소정 부분에 매립되는 폴리실리콘플러그(14)를 형성한 다음, 폴리실리콘플러그(14)상에 티타늄실리사이드(15)와 티타늄나이트라이드(16)의 적층막을 형성한다.Subsequently, after the polysilicon is formed on the entire surface including the contact hole, the
이때, 티타늄실리사이드(15)는 폴리실리콘플러그(14)와 후속 하부전극과의 오믹 콘택(Ohmic contact)을 형성해 주고, 티타늄나이트라이드(16)는 후속 탄탈륨산화막의 열처리 공정시 하부전극내에 잔존하는 산소가 폴리실리콘플러그(14) 또는 반도체기판(11)으로 확산하는 것을 방지하는 확산배리어막의 역할을 한다.At this time, the
다음으로, 티타늄나이트라이드(16)를 포함한 층간절연막(13)상에 질화물계 식각정지막(17)과 커패시터산화막(18)을 형성한 후, 스토리지노드마스크로 커패시터산화막(18)과 식각정지막(17)을 순차적으로 식각하여 폴리실리콘플러그(14)에 정렬되는 오목부를 형성한다.Next, the nitride-based
계속해서, 오목부가 형성된 커패시터산화막(18)의 표면을 따라 하부전극으로서 TiN을 화학기상증착법(CVD)으로 증착한 다음, 에치백 또는 화학적기계적연마를 통해 오목부내에만 TiN을 잔류시켜 이웃한 셀간 서로 격리되는 TiN-하부전극(19)을 형성한다.Subsequently, TiN is deposited by chemical vapor deposition (CVD) as a lower electrode along the surface of the
계속해서, TiN-하부전극(19)을 포함한 전면에 탄탈륨산화막(20)을 증착한 후, 산소결핍을 제거하기 위한 열처리와 탄탈륨산화막(20)내 잔류하는 불순물을 제거하기 위한 열처리를 순차적으로 진행한다.Subsequently, after depositing the
다음으로, 탄탈륨산화막(20)상에 상부전극(21)으로서 TiN을 증착한다.Next, TiN is deposited on the
상술한 바와 같이 종래의 기술에서는 메탈 커패시터(MiM Capacitor)를 형성할 때 주로 단층구조로 주로 사용한다,As described above, in the conventional technology, when forming a metal capacitor (MiM Capacitor), it is mainly used as a single layer structure.
이런 형태를 주로 트렌치 타입의 커패시터라 칭하는데, 메탈-절연물-메탈 형태의 구조로 하여 2층의 콘택 구조를 갖는데 이는 콘택 형성의 경우도 큰 어려움 없이 제조가 가능하다.This type is mainly referred to as a trench type capacitor, which has a metal-insulator-metal structure and has a two-layer contact structure, which can be manufactured without great difficulty in the case of contact formation.
그러나 최근 아날로그용 커패시터에서도 커패시터의 면적이 너무 커 작은 면적에 대용량의 커패시터를 요구하기 시작함에 따라, 근래 각광 받고 있는 타입이 적층(Stack) 타입으로써 첨부한 도 1에 따른 단층 타입에 적용시켜 본다면 첨부한 도 2에 도시되어 있는 바와 같다.However, in recent years, even in the case of analog capacitors, the capacitor area is so large that a large capacity capacitor is started to be required. Therefore, the type that is in the spotlight recently has been applied to the single layer type according to FIG. 1 as a stack type. As shown in FIG. 2.
즉, 첨부한 도 1과의 중복 설명은 생략하고 적층 구조의 제조방법을 살펴보면, 탄탈륨산화막(20)상에 상부전극(21)으로서 TiN을 증착한 후 상부전극(21)을 층간절연막(Inter Layer Dielectric; ILD)(22)으로 매립하게 된다.That is, the overlapping description with reference to FIG. 1 will be omitted and the manufacturing method of the stacked structure will be omitted. After depositing TiN as the
이후 층간절연막(22)을 선택적으로 식각하여 상부전극(21)이 노출되는 소정의 크기를 갖는 콘택홀을 형성한다.Thereafter, the
계속해서, 콘택홀의 하부에 소종의 두께로 티타늄실리사이드와 티타늄나이트라이드로 이루어진 참조번호 23의 적층막을 형성한다.Subsequently, a laminated film of
이를 통해 참조번호 22와 23으로 이루어진 제 2의 오목부의 표면을 따라 제 2 하부전극으로서 TiN을 화학기상증착법(CVD)으로 증착한 다음, 에치백 또는 화학적기계적연마를 통해 오목부내에만 TiN을 잔류시켜 이웃한 셀간 서로 격리되는 TiN-하부전극(24)을 형성한다.Through this process, TiN is deposited by chemical vapor deposition (CVD) as a second lower electrode along the surface of the second recessed portion formed by
계속해서, TiN-하부전극(24)을 포함한 전영역에 탄탈륨산화막(25)을 증착한 후, 산소결핍을 제거하기 위한 열처리와 탄탈륨산화막(25)내 잔류하는 불순물을 제거하기 위한 열처리를 순차적으로 진행한다.Subsequently, after depositing the
다음으로, 탄탈륨산화막(25)상에 최 상부전극(26)으로서 TiN을 증착한다.Next, TiN is deposited on the
이와 같은 제조방법에 의해 제조되는 적층(Stack)구조의 메탈 커패시터(MiM Capacitor)를 사용하게 된다.A metal capacitor (MiM Capacitor) having a stacked structure manufactured by such a manufacturing method is used.
그러나 첨부한 도 2에 도시되어 있는 바와 같은 상술한 적층(Stack)구조의 메탈 커패시터(MiM Capacitor)는 다음과 같은 문제점이 발생된다.However, the metal capacitor MiM Capacitor having the above-described stack structure as shown in FIG. 2 has the following problems.
즉, 참조번호 19와 20 및 21로 이루어지는 커패시터와 참조번호 24와 25 및 26으로 이루어지는 커패시터는 그 구조적으로 크기의 차가 발생하는데 이는 용량의 차이를 의미하게 된다.That is, the capacitors consisting of the
따라서 적층구조를 갖는 커패시터의 경우 용량의 매칭이 정확하게 이루어지 지 않으면 전체 커패시턴스가 떨어지는 현상이 발생하게 되는데, 이를 보정하기 위해서는 절연물로 사용되는 참조번호 20과 25의 물질의 변화로 이를 보상하여야 하나 이는 매우 어려운 사안이므로 반도체 커패시터의 신뢰성이 저하되는 문제점을 발생시켰다.Therefore, in the case of a capacitor having a stacked structure, if the capacity is not matched correctly, the overall capacitance falls. To compensate for this, the compensation of the materials of
상술한 문제점을 해소하기 위한 본 발명의 목적은 반도체장치의 커패시터 제조방법에 관한 것으로 특히, 커패시터 용량을 증가시키 위한 방법으로 스택구조를 적용하되 하부의 커패시터와 상부의 커패시터가 구조적으로 동일한 크기를 가질 수 있으므로 인해 하부의 커패시터와 상부의 커패시터가 동일한 정전용량을 가지도록 하는 메탈-메탈-메탈 타입의 커패시터를 제조하기 위한 반도체장치의 커패시터 제조 방법을 제공하는 데 있다.An object of the present invention for solving the above problems relates to a capacitor manufacturing method of a semiconductor device, in particular, to apply a stack structure as a method for increasing the capacitor capacity, but the lower capacitor and the upper capacitor has a structurally the same size The present invention provides a capacitor manufacturing method of a semiconductor device for manufacturing a metal-metal-metal type capacitor such that the lower capacitor and the upper capacitor have the same capacitance.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체장치의 커패시터 제조방법의 특징은, 임의의 기판상부에 소정 두께의 제 1금속 배선과 제 1층간분리막을 차례로 형성하는 제 1과정과; 제 1층간분리막 상부의 임의의 영역에 일정 크기를 갖는 제 1커패시터를 형성하는 제 2과정과; 제 1커패시터의 상부에 소정 두께의 제 2금속 배선을 형성하는 제 3과정과; 제 2금속 배선 상부의 임의의 영역에 제 1 커패시터와 정렬되는 동일크기의 제 2커패시터를 형성하는 제 4과정과; 제 2커패시터의 상부에 제 2층간분리막을 형성하는 제 5과정; 및 제 2층간분리막의 상부에 소정 두께의 제 3금속 배선을 형성하는 제 6과정을 포함하는 데 있다.A feature of the capacitor manufacturing method of a semiconductor device according to the present invention for achieving the above object is a first step of sequentially forming a first metal wiring and a first interlayer separator of a predetermined thickness on any substrate; A second process of forming a first capacitor having a predetermined size in an arbitrary region on the first interlayer separator; A third process of forming a second metal wiring having a predetermined thickness on an upper portion of the first capacitor; A fourth process of forming a second capacitor of the same size aligned with the first capacitor in an arbitrary region above the second metal wiring; A fifth process of forming a second interlayer separator on the second capacitor; And a sixth process of forming a third metal wiring having a predetermined thickness on the second interlayer separator.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체장치의 커패시터 제조방법의 부가적인 특징은, 제 1과정이후 상기 제 1층간분리막의 일정 영역에 대해 포토와 에칭공정을 진행하여 제 1금속 배선을 노출시키는 제 1콘택홀을 형성한 후 상기 제 2과정으로 진행하는 제 1콘택홀 형성단계를 더 포함하는 데 있다.An additional feature of the method of manufacturing a capacitor of a semiconductor device according to the present invention for achieving the above object is that after the first process, a photo and etching process is performed on a predetermined region of the first interlayer separator to form a first metal wiring. And forming a first contact hole to expose the first contact hole and proceeding to the second process.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체장치의 커패시터 제조방법의 부가적인 다른 특징은, 제 5과정이후 상기 제 2층간분리막의 일정 영역에 대해 포토와 에칭공정을 진행하여 제 2커패시터의 일정 영역을 노출시키는 제 2콘택홀을 형성한 후 상기 제 6과정으로 진행하는 제 2콘택홀 형성단계를 더 포함하데 있다.An additional feature of the method of manufacturing a capacitor of a semiconductor device according to the present invention for achieving the above object is that after a fifth process, a photo and an etching process are performed on a predetermined region of the second interlayer separator to obtain a second capacitor. And forming a second contact hole exposing a predetermined region and then proceeding to the sixth process.
본 발명의 상술한 목적과 여러 가지 장점은 이 기술 분야에 숙련된 사람들에 의해, 첨부된 도면을 참조하여 후술되는 본 발명의 바람직한 실시예로부터 더욱 명확하게 될 것이다.The above objects and various advantages of the present invention will become more apparent from the preferred embodiments of the present invention described below with reference to the accompanying drawings by those skilled in the art.
이하, 본 발명의 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
첨부한 도 3은 본 발명에 따른 반도체장치의 커패시터 제조방법에 따라 제조된 복층 타입의 MIM구조의 탄탈륨산화막 커패시터를 도시한 예시도이다.FIG. 3 is an exemplary view illustrating a tantalum oxide capacitor of a multilayer type MIM structure manufactured according to a method of manufacturing a capacitor of a semiconductor device according to the present invention.
도 3을 참조하면, 소스/드레인(12)을 포함한 트랜지스터 제조 공정이 완료된 반도체기판(11)상에 층간절연막(Inter Layer Dielectric; ILD)(13)을 형성한 다음, 층간절연막(13)을 선택적으로 식각하여 소스/드레인(12)의 소정 부분이 노출되는 콘택홀을 형성한다.Referring to FIG. 3, an interlayer dielectric (ILD) 13 is formed on a
계속해서, 콘택홀을 포함한 전면에 폴리실리콘을 형성한 후, 에치백(Etch back)공정으로 소정 깊이만큼 리세스시켜 콘택홀의 소정 부분에 매립되는 폴리실리콘플러그(14)를 형성한 다음, 폴리실리콘플러그(14)상에 티타늄실리사이드(15)와 티타늄나이트라이드(16)의 적층막을 형성한다.Subsequently, after the polysilicon is formed on the entire surface including the contact hole, the
이때, 티타늄실리사이드(15)는 폴리실리콘플러그(14)와 후속 하부전극과의 오믹 콘택(Ohmic contact)을 형성해 주고, 티타늄나이트라이드(16)는 후속 탄탈륨산화막의 열처리 공정시 하부전극내에 잔존하는 산소가 폴리실리콘플러그(14) 또는 반도체기판(11)으로 확산하는 것을 방지하는 확산배리어막의 역할을 한다.At this time, the
다음으로, 티타늄나이트라이드(16)를 포함한 층간절연막(13)상에 질화물계 식각정지막(17)과 커패시터산화막(18)을 형성한 후, 스토리지노드마스크로 커패시터산화막(18)과 식각정지막(17)을 순차적으로 식각하여 폴리실리콘플러그(14)에 정렬되는 오목부를 형성한다.Next, the nitride-based
계속해서, 오목부가 형성된 커패시터산화막(18)의 표면을 따라 하부전극으로서 TiN을 화학기상증착법(CVD)으로 증착한 다음, 에치백 또는 화학적기계적연마를 통해 오목부내에만 TiN을 잔류시켜 이웃한 셀간 서로 격리되는 TiN-하부전극(19)을 형성한다.Subsequently, TiN is deposited by chemical vapor deposition (CVD) as a lower electrode along the surface of the
계속해서, TiN-하부전극(19)을 포함한 전면에 탄탈륨산화막(20)을 증착한 후, 산소결핍을 제거하기 위한 열처리와 탄탈륨산화막(20)내 잔류하는 불순물을 제거하기 위한 열처리를 순차적으로 진행한다.Subsequently, after depositing the
다음으로, 탄탈륨산화막(20)상에 상부전극(21)으로서 TiN을 증착한다.Next, TiN is deposited on the
이후, 증착되어진 상부전극(21)의 일정 영역을 식각하여 탄탈륨산화막(20)을 노출시킨 후 소자격리막(참조번호 미부여)을 노출된 탄탈륨산화막(20)상에 증착시킨 후 증착된 소자격리막의 영역을 에칭 식각하여 폴리실리콘플러그(14)가 노출되는 제 1콘택홀(CH1)을 형성한다.Subsequently, a predetermined region of the deposited
이후 전면에 걸쳐 텅스텐(30)을 증착하여 이를 평탄화한 후 참조번호 19와 20 및 21로 이루어지는 커패시터와 제 1콘택홀(CH1)을 연결하고 있는 텅스텐(30)을 부분 식각하여 분리시키고 다시 해당 식각 영역에 소자격리막을 형성한다.After depositing tungsten (30) over the entire surface to planarize it, and then to the capacitor consisting of the
이후 전면에 걸쳐 층간절연막(Inter Layer Dielectric; ILD)(31)을 형성한 다음, 층간절연막(31)을 선택적으로 식각하여 참조번호 19와 20 및 21로 이루어지는 하부 커패시터 영역에 해당하는 텅스텐(30)이 노출되는 콘택홀을 형성한다.Thereafter, an interlayer dielectric (ILD) 31 is formed over the entire surface, and then the
계속해서, 콘택홀을 포함한 전면에 폴리실리콘을 형성한 후, 에치백(Etch back)공정으로 소정 깊이만큼 리세스시켜 콘택홀의 하부영역에 티타늄실리사이드(32)와 티타늄나이트라이드(33)의 적층막을 형성한다.Subsequently, after forming polysilicon on the entire surface including the contact hole, the polysilicon is recessed by a predetermined depth by an etch back process to form a laminated film of the
이때, 티타늄실리사이드(32)는 텅스텐(30)과 후속공정에서 형성되는 상부 커패시터 하부전극과의 오믹 콘택(Ohmic contact)을 형성해 주고, 티타늄나이트라이드(33)는 후속 탄탈륨산화막의 열처리 공정시 하부전극내에 잔존하는 산소가 텅스텐(30)으로 확산하는 것을 방지하는 확산배리어막의 역할을 한다.At this time, the
다음으로, 티타늄나이트라이드(33)를 포함한 층간절연막(31)상에 질화물계 식각정지막(34)과 커패시터산화막(35)을 형성한 후, 스토리지노드마스크로 커패시터산화막(35)과 식각정지막(34)을 순차적으로 식각하여 폴리실리콘플러그(14)에 정 렬되는 오목부를 형성한다.Next, after forming the nitride-based
계속해서, 오목부가 형성된 커패시터산화막(35)의 표면을 따라 상부 커패시터의 하부전극으로서 TiN을 화학기상증착법(CVD)으로 증착한 다음, 에치백 또는 화학적기계적연마를 통해 오목부내에만 TiN을 잔류시켜 이웃한 셀간 서로 격리되는 TiN-하부전극(36)을 형성한다.Subsequently, TiN is deposited by chemical vapor deposition (CVD) as a lower electrode of the upper capacitor along the surface of the
계속해서, TiN-하부전극(36)을 포함한 전면에 탄탈륨산화막(37)을 증착한 후, 산소결핍을 제거하기 위한 열처리와 탄탈륨산화막(37)내 잔류하는 불순물을 제거하기 위한 열처리를 순차적으로 진행한다.Subsequently, after depositing a
다음으로, 탄탈륨산화막(37)상에 상부 커패시터의 상부전극(38)으로서 TiN을 증착한다.Next, TiN is deposited on the
이후, 증착되어진 상부전극(38)의 일정 영역을 식각하여 탄탈륨산화막(37)을 노출시킨 후 소자격리막(39)을 노출된 탄탈륨산화막(37)상에 증착시킨 후 증착된 소자격리막(39)의 영역을 제 1콘택홀(CH1)에 정렬되게 에칭 식각하여 텅스텐(30)이 노출되는 제2콘택홀(CH2)을 형성한다.Subsequently, a predetermined region of the deposited
이후 전면에 걸쳐 텅스텐(40)을 증착하여 이를 평탄화한다.Thereafter,
이를 통해 참조번호 19와 20 및 21로 이루어지는 하부 커패시터와 동일한 크기의 상부 커패시터(36, 37, 38)가 형성되며, 따라서 커패시터를 형성하기 위한 절연물질을 차별화하지 않더라고 상하부의 커패시터가 동일한 정전용량을 갖게 된다.As a result, the
또한, 상부 커패시터를 만들기 위한 마스크가 첨부한 도 2의 종래 기술에서는 새로운 마스크를 사용하여야 하지만 본 발명에서는 하부 커패시터를 만들기 위한 마스 크와 동일하므로 마스크 추가로 인한 손실을 줄일 수 있다.In addition, in the prior art of FIG. 2 to which the mask for making the upper capacitor is attached, a new mask should be used, but in the present invention, since the mask for making the lower capacitor is the same, the loss due to the addition of the mask can be reduced.
이상의 설명에서 본 발명은 특정의 실시 예와 관련하여 도시 및 설명하였지만, 특허청구범위에 의해 나타난 발명의 사상 및 영역으로부터 벗어나지 않는 한도 내에서 다양한 개조 및 변화가 가능하다는 것을 당 업계에서 통상의 지식을 가진 자라면 누구나 쉽게 알 수 있을 것이다.While the invention has been shown and described in connection with specific embodiments thereof, it is well known in the art that various modifications and changes can be made without departing from the spirit and scope of the invention as indicated by the claims. Anyone who owns it can easily find out.
이상에서 설명한 바와 같은 본 발명에 따른 반도체장치의 커패시터 제조방법을 제공하면, 하부 커패시터와 동일한 크기 동일한 구조의 상부 커패시터가 형성되어 상하부 커패시터의 정전용량 미스 매칭(capacitance mis-matching)에 따른 문제점을 해소하여 고 정밀, 고 용량의 커패시터를 제작 할 수 있으며 신뢰성을 제공할 수 있다.According to the method of manufacturing the capacitor of the semiconductor device according to the present invention as described above, the upper capacitor having the same size and the same structure as the lower capacitor is formed to solve the problem caused by the capacitance mis-matching of the upper and lower capacitors Therefore, high precision, high capacity capacitor can be manufactured and reliability can be provided.
또한, 종래의 기술에서는 적층구조의 커패시터를 만들기 위해서는 2개 이상의 추가 마스크가 필요로 하는 데 비해 본 발명에서는 동일한 마스크를 사용하므로 추가적인 마스크가 필요가 없게 된다.In addition, in the related art, two or more additional masks are required to make a capacitor having a stacked structure, but the same mask is used in the present invention, and thus no additional mask is required.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040117840A KR100624326B1 (en) | 2004-12-31 | 2004-12-31 | Method of Forming Capacitor in Semiconductor Device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040117840A KR100624326B1 (en) | 2004-12-31 | 2004-12-31 | Method of Forming Capacitor in Semiconductor Device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060078259A true KR20060078259A (en) | 2006-07-05 |
| KR100624326B1 KR100624326B1 (en) | 2006-09-19 |
Family
ID=37170193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040117840A KR100624326B1 (en) | 2004-12-31 | 2004-12-31 | Method of Forming Capacitor in Semiconductor Device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100624326B1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100897824B1 (en) * | 2007-08-29 | 2009-05-18 | 주식회사 동부하이텍 | Metal insulator metal capacitor and method for manufacture thereof |
| US7943476B2 (en) | 2007-10-16 | 2011-05-17 | Dongbu Hitek Co., Ltd. | Stack capacitor in semiconductor device and method for fabricating the same including one electrode with greater surface area |
| US7956440B2 (en) | 2007-12-07 | 2011-06-07 | Samsung Electronics Co., Ltd. | Capacitor and semiconductor device including the same |
-
2004
- 2004-12-31 KR KR1020040117840A patent/KR100624326B1/en not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100897824B1 (en) * | 2007-08-29 | 2009-05-18 | 주식회사 동부하이텍 | Metal insulator metal capacitor and method for manufacture thereof |
| US7943476B2 (en) | 2007-10-16 | 2011-05-17 | Dongbu Hitek Co., Ltd. | Stack capacitor in semiconductor device and method for fabricating the same including one electrode with greater surface area |
| US7956440B2 (en) | 2007-12-07 | 2011-06-07 | Samsung Electronics Co., Ltd. | Capacitor and semiconductor device including the same |
| US8263456B2 (en) | 2007-12-07 | 2012-09-11 | Samsung Electronics Co., Ltd. | Methods of manufacturing capacitor and semiconductor device including the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100624326B1 (en) | 2006-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7897454B2 (en) | Metal-insulator-metal capacitor and fabrication method thereof | |
| KR100487519B1 (en) | Capacitor Of Semiconductor Device And Method Of Fabricating The Same | |
| US9331138B2 (en) | Semiconductor device having storage electrode and manufacturing method thereof | |
| KR100539198B1 (en) | Metal-Insulator-Metal capacitor and method for manufacturing the same | |
| KR20070023934A (en) | Semiconductor device and method for manufacturing the same | |
| KR100533971B1 (en) | Method of manufacturing capacitor for semiconductor device | |
| US7029983B2 (en) | Methods of forming MIM type capacitors by forming upper and lower electrode layers in a recess that exposes a source/drain region of a transistor and MIM capacitors so formed | |
| US7670899B2 (en) | Capacitor of semiconductor device and method of manufacturing the same | |
| US6392264B2 (en) | Semiconductor memory device and method of producing the same | |
| US20040089891A1 (en) | Semiconductor device including electrode or the like having opening closed and method of manufacturing the same | |
| US20060199330A1 (en) | Method of manufacturing semiconductor memory having capacitor of high aspect ratio to prevent deterioration in insulating characteristics | |
| JP3943033B2 (en) | Capacitor and manufacturing method thereof | |
| TWI622176B (en) | Structure of mim capacitor and the method for fabricating the same | |
| KR100624326B1 (en) | Method of Forming Capacitor in Semiconductor Device | |
| KR100846383B1 (en) | Method for fabricating capacitor | |
| JPH09232542A (en) | Semiconductor device and manufacture thereof | |
| JP2001053249A (en) | Semiconductor device and manufacture thereof | |
| KR100677773B1 (en) | Method for forming a capacitor in semiconductor device | |
| US7642187B2 (en) | Method of forming wiring of a semiconductor memory device | |
| KR100464938B1 (en) | A method for forming capacitor using polysilicon plug structure in semiconductor device | |
| JP4632620B2 (en) | Manufacturing method of semiconductor device | |
| JP2000260963A (en) | Semiconductor device and manufacture thereof | |
| KR20040051070A (en) | Method for fabricating a semiconductor device having metal storage node | |
| KR20050019196A (en) | Method for manufacturing capacitor of semiconductor device | |
| KR20090000430A (en) | Method for fabricating capacitor having ruthenium storage node with embossing surface |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110809 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20120827 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |