KR20060077482A - Method for forming gate of semiconductor device - Google Patents

Method for forming gate of semiconductor device Download PDF

Info

Publication number
KR20060077482A
KR20060077482A KR1020040116356A KR20040116356A KR20060077482A KR 20060077482 A KR20060077482 A KR 20060077482A KR 1020040116356 A KR1020040116356 A KR 1020040116356A KR 20040116356 A KR20040116356 A KR 20040116356A KR 20060077482 A KR20060077482 A KR 20060077482A
Authority
KR
South Korea
Prior art keywords
film
etched
etching
metal silicide
gate
Prior art date
Application number
KR1020040116356A
Other languages
Korean (ko)
Inventor
정중택
남기원
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040116356A priority Critical patent/KR20060077482A/en
Publication of KR20060077482A publication Critical patent/KR20060077482A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체 소자의 게이트 형성방법을 개시한다. 개시된 본 발명에 따른 반도체 소자의 게이트 형성방법은, 폴리실리콘막, 금속실리사이드막, 하드마스크용 질화막, 반사방지용 실리콘질산화막이 차례로 증착되어 있는 실리콘 기판 상에 게이트 형성영역을 한정하는 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 식각마스크로 이용해서 상기 실리콘질산화막을 플루오르 가스를 사용하여 식각하는 단계; 상기 기판 결과물에 대해 질소와 산소의 혼합가스를 사용하여 상기 식각된 실리콘질산화막의 측벽에 증착된 폴리머를 제거하는 단계; 상기 감광막 패턴 및 식각된 실리콘질산화막을 식각마스크로 이용해서 상기 질화막을 식각하는 단계; 상기 감광막 패턴과 상기 식각된 질화막의 측벽에 증착된 폴리머를 애슁(ashing) 및 세정을 진행하여 제거하는 단계; 상기 식각된 질화막을 식각마스크로 이용해서 상기 금속실리사이드막을 플루오르 가스를 사용하여 식각하는 단계; 상기 기판 결과물에 대해 질소와 산소의 혼합가스를 사용하여 상기 식각된 금속실리사이드막의 측벽에 증착된 폴리머를 제거하는 단계; 및 상기 식각된 질화막 및 금속실리사이드막을 식각마스크로 이용해서 상기 폴리실리콘막을 플루오르 가스로 식각하는 단계;를 포함하는 것을 특징으로 한다.The present invention discloses a method for forming a gate of a semiconductor device. In the method of forming a gate of a semiconductor device according to the present invention, a photosensitive film pattern defining a gate forming region is formed on a silicon substrate on which a polysilicon film, a metal silicide film, a hard mask nitride film, and an anti-reflective silicon nitride oxide film are sequentially deposited. Doing; Etching the silicon oxynitride layer using fluorine gas using the photoresist pattern as an etching mask; Removing a polymer deposited on sidewalls of the etched silicon nitride oxide film using a mixed gas of nitrogen and oxygen with respect to the substrate resultant; Etching the nitride film using the photoresist pattern and the etched silicon nitride oxide film as an etching mask; Removing the polymer deposited on sidewalls of the photoresist pattern and the etched nitride film by ashing and cleaning; Etching the metal silicide layer using fluorine gas using the etched nitride film as an etching mask; Removing a polymer deposited on a sidewall of the etched metal silicide layer using a mixed gas of nitrogen and oxygen with respect to the substrate resultant; And etching the polysilicon film with fluorine gas using the etched nitride film and the metal silicide film as an etching mask.

Description

반도체 소자의 게이트 형성방법{Method for forming gate of semiconductor device}Method for forming gate of semiconductor device

도 1a 내지 도 1e는 종래의 반도체 소자의 게이트 형성방법을 설명하기 위한 공정별 단면도.1A to 1E are cross-sectional views illustrating processes for forming a gate of a conventional semiconductor device.

도 2a 내지 도 2f는 본 발명에 따른 반도체 소자의 게이트 형성방법을 설명하기 위한 공정별 단면도. 2A through 2F are cross-sectional views of processes for describing a method of forming a gate of a semiconductor device according to the present invention.

*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

21: 실리콘 기판 22: 폴리실리콘막21: silicon substrate 22: polysilicon film

23: 금속실리사이드막 24: 질화막23: metal silicide film 24: nitride film

25: 실리콘질산화막 26: 감광막25 silicon nitride oxide film 26 photosensitive film

27: 게이트27: gate

본 발명은 반도체 소자의 게이트 형성방법에 관한 것으로, 보다 상세하게는, 폴리머 발생으로 인한 선폭증가를 방지할 수 있는 반도체 소자의 게이트 형성방법에 관한 것이다. The present invention relates to a method of forming a gate of a semiconductor device, and more particularly, to a method of forming a gate of a semiconductor device capable of preventing an increase in line width due to polymer generation.                         

일반적으로, 게이트는 실리콘 기판 상에 폴리실리콘막과 텅스텐막 또는 텅스텐 금속실리사이드막과 하드마스크용 질화막 및 반사방지용 실리콘질산화막을 증착한 다음, 이들 적층막을 차례로 식각하여 형성하게 된다.In general, a gate is formed by depositing a polysilicon film, a tungsten film, or a tungsten metal silicide film, a hard mask nitride film, and an anti-reflective silicon nitride oxide film on a silicon substrate, and then etching these laminated films in sequence.

이하에서는 도 1a 내지 도 1e를 참조해서, 종래의 게이트 형성방법을 간략하게 설명하도록 한다.Hereinafter, a conventional gate forming method will be briefly described with reference to FIGS. 1A to 1E.

도 1a를 참조하면, 실리콘 기판(1) 상에 폴리실리콘막(2), 금속실리사이드막(3), 하드마스크용 질화막(4) 및 반사방지용 실리콘질산화막(5)을 차례로 증착한 다음, 게이트 영역을 한정하는 감광막 패턴(6)을 형성한다.Referring to FIG. 1A, a polysilicon film 2, a metal silicide film 3, a hard mask nitride film 4, and an anti-reflective silicon nitride oxide film 5 are sequentially deposited on a silicon substrate 1, and then a gate is deposited. The photosensitive film pattern 6 which defines an area | region is formed.

도 1b를 참조하면, 상기 감광막 패턴(6)을 이용해서 실리콘질산화막(5)을 식각한 다음, 도 1c에 도시한 바와 같이, 상기 감광막 패턴(6) 및 식각된 실리콘질산화막(5)을 이용하여 질화막(4)을 식각한다. Referring to FIG. 1B, the silicon nitride oxide film 5 is etched using the photosensitive film pattern 6, and then the photosensitive film pattern 6 and the etched silicon nitride oxide film 5 are etched as shown in FIG. 1C. The nitride film 4 is etched.

도 1d를 참조하면, 상기 기판 결과물에 대하여 애슁 및 세정을 수행하여 상기 감광막 패턴(6) 및 불순물들을 제거한다. 그런 다음, 식각된 실리콘질산화막(5)과 질화막(4)을 식각마스크으로 이용해서 금속실리사이드막(3)을 식각한다.Referring to FIG. 1D, the substrate resultant is ashed and cleaned to remove the photoresist pattern 6 and impurities. Then, the metal silicide film 3 is etched using the etched silicon nitride oxide film 5 and the nitride film 4 as an etching mask.

도 1e를 참조하면, 상기 식각된 실리콘질산화막(5), 질화막(4) 및 금속실리사이드막(3)을 식각마스크으로 이용해서 폴리실리콘막(2)을 식각하여, 폴리실리콘막(2), 금속실리사이드막(3), 질화막(4) 및 실리콘질산화막(5)의 적층구조로 이루어진 게이트(7)를 형성한다. Referring to FIG. 1E, the polysilicon film 2 is etched using the etched silicon nitride oxide film 5, the nitride film 4, and the metal silicide film 3 as an etch mask to form a polysilicon film 2, A gate 7 having a stacked structure of a metal silicide film 3, a nitride film 4 and a silicon nitride oxide film 5 is formed.

그런데, 상기와 같은 게이트의 형성시, 식각되는 막 또는 하부에 증착된 막으로부터 스퍼터(Sputter)된 물질 또는 식각가스와 감광막 패턴이 반응하여 생성된 폴리머(1a,2a,3a,4a,5a)가 식각된 막들의 측벽에 증착되는 현상이 발생한다.However, when the gate is formed as described above, the polymers 1a, 2a, 3a, 4a, and 5a formed by reacting a material sputtered from an etched film or a film deposited on the bottom or an etching gas and a photoresist pattern are formed. Deposition occurs on the sidewalls of the etched films.

상기와 같은 현상은, 특히, 질화막(4) 및 폴리실리콘막(2)의 식각시에 문제가 되는데, 식각된 실리콘질산화막(5)의 측벽에 증착된 폴리머(5a)와 식각된 금속실리사이드막(3)의 측벽에 증착된 폴리머(3a)가 마스크 배리어의 역할을 수행하게 되어 질화막(4)과 폴리실리콘막(2)은 소망하는 두께보다 선폭이 넓게 식각된다.The above phenomenon is particularly problematic when the nitride film 4 and the polysilicon film 2 are etched, and the polymer 5a and the metal silicide film etched on the sidewalls of the etched silicon nitride oxide film 5 are etched. The polymer 3a deposited on the sidewall of (3) serves as a mask barrier so that the nitride film 4 and the polysilicon film 2 are etched with a line width wider than a desired thickness.

결국, 상기와 같이 게이트를 형성하기 위해 증착된 막들을 다단계로 식각하는 동안 발생된 폴리머로 인하여 후속하여 식각되는 막은 소망하는 선폭보다 넓은 선폭으로 식각되는데, 이러한 현상은 하부에 적층된 막으로 갈수록 현저하게 되어 최종적인 게이트의 선폭이 증가되는 문제점이 발생하게 된다.As a result, the film subsequently etched due to the polymer generated during the multi-step etching of the films deposited to form the gate as described above is etched with a line width wider than the desired line width, which is more prominent with the film deposited on the bottom. This causes a problem that the line width of the final gate is increased.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 폴리머를 제거하여 선폭증가를 방지할 수 있는 반도체 소자의 게이트 형성방법을 제공함에 그 목적이 있다.Accordingly, an object of the present invention is to provide a method for forming a gate of a semiconductor device capable of preventing an increase in line width by removing a polymer.

상기와 같은 목적을 달성하기 위하여, 본 발명은, 폴리실리콘막, 금속실리사이드막, 하드마스크용 질화막, 반사방지용 실리콘질산화막이 차례로 증착되어 있는 실리콘 기판 상에 게이트 형성영역을 한정하는 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 식각마스크로 이용해서 상기 실리콘질산화막을 플루오르 가스를 사용하여 식각하는 단계; 상기 기판 결과물에 대해 질소와 산소의 혼합가스를 사용하여 상기 식각된 실리콘질산화막의 측벽에 증착된 폴리머를 제거하는 단계; 상기 감 광막 패턴 및 식각된 실리콘질산화막을 식각마스크로 이용해서 상기 질화막을 식각하는 단계; 상기 감광막 패턴과 상기 식각된 질화막의 측벽에 증착된 폴리머를 애슁(ashing) 및 세정을 진행하여 제거하는 단계; 상기 식각된 질화막을 식각마스크로 이용해서 상기 금속실리사이드막을 플루오르 가스를 사용하여 식각하는 단계; 상기 기판 결과물에 대해 질소와 산소의 혼합가스를 사용하여 상기 식각된 금속실리사이드막의 측벽에 증착된 폴리머를 제거하는 단계; 및 상기 식각된 질화막 및 금속실리사이드막을 식각마스크로 이용해서 상기 폴리실리콘막을 플루오르 가스로 식각하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 게이트 형성방법을 제공한다.In order to achieve the above object, the present invention provides a photosensitive film pattern defining a gate formation region on a silicon substrate on which a polysilicon film, a metal silicide film, a hard mask nitride film, and an anti-reflective silicon nitride oxide film are sequentially deposited. Doing; Etching the silicon oxynitride layer using fluorine gas using the photoresist pattern as an etching mask; Removing a polymer deposited on sidewalls of the etched silicon nitride oxide film using a mixed gas of nitrogen and oxygen with respect to the substrate resultant; Etching the nitride film using the photoresist pattern and the etched silicon nitride oxide film as an etching mask; Removing the polymer deposited on sidewalls of the photoresist pattern and the etched nitride film by ashing and cleaning; Etching the metal silicide layer using fluorine gas using the etched nitride film as an etching mask; Removing a polymer deposited on a sidewall of the etched metal silicide layer using a mixed gas of nitrogen and oxygen with respect to the substrate resultant; And etching the polysilicon film with fluorine gas using the etched nitride film and the metal silicide film as an etching mask.

상기 폴리머의 제거는 10 내지 30mT의 압력과 30 내지 1000 sccm의 유량으로 수행하는 것을 특징으로 한다.Removal of the polymer is characterized in that it is carried out at a pressure of 10 to 30mT and a flow rate of 30 to 1000 sccm.

상기 질소와 산소의 혼합가스는 질소와 산소가 5:1의 비율로 혼합된 것을 특징으로 한다.The mixed gas of nitrogen and oxygen is characterized in that the mixture of nitrogen and oxygen in a ratio of 5: 1.

(실시예)(Example)

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2a을 참조하면, 실리콘 기판(21) 상에 폴리실리콘막(22), 금속금속실리사이드막(23), 하드마스크용 질화막(24)과 반사방지용 실리콘질산화막(25)를 증착한다. 이어서, 상기 반사방지용 실리콘질산화막(25) 상에 감광막을 증착한 다음 이를 노광 및 현상하여 게이트가 형성될 영역을 한정하는 감광막 패턴(26)을 형성한다. Referring to FIG. 2A, a polysilicon film 22, a metal metal silicide film 23, a hard mask nitride film 24, and an anti-reflective silicon nitride oxide film 25 are deposited on the silicon substrate 21. Subsequently, a photoresist film is deposited on the anti-reflective silicon nitride oxide film 25 and then exposed and developed to form a photoresist pattern 26 defining a region where a gate is to be formed.                     

도 2b를 참조하면, 상기 감광막 패턴(26)을 식각마스크으로 이용해서, 플루오르 가스를 사용하여 상기 실리콘질산화막(25)을 식각한다. 이때, 플루오르 가스의 입자와 식각되는 막 또는 감광막 패턴의 입자등이 반응하여 폴리머(25a)가 생성되며, 이러한 폴리머(25a)는 식각된 반사방지용 실리콘질산화막(25)의 측벽에 증착되게 된다.Referring to FIG. 2B, the silicon nitride oxide layer 25 is etched using fluorine gas using the photoresist layer pattern 26 as an etching mask. At this time, the particles of the fluorine gas and the particles of the film or photoresist pattern is etched to produce a polymer 25a, the polymer 25a is deposited on the sidewall of the etched anti-reflective silicon nitride oxide film 25.

도 2c을 참조하면, 상기 기판 결과물에 대해 질소와 산소의 혼합가스를 사용하여 상기 식각된 실리콘질산화막(25)의 측벽에 증착된 폴리머를 제거한다. 이때, 플라즈마의 RF 파워는 그대로 유지하면서 질소와 산소의 혼합가스를 사용한다. 여기서, 상기 폴리머의 제거는 10 내지 30mT의 압력과 30 내지 1000 sccm의 유량의 조건에서 수행하는 것이 바람직하며, 상기 질소와 산소의 혼합가스는 질소와 산소가 5:1의 비율로 혼합된 것을 사용한다.Referring to FIG. 2C, a polymer deposited on sidewalls of the etched silicon nitride oxide layer 25 is removed using a mixed gas of nitrogen and oxygen with respect to the substrate resultant. In this case, a mixed gas of nitrogen and oxygen is used while maintaining the RF power of the plasma. Here, the removal of the polymer is preferably carried out under the conditions of a pressure of 10 to 30mT and a flow rate of 30 to 1000 sccm, the mixed gas of nitrogen and oxygen is used to mix nitrogen and oxygen in a ratio of 5: 1. do.

다음으로, 상기 감광막 패턴(26) 및 식각된 반사방지용 실리콘질산화막(25)을 식각마스크으로 이용해서 질화막(24)을 플루오르 가스를 사용하여 식각한다. 전술한 바와 같이, 상기 실리콘질산화막(25)의 식각 후 증착된 폴리머를 제거하였기 때문에, 종래와 달리 질화막(24)은 소망하는 선폭으로 식각되며, 상기 질화막(24)의 측벽에도 질화막(24)의 식각시 발생한 폴리머(24a)가 증착되게 된다.Next, the nitride film 24 is etched using fluorine gas using the photoresist pattern 26 and the etched anti-reflective silicon nitride oxide film 25 as an etching mask. As described above, since the deposited polymer is removed after the silicon nitride oxide film 25 is etched, the nitride film 24 is etched to a desired line width unlike the conventional art, and the nitride film 24 is also formed on the sidewall of the nitride film 24. The polymer 24a generated during the etching is deposited.

도 2d를 참조하면, 상기 감광막 패턴과 상기 질화막의 측벽에 증착된 폴리머를 애슁(ashing) 및 세정을 수행하여 제거한다. Referring to FIG. 2D, the polymer deposited on the photoresist pattern and the sidewall of the nitride layer is removed by ashing and cleaning.

도 2e를 참조하면, 상기 식각된 반사방지용 실리콘질산화막(25)과 질화막(24)을 식각마스크으로 이용해서, 금속실리사이드막(23)을 플루오르 가스를 사용하 여 식각한다. 이때, 식각된 금속실리사이드막(23)의 측벽에 폴리머(23a)가 증착된다.Referring to FIG. 2E, the metal silicide layer 23 is etched using fluorine gas using the etched anti-reflective silicon nitride oxide layer 25 and the nitride layer 24 as etching masks. At this time, the polymer 23a is deposited on the sidewalls of the etched metal silicide layer 23.

도 2f를 참조하면, 상기 결과물에 대해 질소와 산소의 혼합가스를 사용하여 상기 식각된 금속실리사이드막(23)의 측벽에 증착된 폴리머를 제거한다. 여기서, 상기 폴리머의 제거는 10 내지 30mT의 압력과 30 내지 1000 sccm의 유량의 조건에서 수행하는 것이 바람직하며, 상기 질소와 산소의 혼합가스는 질소와 산소가 5:1의 비율로 혼합된 것을 사용한다. Referring to FIG. 2F, the polymer deposited on the sidewall of the etched metal silicide layer 23 is removed using a mixed gas of nitrogen and oxygen for the resultant. Here, the removal of the polymer is preferably carried out under the conditions of a pressure of 10 to 30mT and a flow rate of 30 to 1000 sccm, the mixed gas of nitrogen and oxygen is used to mix nitrogen and oxygen in a ratio of 5: 1. do.

다음으로, 상기 식각된 실리콘질산화막(25)과 질화막(24) 및 금속실리사이드막(23)을 식각마스크으로 이용해서, 상기 폴리실리콘막(22)을 플루오르 가스를 사용하여 식각함으로써 게이트(27)를 형성한다. 전술한 바와 같이, 금속실리사이드막(23)의 식각 후 발생한 폴리머를 제거하였기 때문에 상기 폴리실리콘막(22)은 원하는 선폭으로 식각된다.Next, by using the etched silicon nitride oxide film 25, the nitride film 24 and the metal silicide film 23 as an etching mask, the polysilicon film 22 is etched using fluorine gas to form the gate 27. To form. As described above, since the polymer generated after etching the metal silicide layer 23 is removed, the polysilicon layer 22 is etched to a desired line width.

이와 같이, 본 발명은 게이트의 형성을 위하여 적층된 막들을 식각하는 공정에서 발생된 폴리머를, 질소와 산소 처리를 통하여 지속적으로 일정부분 제거함과 동시에 식각공정을 진행함으로써, 게이트의 선폭이 증가하는 것을 방지할 수 있다.As described above, the present invention is to remove the polymer generated in the process of etching the stacked films for the formation of the gate, by continuing to remove a portion of the polymer through the nitrogen and oxygen treatment at the same time to increase the line width of the gate, You can prevent it.

본 발명을 특정의 바람직한 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것이 아니고, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변화될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자는 용이하게 알 수 있을 것이다.While the invention has been shown and described with reference to certain preferred embodiments, the invention is not so limited, and the invention is not limited to the scope and spirit of the invention as defined by the following claims. It will be readily apparent to one of ordinary skill in the art that various modifications and variations can be made.

이상에서와 같이, 본 발명은 적층된 막의 식각시 발생하는 폴리머를 제거하면서 식각공정을 진행함으로써, 게이트의 선폭이 증가하는 것을 방지할 수 있다. 따라서 본 발명은 게이트 자체의 신뢰성을 확보할 수 있음은 물론 반도체 소자의 신뢰성 및 제조수율을 향상시킬 수 있다.As described above, the present invention can prevent the increase in the line width of the gate by performing the etching process while removing the polymer generated during the etching of the laminated film. Therefore, the present invention can secure the reliability of the gate itself and can also improve the reliability and manufacturing yield of the semiconductor device.

Claims (3)

폴리실리콘막, 금속실리사이드막, 하드마스크용 질화막, 반사방지용 실리콘질산화막이 차례로 증착되어 있는 실리콘 기판 상에 게이트 형성영역을 한정하는 감광막 패턴을 형성하는 단계;Forming a photoresist pattern defining a gate formation region on a silicon substrate on which a polysilicon film, a metal silicide film, a hard mask nitride film, and an anti-reflective silicon nitride oxide film are sequentially deposited; 상기 감광막 패턴을 식각마스크로 이용해서 상기 실리콘질산화막을 플루오르 가스를 사용하여 식각하는 단계;Etching the silicon oxynitride layer using fluorine gas using the photoresist pattern as an etching mask; 상기 기판 결과물에 대해 질소와 산소의 혼합가스를 사용하여 상기 식각된 실리콘질산화막의 측벽에 증착된 폴리머를 제거하는 단계;Removing a polymer deposited on sidewalls of the etched silicon nitride oxide film using a mixed gas of nitrogen and oxygen with respect to the substrate resultant; 상기 감광막 패턴 및 식각된 실리콘질산화막을 식각마스크로 이용해서 상기 질화막을 식각하는 단계;Etching the nitride film using the photoresist pattern and the etched silicon nitride oxide film as an etching mask; 상기 감광막 패턴과 상기 식각된 질화막의 측벽에 증착된 폴리머를 애슁(ashing) 및 세정을 진행하여 제거하는 단계;Removing the polymer deposited on sidewalls of the photoresist pattern and the etched nitride film by ashing and cleaning; 상기 식각된 질화막을 식각마스크로 이용해서 상기 금속실리사이드막을 플루오르 가스를 사용하여 식각하는 단계;Etching the metal silicide layer using fluorine gas using the etched nitride film as an etching mask; 상기 기판 결과물에 대해 질소와 산소의 혼합가스를 사용하여 상기 식각된 금속실리사이드막의 측벽에 증착된 폴리머를 제거하는 단계; 및Removing a polymer deposited on a sidewall of the etched metal silicide layer using a mixed gas of nitrogen and oxygen with respect to the substrate resultant; And 상기 식각된 질화막 및 금속실리사이드막을 식각마스크로 이용해서 상기 폴리실리콘막을 플루오르 가스로 식각하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 게이트 형성방법. Etching the polysilicon film with fluorine gas using the etched nitride film and the metal silicide film as an etching mask. 제1항에 있어서,The method of claim 1, 상기 폴리머의 제거는 10 내지 30mT의 압력과 30 내지 1000 sccm의 유량으로 수행하는 것을 특징으로 하는 반도체 소자의 게이트 형성방법. Removing the polymer is a gate forming method of a semiconductor device, characterized in that performed at a pressure of 10 to 30mT and a flow rate of 30 to 1000 sccm. 제1항에 있어서,The method of claim 1, 상기 질소와 산소의 혼합가스는 질소와 산소가 5:1의 비율로 혼합된 것을 특징으로 하는 반도체 소자의 게이트 형성방법.The mixed gas of nitrogen and oxygen is a gate forming method of a semiconductor device, characterized in that the mixture of nitrogen and oxygen in the ratio of 5: 1.
KR1020040116356A 2004-12-30 2004-12-30 Method for forming gate of semiconductor device KR20060077482A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040116356A KR20060077482A (en) 2004-12-30 2004-12-30 Method for forming gate of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040116356A KR20060077482A (en) 2004-12-30 2004-12-30 Method for forming gate of semiconductor device

Publications (1)

Publication Number Publication Date
KR20060077482A true KR20060077482A (en) 2006-07-05

Family

ID=37169557

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040116356A KR20060077482A (en) 2004-12-30 2004-12-30 Method for forming gate of semiconductor device

Country Status (1)

Country Link
KR (1) KR20060077482A (en)

Similar Documents

Publication Publication Date Title
TWI283042B (en) Method for fabricating transistor of semiconductor device
US8618000B2 (en) Selective wet etching of hafnium aluminum oxide films
US20070190803A1 (en) Device and method to eliminate shorting induced by via to metal misalignment
KR20080086686A (en) Method for fabricating semiconductor device
JPH09148314A (en) Etching process of silicified titanium
US5254213A (en) Method of forming contact windows
KR20080060376A (en) Method for manufacturing semiconductor device
JP3318801B2 (en) Dry etching method
KR100607777B1 (en) Method for manufacturing semiconductor device
US7226867B2 (en) Method of etching a metal layer using a mask, a metallization method for a semiconductor device, a method of etching a metal layer, and an etching gas
JPH1197414A (en) Plasma etching method for silicon-oxide based insulating film
US5968278A (en) High aspect ratio contact
JP3208596B2 (en) Dry etching method
JPH0831797A (en) Method of selective etching
KR100995829B1 (en) Semiconductor Device and Method for manufacturing the device
JP2006032721A (en) Fabrication process of semiconductor device
KR20060077482A (en) Method for forming gate of semiconductor device
KR20060122578A (en) Method for forming hard mask in semiconductor memory device
JP2005136097A (en) Method of manufacturing semiconductor device
JP2006294842A (en) Manufacturing method for semiconductor device
KR100253315B1 (en) Etching method in oder to form wire of semiconductor device
JP2001332510A (en) Semiconductor and its manufacturing method
KR100800165B1 (en) Method of manufacturing semiconductor device
CN111293073B (en) Groove manufacturing method
KR20050000970A (en) Method of manufacturing semiconductor device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination