KR20060077434A - 액정 표시 장치 - Google Patents

액정 표시 장치 Download PDF

Info

Publication number
KR20060077434A
KR20060077434A KR1020040116284A KR20040116284A KR20060077434A KR 20060077434 A KR20060077434 A KR 20060077434A KR 1020040116284 A KR1020040116284 A KR 1020040116284A KR 20040116284 A KR20040116284 A KR 20040116284A KR 20060077434 A KR20060077434 A KR 20060077434A
Authority
KR
South Korea
Prior art keywords
line
substrate
liquid crystal
column spacer
layer
Prior art date
Application number
KR1020040116284A
Other languages
English (en)
Other versions
KR100685955B1 (ko
Inventor
김종우
유원형
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020040116284A priority Critical patent/KR100685955B1/ko
Priority to CNB2005101094736A priority patent/CN100414400C/zh
Priority to US11/267,265 priority patent/US7557892B2/en
Publication of KR20060077434A publication Critical patent/KR20060077434A/ko
Application granted granted Critical
Publication of KR100685955B1 publication Critical patent/KR100685955B1/ko
Priority to US12/457,590 priority patent/US7961287B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]

Abstract

본 발명은 게이트 라인과 공통 라인 사이에 셀 갭을 담당하는 칼럼 스페이서를 배치함으로써, 칼럼 스페이서와 대향 기판의 접촉 면적을 줄이고, 또한, 칼럼 스페이서에 대응되는 TFT 기판의 영역별 두께 변동을 줄임으로써, 전체 패널에 걸쳐 안정적인 셀 갭을 유지하는 액정 표시 장치에 관한 것으로, 본 발명의 액정 표시 장치는 서로 대향하는 제 1 기판 및 제 2 기판과, 상기 제 1 기판 상에 형성된 서로 교차하여 화소 영역을 정의하는 게이트 라인 및 데이터 라인과, 상기 게이트 라인과 데이터 라인의 교차부에 형성된 박막 트랜지스터와, 상기 화소 영역 내에 서로 교번하여 형성된 공통 전극 및 화소 전극과, 상기 게이트 라인에 인접하여 평행하게 형성되며, 상기 공통 전극을 분기시키는 공통 라인과, 상기 제 2 기판 상에 상기 게이트 라인에서 공통 라인을 지나는 선상에 대응되도록 형성된 제 1 칼럼 스페이서 및 상기 제 1, 제 2 기판 사이에 충진된 액정층을 포함하여 이루어짐을 특징으로 한다.
셀 갭 안정성, 공차, 터치 불량, 눌림 불량, 액정 적하량 마진, 칼럼 스페이서

Description

액정 표시 장치{Liquid Crystal Display Device}
도 1은 일반적인 액정 표시 장치를 나타낸 분해사시도
도 2a는 칼럼 스페이서가 형성된 칼라 필터 기판을 나타낸 구조 단면도
도 2b는 TFT 기판과 칼라 필터 기판의 합착시 모습을 나타낸 구조 단면도
도 3a 및 도 3b는 터치 얼룩이 일어나는 부위의 모습을 나타낸 평면도 및 단면도
도 4는 돌기 구조를 나타낸 개략 단면도
도 5는 돌기 구조를 갖는 일 화소를 나타낸 평면도
도 6은 도 5의 I~I' 선상의 구조 단면도
도 7a 및 도 7b는 영역별 돌기와 이에 대응되는 칼럼 스페이서의 모습을 나타낸 개략 단면도
도 8은 박막 트랜지스터에 대응되어 칼럼 스페이서를 갖는 구조를 나타낸 평면도
도 9는 도 8의 Ⅱ~Ⅱ' 선상의 구조 단면도
도 10은 본 발명의 제 1 실시예에 따른 액정 표시 장치를 나타낸 평면도
도 11a는 도 10의 Ⅲ~Ⅲ' 선상의 구조 단면도
도 11b는 도 10의 Ⅲ~Ⅲ' 선상의 구조 단면도
도 12는 본 발명의 제 2 실시예에 따른 액정 표시 장치의 제 1 칼럼 스페이서 형성 모습을 나타낸 개략 평면도
도 13은 본 발명의 제 3 실시예에 따른 액정 표시 장치의 제 1 칼럼 스페이서 형성 모습을 나타낸 개략 평면도
도 14는 본 발명의 제 4 실시예에 따른 액정 표시 장치의 제 1 칼럼 스페이서 형성 모습을 나타낸 개략 평면도
도 15는 도 13의 V~V' 선상의 구조 단면도
도 16은 도 14의 Ⅵ~Ⅵ' 선상의 구조 단면도
도 17은 본 발명의 액정 표시 장치의 구조를 적용시 액정 적하량 마진을 나타낸 그래프
*도면의 주요 부분에 대한 부호 설명*
110 : 제 1 기판 111 : 블랙 매트릭스층
112 : 컬러 필터층 113 : 오버코트층
120 : 제 2 기판
121a : 게이트 전극 122 : 데이터 라인
122a : 소오스 전극 122b : 드레인 전극
123 : 화소 전극 123a : 스토리지 전극
124 : 반도체층 125 : 게이트 절연막
126 : 보호막 127a : 공통 전극
131, 142, 151 : 게이트 라인
137, 147, 157 : 공통 라인
140 : 제 1 칼럼 스페이서 141 : 제 2 칼럼 스페이서
본 발명은 액정 표시 장치에 관한 것으로 특히, 게이트 라인과 공통 라인 사이에 셀 갭을 담당하는 칼럼 스페이서를 배치함으로써, 칼럼 스페이서와 대향 기판의 접촉 면적을 줄이고, 또한, 칼럼 스페이서에 대응되는 TFT 기판의 영역별 두께 변동을 줄임으로써, 전체 패널에 걸쳐 안정적인 셀 갭을 유지하는 액정 표시 장치에 관한 것이다.
이하, 첨부된 도면을 참조하여 종래의 액정 표시 장치를 설명하면 다음과 같다.
도 1은 일반적인 액정 표시 장치를 나타낸 분해사시도이다.
도 1과 같이, 일반적인 액정 표시 장치는 일정 공간을 갖고 합착된 제 1 기판(1) 및 제 2 기판(2)과, 상기 제 1 기판(1)과 제 2 기판(2) 사이에 주입된 액정층(3)으로 구성되어 있다.
보다 구체적으로 설명하면, 상기 제 1 기판(1)에는 화소 영역(P)을 정의하기 위하여 일정한 간격을 갖고 일방향으로 복수개의 게이트 라인(4)과, 상기 게이트 라인(4)에 수직한 방향으로 일정한 간격을 갖고 복수개의 데이터 라인(5)이 배열된다. 그리고, 상기 각 화소 영역(P)에는 화소 전극(6)이 형성되고, 상기 각 게이트 라인(4)과 데이터 라인(5)이 교차하는 부분에 박막 트랜지스터(T)가 형성되어 상기 박막트랜지스터가 상기 게이트 라인에 신호에 따라 상기 데이터 라인의 데이터 신호를 상기 각 화소 전극에 인가한다.
그리고, 상기 제 2 기판(2)에는 상기 화소 영역(P)을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층(7)이 형성되고, 상기 각 화소 영역에 대응되는 부분에는 색상을 표현하기 위한 R, G, B 컬러 필터층(8)이 형성되고, 상기 컬러 필터층(8)위에는 화상을 구현하기 위한 공통 전극(9)이 형성되어 있다.
상기와 같은 액정 표시 장치는 상기 화소 전극(6)과 공통 전극(9) 사이의 전계에 의해 상기 제 1, 제 2 기판 사이에 형성된 액정층(3)이 배향되고, 상기 액정층(3)의 배향 정도에 따라 액정층(3)을 투과하는 빛의 양을 조절하여 화상을 표현할 수 있다.
이와 같은 액정 표시 장치를 TN(Twisted Nematic) 모드 액정 표시 장치라 하며, 상기 TN 모드 액정 표시 장치는 시야각이 좁다는 단점을 가지고 있고 이러한 TN 모드의 단점을 극복하기 위한 횡전계(IPS : In Plane Switching) 모드 액정 표시 장치가 개발되었다.
횡전계 모드 액정 표시 장치는 제 1 기판의 화소 영역에 화소 전극과 공통 전극이 일정한 거리를 갖고 서로 평행하게 형성하여 상기 화소 전극과 공통 전극 사이에 횡 전계(수평 전계)가 발생하도록 하고 상기 횡 전계에 의해 액정층이 배향되도록 한 것이다.
한편, 일반적인 액정 표시 장치의 제조 방법은 제 1, 제 2 기판 사이에 액정 층을 형성하는 방법에 따라 액정 주입 방식 제조 방법과 액정 적하 방식 제조 방법으로 구분할 수 있다.
먼저, 액정 주입 방식을 간략히 살펴보면 다음과 같다.
주입하고자 하는 액정 물질이 담겨져 있는 용기와 액정을 주입할 액정 패널을 챔버(Chamber) 내부에 위치시키고, 상기 챔버의 압력을 진공 상태로 유지함으로써 액정 물질 속이나 용기 안벽에 붙어 있는 수분을 제거하고 기포를 탈포함과 동시에 상기 액정 패널의 내부 공간을 진공 상태로 만든다.
그리고, 원하는 진공 상태에서 상기 액정 패널의 액정 주입구를 액정 물질이 담아져 있는 용기에 담그거나 접촉시킨 다음, 상기 챔버 내부의 압력을 진공 상태로부터 대기압 상태로 만들어 상기 액정 패널 내부의 압력과 챔버의 압력 차이에 의해 액정 주입구를 통해 액정 물질이 상기 액정 패널 내부로 주입되도록 한다.
이러한 액정 주입 방식의 액정 표시 장치 제조 방법에 있어서는 다음과 같은 문제점이 있었다.
첫째, 단위 패널로 컷팅한 후, 두 기판 사이를 진공 상태로 유지하여 액정 주입구를 액정액에 담가 액정을 주입하므로 액정 주입에 많은 시간이 소요되므로 생산성이 저하된다.
둘째, 대면적의 액정 표시 장치를 제조할 경우, 액정 주입식으로 액정을 주입하면 패널내에 액정이 완전히 주입되지 않아 불량의 원인이 된다.
셋째, 상기와 같이 공정이 복잡하고 시간이 많이 소요되므로 여러개의 액정 주입 장비가 요구되어 많은 공간을 요구하게 된다.
따라서, 이러한 액정 주입 방식의 문제점을 극복하기 위해 두 기판 중 하나의 기판에 액정을 적하시킨 후, 두 기판을 합착시키는 액정 적하형 액정 표시 장치의 제조 방법이 개발되었다.
즉, 액정 적하 방식의 액정 표시 장치 제조 방법은, 두 기판을 합착하기 전에, 두 기판 중 어느 하나의 기판에 적당량의 액정을 적하한 후, 두 기판을 합착하는 방법이다.
따라서, 액정 주입 방식과 같이 셀갭을 유지하기 위해 볼 스페이서를 사용하게 되면, 적하된 액정이 퍼질 때 상기 볼 스페이서가 액정 퍼짐 방향으로 이동되어 스페이서가 한쪽으로 몰리게 되므로 정확한 셀갭 유지가 불가능하게 된다.
그러므로, 액정 적하 방식에서는 볼 스페이서를 사용하지 않고 스페이서가 기판에 고정되는 고정 스페이서(칼럼 스페이서(column spacer) 또는 패턴드 스페이서(patterned spacer))를 사용해야 한다.
도 2a는 칼럼 스페이서가 형성된 컬러 필터 기판을 나타낸 구조 단면도이며, 도 2b는 TFT 기판과 컬러 필터 기판의 합착시 모습을 나타낸 구조 단면도이다.
도 2a와 같이, 복수개의 컬럼 스페이서(20)가 각각 소정 간격 이격되어 상기 칼라 필터 기판(2)의 블랙 매트릭스층(미도시) 영역 상에 대응되어 형성된다. 이 경우, 상기 컬럼 스페이서(20) 각각은 h의 높이로 형성된다.
이와 같이, 컬럼 스페이서(20)가 형성된 칼라 필터 기판(2)을 도 2b와 같이, TFT 기판(1)과 마주보게 한 후 합착하게 되면, 가압시에 압력으로 상기 컬럼 스페이서(20)는 셀 갭 h'를 나타내는 높이 h'로 수축하게 된다.
도 2a와 도 2b에서 살펴보면, 합착 후에 상기 패널(10) 내의 상기 컬럼 스페이서(20)는 합착시에 압력에 따라 일정 두께(h-h') 눌리워져 셀 갭(h') 높이만큼 수축한다.
이와 같이, 칼럼 스페이서를 포함하는 액정 표시 장치는 볼 스페이서에 비해 상대적으로 대향 기판(TFT 기판)과의 접촉 면적이 크기 때문에, 마찰력이 커 터치시 원 상태로 회복이 되는 데 오랜 시간이 걸려 터치 부위가 얼룩으로 관찰되는 터치 불량이 발생한다.
도 3a 및 도 3b는 터치 얼룩이 일어나는 부위의 모습을 나타낸 평면도 및 단면도이다.
도 3a와 같이, 액정 패널(10)을 소정 방향으로 손가락 또는 펜으로 터치한 상태에서 훑어 지나가게 되면, 도 3b와 같이, 액정 패널의 제 2 기판(2)은 손가락 또는 펜이 지나간 방향으로 소정 간격 쉬프트하게 된다. 이 때, 터치 방향으로 쉬프팅(shifting)한 후, 상기 제 2 기판(2)은 한참동안 원 상태로 복원되지 못하고 있다. 이 경우, 상기 손가락 또는 펜 등이 지나간 자리의 액정(3)은 흩어지며, 지나간 자리의 주변 영역에 액정(3)이 모이는 현상이 일어난다. 이 경우, 상기 액정(3)이 모인 부위는, 타 부위의 셀 갭(h2)보다 셀 갭(h1)이 높아지며, 손가락 또는 펜 등이 지나간 자리는 액정이 흩어져, 터치 부위 및 터치 주변 영역에는 액정의 과잉 및 부족으로 터치 부위가 얼룩(mura)으로 관찰되는 터치 불량이 발생한다.
이러한 터치 불량이 칼럼 스페이서가 형성된 액정 표시 장치에서 관찰된 이유는, 칼럼 스페이서는 한쪽 기판에는 고정되고 대향 기판과는 면 형상으로 접촉되 어, 구 형상의 볼 스페이서에 비해 기판에 접촉되는 면적이 넓기 때문으로 판단된다.
상기와 같은 종래의 액정 표시 장치는 다음과 같은 문제점이 있다.
첫째, 칼럼 스페이서를 포함하는 종래의 액정 표시 장치에 있어서, 액정의 패널면을 소정 방향으로 밀며 터치하였을 때, 서로 반대 방향으로 쉬프트된 기판이 원 상태로 복원되지 않거나 복원이 되더라도 시간이 오래 걸려, 미복원 시간 동안 터치 부위에서 밀려나간 액정이 회복되지 않아 이 부위에서 빛샘이 발생하는 경우가 발생한다. 이러한 터치로 인한 불량은 칼럼 스페이서와 대향 기판과의 접촉 면적이 큼으로 인해 상기 칼럼 스페이서와 대향 기판이 갖는 마찰력 때문으로 파악되고 있다.
둘째, 액정 주입 방식에 이용되는 볼 스페이서는 많은 양이 산포되고, 또한 구 형상으로 이루어져 패널의 소정 영역을 눌렀을 때 해당 부위의 볼 스페이서가 옆으로 미끄러져 눌림에 대한 내성이 있지만, 컬럼 스페이서는 화소 영역을 제외한 부분에 선택적으로 형성되므로 컬럼 스페이서가 형성되지 않는 부분을 눌렀을 경우 해당 부위의 칼럼 스페이서가 쉽게 변형되고, 또한 칼럼 스페이서 하부의 구조물이 무너지는 눌림 불량이 발생한다.
셋째, 칼럼 스페이서는 형성된 부위들간의 공차로 인해 높이 차가 발생하는데, 이와 같은 경우 칼럼 스페이서와 대향 기판간의 접촉 면적 및 접촉 압력이 다르게 나타난다. 이 경우, 전체 패널에 걸쳐 셀 갭 불균일이 발생한다.
이와 같은 문제점은 액정 패널의 액정층을 형성함에 있어서, 적하 방식을 이용하는 대면적의 액정 패널에서 더욱 심하게 나타난다. 이는 액정 패널 내부와 외부와의 기압차로 주입되는 액정 주입 방식과 달리, 액정 적하 방식에서 일정한 액정량을 선택하여 적하가 이루어지는데, 이 경우 공정의 따라 변동을 갖는 기판 상에 적하하는 액정의 적정량을 선택하기 곤란함에서 비롯된다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 게이트 라인과 공통 라인 사이에 셀 갭을 담당하는 칼럼 스페이서를 배치함으로써, 칼럼 스페이서와 대향 기판의 접촉 면적을 줄이고, 또한, 칼럼 스페이서에 대응되는 TFT 기판의 영역별 두께 변동을 줄임으로써, 전체 패널에 걸쳐 안정적인 셀 갭을 유지하는 액정 표시 장치를 제공하는 데, 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 액정 표시 장치는 서로 대향하는 제 1 기판 및 제 2 기판과, 상기 제 1 기판 상에 형성된 서로 교차하여 화소 영역을 정의하는 게이트 라인 및 데이터 라인과, 상기 게이트 라인과 데이터 라인의 교차부에 형성된 박막 트랜지스터와, 상기 화소 영역 내에 서로 교번하여 형성된 공통 전극 및 화소 전극과, 상기 게이트 라인에 인접하여 평행하게 형성되며, 상기 공통 전극을 분기시키는 공통 라인과, 상기 제 2 기판 상에 상기 게이트 라인에서 공통 라인을 지나는 선상에 대응되도록 형성된 제 1 칼럼 스페이서 및 상기 제 1, 제 2 기판 사이에 충진된 액정층을 포함하여 이루어짐에 그 특징이 있다.
여기서, 상기 제 1 칼럼 스페이서는 상기 게이트 라인과 공통 라인 사이의 요부에 대응된다.
상기 제 1 칼럼 스페이서는 상기 게이트 라인을 지나도록 형성된다. 상기 제 1 칼럼 스페이서가 지나는 상기 게이트 라인에는 게이트 슬릿이 더 형성될 수 있다.
혹은 상기 제 1 칼럼 스페이서는 상기 공통 라인을 더 지나도록 형성된다. 상기 제 1 칼럼 스페이서가 지나는 상기 공통 라인에는 공통 슬릿이 더 형성될 수 있다.
혹은 상기 제 1 칼럼 스페이서는 상기 게이트 라인과 공통 라인을 모두 지난다. 상기 제 1 칼럼 스페이서가 지나는 상기 공통 라인 또는 게이트 라인에는 적어도 하나 이상의 슬릿을 구비할 수 있다.
상기 제 2 기판 상에 상기 게이트 라인의 소정 부위에 대응되도록 형성된 제 2 칼럼 스페이서를 더 포함할 수 있다. 상기 제 2 칼럼 스페이서는 상기 제 1 기판과 접촉하지 않는 특징을 갖는다. 상기 제 2 칼럼 스페이서는, 상기 제 1, 제 2 기판의 합착시 상기 제 1 기판 상의 최상부면과 0.2~0.6㎛간격 이격되도록 형성된다.
상기 제 2 기판 상에는 상기 화소 영역 이외의 영역 및 박막 트랜지스터 영역을 가리는 블랙 매트릭스층 및 상기 화소 영역에 대응되어 형성된 컬러 필터층이 더 형성된다. 상기 블랙 매트릭스층 및 컬러 필터층을 포함한 제 2 기판 전면에 오버코트층이 더 형성될 수 있다.
상기 게이트 라인 및 공통 라인은 동일층에 형성된다.
상기 게이트 라인 및 공통 라인의 층과 상기 데이터 라인의 층 사이에는 게 이트 절연막이 개재된다.
상기 데이터 라인의 층과 상기 화소 전극의 층 사이에는 보호막이 개재된다.
이하, 첨부된 도면을 참조하여 종래의 터치 불량을 개선한 돌기 구조를 갖는 액정 표시 장치를 상세히 설명하면 다음과 같다.
터치 불량은, 칼럼 스페이서가 형성된 액정 표시 장치의 패널 표면을 소정 방향으로 훑듯이 터치하면 터치로 인해 일측으로 쉬프트된 기판으로 원 상태로 복귀하는데 시간이 걸리기 때문에 원 상태로 돌아오는데 걸리는 시간동안 터치 부위에서 얼룩이 관찰되는 현상을 말한다. 이러한 터치 불량은 칼럼 스페이서와 대향 기판간의 접촉 면적이 크기 때문에 발생하는 마찰력에 기인한 것으로 파악되며, 따라서 터치 불량을 개선하기 위해 칼럼 스페이서와 대향 기판간의 접촉 면적을 줄이려는 노력이 제기되어 왔다.
이러한 터치 불량을 개선하기 위한 노력의 하나가 돌기 구조를 갖는 액정 표시 장치이다.
도 4는 돌기구조를 나타낸 개략 단면도이다.
도 4는 제 1 기판(60) 상에 칼럼 스페이서를 형성시 이에 대향되는 제 2 기판(70) 상에 돌기(85)를 형성함으로써, 칼럼 스페이서(80)와 제 2 기판(70)간의 접촉 면적을 줄인 구조를 나타낸다.
이러한 돌기 구조는, 종래의 터치 불량이 칼럼 스페이서 대향 기판간의 접촉 면적이 크기 때문에 발생한다는 점을 감안하여, 접촉 면적을 줄임으로써, 칼럼 스페이서와 대향 기판간의 마찰력을 낮추어 터치 불량을 방지하는 구조이다.
도 5는 돌기 구조를 갖는 액정 표시 장치의 일 화소를 나타낸 평면도이며, 도 6은 도 5의 I~I' 선상의 구조 단면도이다.
도 5 및 도 6과 같이, 돌기 구조를 갖는 액정 표시 장치는 일정 공간을 갖고 합착된 제 1 기판(60) 및 제 2 기판(80)과, 상기 제 1 기판(60)과 제 2 기판(80) 사이에 주입된 액정층(90)과, 상기 제 1 기판(60) 상에 형성된 칼럼 스페이서(70) 및 상기 칼럼 스페이서(70)에 대응되어 상기 제 2 기판(80) 상에 형성된 돌기(75)를 포함하여 구성되어 있다.
보다 구체적으로 설명하면, 상기 제 1 기판(60) 상에는 화소 영역을 제외한 부분(게이트 라인 및 데이터 라인 영역, 박막 트랜지스터 영역)의 빛을 차단하기 위한 블랙 매트릭스층(61)과, 화소 영역에 대응되어 칼라 색상을 표현하기 위한 R, G, B 칼라 필터층(62)과, 상기 블랙 매트릭스층(61)과 칼라 필터층(62) 상부에 전면 형성된 오버코트층(63)이 형성된다.
상기 제 2 기판(80) 상에는 수직으로 교차하여 화소 영역을 정의하는 복수개의 게이트 라인(81) 및 데이터 라인(82)과, 상기 게이트 라인(81)들과 데이터 라인(82)들이 교차하는 각 화소 영역에 서로 교번하여 형성된 화소 전극(83) 및 공통 전극(87a)과, 상기 각 게이트 라인(81)과 데이터 라인(82)이 교차하는 부분에 형성된 박막 트랜지스터(TFT)가 형성된다. 상기 공통 전극(87a)은 상기 게이트 라인(81)과 평행한 공통 라인(87)에서 분기되어 형성된다. 여기서, 상기 공통 전극(87a)과 화소 전극(83)의 형상은 서로 평행한 지그재그 형상이다.
상기 박막 트랜지스터(TFT)를 포함한 제 2 기판(80) 상의 제조 공정을 살펴 보면 다음과 같다.
상기 제 2 기판(80) 상에 Mo, Al 또는 Cr 등과 같은 금속물질을 스퍼터링 방법으로 전면 증착한 다음 마스크(미도시)를 통해 패터닝하여 복수개의 게이트 라인(81) 및 상기 게이트 라인(81)에서 돌출되는 형상으로 게이트 전극(81a)을 형성하며, 상기 게이트 라인(81)과 평행하게 공통 라인(87)을 형성하고, 화소 영역 내에 상기 공통 라인(87)에서 분기된 공통 전극(87a)을 형성한다. 여기서, 상기 공통 전극(87a)은 지그재그 형상이다.
이어, 상기 게이트 라인(81)들을 포함한 제 2 기판(80) 상에 SiNx 등의 절연물질을 전면 증착하여 게이트 절연막(85)을 형성한다.
이어, 상기 게이트 절연막(85) 상에 상기 게이트 전극(81a)을 덮는 형상으로 반도체층(84)을 형성한다. 여기서 상기 반도체층(84)은 상기 게이트 절연막(85) 상에 비정질 실리콘(amorphous silicon)층, 인(P)이 고농도로 도핑된 n+층을 연속 증착한 다음 마스크(미도시)를 통해 상기 비정질 실리콘층, n+층을 동시에 패터닝하여 형성한다. 이와 같은 패터닝 공정에, 상기 반도체층(84)을 상기 게이트 라인(81) 상부의 소정 부위에 소정 폭으로 상기 반도체층(84)을 선택적으로 남겨 반도체층 패턴(84a)을 형성한다.
이어, Mo, Al 또는 Cr 등과 같은 금속물질을 스퍼터링 방법으로 전면 증착한 다음 마스크(미도시)를 이용하여 패터닝하여 데이터 라인(82) 및 상기 게이트 전극(81a) 양측에 소오스 전극(82a), 드레인 전극(82b)을 형성한다. 여기서, 상기 소오스 전극(82a)은 상기 데이터 라인(82)에서 돌출되어 형성된 것이다. 이러한 금속 패터닝 공정에서, 상기 소오스 전극(82a), 드레인 전극(82b) 하부에 n+층까지 오버 에칭(over etching)이 이뤄지게 하여, 상기 n+층이 상기 게이트 전극(81a) 상부에서 제거되도록 한다. 따라서, 상기 비정질 실리콘층이 상기 게이트 전극(81a) 상부에서 노출되는 데, 그 노출 부위가 박막 트랜지스터(TFT)의 채널 영역으로 정의되는 영역이다. 여기서, 상기 비정질 실리콘층과, n+층으로 이루어진 것이 반도체층(84)이다. 이 때, 상기 데이터 라인(82)을 형성함과 동시에 상기 반도체층 패턴(84a) 상부의 소정 부위에 소정 폭(바람직하게는 상기 반도체층 패턴(84a)보다 작게)으로 소오스/드레인 금속층(82d)을 형성한다. 이와 같이, 상기 소오스/드레인 금속층(82d)과 반도체층 패턴(84a)이 서로 적층되어 형성된 것이 돌기(75)이다.
이어, 상기 반도체층(84), 데이터 라인(82), 소스 전극(82a)과 드레인 전극(82b) 등이 형성된 게이트 절연막(85) 상에 화학 기상 증착(chemical vapor deposition : CVD) 방식을 통해 SiNx 재질의 보호막(passivation film, 86)을 전면 증착한다. 이러한 보호막(86)의 재료로는 주로 SiNx 등의 무기물질이 적용되었으며, 최근 액정 셀의 개구율을 향상시키기 위하여 BCB(BenzoCycloButene), SOG(Spin On Glass) 또는 Acryl 등의 유전율이 낮은 유기물질이 사용되고 있다.
이어, 마스크(미도시)를 통해 상기 드레인 전극(82b) 상의 보호막(86) 일부를 선택적으로 식각하여 드레인 전극(82b)의 일부를 노출시키는 콘택홀을 형성한다.
이어, 상기 보호막(86) 상에 상기 콘택홀을 충분히 매립하도록 투명 전극물질을 스퍼터링하여 증착한 다음, 마스크(미도시)를 통해 패터닝하여 화소 영역에 상기 공통 전극(87a)과 교번하는 형상의 화소 전극(83)을 형성한다. 이 때, 상기 화소 전극(83)은 상기 콘택홀을 통해 상기 드레인 전극(82b)과 전기적으로 연결되어 있다.
그리고, 상기 돌기(75)에 상응하여 상기 제 1 기판(60) 상의 최상부(도면 상에는 오버코트층(63)) 상에 칼럼 스페이서(70)를 형성한다. 이 경우, 상기 칼럼 스페이서(70)는 상기 돌기(75)의 상부면에 상승하는 면적과 접촉하게 되므로, 터치시의 마찰력이 줄어들게 되어 이로써, 터치 불량이 최소화된다.
그러나, 이러한 돌기 구조를 갖는 액정 표시 장치에서는 상기 돌기 형성 부위의 층이 적어도, 게이트 라인(81), 게이트 절연막(85), 반도체층 패턴(84a), 소오스/드레인 금속층(82d), 보호막(86)을 포함하여 이루어져 있다. 공정시에 각 층에서 각층이 증착되는 두께의 ±10% 정도의 영역별 단차가 있다. 이 경우, 상기 반도체층 패턴(84a)과 소오스/드레인 금속층(82d)이 각각 2000Å로 형성한다고 하면, 상기 돌기(75)는 4000Å의 두께로 형성하고자 하였으나, 실제 형성시에는 공차(두께 변동 요인)에 의해 액정 패널 전체에 걸쳐 3600Å~4400Å의 두께로 형성될 것이다. 이와 같이, 돌기(75)는 게이트 라인(81) 상에 별도의 패턴을 더 형성하는 공정이 추가되며, 2층의 증착 및 식각 공정이 더 포함됨으로써, 게이트 라인(81) 상의 타 부위에 비해 상기 돌기(75)들이 형성된 부위는 800Å 전후의 단차가 더 발생할 것이다. 이 경우, 상기 돌기(75) 상부 및 하부에는 보호막, 게이트 절연막, 게이트 라인이 더 형성되어 있으므로, 나머지 층들이 모두 2000Å의 두께로 형성함을 가정할 때, 가능한 총 공차는 2000Å(=400Å×3+800Å)이 될 것이다.
도 7a 및 도 7b는 영역별 돌기와 이에 대응되는 칼럼 스페이서의 모습을 나타낸 개략 단면도이다.
도 7a는 상기 돌기(75a)가 공차 없이 정상적으로 형성된 모습과, 상기 돌기(75a)에 칼럼 스페이서(70)가 대응되는 모습을 나타낸다. 이 경우, 칼럼 스페이서(70)는 눌림없이 정상적으로 돌기(75a)와 접촉하고 있다.
도 7b와 같이, 상기 돌기(75b)가 공차가 크게 형성되면, 특히 원하는 수치보다 좀 더 큰 수치로 형성될 경우, 상기 칼럼 스페이서(70)는 상기 돌기(75b)에 눌려져 상기 돌기(75b)에 대응되는 부위가 a 두께만큼 더 눌려지는 변형을 하게 된다.
도시되지 않았지만, 만일 상기 돌기(75b)가 원하는 수치보다 좀 더 작게 형성될 경우에는, 돌기와 칼럼 스페이서가 접촉하지 않는 현상이 발생하여, 원하는 터치 불량 방지 효과를 얻기 힘들 것이다.
이와 같이, 반도체층 및 소오스/드레인 금속층을 이용하는 돌기 구조의 경우, 상기 반도체층 및 소오스/드레인 금속층의 두께 변동 요인은 실제 패널의 체적 변동을 일으키는 인자로 작용하므로, 30인치 이상의 대형 모델에 있어서, 액정 적하량 마진(터치 불량 및 중력 불량이 모두 나타나지 않는 수준의 액정량 범위)을 감소시키는 역할을 한다.
이상과 같이, 돌기를 포함한 액정 표시 장치는 별도의 패턴을 게이트 라인 상에 형성된 터치 불량을 개선한 구조이다.
이하에서는 'U'자형 액정 표시 장치에 칼럼 스페이서를 대응시켜 칼럼 스페 이서와 대향 기판간의 접촉 면적을 줄임으로써, 터치 불량의 개선이라는 동일 효과를 얻는 구조를 설명한다.
도 8은 박막 트랜지스터에 대응되어 칼럼 스페이서를 갖는 구조를 나타낸 평면도이며, 도 9는 도 8의 Ⅱ~Ⅱ' 선상의 구조 단면도이다.
도 8 및 도 9와 같이, 'U'자형 박막 트랜지스터를 갖는 액정 표시 장치는 서로 대향된 제 1, 제 2 기판(110, 120)과, 두 기판 사이에 충진된 액정층(90)을 포함하여 이루어진다.
보다 구체적으로 설명하면, 상기 제 1 기판(110) 상에는 화소 영역을 제외한 부분(게이트 라인 및 데이터 라인 영역, 박막 트랜지스터 영역)의 빛을 차단하기 위한 블랙 매트릭스층(111)과, 화소 영역에 대응되어 칼라 색상을 표현하기 위한 R, G, B 칼라 필터층(112)과, 상기 블랙 매트릭스층(111)과 칼라 필터층(112) 상부에 전면 형성된 오버코트층(113)이 형성된다.
상기 제 2 기판(120) 상에는 수직으로 교차하여 화소 영역을 정의하는 복수개의 게이트 라인(121) 및 데이터 라인(122)과, 상기 게이트 라인(121)들과 데이터 라인(122)들이 교차하는 각 화소 영역에 서로 교번하여 형성된 화소 전극(123) 및 공통 전극(127a)과, 상기 각 게이트 라인(121)과 데이터 라인(122)이 교차하는 부분에 형성된 박막 트랜지스터(TFT)가 형성된다. 상기 공통 전극(127a)은 상기 게이트 라인(121)과 평행한 공통 라인(127)에서 분기되어 형성된다. 여기서, 상기 공통 전극(127a)과 화소 전극(123)의 형상은 서로 평행한 지그재그 형상이다.
그리고, 상기 박막 트랜지스터(TFT)는 상기 게이트 라인(121)과 일체형의 게 이트 전극(121a)과, 상기 데이터 라인(122)으로부터 돌출되며 'U'자형 소오스 전극(122a)과, 상기 소오스 전극(122a)의 'U'자형 내로 들어오며 상기 화소 전극(123)과 연결되는 드레인 전극(122b)과, 상기 게이트 전극(121a) 상부를 덮으며 상기 소오스 전극(122a)/ 드레인 전극(122b)의 하부에 접하여 형성된 반도체층(124)을 포함하여 이루어진다.
또한, 상기 게이트 라인(121) 및 공통 라인(127) 층과 상기 데이터 라인(122) 층 사이에는 게이트 절연막(125)이 개재되고, 상기 데이터 라인(122)과 화소 전극(123) 사이에는 보호막(126)이 개재된다.
그리고, 상기 박막 트랜지스터(TFT)의 채널 부위에 대응하여 상기 제 1 기판(110) 상의 오버코트층(113) 상에 칼럼 스페이서(101)가 형성된다.
이 경우, 상기 박막 트랜지스터(TFT)의 반도체층(124) 상에는 'U'자형 좌우 소오스 전극(122a)을 가로지르는 방향으로 칼럼 스페이서(101)가 형성된다. 이 경우, 상기 칼럼 스페이서(101)가 형성되는 부위에는 드레인 전극(122b) 상부만이 돌출되어 있어, 상기 드레인 전극(122b)의 상부 보호막(126)과 상기 칼럼 스페이서(101)가 접촉한다. 따라서, 이와 같이, 'U'자형 박막 트랜지스터를 형성하는 경우에도 상술한 돌기 구조와 마찬가지로, 칼럼 스페이서(101)와 대향 기판간의 접촉 면적을 감소시킬 수 있다.
그러나, 이와 같은 박막 트랜지스터 상에 칼럼 스페이서가 형성되는 구조에 있어서도, 실제 칼럼 스페이서가 형성되는 대향 기판 상에는, 돌기 구조와 마찬가지로, 게이트 전극(121a), 게이트 절연막(125), 반도체층(124), 소오스/드레인 금 속 전극(122a/122b), 보호막(126)이 적층되는 구조이다. 예를 들어, 각 층이 2000Å의 두께로 형성한다고 가정하면, 각 층 형성시 공차가 원하는 적층 두께의 ±10%의 공차를 가짐을 감안하면, 상기 각 층을 형성한 후, 칼럼 스페이서에 대응되는 부위에서 가질 수 있는 공차는 400Å×5=2000Å이 된다. 이와 같이 공차가 심하면 심할수록 칼럼 스페이서가 대향되는 부위에서 칼럼 스페이서의 변형 정도가 다르게 나타나 영역별 셀 갭의 편차가 커진다.
이하, 첨부된 도면을 참조하여 칼럼 스페이서가 대응되는 대향 기판에 단차의 차이를 가지며, 칼럼 스페이서가 대응되는 부위에 공차가 최소화된 본 발명의 액정 표시 장치를 상세히 설명하면 다음과 같다.
도 10은 본 발명의 제 1 실시예에 따른 액정 표시 장치를 나타낸 평면도이며, 도 11a는 도 10의 Ⅲ~Ⅲ' 선상의 구조 단면도이며, 도 11b는 도 10의 Ⅲ~Ⅲ' 선상의 구조 단면도이다.
도 10 내지 도 11b와 같이, 본 발명의 제 1 실시예에 따른 액정 표시 장치는 'U'자형 박막 트랜지스터를 갖는 액정 표시 장치는 서로 대향된 제 1, 제 2 기판(110, 120)과, 두 기판 사이에 충진된 액정층(미도시)을 포함하여 이루어진다.
보다 구체적으로 설명하면, 상기 제 1 기판(110) 상에는 화소 영역을 제외한 부분(게이트 라인 및 데이터 라인 영역, 박막 트랜지스터 영역)의 빛을 차단하기 위한 블랙 매트릭스층(111)과, 화소 영역에 대응되어 칼라 색상을 표현하기 위한 R, G, B 칼라 필터층(112)과, 상기 블랙 매트릭스층(111)과 칼라 필터층(112) 상부 에 전면 형성된 오버코트층(113)이 형성된다.
상기 제 2 기판(120) 상에는 수직으로 교차하여 화소 영역을 정의하는 복수개의 게이트 라인(131) 및 데이터 라인(122)과, 상기 게이트 라인(131)들과 데이터 라인(122)들이 교차하는 각 화소 영역에 서로 교번하여 형성된 화소 전극(123) 및 공통 전극(127a)과, 상기 각 게이트 라인(131)과 데이터 라인(122)이 교차하는 부분에 형성된 박막 트랜지스터(TFT)가 형성된다. 상기 공통 전극(127a)은 상기 게이트 라인(131)과 평행한 공통 라인(137)에서 분기되어 형성된다. 여기서, 상기 공통 전극(127a)과 화소 전극(123)의 형상은 서로 평행한 지그재그 형상이다.
그리고, 상기 박막 트랜지스터(TFT)는 상기 게이트 라인(131)과 일체형의 게이트 전극(121a)과, 상기 데이터 라인(122)으로부터 돌출되며 'U'자형 소오스 전극(122a)과, 상기 소오스 전극(122a)의 'U'자형 내로 들어오며 상기 화소 전극(123)과 연결되는 드레인 전극(122b)과, 상기 게이트 전극(121a) 상부를 덮으며 상기 소오스 전극(122a)/ 드레인 전극(122b)의 하부에 접하여 형성된 반도체층(124)을 포함하여 이루어진다.
또한, 상기 게이트 라인(131) 및 공통 라인(137) 층과 상기 데이터 라인(122) 층 사이에는 게이트 절연막(125)이 개재되고, 상기 데이터 라인(122)과 화소 전극(123) 사이에는 보호막(126)이 개재된다.
본 발명의 제 1 실시예에 따른 액정 표시 장치에서는, 제 1 칼럼 스페이서(140)가, 상기 제 1 기판(110)의 오버코트층(113) 상에, 상기 게이트 라인(131)과 공통 라인(137) 사이 영역에 대응되어 형성된다. 이 경우, 또한, 상기 공통 라인 (137)과 상기 게이트 라인(131)은 상대적으로 들어오게 형성하여 공통 라인(137) 및 게이트 라인(131)의 타부위가 갖는 폭보다 좀 더 작은 폭을 가진다.
이 경우, 도 11a와 같이, 상기 제 1 칼럼 스페이서(140)는 상기 게이트 라인(131)과 공통 라인(137) 사이의 단차가 반영된 보호막(126)과 접촉한다. 상기 제 1 칼럼 스페이서(140)는 상기 제 1, 제 2 기판(110, 120) 사이의 셀 갭을 담당하며, 대향 기판, 즉, 제 2 기판(120)의 최상부면인 보호막(126)과 접촉시 접촉면이 매우 작다. 즉, 상기 게이트 라인(131)과 공통 라인(137) 사이에는 금속 라인(게이트 라인 또는 공통 라인)이 형성되지 않은 부위가 요부로 기능하며, 따라서, 게이트 라인(131)과 공통 라인(137) 상부에 형성되는 게이트 절연막(125), 보호막(126)은 상기 게이트 라인(131)과 공통 라인(136) 사이에 대응되는 부위에 요부가 적용되어 그 단차가 반영되어 형성된다. 그리고, 상기 요부 및 그 주위에 대응하여 제 1 칼럼 스페이서(140)가 형성하게 되어, 상기 제 1 칼럼 스페이서(140)의 상부면 중 요부에 대응되는 부분만큼 제거되어 대응되는 것이다. 따라서, 상기 제 1 칼럼 스페이서(140)와 보호막(126)과의 접촉 영역은 매우 작은 것이다.
상기 게이트 라인(131)과 공통 라인(137) 사이의 간격 정도 또는 상기 칼럼 스페이서(140) 형성 부위에서 상기 게이트 라인(131)이나 공통 라인(137)이 들어간 정도에 따라 상기 제 1 칼럼 스페이서(140)와 상기 보호막(126)과의 접촉 밀도는 변화할 수 있다. 이 때, 상기 게이트 라인(131)과 공통 라인(137)은 현재의 노광 기기가 갖는 해상도를 기준으로 할 때, 약 10~16㎛ 간격을 가지며, 상기 제 1 칼럼 스페이서(140)가 상기 간격을 걸쳐, 게이트 라인(131)과 공통 라인(137) 사이에 형 성될 것이다. 이러한 상기 게이트 라인(131)과 공통 라인(137) 간격은 노광 기기의 해상도가 높아질 경우, 약 8㎛ 수준까지 좁혀질 수 있을 것이다.
또한, 도 11b와 같이, 제 2 칼럼 스페이서(141)는 상기 제 1 기판(110)의 오버코트층(113) 상에, 상기 게이트 라인(131)의 소정 부위에 상응하여 형성된다. 이 때, 상기 제 2 칼럼 스페이서(141)는 상기 제 1 칼럼 스페이서(140)에 비해 0.2~0.6㎛ 의 높이가 작게 형성되는 것으로, 대향 기판(120)의 최상면인 보호막(126)과 소정 간격 이격되어 칼럼 스페이서의 눌림 불량을 방지한다.
이 경우, 상기 제 1 칼럼 스페이서(140)는 3화소(서브픽셀: subpixel)마다 형성되며, 크기는 상기 제 1 기판(110)면을 기준으로 하부면에 형성되는 단면이 14×14㎛(가능하게는 10~30×10~30㎛)의 크기로 형성된다. 그리고, 상기 제 2 칼럼 스페이서(140)는 3화소마다 형성되며, 크기는 상기 제 1 기판(110)면을 기준으로 하부면에 형성되는 단면이 14㎛×14㎛(가능하게는 10~30×10~30㎛)의 크기로 형성된다.
이러한 상기 제 1, 제 2 칼럼 스페이서(140, 141)는 상기 제 1 기판(110)의 최상면, 즉 오버코트층(113) 상에 형성되며, 하부면은 여러 가지 다각형의 형상으로 형성될 수 있으며, 일정 높이를 갖는 다각 기둥 형태로 형성된다. 물론, 원기둥의 형상도 가능하며, 도시된 바와 같이, 하부면이 정방형을 갖는 사각 기둥의 형상으로 형성 가능하다. 여기서, 상기 제 1, 제 2 칼럼 스페이서(140, 141)의 크기는 액정 패널의 크기에 따라 변경될 수 있으며, 상기 게이트 라인(131)과 공통 라인(137)의 선폭 및 상기 게이트 라인(131)과 공통 라인(137) 사이의 공간의 선폭에 따라 변경될 수 있다. 또한, 상기 제 1 칼럼 스페이서(140)가 대응되는 부위에 상기 게이트 라인(131)과 공통 라인(137)의 들어온 정도는, 형성하고자 하는 제 1 칼럼 스페이서(140)의 크기에 따라 가능하다. 이 경우, 상기 게이트 라인(131)이나 공통 라인(137)이 들어간 부위의 선폭은 상기 게이트 라인(131)이나 공통 라인(137)의 저항을 크게 하지 않을 수준으로 일정 폭 이상의 선폭을 확보한다. 상기 게이트 라인(131)이나 공통 라인(137)이 일부 들어가더라도, 액정 표시 장치의 구동시 응답 속도를 저하시키지 않을 수준이어야 한다.
이러한 제 1, 제 2 칼럼 스페이서(140, 141)는 동일 공정에서 제조하며, 형성 부위별로 노광량을 달리하여, 높이를 달리 형성한다. 예를 들어, 상기 제 1, 제 2 칼럼 스페이서(140, 141)를 이루는 물질이 네거티브 계열의 광 경화성 수지라면, 상기 제 1 칼럼 스페이서(140) 형성 영역에 대응하여서는 투과부가 정의되며, 상기 제 2 칼럼 스페이서(141) 형성 영역에 대응하여서는 반투과부가 정의된 마스크를 상기 제 1 기판(110) 상에 정렬시켜 이를 이용하여 노광 공정을 진행한다. 상기 제 1, 제 2 칼럼 스페이서(140, 141)를 이루는 물질이 파지티브 계열의 광 경화성 수지라면, 이와 반대되는 상의 마스크를 이용한다.
여기서, 상기 제 1, 제 2 칼럼 스페이서(140, 141)들은 제 2 기판(120) 상에 구비되어 있는 단차에 적용되어 형성되며, 또한, 이러한 단차부는 게이트 라인(131)과 공통 라인(137)의 사이의 영역이다. 따라서, 상기 제 1, 제 2 칼럼 스페이서(140, 141)에 대응되는 제 2 기판(120) 상에는 게이트 라인(131) 또는 공통 라인(137), 게이트 절연막(125), 보호막(126)에 불과하여, 상술한 박막 트랜지스터에 대응되어 칼럼 스페이서가 형성되는 구조에 비해 2층이 덜 형성되어, 그만큼 공정 중에 영역별로 발생되는 단차의 불균일을 줄일 수 있다.
본 발명의 액정 표시 장치는 예를 들어, 반도체층(미도시)과 데이터 라인(122)과 각각 2000Å 전후로 형성된다고 가정할 때, 각 층에서 가지는 공차는 적층 두께의 ±10% 정도로, 돌기나 박막 트랜지스터에 대응되어 칼럼 스페이서가 형성되는 상기 반도체층/데이터 라인층의 적층체를 갖는 구조보다 약 2×400Å=800Å의 두께 정도의 공차를 줄일 수 있는 것이다.
한편 도 10에 도시된 평면도에 따르면 본 발명의 액정 표시 장치는 'U'자형으로 도시되었으나, 이에 한정하지 않고 여러 가지 다른 형태로 변경 가능하다.
이하에서는, 본 발명의 박막 트랜지스터를 포함한 액정 표시 장치의 제조 방법에 대해 설명한다.
상기 제 2 기판(120) 상에 Mo, Al 또는 Cr 등과 같은 금속물질을 스퍼터링 방법으로 전면 증착한 다음 마스크(미도시)를 통해 패터닝하여 복수개의 게이트 라인(131) 및 상기 게이트 라인(131)에서 돌출되는 형상으로 게이트 전극(121a)을 형성하며, 상기 게이트 라인(131)과 평행하게 공통 라인(137)을 형성하고, 화소 영역 내에 상기 공통 라인(137)에서 분기된 공통 전극(127a)을 형성한다. 여기서, 상기 공통 전극(127a)은 지그재그 형상이다. 그리고, 상기 게이트 라인(131)과 공통 라인(137)이 마주보는 변의 소정 부위가 더 들어가(이 부위가 더 얇은 선폭으로) 형성할 수 있다.
이어, 상기 게이트 라인(131)들을 포함한 제 2 기판(120) 상에 SiNx 등의 절 연물질을 전면 증착하여 게이트 절연막(125)을 형성한다.
이어, 상기 게이트 절연막(125) 상에 상기 게이트 전극(121a)을 덮는 형상으로 반도체층(124)을 형성한다. 여기서 상기 반도체층(124)은 상기 게이트 절연막(125) 상에 비정질 실리콘(amorphous silicon)층, 인(P)이 고농도로 도핑된 n+층을 연속 증착한 다음 마스크(미도시)를 통해 상기 비정질 실리콘층, n+층을 동시에 패터닝하여 형성한다.
이어, Mo, Al 또는 Cr 등과 같은 금속물질을 스퍼터링 방법으로 전면 증착한 다음 마스크(미도시)를 이용하여 패터닝하여 데이터 라인(122) 및 상기 게이트 전극(121a) 양측에 소오스 전극(122a), 드레인 전극(122b)을 형성한다. 여기서, 상기 소오스 전극(122a)은 상기 데이터 라인(122)에서 돌출되어 형성된 것이다. 이러한 금속 패터닝 공정에서, 상기 소오스 전극(122a), 드레인 전극(122b) 하부에 n+층까지 오버 에칭(over etching)이 이뤄지게 하여, 상기 n+층이 상기 게이트 전극(121a) 상부에서 제거되도록 한다. 따라서, 상기 비정질 실리콘층이 상기 게이트 전극(121a) 상부에서 노출되는 데, 그 노출 부위가 박막 트랜지스터(TFT)의 채널 영역으로 정의되는 영역이다. 여기서, 상기 비정질 실리콘층과, n+층으로 이루어진 것이 반도체층(124)이다.
이어, 상기 반도체층(124), 데이터 라인(122), 소스 전극(122a)과 드레인 전극(122b) 등이 형성된 게이트 절연막(125) 상에 화학 기상 증착(chemical vapor deposition : CVD) 방식을 통해 SiNx 재질의 보호막(passivation film, 126)을 전면 증착한다. 이러한 보호막(126)의 재료로는 주로 SiNx 등의 무기물질이 적용되었 으며, 최근 액정 셀의 개구율을 향상시키기 위하여 BCB(BenzoCycloButene), SOG(Spin On Glass) 또는 Acryl 등의 유전율이 낮은 유기물질이 사용되고 있다.
이어, 마스크(미도시)를 통해 상기 드레인 전극(122b) 상의 보호막(126) 일부를 선택적으로 식각하여 드레인 전극(122b)의 일부를 노출시키는 콘택홀을 형성한다.
이어, 상기 보호막(126) 상에 상기 콘택홀을 충분히 매립하도록 투명 전극물질을 스퍼터링하여 증착한 다음, 마스크(미도시)를 통해 패터닝하여 화소 영역에 상기 공통 전극(127a)과 교번하는 형상의 화소 전극(123)을 형성한다. 이 때, 상기 화소 전극(123)은 상기 콘택홀을 통해 상기 드레인 전극(122b)과 전기적으로 연결되어 있다.
그리고, 상기 제 1 기판(110) 상에는 비화소 영역(게이트 라인, 데이터 라인, 박막 트랜지스터 영역)에 대응하여 블랙 매트릭스층(111)을 형성하고, 상기 화소 영역에 대응하여 컬러 필터층(112)을 형성하고, 상기 블랙 매트릭스층(111) 및 컬러 필터층(112)을 포함한 제 1 기판(110) 전면에 오버코트층(113)을 형성한다.
그리고, 상기 오버코트층(113) 전면에 광 경화성 수지를 도포한 후, 이를 선택적으로 제거하여 상기 제 2 기판(120)의 게이트 라인(131)과 공통 라인(137) 사이의 영역에 대응하여 제 1 높이의 제 1 칼럼 스페이서(140)를 형성하고, 상기 게이트 라인(131)의 소정 부위에 대응하여 제 2 높이의 제 2 칼럼 스페이서(141)를 형성한다.
이 경우, 상기 제 1 높이가 제 2 높이보다 크며, 제 1 높이는 상기 제 2 높 이보다 0.2~0.6㎛ 크다. 이러한 높이 차는 상기 제 1, 제 2 칼럼 스페이서(140, 141)를 정의하는 마스크의 각 영역을 각각 투과부, 반투과부로 하여 노광량을 달리하여 형성할 수 있다. 이러한 마스크 상일 때, 상기 광 경화성 수지는 네거티브 광 경화성 수지이다. 상기 제 1, 제 2 칼럼 스페이서(140, 141)를 이루는 물질이 파지티브 광 경화성 수지일 경우에는 상술한 마스크와는 역상을 이용한다.
이와 같이 형성한, 상기 제 1 칼럼 스페이서(140)를 이용하여서는 상기 제 2 기판(120)과의 접촉 면적을 줄여 터치 불량을 방지할 수 있으며, 상기 제 1, 제 2 기판(110, 120) 사이의 셀 갭을 유지할 수 있다.
또한, 상기 제 2 칼럼 스페이서(141)를 이용하여서는 상기 제 2 기판(120)과의 사이의 일정 정도의 이격 공간 확보로 합착 후, 국부적인 가압이 일어났을 때, 해당 위치의 칼럼 스페이서들이 변형을 일으키지 않는 마진을 확보한다.
한편, 상기 제 1, 제 2 기판(110, 120)의 최상면에는 배향막을 더 형성할 수 있다.
도 12는 본 발명의 제 2 실시예에 따른 액정 표시 장치의 제 1 칼럼 스페이서 형성 모습을 나타낸 개략 평면도이다.
도 12와 같이, 제 2 실시예에 따른 액정 표시 장치의 제 1 칼럼 스페이서(140)는, 제 1 실시예에서보다 보다 인접한 게이트 라인과 데이터 라인 사이에 배치되어, 상기 칼럼 스페이서(140)가 상기 게이트 라인 및 공통 라인 상부에 오버랩되도록 형성된다. 이 경우, 제 1 실시예와 유사한 정도로 제 2 기판(120)과 상기 제 1 칼럼 스페이서(140)와의 접촉 정도를 유지하겠다 하면, 상기 제 1 칼럼 스페 이서(140) 하부의 게이트 라인(132)과 상기 공통 라인(137)이 더 들어가도록, 즉, 선폭을 줄여 형성할 수 있다.
도 13은 본 발명의 제 3 실시예에 따른 액정 표시 장치의 칼럼 스페이서 형성 모습을 나타낸 개략 평면도이며, 도 15는 도 13의 V~V' 선상의 구조 단면도이다.
도 13 및 도 15와 같이, 본 발명의 제 3 실시예에 따른 액정 표시 장치의 제 1 칼럼 스페이서(140)는, 서로 평행하게 형성되며 서로 마주보는 부위에 각각 게이트 슬릿(142a)과 공통 슬릿(147a)이 형성된 게이트 라인(142)과 공통 라인(147) 상에 상기 게이트 슬릿(142a)과 공통 슬릿(147a)을 지나가도록 형성된다.
이 때, 도 15와 같이, V~V'선상을 지나며, 게이트 라인(142)과, 게이트 슬릿(142a)과, 게이트 라인(142)과, 공통 라인(147)과, 공통 슬릿(147a)과, 공통 라인(147)을 차례로 지나며, 인접한 부위와의 사이에 형성되는 요부가 적용된 게이트 절연막(125), 보호막(126)에 의해 상기 제 1 칼럼 스페이서(140)와 상기 보호막(126)의 실 접촉 면적이 줄어든다.
도 14는 본 발명의 제 4 실시예에 따른 액정 표시 장치의 제 1 칼럼 스페이서 형성 모습을 나타낸 개략 평면도이며, 도 16은 도 14의 Ⅵ~Ⅵ' 선상의 구조 단면도이다.
본 발명의 제 4 실시예에 따른 액정 표시 장치는 상술한 제 3 실시예의 구조에서 일 라인의 슬릿이 제거된 형태이다. 도 14와 같이, 상기 게이트 슬릿(151a)만을 구비하여 형성할 수도 있고, 또는 공통 슬릿만을 구비하여 형성될 수 있다. 중 요한 점은 형성된 슬릿을 지나가도록 제 1 칼럼 스페이서(140)가 배치되는 것이다.
본 발명의 제 4 실시예에 따른 액정 표시 장치에서의 제 1 칼럼 스페이서(140)는, 서로 평행하게 형성되며 서로 마주보는 게이트 라인(151)과 공통 라인(157) 중 상기 게이트 라인(151) 측에 게이트 슬릿(151a)을 구비한 구조에서, 게이트 라인(151)과 게이트 슬릿(151a)과 공통 라인(157)을 지난다.
이 때, 도 16과 같이, Ⅵ~Ⅵ'선상을 지나며, 상기 게이트 라인(151), 게이트 슬릿(151a), 게이트 라인(151), 공통 라인(157)을 차례로 지나며, 인접한 부위와의 사이에 형성되는 요부가 적용된 게이트 절연막(125), 보호막(126)에 의해 상기 제 1 칼럼 스페이서(140)와 상기 보호막(126)간의 실 접촉 면적이 줄어든다.
상술한 실시예에 따른 액정 표시 장치는 상기 제 1 칼럼 스페이서를 통해 셀 갭을 유지하며, 터치 불량을 방지할 수 있다. 또한, 게이트 라인에서 공통 라인을 지나는 선상에서 상기 게이트 라인과 공통 라인 사이의 영역 또는 소정 라인의 슬릿을 구비하여 상기 슬릿으로 형성되는 요부에 의해 정의되는 단차를 이용하여 상기 단차에 대응되어 제 1 칼럼 스페이서를 형성함으로써, 돌기 구조나 박막 트랜지스터에 대응되어 칼럼 스페이서를 형성하는 구조에 비해 공차가 약 800Å 정도로 현저히 줄어든 상태에서 터치 불량을 개선할 수 있게 된다. 따라서, 셀 갭 안정화의 효과를 얻을 수 있다.
또한, 제 2 칼럼 스페이서를 통해 액정 패널의 국부적인 가압이 가해졌을 경우, 일정 정도 마진을 갖게 되어, 칼럼 스페이서의 변형을 현저히 줄일 수 있다. 이 또한, 셀 갭 안정화의 효과로 이어진다.
도 17은 본 발명의 액정 표시 장치의 구조를 적용시 액정 적하량 마진을 나타낸 그래프이다.
도 17은 37" 모델에, 본 발명의 액정 표시 장치를 적용시 나타난 결과로, 터치 불량과 중력 불량은 모두 개선이 되는 적정 적하량은 300dot에서 306dot 사이이다. 즉, 6dot가 터치 불량, 중력 불량이 모두 나타나지 않는 정상 상태로 구현되는 범위이다. 이 적하량에 못 미쳐 액정 패널에 액정을 적하하게 되면 터치 불량이 심해지고, 이 적하량을 넘어 액정 패널에 액정을 적하하게 되면 중력 불량이 심해진다. 돌기 구조에서나 박막 트랜지스터에 대응되어 칼럼 스페이서가 형성되는 구조에서는 상기 적정 적하량이 동일 모델에서, 터치 불량의 그래프는 우측으로 편향하고, 중력 불량은 좌측으로 편향하여 약 0~3dot가 적정량이었다.
본 발명은 이와 같이, 적정 적하량의 범위가 크게 늘어 셀 갭 안정화 및 불량 개선의 효과가 크다.
상기와 같은 본 발명의 액정 표시 장치는 다음과 같은 효과가 있다.
첫째, 상기 게이트 라인과 공통 라인을 지나는 선상에 제 1 칼럼 스페이서를 배치시킴으로써, 상기 게이트 라인과 공통 라인을 지나는 선상에 정의되는 요철에 대응하여 상기 제 1 칼럼 스페이서가 접촉되어, 상기 제 1 칼럼 스페이서와 대향 기판간의 접촉 면적을 줄임으로써, 터치 불량을 방지할 수 있다.
둘째, 게이트 라인에서 공통 라인을 지나는 선상에서 상기 게이트 라인과 공통 라인 사이의 영역 또는 소정 라인의 슬릿을 구비하여 상기 슬릿으로 형성되는 요부에 의해 정의되는 단차를 이용하여 상기 단차에 대응되어 제 1 칼럼 스페이서를 형성함으로써, 돌기 구조나 박막 트랜지스터에 대응되어 칼럼 스페이서를 형성하는 구조에 비해 공차가 약 800Å 정도(이는 소오스/드레인 금속층과 반도체층의 두께를 약 2000Å로 가정하여 산출한 수치. 이보다 더 높은 두께로 형성하게 되면 공차는 더 커짐)로 현저히 줄어든 상태에서 터치 불량을 개선할 수 있게 되어, 상술한 구조(돌기 또는 박막 트랜지스터에 대응되어 칼럼 스페이서를 형성하는 구조)에 비해 공차가 줄게 되어, 전체 패널에 걸쳐 셀 갭 안정화의 효과를 얻을 수 있다.
셋째, 제 2 칼럼 스페이서를 통해 액정 패널의 국부적인 가압이 가해졌을 경우, 소정 압력에 대해서는 이격되지 않는 일정 정도 마진을 갖게 되어, 칼럼 스페이서의 변형을 현저히 줄일 수 있다. 이 또한, 셀 갭 안정화의 효과로 이어진다.
넷째, 상술한 공차의 감소 및 칼럼 스페이서의 변형 방지에 의한 전체 패널에서의 셀 갭 안정화는 액정 적하량 마진을 향상시키게 하는 적정 조건이 된다.

Claims (17)

  1. 서로 대향하는 제 1 기판 및 제 2 기판;
    상기 제 1 기판 상에 형성된 서로 교차하여 화소 영역을 정의하는 게이트 라인 및 데이터 라인;
    상기 게이트 라인과 데이터 라인의 교차부에 형성된 박막 트랜지스터;
    상기 화소 영역 내에 서로 교번하여 형성된 공통 전극 및 화소 전극;
    상기 게이트 라인에 인접하여 평행하게 형성되며, 상기 공통 전극을 분기시키는 공통 라인;
    상기 제 2 기판 상에 상기 게이트 라인에서 공통 라인을 지나는 선상에 대응되도록 형성된 제 1 칼럼 스페이서; 및
    상기 제 1, 제 2 기판 사이에 충진된 액정층을 포함하여 이루어짐을 특징으로 하는 액정 표시 장치.
  2. 제 1항에 있어서,
    상기 제 1 칼럼 스페이서는 상기 게이트 라인과 공통 라인 사이의 요부에 대응되는 것을 특징으로 하는 액정 표시 장치.
  3. 제 1항에 있어서,
    상기 게이트 라인과 공통 라인의 간격은 8내지 16㎛인 것을 특징으로 하는 액정 표시 장치.
  4. 제 1항에 있어서,
    상기 제 1 칼럼 스페이서는 상기 게이트 라인을 지나도록 형성된 것을 특징으로 하는 액정 표시 장치.
  5. 제 4항에 있어서,
    상기 제 1 칼럼 스페이서가 지나는 상기 게이트 라인에는 게이트 슬릿이 더 형성된 것을 특징으로 하는 액정 표시 장치.
  6. 제 1항에 있어서,
    상기 제 1 칼럼 스페이서는 상기 공통 라인을 더 지나도록 형성된 것을 특징으로 하는 액정 표시 장치.
  7. 제 6항에 있어서,
    상기 제 1 칼럼 스페이서가 지나는 상기 공통 라인에는 공통 슬릿이 더 형성된 것을 특징으로 하는 액정 표시 장치.
  8. 제 1 항에 있어서,
    상기 제 1 칼럼 스페이서는 상기 게이트 라인과 공통 라인을 모두 지나는 것 을 특징으로 하는 액정 표시 장치.
  9. 제 8항에 있어서,
    상기 제 1 칼럼 스페이서가 지나는 상기 공통 라인 또는 게이트 라인에는 적어도 하나 이상의 슬릿을 구비한 것을 특징으로 하는 액정 표시 장치.
  10. 제 1항에 있어서,
    상기 제 2 기판 상에 상기 게이트 라인의 소정 부위에 대응되도록 형성된 제 2 칼럼 스페이서를 더 포함하는 것을 특징으로 하는 액정 표시 장치.
  11. 제 10항에 있어서,
    상기 제 2 칼럼 스페이서는 상기 제 1 기판과 접촉하지 않는 것을 특징으로 하는 액정 표시 장치.
  12. 제 11항에 있어서,
    상기 제 2 칼럼 스페이서는, 상기 제 1, 제 2 기판의 합착시 상기 제 1 기판 상의 최상부면과 0.2~0.6㎛간격 이격되도록 형성된 것을 특징으로 하는 액정 표시 장치.
  13. 제 1항에 있어서,
    상기 제 2 기판 상에는 상기 화소 영역 이외의 영역 및 박막 트랜지스터 영역을 가리는 블랙 매트릭스층; 및
    상기 화소 영역에 대응되어 형성된 컬러 필터층이 더 형성된 것을 특징으로 하는 액정 표시 장치.
  14. 제 13항에 있어서,
    상기 블랙 매트릭스층 및 컬러 필터층을 포함한 제 2 기판 전면에 오버코트층이 더 형성된 것을 특징을 하는 액정 표시 장치.
  15. 제 1항에 있어서,
    상기 게이트 라인 및 공통 라인은 동일층에 형성된 것을 특징으로 하는 액정 표시 장치.
  16. 제 15항에 있어서,
    상기 게이트 라인 및 공통 라인의 층과 상기 데이터 라인의 층 사이에는 게이트 절연막이 개재되는 것을 특징으로 하는 액정 표시 장치.
  17. 제 1항에 있어서,
    상기 데이터 라인의 층과 상기 화소 전극의 층 사이에는 보호막이 개재되는 것을 특징으로 하는 액정 표시 장치.
KR1020040116284A 2004-12-30 2004-12-30 액정 표시 장치 KR100685955B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040116284A KR100685955B1 (ko) 2004-12-30 2004-12-30 액정 표시 장치
CNB2005101094736A CN100414400C (zh) 2004-12-30 2005-10-20 液晶显示器件
US11/267,265 US7557892B2 (en) 2004-12-30 2005-11-07 Liquid crystal display device having spacers overlapped with slits in the common line and gate line
US12/457,590 US7961287B2 (en) 2004-12-30 2009-06-16 Liquid crystal display device having spacers overlapped with slits in the common line and gate line

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040116284A KR100685955B1 (ko) 2004-12-30 2004-12-30 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20060077434A true KR20060077434A (ko) 2006-07-05
KR100685955B1 KR100685955B1 (ko) 2007-02-23

Family

ID=36639958

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040116284A KR100685955B1 (ko) 2004-12-30 2004-12-30 액정 표시 장치

Country Status (3)

Country Link
US (2) US7557892B2 (ko)
KR (1) KR100685955B1 (ko)
CN (1) CN100414400C (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101286531B1 (ko) * 2007-10-02 2013-07-16 엘지디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
KR101330214B1 (ko) * 2006-07-18 2013-11-18 삼성디스플레이 주식회사 터치 스크린 표시 장치 및 그 구동 방법

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070080050A (ko) * 2006-02-06 2007-08-09 삼성전자주식회사 액정 표시 장치 및 그 제조 방법
EP2116894A4 (en) * 2007-03-07 2011-09-28 Sharp Kk LIQUID CRYSTAL DISPLAY PANEL, LIQUID CRYSTAL DISPLAY DEVICE, AND TELEVISION RECEIVER
TWI366704B (en) * 2007-04-16 2012-06-21 Au Optronics Corp Liquid crystal display and support structure thereof
KR20080096127A (ko) * 2007-04-27 2008-10-30 엘지디스플레이 주식회사 액정표시장치 및 이의 제조방법
KR20090097565A (ko) * 2008-03-12 2009-09-16 삼성전자주식회사 액정 표시패널 및 액정 표시패널의 제조방법
JP5425485B2 (ja) 2009-02-09 2014-02-26 株式会社ジャパンディスプレイ 液晶表示装置
KR101761180B1 (ko) 2010-08-10 2017-07-26 삼성디스플레이 주식회사 표시 기판, 표시 장치 및 이의 제조 방법
KR101731398B1 (ko) 2010-10-28 2017-05-02 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR20120065151A (ko) * 2010-12-10 2012-06-20 삼성전자주식회사 액정 표시 장치
TWI446080B (zh) * 2011-09-22 2014-07-21 Au Optronics Corp 顯示面板
CN102736311B (zh) * 2012-06-15 2015-05-20 深圳市华星光电技术有限公司 液晶显示面板及其制造方法
CN104062816A (zh) * 2014-06-09 2014-09-24 深圳市华星光电技术有限公司 液晶面板及显示装置
TWI548911B (zh) 2015-08-26 2016-09-11 友達光電股份有限公司 顯示面板
CN106409208B (zh) * 2016-11-07 2019-04-16 上海中航光电子有限公司 一种阵列基板及其制造方法、以及显示装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0242761A (ja) * 1988-04-20 1990-02-13 Matsushita Electric Ind Co Ltd アクティブマトリクス基板の製造方法
JPH10221704A (ja) * 1997-02-07 1998-08-21 Sharp Corp 反射型液晶表示装置およびその製造方法
JP4024901B2 (ja) * 1997-05-22 2007-12-19 エルジー フィリップス エルシーディー カンパニー リミテッド アクティブマトリックス型液晶表示装置
JP4094759B2 (ja) * 1999-02-05 2008-06-04 株式会社日立製作所 液晶表示装置
JP3339456B2 (ja) * 1999-03-26 2002-10-28 日本電気株式会社 液晶表示装置
JP3436248B2 (ja) * 2000-11-09 2003-08-11 日本電気株式会社 液晶表示装置及びその製造方法並びにｃｆ基板
JP2002156642A (ja) 2000-11-16 2002-05-31 Nec Corp 液晶表示装置とその製造方法及び液晶表示方法
JP3680730B2 (ja) * 2000-12-08 2005-08-10 株式会社日立製作所 液晶表示装置
KR20020054199A (ko) * 2000-12-27 2002-07-06 구본준, 론 위라하디락사 액정패널의 제조방법
KR100469508B1 (ko) * 2002-02-22 2005-02-02 엘지.필립스 엘시디 주식회사 스프링의 장력조정에 의해 액정적하량을 제어가 가능한액정적하장치
JP2004046123A (ja) * 2002-05-17 2004-02-12 Advanced Display Inc 液晶表示装置
TWI243271B (en) * 2002-05-17 2005-11-11 Advanced Display Kk Liquid crystal display device
US6900856B2 (en) * 2002-12-04 2005-05-31 Lg. Philips Lcd Ltd. Liquid crystal display device and manufacturing method thereof
JP4299584B2 (ja) * 2003-05-23 2009-07-22 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置
KR20040104035A (ko) * 2003-06-02 2004-12-10 엘지.필립스 엘시디 주식회사 셀갭 불량이 방지된 액정표시장치
KR100998640B1 (ko) * 2003-12-23 2010-12-06 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
JP2005189662A (ja) * 2003-12-26 2005-07-14 Fujitsu Display Technologies Corp 液晶表示装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101330214B1 (ko) * 2006-07-18 2013-11-18 삼성디스플레이 주식회사 터치 스크린 표시 장치 및 그 구동 방법
KR101286531B1 (ko) * 2007-10-02 2013-07-16 엘지디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
CN100414400C (zh) 2008-08-27
US7961287B2 (en) 2011-06-14
KR100685955B1 (ko) 2007-02-23
US20060146222A1 (en) 2006-07-06
US7557892B2 (en) 2009-07-07
CN1797132A (zh) 2006-07-05
US20090258451A1 (en) 2009-10-15

Similar Documents

Publication Publication Date Title
KR100617039B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR100685955B1 (ko) 액정 표시 장치
KR100641002B1 (ko) 액정 표시 장치
KR100672650B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR101192783B1 (ko) 액정표시장치 및 이의 제조방법
KR101182314B1 (ko) 액정 표시 장치 및 이의 제조 방법
CN101685232B (zh) 阵列基底及其制造方法、采用该阵列基底的液晶显示装置
KR100672651B1 (ko) 액정 표시 장치 및 제조 방법
KR100672648B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR20060088242A (ko) 횡전계형 액정 표시 장치 및 이의 제조 방법
US20040109120A1 (en) In-plane switching liquid crystal display with an alignment free structure and method of using back exposure to form the same
KR100685929B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR20080022994A (ko) 액정 표시 장치 및 이의 제조 방법
KR20060110665A (ko) 액정 표시 장치 및 이의 제조 방법
KR101085148B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR101264699B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR20070059303A (ko) 액정 표시 장치 및 이의 제조 방법
KR20060013885A (ko) 액정 표시 장치
KR20160086015A (ko) 액정 표시 장치 및 이의 제조 방법
KR100617041B1 (ko) 액정 표시 장치
KR100710171B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR100672649B1 (ko) 액정 표시 장치
CN114217483B (zh) 阵列基板、阵列基板的制作方法和显示装置
KR20050095718A (ko) 액정 표시 장치 및 이의 제조 방법
KR20060001248A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150127

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 14