KR20060076498A - Method of forming an isolation layer in a semiconductor device - Google Patents

Method of forming an isolation layer in a semiconductor device Download PDF

Info

Publication number
KR20060076498A
KR20060076498A KR1020040114947A KR20040114947A KR20060076498A KR 20060076498 A KR20060076498 A KR 20060076498A KR 1020040114947 A KR1020040114947 A KR 1020040114947A KR 20040114947 A KR20040114947 A KR 20040114947A KR 20060076498 A KR20060076498 A KR 20060076498A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
film
etching
forming
peripheral circuit
Prior art date
Application number
KR1020040114947A
Other languages
Korean (ko)
Inventor
이인노
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040114947A priority Critical patent/KR20060076498A/en
Publication of KR20060076498A publication Critical patent/KR20060076498A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches

Abstract

본 발명은 반도체 소자의 소자 분리막 형성 방법에 관한 것으로, 셀 영역 및 주변 회로 영역이 확정된 반도체 기판 상부에 패드 산화막 및 패드 질화막을 형성하는 단계; 상기 셀 영역의 상기 패드 질화막 및 상기 패드 산화막의 소정 영역을 식각하여 상기 반도체 기판을 노출시키는 단계; 상기 주변 회로 영역의 상기 패드 질화막 및 상기 패드 산화막의 소정 영역을 식각한 후 상기 반도체 기판을 소정 깊이로 1차 식각하는 단계; 상기 셀 영역의 노출된 반도체 기판 및 상기 주변 회로 영역의 1차 식각된 반도체 기판을 동시에 소정 깊이로 2차 식각하여 상기 셀 영역 및 상기 주변 회로 영역에 서로 다른 깊이의 트렌치를 형성하는 단계; 및 상기 트렌치가 매립되도록 절연막을 형성한 후 패터닝하여 소자 분리막을 형성하는 단계를 포함하여 트렌치의 패턴 불량으로 인한 소자의 수율 저하를 방지할 수 있는 반도체 소자의 소자 분리막 형성 방법이 제시된다.
The present invention relates to a method of forming a device isolation film of a semiconductor device, comprising: forming a pad oxide film and a pad nitride film on an upper portion of a semiconductor substrate in which a cell region and a peripheral circuit region are defined; Etching the pad nitride layer and the pad oxide layer in the cell region to expose the semiconductor substrate; First etching the semiconductor substrate to a predetermined depth after etching the pad nitride layer and the pad oxide layer in the peripheral circuit region; Simultaneously etching the exposed semiconductor substrate of the cell region and the first etched semiconductor substrate of the peripheral circuit region to a predetermined depth to form trenches having different depths in the cell region and the peripheral circuit region; And forming a device isolation film by forming an insulating film so as to fill the trench, and then patterning the device to form a device isolation film. The method of forming a device isolation film of a semiconductor device capable of preventing a decrease in device yield due to a poor pattern of a trench is provided.

소자 분리막, 감광막 변형, 듀얼 트렌치Device Isolation, Photoresist Deformation, Dual Trench

Description

반도체 소자의 소자 분리막 형성 방법{Method of forming an isolation layer in a semiconductor device} Method of forming an isolation layer in a semiconductor device             

도 1(a) 내지 도 1(c)는 본 발명에 따른 반도체 소자의 소자 분리막 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.
1 (a) to 1 (c) are cross-sectional views of devices sequentially shown to explain a method of forming a device isolation film of a semiconductor device according to the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

A: 셀 영역 B : 주변 회로 영역A: cell area B: peripheral circuit area

11 : 반도체 기판 12 : 패드 산화막11 semiconductor substrate 12 pad oxide film

13 : 패드 질화막 14 및 15 : 감광막
13 pad nitride film 14 and 15 photosensitive film

본 발명은 반도체 소자의 소자 분리막 형성 방법에 관한 것으로, 특히 셀 영역 및 주변 회로 영역에 서로 다른 깊이의 듀얼 트렌치(dual trench)를 형성한 후 트렌치를 매립시켜 소자 분리막을 형성하는 반도체 소자의 소자 분리막 형성 방법에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a device isolation layer of a semiconductor device. In particular, a device isolation film of a semiconductor device is formed by forming dual trenches having different depths in cell regions and peripheral circuit regions, and then filling the trenches to form device isolation layers. It relates to a forming method.

일반적으로 반도체 소자의 제조 공정에서 소자 분리막은 액티브 영역과 필드 영역을 구분하거나 소자와 소자 사이를 구분하기 위해 형성한다. 이러한 소자 분리막은 반도체 소자의 고집적화에 따라 반도체 기판을 소정 깊이로 식각하여 트렌치를 형성한 후 이를 절연막으로 매립하여 형성하는 STI(Shallow Trench Isolation) 방법으로 형성한다. STI 방법을 이용한 소자 분리막 형성 방법은 반도체 기판 상부에 패드 산화막, 패드 질화막 및 감광막을 형성한 후 감광막을 패터닝하고, 패터닝된 감광막을 마스크로 패드 질화막, 패드 산화막 및 반도체 기판을 소정 깊이로 식각하여 트렌치를 형성한 후 트렌치가 매립되도록 절연막을 형성하여 실시된다.In general, in the semiconductor device manufacturing process, the device isolation layer is formed to distinguish between the active region and the field region or to distinguish between the device and the device. Such an isolation layer is formed by a shallow trench isolation (STI) method in which a trench is formed by etching a semiconductor substrate to a predetermined depth according to high integration of a semiconductor device, and then filling the trench with an insulating layer. In the method of forming an isolation layer using the STI method, a pad oxide film, a pad nitride film, and a photoresist film are formed on a semiconductor substrate, and then the photoresist film is patterned. After forming the film, the insulating film is formed to fill the trench.

그런데, 트렌치는 패턴 밀도에 따라 그 형성 깊이나 폭을 서로 달리하여 형성하는데, 예컨데 패턴 밀도가 조밀한 셀 영역보다 패턴 밀도가 조대한 주변 회로 영역에 형성되는 트렌치의 깊이 및 폭이 더 크게 형성된다. 이렇게 패턴 밀도에 따라 서로 다른 깊이 및 폭의 트렌치를 형성하기 위해서는 어느 한 영역의 트렌치를 형성한 후 다른 영역의 트렌치를 형성하는데, 예컨데 셀 영역에 트렌치를 형성한 후 주변 회로 영역에 트렌치를 형성한다.However, trenches are formed with different depths or widths depending on the pattern density, for example, the depth and width of the trenches formed in the peripheral circuit region where the pattern density is coarse are larger than the cell region where the pattern density is dense. . In order to form trenches having different depths and widths according to the pattern density, trenches in one region are formed and then trenches in another region are formed, for example, trenches are formed in the cell region and then trenches are formed in the peripheral circuit region. .

그러나, 반도체 소자가 고집적되는 현재의 공정에서는 ArF용 광원을 이용하며, 감광막 두께 또한 상당히 얇게 이용하기 때문에 상기와 같은 트렌치를 형성하기 위해 패드 질화막 및 반도체 기판을 식각할 때 감광막 패턴의 변형 또는 나칭 (notching)등을 발생시켜 원하는 패턴으로 트렌치를 형성할 수 없게 되어 소자의 수율을 저하시키게 된다.
However, in the current process in which the semiconductor device is highly integrated, the ArF light source is used, and the photoresist film thickness is also very thin. notching) to form a trench in a desired pattern, thereby lowering the yield of the device.

본 발명의 목적은 원하는 패턴으로 트렌치를 형성하도록 함으로써 소자의 수율을 향상시킬 수 있는 반도체 소자의 소자 분리막 형성 방법을 제공하는데 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a device isolation film forming method of a semiconductor device which can improve the yield of the device by forming the trench in a desired pattern.

본 발명의 다른 목적은 셀 영역의 트렌치가 형성될 지역의 반도체 기판을 노출시키고, 주변 회로 영역의 트렌치가 형성될 지역의 반도체 기판을 소정 깊이로 1차 식각한 후 셀 영역 및 주변 회로 영역의 반도체 기판을 2차 식각하여 트렌치를 형성함으로써 원하는 패턴으로 트렌치를 형성할 수 있고, 소자의 수율을 향상시킬 수 있는 반도체 소자의 소자 분리막 형성 방법을 제공하는데 있다.
Another object of the present invention is to expose a semiconductor substrate in a region where a trench of a cell region is to be formed, and to etch a semiconductor substrate in a region where a trench of a peripheral circuit region is to be formed to a predetermined depth, and then to obtain a semiconductor in the cell region and a peripheral circuit region. The present invention provides a method for forming a device isolation layer of a semiconductor device, in which a trench may be formed in a desired pattern by second etching the substrate to form a trench, and the yield of the device may be improved.

본 발명에 따른 반도체 소자의 소자 분리막 형성 방법은 (a) 셀 영역 및 주변 회로 영역이 확정된 반도체 기판 상부에 패드 산화막 및 패드 질화막을 형성하는 단계; (b) 상기 셀 영역의 상기 패드 질화막 및 상기 패드 산화막의 소정 영역을 식각하여 상기 반도체 기판을 노출시키는 단계; (c) 상기 주변 회로 영역의 상기 패드 질화막 및 상기 패드 산화막의 소정 영역을 식각한 후 상기 반도체 기판을 소정 깊이로 1차 식각하는 단계; (d) 상기 셀 영역의 노출된 반도체 기판 및 상기 주변 회로 영역의 1차 식각된 반도체 기판을 동시에 소정 깊이로 2차 식각하여 상 기 셀 영역 및 상기 주변 회로 영역에 서로 다른 깊이의 트렌치를 형성하는 단계; 및 (e) 상기 트렌치가 매립되도록 절연막을 형성한 후 패터닝하여 소자 분리막을 형성하는 단계를 포함한다.A method of forming a device isolation film of a semiconductor device according to the present invention includes the steps of: (a) forming a pad oxide film and a pad nitride film on an upper portion of a semiconductor substrate in which cell regions and peripheral circuit regions are determined; (b) etching a predetermined region of the pad nitride layer and the pad oxide layer in the cell region to expose the semiconductor substrate; (c) first etching the semiconductor substrate to a predetermined depth after etching the pad nitride layer and the pad oxide layer in the peripheral circuit region; (d) simultaneously etching the exposed semiconductor substrate of the cell region and the first etched semiconductor substrate of the peripheral circuit region to a predetermined depth to form trenches having different depths in the cell region and the peripheral circuit region. step; And (e) forming an insulating film to fill the trench and patterning the insulating film to form an isolation layer.

상기 (b) 단계는 전체 구조 상부에 제 1 감광막을 형성하는 단계; 상기 셀 영역의 소정 영역을 노출시키는 소자 분리 마스크를 이용한 노광 및 현상 공정으로 상기 제 1 감광막을 패터닝하는 단계; 및 상기 패터닝된 제 1 감광막을 마스크로 상기 패드 질화막 및 상기 패드 산화막을 식각하여 상기 반도체 기판을 노출시키는 단계를 포함한다.Step (b) may include forming a first photoresist film on the entire structure; Patterning the first photoresist film by an exposure and development process using an element isolation mask exposing a predetermined region of the cell region; And etching the pad nitride layer and the pad oxide layer using the patterned first photoresist as a mask to expose the semiconductor substrate.

상기 노광 공정은 ArF용 광원을 이용하여 실시한다.The exposure step is carried out using a light source for ArF.

상기 (c) 단계는 전체 구조 상부에 제 2 감광막을 형성하는 단계; 상기 주변 회로 영역의 소정 영역을 노출시키는 소자 분리 마스크를 이용한 노광 및 현상 공정으로 상기 제 2 감광막을 패터닝하는 단계; 및 상기 패터닝된 제 2 감광막을 마스크로 상기 패드 질화막 및 상기 패드 산화막을 식각한 후 상기 반도체 기판을 소정 깊이로 1차 식각하는 단계를 포함한다.Step (c) may include forming a second photoresist film on the entire structure; Patterning the second photoresist film by an exposure and development process using an element isolation mask exposing a predetermined area of the peripheral circuit area; And etching the pad nitride layer and the pad oxide layer using the patterned second photoresist layer as a mask, and first etching the semiconductor substrate to a predetermined depth.

상기 노광 공정은 KrF용 광원을 이용하여 실시한다.The exposure step is carried out using a light source for KrF.

상기 반도체 기판의 1차 식각은 상기 셀 영역의 트렌치 깊이에 대한 상기 주변 회로 영역의 트렌치 깊이의 차만큼의 깊이로 식각한다.The primary etching of the semiconductor substrate is etched to a depth equal to the difference between the trench depth of the peripheral circuit region and the trench depth of the cell region.

상기 제 1 감광막은 상기 제 2 감광막보다 얇은 두께로 형성한다.
The first photosensitive film is formed to a thickness thinner than the second photosensitive film.

이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한 다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1(a) 내지 도 1(c)는 본 발명의 일 실시 예에 따른 반도체 소자의 소자 분리막 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다.1 (a) to 1 (c) are cross-sectional views of devices sequentially shown to explain a method of forming a device isolation layer of a semiconductor device according to an embodiment of the present invention.

도 1(a)를 참조하면, 패턴 밀도가 조밀한 셀 영역(A) 및 패턴 밀도가 조대한 주변 회로 영역(B)이 확정된 반도체 기판(11) 상부에 패드 산화막(12) 및 패드 질화막(13)을 형성한다. 그리고, 패드 질화막(13) 상부에 제 1 감광막(14)을 형성한 후 셀 영역(A)의 소자 분리 마스크를 이용한 노광 및 현상 공정으로 셀 영역(A)의 제 1 감광막(14)을 패터닝한다. 패터닝된 제 1 감광막(14)을 마스크로 패드 질화막(13) 및 패드 산화막(12)을 식각하여 반도체 기판(11)을 노출시킨다. 여기서, 노광 공정은 ArF용 광원을 이용하여 실시한다. 그런데, ArF용 광원을 이용하여 제 1 감광막(14)을 패터닝할 때 감광막이 얇고 플라즈마에 취약하므로 반도체 기판(11)까지 식각하게 되면 감광막 패턴의 변형이 발생되기 때문에 패드 질화막(13)까지만 식각한다.Referring to FIG. 1A, a pad oxide film 12 and a pad nitride film (A) are formed on a semiconductor substrate 11 on which a cell region A having a dense pattern density and a peripheral circuit region B having a coarse pattern density are determined. 13). After forming the first photoresist layer 14 on the pad nitride layer 13, the first photoresist layer 14 of the cell region A is patterned by an exposure and development process using an element isolation mask of the cell region A. FIG. . The pad nitride layer 13 and the pad oxide layer 12 are etched using the patterned first photoresist layer 14 as a mask to expose the semiconductor substrate 11. Here, an exposure process is performed using the light source for ArF. However, when the first photoresist layer 14 is patterned by using an ArF light source, the photoresist layer is thin and vulnerable to plasma, so when the semiconductor substrate 11 is etched, only the pad nitride layer 13 is etched because the photoresist pattern is deformed. .

도 1(b)를 참조하면, 제 1 감광막(14)을 제거하고 세정 공정을 실시한 후 전체 구조 상부에 제 2 감광막(15)을 형성한다. 그리고, 셀 영역(A)은 노출시키지 않고 주변 회로 영역(B)의 소정 영역만을 노출시키는 주변 회로 영역의 소자 분리 마스크를 이용한 노광 및 현상 공정으로 제 2 감광막(15)을 패터닝한다. 패터닝된 제 2 감광막(15)을 마스크로 패드 질화막(13) 및 패드 산화막(12)을 식각한 후 반도체 기판(11)을 소정 깊이로 1차 식각한다. 여기서, 반도체 기판(11)의 1차 식각은 셀 영역(A)의 트렌치 깊이에 대비한 주변 회로 영역(B)의 트렌치 깊이의 차만큼의 깊 이로 식각한다. 예컨데 셀 영역(A)에 형성되는 트렌치 깊이가 1000Å이고, 주변 회로 영역(B)에 형성되는 트렌치 깊이가 2500Å이라면 그 차인 1500Å의 깊이로 주변 회로 영역(B)의 반도체 기판(11)을 1차 식각한다. 여기서, 주변 회로 영역(B)의 패턴 사이즈는 셀 영역(A)보다 상대적으로 크기 때문에 KrF용 광원을 사용하며, 또한 감광막을 두껍게 형성하므로 반도체 기판(11)까지 식각하는데 큰 무리가 없다.Referring to FIG. 1B, after the first photosensitive film 14 is removed and a cleaning process is performed, a second photosensitive film 15 is formed on the entire structure. The second photosensitive film 15 is patterned by an exposure and development process using an element isolation mask in the peripheral circuit region that exposes only a predetermined region of the peripheral circuit region B without exposing the cell region A. FIG. After etching the pad nitride layer 13 and the pad oxide layer 12 using the patterned second photoresist layer 15 as a mask, the semiconductor substrate 11 is first etched to a predetermined depth. Here, the primary etching of the semiconductor substrate 11 is etched to a depth equal to the difference of the trench depth of the peripheral circuit region (B) compared to the trench depth of the cell region (A). For example, if the trench depth formed in the cell region A is 1000, and the trench depth formed in the peripheral circuit region B is 2500 Å, the semiconductor substrate 11 of the peripheral circuit region B is first-determined with a depth of 1500 인, the difference. Etch it. Here, since the pattern size of the peripheral circuit region B is relatively larger than that of the cell region A, a KrF light source is used, and since the photosensitive film is formed thick, there is no great difficulty in etching to the semiconductor substrate 11.

도 1(c)를 참조하면, 제 2 감광막(15)을 제거하고, 세정 공정을 실시한다. 그리고, 패드 질화막(13)을 마스크로 셀 영역(A) 및 주변 회로 영역(B)의 반도체 기판(11)을 2차 식각하여 원하는 깊이로 트렌치를 형성한다. 이후 절연막을 이용하여 트렌치를 매립한 후 연마 및 식각 공정을 실시하여 소자 분리막을 형성한다.
Referring to FIG. 1C, the second photosensitive film 15 is removed and a cleaning process is performed. The semiconductor substrate 11 of the cell region A and the peripheral circuit region B is subjected to secondary etching using the pad nitride film 13 as a mask to form a trench at a desired depth. Thereafter, the trench is filled with an insulating layer, and then a polishing and etching process is performed to form an isolation layer.

상술한 바와 같이 본 발명에 의하면 셀 영역 소자 분리 마스크를 이용하여 셀 영역의 반도체 기판을 노출시키고, 주변 회로 영역 소자 분리 마스크를 이용하여 주변 회로 영역의 반도체 기판을 소정 깊이로 1차 식각한 후 셀 영역 및 주변 회로 영역의 반도체 기판을 2차 식각하여 트렌치를 형성함으로써 트렌치 패터닝의 수월해짐에 따라 수율 향상이 기대된다.As described above, according to the present invention, the semiconductor substrate of the cell region is exposed using the cell region element isolation mask, and the semiconductor substrate of the peripheral circuit region is first etched to a predetermined depth using the peripheral circuit region element isolation mask, and then the cell is removed. As semiconductor trenches in the region and the peripheral circuit region are secondly etched to form trenches, yield improvement is expected as the trench patterning becomes easier.

Claims (7)

(a) 셀 영역 및 주변 회로 영역이 확정된 반도체 기판 상부에 패드 산화막 및 패드 질화막을 형성하는 단계;(a) forming a pad oxide film and a pad nitride film over the semiconductor substrate in which the cell region and the peripheral circuit region are determined; (b) 상기 셀 영역의 상기 패드 질화막 및 상기 패드 산화막의 소정 영역을 식각하여 상기 반도체 기판을 노출시키는 단계;(b) etching a predetermined region of the pad nitride layer and the pad oxide layer in the cell region to expose the semiconductor substrate; (c) 상기 주변 회로 영역의 상기 패드 질화막 및 상기 패드 산화막의 소정 영역을 식각한 후 상기 반도체 기판을 소정 깊이로 1차 식각하는 단계;(c) first etching the semiconductor substrate to a predetermined depth after etching the pad nitride layer and the pad oxide layer in the peripheral circuit region; (d) 상기 셀 영역의 노출된 반도체 기판 및 상기 주변 회로 영역의 1차 식각된 반도체 기판을 동시에 소정 깊이로 2차 식각하여 상기 셀 영역 및 상기 주변 회로 영역에 서로 다른 깊이의 트렌치를 형성하는 단계; 및(d) simultaneously etching the exposed semiconductor substrate of the cell region and the first etched semiconductor substrate of the peripheral circuit region to a predetermined depth to form trenches of different depths in the cell region and the peripheral circuit region. ; And (e) 상기 트렌치가 매립되도록 절연막을 형성한 후 패터닝하여 소자 분리막을 형성하는 단계를 포함하는 반도체 소자의 소자 분리막 형성 방법.(e) forming a device isolation film by forming an insulating film so as to fill the trench and then patterning the device isolation film. 제 1 항에 있어서, 상기 (b) 단계는 전체 구조 상부에 제 1 감광막을 형성하는 단계;The method of claim 1, wherein (b) comprises: forming a first photoresist film on the entire structure; 상기 셀 영역의 소정 영역을 노출시키는 소자 분리 마스크를 이용한 노광 및 현상 공정으로 상기 제 1 감광막을 패터닝하는 단계; 및Patterning the first photoresist film by an exposure and development process using an element isolation mask exposing a predetermined region of the cell region; And 상기 패터닝된 제 1 감광막을 마스크로 상기 패드 질화막 및 상기 패드 산화 막을 식각하여 상기 반도체 기판을 노출시키는 단계를 포함하는 반도체 소자의 소자 분리막 형성 방법.And etching the pad nitride layer and the pad oxide layer using the patterned first photoresist as a mask to expose the semiconductor substrate. 제 2 항에 있어서, 상기 노광 공정은 ArF용 광원을 이용하여 실시하는 반도체 소자의 소자 분리막 형성 방법.The method of claim 2, wherein the exposing step is performed using an ArF light source. 제 1 항에 있어서, 상기 (c) 단계는 전체 구조 상부에 제 2 감광막을 형성하는 단계;The method of claim 1, wherein the step (c) comprises: forming a second photoresist film on the entire structure; 상기 주변 회로 영역의 소정 영역을 노출시키는 소자 분리 마스크를 이용한 노광 및 현상 공정으로 상기 제 2 감광막을 패터닝하는 단계; 및Patterning the second photoresist film by an exposure and development process using an element isolation mask exposing a predetermined area of the peripheral circuit area; And 상기 패터닝된 제 2 감광막을 마스크로 상기 패드 질화막 및 상기 패드 산화막을 식각한 후 상기 반도체 기판을 소정 깊이로 1차 식각하는 단계를 포함하는 반도체 소자의 소자 분리막 형성 방법.And etching the pad nitride layer and the pad oxide layer using the patterned second photoresist layer as a mask, followed by primary etching of the semiconductor substrate to a predetermined depth. 제 4 항에 있어서, 상기 노광 공정은 KrF용 광원을 이용하여 실시하는 반도체 소자의 소자 분리막 형성 방법.The method of claim 4, wherein the exposing step is performed using a KrF light source. 제 1 항에 있어서, 상기 반도체 기판의 1차 식각은 상기 셀 영역의 트렌치 깊이에 대한 상기 주변 회로 영역의 트렌치 깊이의 차만큼의 깊이로 식각하는 반도체 소자의 소자 분리막 형성 방법.The method of claim 1, wherein the first etching of the semiconductor substrate is etched to a depth equal to a difference of the trench depth of the peripheral circuit region to the trench depth of the cell region. 제 2 항 또는 제 4 항에 있어서, 상기 제 1 감광막은 상기 제 2 감광막보다 얇은 두께로 형성하는 반도체 소자의 소자 분리막 형성 방법.5. The method of claim 2 or 4, wherein the first photosensitive film is formed to a thickness thinner than the second photosensitive film.
KR1020040114947A 2004-12-29 2004-12-29 Method of forming an isolation layer in a semiconductor device KR20060076498A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040114947A KR20060076498A (en) 2004-12-29 2004-12-29 Method of forming an isolation layer in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040114947A KR20060076498A (en) 2004-12-29 2004-12-29 Method of forming an isolation layer in a semiconductor device

Publications (1)

Publication Number Publication Date
KR20060076498A true KR20060076498A (en) 2006-07-04

Family

ID=37168769

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040114947A KR20060076498A (en) 2004-12-29 2004-12-29 Method of forming an isolation layer in a semiconductor device

Country Status (1)

Country Link
KR (1) KR20060076498A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101019408B1 (en) * 2008-09-02 2011-03-07 주식회사 동부하이텍 Method for fabricating isolation layer
KR101159169B1 (en) * 2010-04-30 2012-06-22 에스케이하이닉스 주식회사 Fabrication Method of Phase-Change Random Access Memory Device
CN106229289A (en) * 2016-07-28 2016-12-14 上海华力微电子有限公司 A kind of forming method of pair of active area shallow trench
WO2023136885A1 (en) * 2022-01-14 2023-07-20 Applied Materials, Inc. Methods for preparing small features on a substrate

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101019408B1 (en) * 2008-09-02 2011-03-07 주식회사 동부하이텍 Method for fabricating isolation layer
KR101159169B1 (en) * 2010-04-30 2012-06-22 에스케이하이닉스 주식회사 Fabrication Method of Phase-Change Random Access Memory Device
CN106229289A (en) * 2016-07-28 2016-12-14 上海华力微电子有限公司 A kind of forming method of pair of active area shallow trench
WO2023136885A1 (en) * 2022-01-14 2023-07-20 Applied Materials, Inc. Methods for preparing small features on a substrate

Similar Documents

Publication Publication Date Title
KR100675282B1 (en) Forming methods of fine patterns, and forming methods of trench isolation layers using the same
US6432816B2 (en) Method for fabricating semiconductor device
KR100726148B1 (en) Manufacturing method for semiconductor device
KR20070069405A (en) Method of fabricating the semiconductor device
KR20060076498A (en) Method of forming an isolation layer in a semiconductor device
KR100807074B1 (en) Method for fabrication a semiconductor device
CN110648959A (en) Semiconductor device and method for manufacturing the same
KR100596609B1 (en) Method for burying resist and method for manufacturing semiconductor device
JP2005005561A (en) Manufacturing method of semiconductor device
KR20030002709A (en) Method for forming an isolation film in a flash memory device
KR100760908B1 (en) Method for fabricating semiconductor device
KR100781872B1 (en) Method for forming a isolation film
KR20110083978A (en) Method of forming fine pattern of semiconductor device
KR20070058747A (en) Method for forming isolation film of semiconductor device
KR20100042423A (en) Method for forming a pattern in the semiconductor device
KR20080039037A (en) Method for fabricating semiconductor device
KR100870293B1 (en) Method of manufacturing flash memory device
KR100944344B1 (en) Manufacturing method for semiconductor device
KR20030002702A (en) Method of forming an isolation layer in a semiconductor device
KR100835420B1 (en) Method for fabricating semiconductor device
KR100700283B1 (en) Method of fabricating the trench for isolation in semiconductor device
KR0148611B1 (en) Formation method of element isolation layer for semiconductor devices
KR19980040647A (en) Device Separation Method of Semiconductor Device
KR20060074969A (en) Manufacturing method for semiconductor device
KR20070069686A (en) Sallow trench isolation in semiconductor and manufacturing method of thereof

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination