JP2005005561A - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP2005005561A
JP2005005561A JP2003168851A JP2003168851A JP2005005561A JP 2005005561 A JP2005005561 A JP 2005005561A JP 2003168851 A JP2003168851 A JP 2003168851A JP 2003168851 A JP2003168851 A JP 2003168851A JP 2005005561 A JP2005005561 A JP 2005005561A
Authority
JP
Japan
Prior art keywords
oxide film
silicon substrate
manufacturing
etching
grooves
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003168851A
Other languages
Japanese (ja)
Inventor
Takeshi Shiomi
竹史 塩見
Hiroshi Iwata
浩 岩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2003168851A priority Critical patent/JP2005005561A/en
Publication of JP2005005561A publication Critical patent/JP2005005561A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Element Separation (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To form an oxide film to desired regions with different thickness without the need for a process. <P>SOLUTION: A plurality of grooves 107, 108 with at least two kinds of depths are formed to a silicon substrate 103. The silicon substrate 103 is oxidized until the regions between the grooves 107, 108 of the silicon substrate 103 become the oxide film 109, and the inside of the grooves 107, 108 is buried with the oxide film 109. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特にシリコン酸化膜の形成方法に関する。本発明は、シリコン酸化膜を素子分離膜として用いた半導体素子、フォトダイオード、及び太陽電池、上記半導体素子をその一部として用いた集積回路、並びに部品として上記フォトダイオードや太陽電池を備える集積回路を備えるデジタルカメラや携帯電話等の情報端末機器の製造に適用することができる。
【0002】
【従来の技術】
従来の技術について図8を用いて説明する。特許文献1に記載の半導体装置の製造方法では、シリコン基板11上に第1熱酸化膜12とシリコン窒化膜13とNSG膜14をパターニングし(図8(a))、シリコン窒化膜15とNSG膜16を堆積した後、NSG膜16に異方性エッチングを行う(図8(b))。次に、NSG膜によるサイドウォール16’を形成し(図8(c))、このサイドウォール16’をマスクにしてシリコン窒化膜15を選択エッチングする。次に、NSG膜14,16’を除去することにより、シリコン窒化膜からなるサイドウォール15’を形成する(図8(d))。さらに、スチーム雰囲気中で選択酸化を行いフィールド酸化膜17を成長させる(図8(e))。続いて、サイドウォールとなっているシリコン窒化膜15’のみを選択除去し(図8(f))、再度選択酸化を行って最終的なフイ−ルド酸化膜17を形成する(図8(g))。その後、シリコン窒化膜13及び第1熱酸化膜12を除去する(図8(h))。
【0003】
図9は、従来の技術にかかるイメージセンサの製造工程を示す。周知のように、イメージセンサは光感知素子としてのピンドフォトダイオード(Pinned Photodiode)またはバリドフャトダイオードと、このピンドフォトダイオードで生成された光電荷(photo generated charge)を電気的信号に処理するための複数のMOSトランジスタから構成される。図9では、フォトダイオードが形成される領域のみを示している。
【0004】
まず、P型シリコン基板(P−sub)304上に通常のSTI(Shallow Trench Isolation)工程により、素子分離膜301を形成する。次いで、フォトダイオードが形成される領域3a、3bが開口されたイオン注入マスク(図示せず)を用いて低濃度高エネルギーN型イオン注入を行って基板内部にN型不純物層303を形成した後、高濃度低エネルギーP型イオン注入を行って基板表面下部にP型不純物層302を形成する。図9は、この状態を示している。以後、熱工程による不純物拡散でP型シリコン基板/N型不純物層/P型不純物層からなるピンドフォトダイオードを形成する。
【0005】
ピンドフォトダイオードは、ソース/ドレインPN接合(Junction)構造やMOSキャパシタ構造等他の構造のフォトダイオードに比べて、種々の長所を有している。その長所の一つに、空乏層の深さを増加させることができるため、入射した光子(photon)を電子(electron)に変える能力、すなわち光電荷生成効率(quantum efficiency)が高いことがある。詳述すれば、PNP接合構造のピンドフォトダイオードは、N領域(N型不純物槽303)が完全に空乏化されるとともに、N領域を介して2つのP領域(P型不純物槽302とP型シリコン基板304)にも空乏層が形成されるため、空乏層の深さが増加するので、光電荷生成効率を向上させることができる。また、これにより光感度(light sensitivity)が極めて優れている。
【0006】
【特許文献1】
特開昭62−190852号(第9図)
【0007】
【発明が解決しようとする課題】
しかしながら、上記図8に示す従来の方法では、バーズビーク領域を除く全ての領域において同一の厚さの酸化膜しか形成することができない。そのため、別の領域に異なった膜厚の酸化膜を形成する場合には、新たにフォトリソグラフィー、エッチング、及び酸化工程を追加する必要があり、プロセスが複雑となる。
【0008】
同様の問題が、上記図9を参照して説明した従来の技術にかかるイメージセンサ製造方法にも存在する。以下、これについて詳述する。素子分離膜301下部において、隣接する単位画素のピンドフォトダイオード間に漏れ電流(LKG)が発生する。この漏れ電流を防止するために、素子分離膜301を過度に深くすればよい。しかし、素子分離膜301を過度に深くするには、MOSトランジスタ領域の素子分離製造工程とは別にフォトダイオード領域用の素子分離製造工程が必要となりプロセス工程の追加を余儀なくされる。
【0009】
そこで、本発明の目的は、フォトリソグラフィー工程、酸化工程等の工程を追加することなく、所望の領域に2つ以上の厚さの異なる酸化膜を形成する方法を提供することにある。
【0010】
【課題を解決するための手段】
本発明の第1の態様は、厚さが異なる酸化膜をシリコン基板に形成する半導体装置の製造方法において、上記シリコン基板に少なくとも2種類の深さを有する複数の溝を形成する工程と、上記シリコン基板の上記溝間の領域が酸化膜となり、かつ上記溝の内部が酸化膜で埋まるまで、上記シリコン基板を酸化させ、上記少なくとも2種類の溝の深さに対応して厚さが異なる酸化膜を得る工程とを備えることを特徴とする、半導体装置の製造方法を提供する。
【0011】
深さの異なる個々の溝の両側でシリコン基板が酸化される。その結果、シリコン基板の上記溝間の領域はすべて酸化される。また、基板を構成するシリコンは酸化により体積が約2倍に増加するので、酸化されたシリコンが溝の内部に進出して溝を埋める。そのため、深い溝が形成されていた領域には厚い酸化膜が形成される一方、浅い溝が形成されていた領域には薄い酸化膜が形成され、厚さの異なる酸化膜が同時に形成される。
【0012】
第1の態様の方法によれば、フォトリソグラフィー工程、酸化工程等の工程を追加することなく厚さの異なる酸化膜の製造が可能となるので、製造工程が削減されてコストダウンが可能となる。
【0013】
溝を設ける位置と溝の深さの設定により、厚さの異なる酸化膜をシリコン基板の所望の領域に形成することができる。すなわち、上記複数の溝を形成する工程では、上記シリコン基板の上記酸化膜を形成する領域に、その領域における酸化膜の膜厚に対応する深さの溝を形成する。
【0014】
上述のように酸化によってシリコンの体積は約2倍になるが、酸化されたシリコンが内部に進出しても溝が完全に埋まらない場合には、埋められることなく残った凹部に酸化膜を堆積させればよい。すなわち、本発明の第2の態様は、厚さが異なる酸化膜をシリコン基板に形成する半導体装置の製造方法において、上記シリコン基板に少なくとも2種類の深さを有する複数の溝を形成する工程と、上記シリコン基板の上記溝間の領域が酸化膜となるまで、上記シリコン基板を酸化する工程と、上記複数の溝の内部に酸化膜を堆積する工程と、上記溝の内部の酸化膜をエッチングバックする工程とを備えることを特徴とする、半導体装置の製造方法を提供する。
【0015】
溝を設ける位置と溝の深さの設定により、異なる酸化膜をシリコン基板の所望の領域に形成することができる。すなわち、上記複数の溝を形成する工程では、上記シリコン基板の上記酸化膜を形成する領域に、その領域における酸化膜の膜厚に対応する深さの溝を形成する。
【0016】
具体的には、上記複数の溝を形成する工程は、レジストをパターニングする工程と、該レジストをマスクとして上記シリコン基板上に形成された耐酸化膜及び上記シリコン基板をエッチングする工程とを備え、上記レジストをパターニングする工程は、位相シフトマスクを使用して露光する工程を備える。より微細な加工が可能となり、素子の微細化をできる。
【0017】
上記耐酸化膜及び上記シリコン基板をエッチングする工程は、5%以上15%以下のNを含有するエッチングガスを使用し、かつ上記酸化膜の厚さに対応する溝を1回のエッチングで形成するものであることが好ましい。1回のエッチングにより深さの異なる溝を形成することで、エッチング工程の回数を最小限とすることができる。深さの異なる溝を形成するには、例えば上記レジストにおけるシリコン基板の露出領域の幅を異ならせればよい。
【0018】
上記シリコン基板を酸化する工程は、例えば、1100℃以上1400℃以下の温度条件で行われる。かかる温度条件により、酸化中にシリコン基板に作用する応力を緩和し、均一に酸化することができる。
【0019】
上記酸化膜は、例えば素子分離膜として使用される。厚さの異なる酸化膜がそれぞれ位置ずれなく所望の領域に形成されるため、設計上でアライメントマージンを考慮する必要がなくなるので、微細な領域に素子分離膜を形成することができる。
【0020】
上記素子分離膜を使用して半導体素子を製造することが好ましい。微細な素子分離膜を使用して半導体素子を製造することで、半導体素子の微細化が可能となる。
【0021】
上記半導体素子を使用して集積回路を製造することが好ましい。上記半導体素子を使用して集積回路を製造すれば、集積度の高い集積回路を作成することが可能となる。
【0022】
上記素子分離膜を使用してフォトダイオードを製造することが好ましい。上記素子分離膜を使用してフォトダイオードを製造すれば、酸化工程、エッチング工程等の製造工程数が削減され、コストダウンが可能となる。
【0023】
【発明の実施の形態】
次に、添付図面を参照して本発明の実施形態を詳細に説明する。
【0024】
(第1実施形態)
本発明の第1実施形態にかかる半導体装置の製造方法(シリコン酸化膜の形成方法)を、図1を参照して説明する。
【0025】
まず、図1(a)に示すように、半導体基板(シリコン基板)103に、シリコン酸化膜102(本実施形態では、厚さ10〜20nm)及びシリコン窒化膜101(本実施形態では、厚さ100〜200nm)を順次形成する。
【0026】
次に、図1(b)に示すように、フォトリソグラフィー及びエッチング技術を用いて、溝(図1(c)の符号107及び108参照)が形成される領域106,105のシリコン窒化膜101及びシリコン酸化膜102を選択的に除去し、半導体基板103の表面を部分的に露出させる。本実施形態では、露出領域の幅は、領域106では約0.18〜0.22μmであり、領域105では0.11〜0.13μmである。また、シリコン窒化膜101及びシリコン酸化膜102が除去されずに残っている領域104の幅は、約0.10〜0.12μmである。なお、フォトリソグラフィー工程については、後に詳述する。
【0027】
次に、シリコン窒化膜101をマスクとして、露出面積が少ない部分より、露出面積の大きい部分の方がより多くエッチできるエッチング条件を用いて、半導体基板103をエッチングする。図1(c)に示すように、このエッチング条件によって、基板表面の露出幅が大きい領域106では、露出幅が少ない領域105よりも半導体基板103が深くエッチングされる。その結果、半導体基板103には深さの異なる溝(トレンチ)108及び107が形成される。本実施形態では、深い溝108の深さは約1.0〜1.2μmであり、浅い溝107の深さは約0.3〜0.5μmである。なお、上記エッチング条件を含め、エッチング工程の詳細については後に詳述する。
【0028】
次に、図1(d)に示すように、シリコン窒化膜101を耐酸化膜として溝107及び106の内壁を酸化雰囲気により酸化し、これらの内壁に約0.09〜0.11μmのシリコン酸化膜ないしは熱酸化膜(以下、単に酸化膜という。)を形成する。溝107,108の両側にそれぞれ約0.09〜0.11μmの酸化膜が形成され、溝107間の領域及び溝107と溝108の間の領域では半導体基板103を構成するシリコンがすべて酸化される。また、半導体基板103を構成するシリコンは、酸化により体積が約2倍になるので、酸化されたシリコンが内壁から溝107,108の内部に進出して溝107,108が消失する。この溝107,108間の領域の酸化と、溝107,108内部への酸化されたシリコンの進入により、幅が約0.18〜0.22μm以下である溝108,107は、すべて酸化膜で埋まる。すなわち、深い溝108が形成されていた領域には、膜厚約1.1〜1.3μmの厚い酸化膜109aが形成され、浅い溝107が形成されていた領域には、膜厚約0.4〜0.6μmの薄い酸化膜109bが形成される。
【0029】
次に、図1(e)に示すように、酸化工程により形成されたシリコン窒化膜101表面のシリコン酸化膜、シリコン窒化膜101、及びシリコン酸化膜102を除去する。以上の工程を経て、厚さの異なる(2種類の厚さを有する)酸化膜109が半導体基板103に形成される。
【0030】
本実施形態では、フォトリソグラフィー工程、エッチング工程、及び酸化工程をそれぞれ1回づつのみ行うことで、厚さの異なる熱酸化膜を形成することができる。従って、複雑な多数の工程を経ることなく、2つ以上の膜厚の異なる熱酸化膜を形成することが可能となり、コストダウンを図ることができる。
【0031】
また、1回のフォトリソグラフィー工程で、厚い酸化膜109aと薄い酸化膜109bの位置を決定しているので、2回のフォトリソグラフィー工程を使用する場合と異なり、アライメントのずれが起こることがない。このため、本実施形態により形成した酸化膜を素子分離等に用いると、素子の微細化が可能となる。
【0032】
さらに、厚さの異なる酸化膜109a,109bは、熱酸化膜であるため、後工程のエッチング時における選択性が良好である。
【0033】
さらにまた、厚さの異なる酸化膜109a,109bは熱酸化膜であるのでCVD法により形成された膜と異なり信頼性が高く、素子分離として最適であり、信頼性の高いトランジスタやメモリー素子等を形成することが可能となる。
【0034】
本実施形態では、エッチングにより2種類の深さの溝107,108を形成しているが、3種類以上の深さの溝を形成することで3種類以上の厚さの異なる酸化膜を形成することができる。また、3種類のフォトレジストを同時にパターニングすれは゛、3種類の厚さの異なる膜を所望の領域にずれなく形成できる。
【0035】
また、厚さの異なる酸化膜109a,109bは熱酸化膜であるが、溝107,108の両側の領域を酸化して形成するので、酸化による体積増加は溝107,108の内部に逃がすことができる。従って、酸化膜109a,109bに作用する応力を低減することができる。
【0036】
さらに、後に詳述するように、本実施形態では1200℃の温度条件で酸化を行っているので、シリコンエッヂ部に丸みをもたせることができる。その結果、半導体基板103に電流を流す際に、シリコンエッヂ部の電解集中を抑制することができる。
【0037】
さらに、本実施形態では、フォトリソグラフィー工程で2種類の線幅のパターンを形成しているが、3種類以上の線幅を有するパターンを形成してエッチング及び酸化することで、3種類以上の厚さの酸化膜を形成することができる。またそれぞれの酸化膜の厚さを、エッチング及び酸化の条件を変えることにより制御することができる。
【0038】
さらにまた、本実施形態では、厚さの異なる酸化膜109a,109bが隣接し、かつ連続した2段構造になっているが、領域105と領域106が互いに離れた位置に配置されるようにマスクを設計しておけば、離隔した複数領域のそれぞれに厚さの酸化膜を形成することができる。この場合には酸化膜は不連続構造となる。
【0039】
本実施形態では、厚い方の酸化膜109aの幅が、薄い方の酸化膜109bの幅より狭い。しかし、マスク上で領域106に対応する部分のパターンを増設し、かつエッチング及び酸化条件を最適化することで厚い方の酸化膜109aの幅を、薄い方の酸化膜109bの幅よりも広くすることもできる。
【0040】
本発明では、領域106,105に位置するシリコン窒化膜101及びシリコン酸化膜102のエッチングと、半導体基板103のエッチングとは別個の工程としている。しかし、これらのエッチングを1工程として行ってもよい。
【0041】
次に、本実施形態におけるフォトリソグラフィー工程について説明する。このフォトリソグラフィー工程では、2種類以上の線幅を同時に加工する必要があり、かつ一方の線幅は可能な限り微細であることが好ましい。しかしながら、フォトリソグラフィー工程で使用する露光波長の半分以下の線幅を含むパターン形成は、容易ではない。本実施形態ではKrFエキシマレーザーステッパーを用いてリソグラフィーを行うので、0.12μm以下の加工が困難である。そこで、微細な方の線幅を加工するために、光の位相を180°反転させるシフターを露光マスクに配置する。このシフターは、クロムを含まず、シフターのエッヂ部でコントラストを引き出すシフターである。一方、微細でない方の線幅を加工するためマスク領域には、クロムのみを配置する。KrFエキシマレーザーステッパーを使用し、露光条件はN.A=0.65,σ=0.3とすると、約0.18〜0.22μmと約0.11〜0.13μmの2種類の幅からなるレジストパターンを形成することができ、図1(b)に示すような領域104を有するパターンが形成される。
【0042】
このように本実施形態のフォトリソグラフィー工程によれば、微細な領域に、2種類の幅の異なるシリコン窒化膜101を形成することが可能である。
【0043】
本実施形態では、露光マスクとしてシフター使用部にはシフターのみのが存在する位相シフトマスクを使用している。しかし、レベンソン型、ハーフトーン型、エッヂ強調型等の位相シフトマスクを露光マスクとして使用してもよく、これらを兼用してもよい。
【0044】
また、本実施形態のような連続的な微細パターンを形成する他のリゾラフィー方法としては、輪帯照明を使用するのが良い。この輪帯照明を用いることでマスクを通した光の回折を抑えるため連続したパターンに対しての解像度を向上させる。輪帯照明の遮光部の割合は1/2以上から大きく効果が発揮される。なかでも2/3程度が好ましい。
【0045】
露光機は、KrFエキシマレーザーステッパーに限定されず、所望の線幅を有するパターンを加工できる装置であればよい。
【0046】
次に、本実施形態におけるエッチング工程について説明する。このエッチング工程では、1回のエッチングで2種類以上の深さエッチングを行う必要がある。本実施形態では、RIEエッチング法を使用する。詳細は、エッチング部分にデポ効果が起こるようにするため、HBrに5〜15%程度のNを添加したエッチングガスを使用する。NのかわりのOを5〜15%程度添加してもよい。エッチングチャンバー内の圧力は15〜40mTorrとする。かかる成分のエッチングガスを使用することにより、開口幅が狭い領域105では、エッチングがある程度進行した時点で、デポの影響によりエッチングが停止し、あるいはエッチングレートが低下する。一方、開口幅が広い領域106では、開口幅の狭い領域105でのエッチングが停止しても、さらにエッチングが進行する。その結果、図1(c)に示すように、領域105,106毎にエッチング深さを異ならせることができる。
【0047】
このように本実施形態では、一度のエッチング工程で2つ以上の深さの溝108,107を形成することが可能であるので、工程を削減してコストを低減することができる。
【0048】
本実施形態では、半導体基板103が露出している領域105,106の開口幅は2種類であるが、3種類以上の開口幅の露出領域を設けておけば、エッチング深さを3種類以上に分けることができる。この場合、次工程の酸化工程で、3種類以上の厚さの酸化膜を形成することができる。
【0049】
また、露出領域の開口幅に対応してエッチング深さを変える方法としては、RIEエッチング時に起こるマイクロローティング効果を用いることができる。この場合も、エッチング面積の小さいパターンはエッチレートが低くなるので、図1(c)に示すようにエッチング深さを異ならせることができる。また、逆マイクロローティング効果を用いてエッチング深さを分けることもできる。しかし、この場合には、エッチング面積は小さいパターンでのエッチレートが高くなるので、露光マスクの設計を変更する必要がある。
【0050】
また、本実施形態のエッチング工程では、上記のように一度のエッチングで深さの異なる溝を形成している。しかし、図1(b)に示す半導体基板103をエッチングする前の状態で、再度フォトリソグラフィー工程を実行して、半導体基板の露出領域の一方をレジストパターンで覆い、レジストパターンで覆っていない方の露出領域をエッチングした後にレジスト剥離を行い、続いて既にエッチングを行った露出領域(溝)をレジストで覆い、エッチングを行っていない方の露出領域をエッチングする、といったようにエッチングを2回に分けて深さの異なる溝を形成することもできる。この場合、半導体基板103の露出領域の開口幅をエッチング深さに対応して異ならせる必要がない。
【0051】
エッチングは2回に分けるが、フォトリソグラフィー工程は1回のみとすることも可能である。まず、シリコン基板をエッチングする前の図1(b)の状態で、再度フォトリソグラフィー工程を実行して、露出領域の一方をレジストパターンで覆い、レジストパターンで覆っていない方の露出領域をエッチングした後にレジスト剥離を行う。ここまでは上記方法と同じである。次に、パターニングされた耐酸化膜をマスクとしてエッチングを行う。この場合、一方の露出領域ではエッチングが2回行われ、他方の露出領域ではエッチングは1回のみ行われるので、2つの深さの溝を形成することができる。この場合も、半導体基板103の露出領域の開口幅をエッチング深さに対応して異ならせる必要がない。
【0052】
次に、酸化工程について説明する。この酸化工程は、本発明において最も重要な工程である。酸化工程の目的を以下に列挙する。
【0053】
・酸化時に発生する応力を緩和しつつ、側壁部、コーナー部、及びエッヂ部共に均等に酸化を行う。
【0054】
・ 隣接して設けられた各溝の両側で半導体基板を同時に酸化することで、隣接する溝と溝との間に位置するシリコンをすべて酸化する。
【0055】
・酸化によって体積増加したシリコンで個々の溝を完全に埋める。
【0056】
本実施形態の酸化工程では、1200℃の高温の乾燥酸素雰囲気中で1時間の酸化を行った。かかる条件での酸化処理により、上記目的を達成しつつ溝107,108間のシリコンを酸化し、酸化前の溝107,108の形状(図1(c)に示す酸化前のもとの形状)を残すことなく、図1(d)に示すように厚さの異なる2種類の酸化膜109a,109bを同時に形成することができた。
【0057】
上述のように本実施形態の酸化工程における酸化温度は1200℃であるが、酸化温度は、800℃以上1400℃以下であってもよい。応力緩和をしつつ均一に酸化するといった観点からすると、酸化温度はなるべく高い温度であること、具体的には1100℃以上1400℃以下であることが好ましい。
【0058】
酸化レートも酸化後の形状を決める重要なポイントとなるため、アルゴンガス等で酸素を希釈して酸化レートを調節することが重要となる場合がある。
【0059】
応力緩和を活発化する方法としては、酸化作用の触媒として働くNFを酸素雰囲気に50ppm程度添加することが好ましい。また、応力緩和の他の方法として、0.5%以上20%のHOを酸素に添加してもよい。しかし、HOの添加量が多いと、酸化レートが早くなり応力緩和が十分に行われず、所望の形状の酸化膜が形成できない場合があるので、注意を必要する。
【0060】
上記のように種々の方法で酸化工程を行うことができる。しかし、それらはフォトリソグラフィー工程やエッチング工程によって形成された溝の形状や、エッチングにより半導体基板に与えられたダメージ等の影響を受けるので、全工程を含めた最適化が非常に重要である。
【0061】
本実施形態では、シリコン窒化膜を耐酸化膜として用いているが、耐酸化性を備えるものであれば本発明の実施は可能である。
【0062】
本実施形態の方法で形成された酸化膜を素子分離として使用することで、厚さの異なる酸化膜がそれぞれ位置ずれなく所望の領域に形成されるため、設計上でアライメントマージンを考慮する必要がなくなる。このため、微細な領域に素子分離を形成することができる。また、本発明を用いることでフォトリソグラフィー及びエッチング及び酸化工程を追加することなく厚さの異なる酸化膜の製造が可能になるため製造工程が削減されてコストダウンが可能となる。
【0063】
本実施形態の方法で、形成される酸化膜を微細な素子分離として使用して半導体素子を製造すれば、半導体素子の微細化が可能となる。
【0064】
また、かかる方法で製造された微細化された半導体素子を使用することで、集積度の高い集積回路を製造することが可能となる。
【0065】
さらに、本実施形態の方法で形成される素子分離を、太陽電池の素子分離として使用すれば、製造工程が削減されてコストダウンが可能となる。
【0066】
(第2実施形態)
次に、本発明の第2実施形態について説明する。
【0067】
エッチング後の溝の形状や何らかのプロセス上の制約により、酸化工程(図1(d)参照)を実行しても溝の一部が酸化膜で埋まらない場合がある。第2実施形態は、かかる場合にすべての溝を完全に酸化膜で埋める方法を提供する。
【0068】
フォトリソグラフィー工程、エッチング工程、及び酸化工程までの工程は第1実施形態と同様である。すなわち、半導体基板210上にシリコン酸化膜202及びシリコン窒化膜201を形成した後(図1(a)参照)、フォトリソグラフィー工程により溝に対応する半導体基板210の露出領域を形成する(図1(b)参照)。続いて、エッチング工程により深さの異なる溝を形成する(図1(c)参照)。さらに、酸化工程により半導体基板210を酸化させる。
【0069】
図2(a)は、酸化工程終了時の半導体基板210を示す。薄い酸化膜209bに対応する部分では溝の内部は完全に酸化膜で埋められている。しかし、厚い酸化膜209aに対応する部分では、酸化膜で埋められていない空間ないしは凹部203が残っている。本実施例では、この凹部203の深さは0.1μmである。
【0070】
次に、上記凹部203内にシリコン酸化膜204を0.2μm堆積させ、凹部203をシリコン酸化膜204で埋める。凹部203の幅は0.1μmであるので、シリコン酸化膜204は半導体基板210表面から突出することになる。
【0071】
異方性エッチングであるRIEエッチング法により、図2(b)に示すように半導体基板210の表面付近までシリコン酸化膜204をエッチバックする。
【0072】
次に、図2(c)に示すように、酸化工程により形成されたシリコン窒化膜101表面のシリコン酸化膜、シリコン窒化膜201、及び酸化膜202を除去する。
【0073】
以上の工程により、第1実施形態と同様に、厚さの異なる酸化膜209a,209bが形成される。
【0074】
本実施形態では、シリコン酸化膜204を体積し、エッチバックを行っているが、ポリシリコン膜を堆積しエッチバック後に酸化してもよい。
【0075】
エッチバックには、RIEエッチング法以外に、例えば化学的機械研磨法(CMP)を用いてもよい。本実施形態では、シリコン窒化膜を耐酸化膜として用いているが、耐酸化性を備えるものであれば本発明の実施は可能である。溝の深さを分けるエッチング方法については、異なる2種類以上の深さを分ける方法であればよい。しかしながら、エッチング後の形状及びシリコン基板のダメージは、後工程の酸化の時に大きく影響するのでそれら全てを含めた最適化が必要である。フォトリソグラフィーについては、位相シフトマスクや輪帯照明を用いることが好ましいが、この方法に限るものではなく所望の寸法のパターニングが可能であればよい。第2実施形態のその他の点は第1実施形態と同様である。
【0076】
(第3実施形態)
次に、図3から図5を参照して本発明の第3実施形態を説明する。この第3実施形態は、本発明をイメージセンサの製造方法に適用したものである。
【0077】
第1実施形態の方法を用いて、ピンドフォトダイオード領域を取り囲む素子分離領域401を形成する。すなわち、半導体基板404上にシリコン酸化膜412及びシリコン窒化膜411を形成した後、フォトリソグラフィー工程により溝に対応する半導体基板404の露出領域を形成する。続いて、図3に示すように、エッチング工程によって深さの異なる溝437,438を形成する。さらに、酸化工程により半導体基板404を酸化させ、溝437,438間の領域を酸化させると共に、酸化により体積増加するシリコンで溝437,438を埋め、酸化膜からなる素子分離領域(以下トレンチ)401を形成する。このトレンチ401は2種類の深さが備わっており、深い方のトレンチ401bは、後述するN型不純物層403より深く、かつそれを取り囲んだ形状である。一方、浅い方のトレンチ401aはCMOSトランジスに形成されるトレンチと同じ深さに形成される。また、深い方のトレンチ401bの深さは、ピンドフォトダイオードのN型不純物層403の深さを考慮して決定されるが、漏れ電流を遮断するには、できる限りN型不純物層403の深さより深いことが好ましい。
【0078】
次に、図5に示すように、高濃度低エネルギーP型イオン注入を実施して基板表面下部にP型不純物層402を形成する。さらに、低濃度高エネルギーN型イオン注入を実施して基板内部にN型不純物層403を形成する。以後、熱工程による不純物拡散によって、P型シリコン基板/N型不純物層/P型不純物層からなるピンドフォトダイオードが形成される。
【0079】
本実施形態の方法により製造したイメージセンサでは、ピンドフォトダイオードの境界部位領域に半導体基板404内部に形成されたトレンチ401が存在するために、隣接するピンドフォトダイオード間の漏れ電流が抑制または防止されることとなる。また、トレンチ401の製造にSTI工程を用いないためにコストダウンが可能となる。
【0080】
上記図5に示すように、第3実施形態では、浅いトレンチ401aの両側に深いトレンチ401bを設けている。しかし、図6に示すようにトレンチ501の形状を改良し、浅いトレンチ501aの中央部に深いトレンチ501bを設けることで、素子分離領域の割合を減少させることができるので、セルを一層微細化してさらにコストダウンが可能となる。なお、図6において502はP型不純物層、503はN型不純物層、504はP型半導体基板である。
【0081】
また、図7に示すように、フォトダイオード領域では浅いトレンチを形成しないで深いトレンチ601のみを形成してもよい。この場合、COMSトランジスタ形成領域では、浅いトレンチのみを形成する。かかる構成により、フォトダイオード形成領域において、さらに素子分離形成領域の割合を減少させてセルを一層微細化し、コストダウンが可能となる。なお、図7において602はP型不純物層、603はN型不純物層、604はP型半導体基板である。
【0082】
上記漏れ電流を抑制し、かつコストダウンも可能となった第3実施形態の製造方法で製造したフォトダイオードを電子カメラの部品の一部として搭載することで、高性能で安価な電子カメラを製造することが可能となる。
【0083】
さらに、上記安価な電子カメラを携帯電話又はノート型パソコン等の情報端末機器に搭載することで、安価な携帯電話やノート型パソコン等の情報端末機器を製造することが可能となる。
【0084】
【発明の効果】
以上の説明から明らかなように、本発明にかかる半導体の製造方法によれば、少なくとも2種類の深さを有する複数の溝をシリコン基板に形成し、これらの溝間の領域が酸化膜となり、かつ上記溝の内部が酸化膜で埋まるまで、シリコン基板を酸化することにより、あるいは酸化後に溝の内部に残った凹部を酸化膜の堆積及びエッチングバックで埋めることにより、フォトリソグラフィーや酸化工程等の工程を追加することなく、厚さが異なる酸化膜をシリコン基板に形成することができる。よって、製造工程数削減によるコストダウンが可能となる。
【図面の簡単な説明】
【図1】本発明の第1実施形態にかかる半導体装置の製造方法による製造過程を示す模式図であり、(a)は耐酸化膜及びシリコン酸化膜形成後の基板構造を示し、(b)は耐酸化膜及びシリコン酸化膜の加工後の基板構造を示し、(c)はシリコン基板に溝を形成した後の基板構造を示し、(d)は酸化工程後の基板構造を示し、(e)は耐酸化膜及び酸化膜を除去した後の基板構造を示す。
【図2】本発明の第2実施形態にかかる半導体装置の製造方法による製造過程を示す模式図であり、(a)は酸化工程後の基板構造を示し、(b)は酸化膜の堆積及びエッチングバック後の基板構造を示し、(c)は耐酸化膜及び酸化膜を除去した後の基板構造を示す。
【図3】本発明の第3実施形態にかかるフォトダイオードの製造方法における、酸化工程後の基板構造を示す模式図である。
【図4】本発明の第3実施形態にかかるフォトダイオードの製造方法における、耐酸化膜及び酸化膜を除去した後の基板構造を示す模式図である。
【図5】本発明の第3実施形態にかかるフォトダイオードの製造方法における、P型不純物層及びN型不純物層形成後の基板構造を示す模式図である。
【図6】フォトダイオードの素子分離の他の例を示す模式図である。
【図7】フォトダイオードの素子分離の他の例を示す模式図である。
【図8】(a)〜(h)は、従来の半導体装置の製造方法による製造工程を示す模式図である。
【図9】従来のフォトダイオードの素子分離を示す模式図である。
【符号の説明】
101 シリコン窒化膜
102 シリコン酸化膜
103 シリコン基板
104 残されたシリコン窒化膜及びシリコン酸化膜
105 シリコン基板の露出幅の小さい部分
106 シリコン基板の露出幅の大きい部分
107 浅い溝
108 深い溝
109 厚さの異なる熱酸化膜
201 シリコン窒化膜
202 シリコン酸化膜
203 埋めることのできなかった溝
204 埋め込まれた酸化膜
301 シリコン酸化膜
302 P型不純物層
303 N型不純物層
304 P型シリコン基板
3a 注入時のレジストマスク開口部
3b 注入時のレジストマスク開口部
401 シリコン酸化膜
402 P型不純物層
403 N型不純物層
404 P型シリコン基板
501 シリコン酸化膜
502 P型不純物層
503 N型不純物層
504 P型シリコン基板
601 シリコン酸化膜
602 P型不純物層
603 N型不純物層
604 P型シリコン基板
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for forming a silicon oxide film. The present invention relates to a semiconductor element, a photodiode, and a solar cell using a silicon oxide film as an element isolation film, an integrated circuit using the semiconductor element as a part thereof, and an integrated circuit including the photodiode or solar cell as a component. The present invention can be applied to the manufacture of information terminal devices such as digital cameras and mobile phones.
[0002]
[Prior art]
A conventional technique will be described with reference to FIG. In the method of manufacturing a semiconductor device described in Patent Document 1, the first thermal oxide film 12, the silicon nitride film 13, and the NSG film 14 are patterned on the silicon substrate 11 (FIG. 8A), and the silicon nitride film 15 and the NSG are patterned. After the film 16 is deposited, anisotropic etching is performed on the NSG film 16 (FIG. 8B). Next, a side wall 16 ′ is formed by an NSG film (FIG. 8C), and the silicon nitride film 15 is selectively etched using the side wall 16 ′ as a mask. Next, by removing the NSG films 14 and 16 ′, a sidewall 15 ′ made of a silicon nitride film is formed (FIG. 8D). Further, selective oxidation is performed in a steam atmosphere to grow a field oxide film 17 (FIG. 8E). Subsequently, only the silicon nitride film 15 ′ serving as a sidewall is selectively removed (FIG. 8F), and selective oxidation is performed again to form a final field oxide film 17 (FIG. 8G). )). Thereafter, the silicon nitride film 13 and the first thermal oxide film 12 are removed (FIG. 8H).
[0003]
FIG. 9 shows a manufacturing process of an image sensor according to the prior art. As is well known, an image sensor processes a pinned photodiode or a valid photodiode as a light sensing element and a photogenerated charge generated by the pinned photodiode into an electrical signal. For a plurality of MOS transistors. FIG. 9 shows only the region where the photodiode is formed.
[0004]
First, an element isolation film 301 is formed on a P-type silicon substrate (P-sub) 304 by a normal STI (Shallow Trench Isolation) process. Next, an N-type impurity layer 303 is formed inside the substrate by performing low-concentration high-energy N-type ion implantation using an ion implantation mask (not shown) in which the regions 3a and 3b in which the photodiodes are formed are opened. Then, high-concentration low-energy P-type ion implantation is performed to form a P-type impurity layer 302 under the substrate surface. FIG. 9 shows this state. Thereafter, a pinned photodiode comprising a P-type silicon substrate / N-type impurity layer / P-type impurity layer is formed by impurity diffusion by a thermal process.
[0005]
A pinned photodiode has various advantages over photodiodes having other structures such as a source / drain PN junction structure or a MOS capacitor structure. One of the advantages is that the depth of the depletion layer can be increased, so that the ability to convert incident photons into electrons, that is, photocharge generation efficiency is high. More specifically, in the pinned photodiode having the PNP junction structure, the N region (N-type impurity chamber 303) is completely depleted, and two P regions (P-type impurity chamber 302 and P-type are interposed through the N region). Since the depletion layer is also formed in the silicon substrate 304), the depth of the depletion layer is increased, so that the photocharge generation efficiency can be improved. In addition, the light sensitivity is extremely excellent.
[0006]
[Patent Document 1]
JP-A-62-190852 (Fig. 9)
[0007]
[Problems to be solved by the invention]
However, in the conventional method shown in FIG. 8, only an oxide film having the same thickness can be formed in all regions except the bird's beak region. Therefore, when forming oxide films with different film thicknesses in different regions, it is necessary to newly add photolithography, etching, and oxidation steps, which complicates the process.
[0008]
A similar problem exists in the image sensor manufacturing method according to the prior art described with reference to FIG. This will be described in detail below. A leakage current (LKG) is generated between the pinned photodiodes of adjacent unit pixels below the element isolation film 301. In order to prevent this leakage current, the element isolation film 301 may be excessively deep. However, in order to make the element isolation film 301 excessively deep, an element isolation manufacturing process for the photodiode region is required in addition to the element isolation manufacturing process for the MOS transistor region, which necessitates additional process steps.
[0009]
Therefore, an object of the present invention is to provide a method of forming two or more oxide films having different thicknesses in a desired region without adding steps such as a photolithography step and an oxidation step.
[0010]
[Means for Solving the Problems]
According to a first aspect of the present invention, in the method for manufacturing a semiconductor device in which oxide films having different thicknesses are formed on a silicon substrate, a step of forming a plurality of grooves having at least two types of depths in the silicon substrate; The silicon substrate is oxidized until the region between the grooves of the silicon substrate becomes an oxide film, and the inside of the groove is filled with the oxide film, and the thickness varies depending on the depth of the at least two kinds of grooves. And a step of obtaining a film. A method of manufacturing a semiconductor device is provided.
[0011]
The silicon substrate is oxidized on both sides of individual grooves of different depths. As a result, all the regions between the grooves of the silicon substrate are oxidized. In addition, since the volume of silicon constituting the substrate is increased by about 2 times due to oxidation, the oxidized silicon advances into the groove and fills the groove. Therefore, a thick oxide film is formed in a region where a deep groove is formed, while a thin oxide film is formed in a region where a shallow groove is formed, and oxide films having different thicknesses are formed simultaneously.
[0012]
According to the method of the first aspect, it is possible to manufacture oxide films having different thicknesses without adding a process such as a photolithography process and an oxidation process, thereby reducing the manufacturing process and reducing the cost. .
[0013]
Oxide films having different thicknesses can be formed in desired regions of the silicon substrate by setting the position where the groove is provided and the depth of the groove. That is, in the step of forming the plurality of grooves, a groove having a depth corresponding to the thickness of the oxide film in the region is formed in the region of the silicon substrate where the oxide film is to be formed.
[0014]
As described above, the volume of silicon is approximately doubled by oxidation. However, if the groove does not completely fill even if the oxidized silicon advances inside, an oxide film is deposited in the remaining recess without being filled. You can do it. That is, the second aspect of the present invention is a method of manufacturing a semiconductor device in which oxide films having different thicknesses are formed on a silicon substrate, and a step of forming a plurality of grooves having at least two types of depths in the silicon substrate. Etching the silicon substrate until the region between the grooves of the silicon substrate becomes an oxide film, depositing an oxide film inside the plurality of grooves, and etching the oxide film inside the grooves And a step of backing. A method for manufacturing a semiconductor device is provided.
[0015]
Different oxide films can be formed in a desired region of the silicon substrate by setting the position where the groove is provided and the depth of the groove. That is, in the step of forming the plurality of grooves, a groove having a depth corresponding to the thickness of the oxide film in the region is formed in the region of the silicon substrate where the oxide film is to be formed.
[0016]
Specifically, the step of forming the plurality of grooves includes a step of patterning a resist, an oxidation resistant film formed on the silicon substrate using the resist as a mask, and a step of etching the silicon substrate. The step of patterning the resist includes a step of exposing using a phase shift mask. Finer processing is possible, and the element can be miniaturized.
[0017]
The step of etching the oxidation-resistant film and the silicon substrate is performed with N of 5% to 15%. 2 It is preferable that an etching gas containing the above is used and a groove corresponding to the thickness of the oxide film is formed by one etching. By forming grooves having different depths by one etching, the number of etching steps can be minimized. In order to form grooves having different depths, for example, the width of the exposed region of the silicon substrate in the resist may be varied.
[0018]
The step of oxidizing the silicon substrate is performed, for example, under a temperature condition of 1100 ° C. or higher and 1400 ° C. or lower. With such temperature conditions, stress acting on the silicon substrate during oxidation can be relaxed and uniform oxidation can be achieved.
[0019]
The oxide film is used as an element isolation film, for example. Since oxide films having different thicknesses are formed in desired regions without any positional deviation, it is not necessary to consider an alignment margin in design, so that an element isolation film can be formed in a fine region.
[0020]
It is preferable to manufacture a semiconductor element using the element isolation film. By manufacturing a semiconductor element using a fine element separation film, the semiconductor element can be miniaturized.
[0021]
It is preferable to manufacture an integrated circuit using the semiconductor element. If an integrated circuit is manufactured using the semiconductor element, an integrated circuit with a high degree of integration can be produced.
[0022]
It is preferable to manufacture a photodiode using the element isolation film. If a photodiode is manufactured using the element isolation film, the number of manufacturing steps such as an oxidation step and an etching step can be reduced, and the cost can be reduced.
[0023]
DETAILED DESCRIPTION OF THE INVENTION
Next, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
[0024]
(First embodiment)
A semiconductor device manufacturing method (a method of forming a silicon oxide film) according to the first embodiment of the present invention will be described with reference to FIG.
[0025]
First, as shown in FIG. 1A, a semiconductor substrate (silicon substrate) 103 is provided with a silicon oxide film 102 (thickness of 10 to 20 nm in this embodiment) and a silicon nitride film 101 (thickness in this embodiment). 100 to 200 nm) are sequentially formed.
[0026]
Next, as shown in FIG. 1B, the silicon nitride film 101 in the regions 106 and 105 where the trenches (see reference numerals 107 and 108 in FIG. 1C) are formed using photolithography and etching techniques. The silicon oxide film 102 is selectively removed, and the surface of the semiconductor substrate 103 is partially exposed. In the present embodiment, the width of the exposed region is about 0.18 to 0.22 μm in the region 106 and 0.11 to 0.13 μm in the region 105. Further, the width of the region 104 remaining without removing the silicon nitride film 101 and the silicon oxide film 102 is about 0.10 to 0.12 μm. The photolithography process will be described in detail later.
[0027]
Next, using the silicon nitride film 101 as a mask, the semiconductor substrate 103 is etched using an etching condition that allows more etching of a portion with a large exposed area than a portion with a small exposed area. As shown in FIG. 1C, under this etching condition, the semiconductor substrate 103 is etched deeper in the region 106 where the exposed width of the substrate surface is larger than in the region 105 where the exposed width is small. As a result, grooves (trench) 108 and 107 having different depths are formed in the semiconductor substrate 103. In the present embodiment, the depth of the deep groove 108 is about 1.0 to 1.2 μm, and the depth of the shallow groove 107 is about 0.3 to 0.5 μm. Details of the etching process including the above etching conditions will be described later.
[0028]
Next, as shown in FIG. 1D, the inner walls of the grooves 107 and 106 are oxidized in an oxidizing atmosphere using the silicon nitride film 101 as an oxidation resistant film, and about 0.09 to 0.11 μm of silicon oxide is formed on these inner walls. A film or a thermal oxide film (hereinafter simply referred to as an oxide film) is formed. An oxide film having a thickness of about 0.09 to 0.11 μm is formed on both sides of the trenches 107 and 108. In the region between the trenches 107 and the region between the trenches 107 and 108, all the silicon constituting the semiconductor substrate 103 is oxidized. The Further, since the volume of silicon constituting the semiconductor substrate 103 is approximately doubled by oxidation, the oxidized silicon advances from the inner wall into the grooves 107 and 108, and the grooves 107 and 108 disappear. Due to the oxidation of the region between the grooves 107 and 108 and the entry of oxidized silicon into the grooves 107 and 108, the grooves 108 and 107 having a width of about 0.18 to 0.22 μm or less are all oxide films. Buried. That is, a thick oxide film 109a having a film thickness of about 1.1 to 1.3 μm is formed in a region where the deep groove 108 is formed, and a film thickness of about 0.1 mm is formed in a region where the shallow groove 107 is formed. A thin oxide film 109b having a thickness of 4 to 0.6 μm is formed.
[0029]
Next, as shown in FIG. 1E, the silicon oxide film, the silicon nitride film 101, and the silicon oxide film 102 on the surface of the silicon nitride film 101 formed by the oxidation process are removed. Through the above steps, oxide films 109 having different thicknesses (having two kinds of thicknesses) are formed on the semiconductor substrate 103.
[0030]
In this embodiment, thermal oxide films having different thicknesses can be formed by performing the photolithography process, the etching process, and the oxidation process only once. Therefore, two or more thermal oxide films having different film thicknesses can be formed without going through many complicated steps, and the cost can be reduced.
[0031]
Further, since the positions of the thick oxide film 109a and the thin oxide film 109b are determined in one photolithography process, no alignment shift occurs unlike in the case of using two photolithography processes. For this reason, when the oxide film formed according to the present embodiment is used for element isolation or the like, the element can be miniaturized.
[0032]
Furthermore, since the oxide films 109a and 109b having different thicknesses are thermal oxide films, the selectivity at the time of etching in the subsequent process is good.
[0033]
Furthermore, since the oxide films 109a and 109b having different thicknesses are thermal oxide films, they are highly reliable, unlike the films formed by the CVD method, and are optimal for element isolation. It becomes possible to form.
[0034]
In this embodiment, the grooves 107 and 108 having two types of depth are formed by etching, but three or more types of oxide films having different thicknesses are formed by forming grooves having three or more types of depth. be able to. If three types of photoresists are patterned at the same time, three types of films having different thicknesses can be formed in a desired region without deviation.
[0035]
In addition, although the oxide films 109a and 109b having different thicknesses are thermal oxide films, since the regions on both sides of the grooves 107 and 108 are formed by oxidation, an increase in volume due to oxidation can be released into the grooves 107 and 108. it can. Therefore, the stress acting on the oxide films 109a and 109b can be reduced.
[0036]
Furthermore, as will be described in detail later, in the present embodiment, since the oxidation is performed under a temperature condition of 1200 ° C., the silicon edge portion can be rounded. As a result, when an electric current is passed through the semiconductor substrate 103, electrolytic concentration in the silicon edge portion can be suppressed.
[0037]
Furthermore, in this embodiment, two types of line width patterns are formed in the photolithography process, but three or more types of thicknesses are formed by forming a pattern having three or more types of line widths, etching, and oxidizing. An oxide film can be formed. Further, the thickness of each oxide film can be controlled by changing the etching and oxidation conditions.
[0038]
Furthermore, in this embodiment, the oxide films 109a and 109b having different thicknesses are adjacent to each other and have a continuous two-stage structure. However, the masks are provided so that the regions 105 and 106 are arranged at positions separated from each other. Is designed, an oxide film having a thickness can be formed in each of a plurality of separated regions. In this case, the oxide film has a discontinuous structure.
[0039]
In this embodiment, the width of the thicker oxide film 109a is narrower than the width of the thinner oxide film 109b. However, the width of the thicker oxide film 109a is made wider than that of the thinner oxide film 109b by adding a pattern corresponding to the region 106 on the mask and optimizing the etching and oxidation conditions. You can also.
[0040]
In the present invention, the etching of the silicon nitride film 101 and the silicon oxide film 102 located in the regions 106 and 105 and the etching of the semiconductor substrate 103 are separate processes. However, these etchings may be performed as one step.
[0041]
Next, the photolithography process in this embodiment will be described. In this photolithography process, it is necessary to simultaneously process two or more types of line widths, and one of the line widths is preferably as fine as possible. However, it is not easy to form a pattern including a line width less than half of the exposure wavelength used in the photolithography process. In this embodiment, since lithography is performed using a KrF excimer laser stepper, processing of 0.12 μm or less is difficult. Therefore, in order to process the finer line width, a shifter that reverses the phase of light by 180 ° is arranged on the exposure mask. This shifter is a shifter that does not contain chrome and draws out contrast at the edge of the shifter. On the other hand, only chrome is arranged in the mask region in order to process the non-fine line width. A KrF excimer laser stepper was used, and the exposure conditions were N.P. When A = 0.65 and σ = 0.3, a resist pattern having two widths of about 0.18 to 0.22 μm and about 0.11 to 0.13 μm can be formed. A pattern having a region 104 as shown in b) is formed.
[0042]
As described above, according to the photolithography process of this embodiment, it is possible to form two types of silicon nitride films 101 having different widths in a fine region.
[0043]
In the present embodiment, a phase shift mask in which only the shifter exists in the shifter using portion is used as the exposure mask. However, a phase shift mask such as a Levenson type, a halftone type, and an edge enhancement type may be used as an exposure mask, and these may be used in combination.
[0044]
In addition, as another reso- rphy method for forming a continuous fine pattern as in this embodiment, it is preferable to use annular illumination. By using this annular illumination, the resolution for a continuous pattern is improved in order to suppress diffraction of light through the mask. The ratio of the light shielding part of the annular illumination is greatly effective from 1/2 or more. Of these, about 2/3 is preferable.
[0045]
The exposure machine is not limited to the KrF excimer laser stepper, and may be any apparatus that can process a pattern having a desired line width.
[0046]
Next, the etching process in this embodiment will be described. In this etching process, it is necessary to perform two or more kinds of depth etching by one etching. In this embodiment, the RIE etching method is used. In detail, in order to cause a deposition effect in the etched portion, about 5 to 15% N in HBr 2 Etching gas to which is added is used. N 2 O instead of 2 You may add about 5 to 15%. The pressure in the etching chamber is 15 to 40 mTorr. By using an etching gas having such a component, in the region 105 where the opening width is narrow, the etching is stopped due to the influence of deposition or the etching rate is lowered when the etching proceeds to some extent. On the other hand, in the region 106 with the wide opening width, the etching further proceeds even if the etching in the region 105 with the small opening width is stopped. As a result, as shown in FIG. 1C, the etching depth can be varied for each of the regions 105 and 106.
[0047]
As described above, in this embodiment, since the grooves 108 and 107 having two or more depths can be formed by one etching process, the process can be reduced and the cost can be reduced.
[0048]
In this embodiment, there are two types of opening widths in the regions 105 and 106 where the semiconductor substrate 103 is exposed. However, if an exposed region having three or more types of opening widths is provided, the etching depth is set to three or more types. Can be divided. In this case, three or more types of oxide films can be formed in the next oxidation step.
[0049]
Further, as a method of changing the etching depth corresponding to the opening width of the exposed region, a micro-rotating effect that occurs during RIE etching can be used. Also in this case, the pattern having a small etching area has a low etching rate, so that the etching depth can be varied as shown in FIG. Also, the etching depth can be divided by using the inverse micro-rotating effect. However, in this case, the etching rate for a pattern with a small etching area becomes high, so the design of the exposure mask needs to be changed.
[0050]
Further, in the etching process of this embodiment, grooves having different depths are formed by one etching as described above. However, in the state before etching the semiconductor substrate 103 shown in FIG. 1B, the photolithography process is performed again so that one of the exposed regions of the semiconductor substrate is covered with a resist pattern and not covered with the resist pattern. Etching is performed in two steps, such as removing the resist after etching the exposed areas, then covering the exposed areas (grooves) that have already been etched with the resist, and etching the unexposed areas. Thus, grooves having different depths can be formed. In this case, it is not necessary to change the opening width of the exposed region of the semiconductor substrate 103 in accordance with the etching depth.
[0051]
Although the etching is divided into two times, the photolithography process can be performed only once. First, in the state of FIG. 1B before the silicon substrate is etched, the photolithography process is performed again, so that one of the exposed regions is covered with a resist pattern, and the exposed region not covered with the resist pattern is etched. The resist is stripped later. The process up to this point is the same as the above method. Next, etching is performed using the patterned oxidation resistant film as a mask. In this case, since etching is performed twice in one exposed region and etching is performed only once in the other exposed region, a groove having two depths can be formed. Also in this case, it is not necessary to change the opening width of the exposed region of the semiconductor substrate 103 in accordance with the etching depth.
[0052]
Next, the oxidation process will be described. This oxidation step is the most important step in the present invention. The purpose of the oxidation step is listed below.
[0053]
・ Equally oxidize both side wall, corner and edge while relaxing stress generated during oxidation.
[0054]
-All the silicon located between adjacent grooves is oxidized by simultaneously oxidizing the semiconductor substrate on both sides of each adjacent groove.
[0055]
Complete filling of the individual grooves with silicon that has been increased in volume by oxidation.
[0056]
In the oxidation process of this embodiment, oxidation was performed for 1 hour in a high-temperature dry oxygen atmosphere at 1200 ° C. Oxidation treatment under such conditions oxidizes silicon between the grooves 107 and 108 while achieving the above object, and shapes of the grooves 107 and 108 before oxidation (the original shape before oxidation shown in FIG. 1C) As shown in FIG. 1D, two types of oxide films 109a and 109b having different thicknesses can be formed simultaneously.
[0057]
As described above, the oxidation temperature in the oxidation step of the present embodiment is 1200 ° C., but the oxidation temperature may be 800 ° C. or higher and 1400 ° C. or lower. From the viewpoint of uniform oxidation while relaxing the stress, the oxidation temperature is preferably as high as possible, specifically 1100 ° C. or higher and 1400 ° C. or lower.
[0058]
Since the oxidation rate is also an important point for determining the shape after oxidation, it may be important to adjust the oxidation rate by diluting oxygen with argon gas or the like.
[0059]
As a method of activating stress relaxation, NF that acts as a catalyst for oxidation action 3 It is preferable to add about 50 ppm to the oxygen atmosphere. As another method of stress relaxation, 0.5% or more and 20% H 2 O may be added to oxygen. But H 2 If the amount of O added is large, the oxidation rate becomes high, stress relaxation is not sufficiently performed, and an oxide film having a desired shape may not be formed.
[0060]
As described above, the oxidation step can be performed by various methods. However, since they are affected by the shape of the grooves formed by the photolithography process and the etching process, the damage given to the semiconductor substrate by the etching, etc., optimization including all the processes is very important.
[0061]
In this embodiment, a silicon nitride film is used as an oxidation resistant film, but the present invention can be implemented as long as it has oxidation resistance.
[0062]
By using the oxide film formed by the method of this embodiment as element isolation, oxide films having different thicknesses are formed in desired regions without positional deviation, so it is necessary to consider the alignment margin in design. Disappear. For this reason, element isolation can be formed in a fine region. Further, by using the present invention, it is possible to manufacture oxide films having different thicknesses without adding photolithography, etching, and oxidation processes, so that the manufacturing processes are reduced and the cost can be reduced.
[0063]
If the semiconductor device is manufactured by using the oxide film formed as a fine device isolation by the method of this embodiment, the semiconductor device can be miniaturized.
[0064]
Further, by using a miniaturized semiconductor element manufactured by such a method, an integrated circuit with a high degree of integration can be manufactured.
[0065]
Furthermore, if the element isolation formed by the method of the present embodiment is used as the element isolation of the solar cell, the manufacturing process is reduced and the cost can be reduced.
[0066]
(Second Embodiment)
Next, a second embodiment of the present invention will be described.
[0067]
Due to the shape of the groove after etching and some process restrictions, a portion of the groove may not be filled with an oxide film even if the oxidation step (see FIG. 1D) is executed. The second embodiment provides a method for completely filling all trenches with an oxide film in such a case.
[0068]
The processes up to the photolithography process, the etching process, and the oxidation process are the same as those in the first embodiment. That is, after forming the silicon oxide film 202 and the silicon nitride film 201 on the semiconductor substrate 210 (see FIG. 1A), an exposed region of the semiconductor substrate 210 corresponding to the trench is formed by a photolithography process (FIG. 1 ( b)). Subsequently, grooves having different depths are formed by an etching process (see FIG. 1C). Further, the semiconductor substrate 210 is oxidized by an oxidation process.
[0069]
FIG. 2A shows the semiconductor substrate 210 at the end of the oxidation process. In the portion corresponding to the thin oxide film 209b, the inside of the groove is completely filled with the oxide film. However, in the portion corresponding to the thick oxide film 209a, a space or recess 203 that is not filled with the oxide film remains. In this embodiment, the depth of the recess 203 is 0.1 μm.
[0070]
Next, 0.2 μm of silicon oxide film 204 is deposited in the recess 203, and the recess 203 is filled with the silicon oxide film 204. Since the width of the recess 203 is 0.1 μm, the silicon oxide film 204 protrudes from the surface of the semiconductor substrate 210.
[0071]
The silicon oxide film 204 is etched back to the vicinity of the surface of the semiconductor substrate 210 by RIE etching which is anisotropic etching as shown in FIG.
[0072]
Next, as shown in FIG. 2C, the silicon oxide film, the silicon nitride film 201, and the oxide film 202 on the surface of the silicon nitride film 101 formed by the oxidation process are removed.
[0073]
Through the above steps, oxide films 209a and 209b having different thicknesses are formed as in the first embodiment.
[0074]
In this embodiment, the silicon oxide film 204 is volumed and etched back, but a polysilicon film may be deposited and oxidized after the etch back.
[0075]
For etch back, other than the RIE etching method, for example, a chemical mechanical polishing method (CMP) may be used. In this embodiment, a silicon nitride film is used as an oxidation resistant film, but the present invention can be implemented as long as it has oxidation resistance. The etching method for dividing the depth of the groove may be a method for dividing two or more different depths. However, the shape after etching and the damage to the silicon substrate are greatly affected during oxidation in the post-process, so optimization including all of them is necessary. For photolithography, it is preferable to use a phase shift mask or annular illumination, but the method is not limited to this method, as long as patterning with a desired dimension is possible. Other points of the second embodiment are the same as those of the first embodiment.
[0076]
(Third embodiment)
Next, a third embodiment of the present invention will be described with reference to FIGS. In the third embodiment, the present invention is applied to an image sensor manufacturing method.
[0077]
Using the method of the first embodiment, an element isolation region 401 surrounding the pinned photodiode region is formed. That is, after the silicon oxide film 412 and the silicon nitride film 411 are formed on the semiconductor substrate 404, an exposed region of the semiconductor substrate 404 corresponding to the groove is formed by a photolithography process. Subsequently, as shown in FIG. 3, grooves 437 and 438 having different depths are formed by an etching process. Further, the semiconductor substrate 404 is oxidized by an oxidation process, the region between the trenches 437 and 438 is oxidized, and the trenches 437 and 438 are filled with silicon whose volume is increased by oxidation, and an element isolation region (hereinafter referred to as a trench) 401 made of an oxide film. Form. The trench 401 has two types of depth, and the deeper trench 401b is deeper than an N-type impurity layer 403, which will be described later, and has a shape surrounding it. On the other hand, the shallower trench 401a is formed at the same depth as the trench formed in the CMOS transistor. Further, the depth of the deeper trench 401b is determined in consideration of the depth of the N-type impurity layer 403 of the pinned photodiode. To cut off the leakage current, the depth of the N-type impurity layer 403 is as much as possible. It is preferable that the depth is deeper.
[0078]
Next, as shown in FIG. 5, high-concentration low-energy P-type ion implantation is performed to form a P-type impurity layer 402 at the lower surface of the substrate. Further, low-concentration high-energy N-type ion implantation is performed to form an N-type impurity layer 403 inside the substrate. Thereafter, a pinned photodiode composed of P-type silicon substrate / N-type impurity layer / P-type impurity layer is formed by impurity diffusion by a thermal process.
[0079]
In the image sensor manufactured by the method of the present embodiment, since the trench 401 formed in the semiconductor substrate 404 exists in the boundary region of the pinned photodiode, the leakage current between adjacent pinned photodiodes is suppressed or prevented. The Rukoto. Further, since the STI process is not used for manufacturing the trench 401, the cost can be reduced.
[0080]
As shown in FIG. 5 above, in the third embodiment, deep trenches 401b are provided on both sides of the shallow trench 401a. However, by improving the shape of the trench 501 as shown in FIG. 6 and providing the deep trench 501b at the center of the shallow trench 501a, the ratio of the element isolation region can be reduced, so that the cells can be further miniaturized. Furthermore, the cost can be reduced. In FIG. 6, reference numeral 502 denotes a P-type impurity layer, 503 denotes an N-type impurity layer, and 504 denotes a P-type semiconductor substrate.
[0081]
Further, as shown in FIG. 7, only the deep trench 601 may be formed in the photodiode region without forming a shallow trench. In this case, only a shallow trench is formed in the COMS transistor formation region. With this configuration, in the photodiode formation region, the ratio of the element isolation formation region is further reduced to further miniaturize the cell, thereby reducing the cost. In FIG. 7, reference numeral 602 denotes a P-type impurity layer, 603 denotes an N-type impurity layer, and 604 denotes a P-type semiconductor substrate.
[0082]
A high-performance and inexpensive electronic camera is manufactured by mounting the photodiode manufactured by the manufacturing method of the third embodiment, which can suppress the leakage current and reduce the cost, as part of the electronic camera component. It becomes possible to do.
[0083]
Furthermore, by mounting the inexpensive electronic camera on an information terminal device such as a mobile phone or a notebook computer, an information terminal device such as an inexpensive mobile phone or a notebook computer can be manufactured.
[0084]
【The invention's effect】
As is apparent from the above description, according to the semiconductor manufacturing method of the present invention, a plurality of grooves having at least two types of depths are formed in a silicon substrate, and a region between these grooves becomes an oxide film, Further, by oxidizing the silicon substrate until the inside of the groove is filled with an oxide film, or filling the recess remaining in the groove after oxidation with oxide film deposition and etching back, photolithography, oxidation process, etc. Without adding a process, oxide films having different thicknesses can be formed on the silicon substrate. Therefore, the cost can be reduced by reducing the number of manufacturing processes.
[Brief description of the drawings]
1A and 1B are schematic views showing a manufacturing process by a method for manufacturing a semiconductor device according to a first embodiment of the present invention, wherein FIG. 1A shows a substrate structure after formation of an oxidation resistant film and a silicon oxide film, and FIG. (C) shows the substrate structure after forming a groove in the silicon substrate, (d) shows the substrate structure after the oxidation step, (e) ) Shows the substrate structure after removing the oxidation resistant film and the oxide film.
FIGS. 2A and 2B are schematic views showing a manufacturing process by a method for manufacturing a semiconductor device according to a second embodiment of the present invention, wherein FIG. 2A shows a substrate structure after an oxidation process, and FIG. The substrate structure after etching back is shown, and (c) shows the substrate structure after removing the oxidation resistant film and the oxide film.
FIG. 3 is a schematic diagram showing a substrate structure after an oxidation step in a photodiode manufacturing method according to a third embodiment of the present invention.
FIG. 4 is a schematic diagram showing a substrate structure after removing an oxidation-resistant film and an oxide film in a photodiode manufacturing method according to a third embodiment of the present invention.
FIG. 5 is a schematic view showing a substrate structure after formation of a P-type impurity layer and an N-type impurity layer in a photodiode manufacturing method according to a third embodiment of the present invention.
FIG. 6 is a schematic diagram showing another example of element isolation of a photodiode.
FIG. 7 is a schematic diagram showing another example of element isolation of a photodiode.
FIGS. 8A to 8H are schematic views showing manufacturing steps according to a conventional method for manufacturing a semiconductor device. FIGS.
FIG. 9 is a schematic view showing element isolation of a conventional photodiode.
[Explanation of symbols]
101 Silicon nitride film
102 Silicon oxide film
103 Silicon substrate
104 Remaining silicon nitride film and silicon oxide film
105 Small exposed part of silicon substrate
106 Large exposed portion of silicon substrate
107 Shallow groove
108 Deep Groove
109 Thermal oxide films with different thickness
201 Silicon nitride film
202 Silicon oxide film
203 Groove that could not be filled
204 Embedded oxide film
301 Silicon oxide film
302 P-type impurity layer
303 N-type impurity layer
304 P-type silicon substrate
3a Resist mask opening during implantation
3b resist mask opening during implantation
401 Silicon oxide film
402 P-type impurity layer
403 N-type impurity layer
404 P-type silicon substrate
501 Silicon oxide film
502 P-type impurity layer
503 N-type impurity layer
504 P-type silicon substrate
601 Silicon oxide film
602 P-type impurity layer
603 N-type impurity layer
604 P-type silicon substrate

Claims (11)

厚さが異なる酸化膜をシリコン基板に形成する半導体装置の製造方法において、
上記シリコン基板に少なくとも2種類の深さを有する複数の溝を形成する工程と、
上記シリコン基板の上記溝間の領域が酸化膜となり、かつ上記溝の内部が酸化膜で埋まるまで、上記シリコン基板を酸化させ、上記少なくとも2種類の溝の深さに対応して厚さが異なる酸化膜を得る工程と
を備えることを特徴とする、半導体装置の製造方法。
In a method for manufacturing a semiconductor device in which oxide films having different thicknesses are formed on a silicon substrate,
Forming a plurality of grooves having at least two depths in the silicon substrate;
The silicon substrate is oxidized until the region between the grooves of the silicon substrate becomes an oxide film and the inside of the groove is filled with the oxide film, and the thickness differs according to the depth of the at least two kinds of grooves. A method for manufacturing a semiconductor device, comprising: obtaining an oxide film.
上記複数の溝を形成する工程は、上記シリコン基板の上記酸化膜を形成する領域に、その領域における酸化膜の厚さに対応する深さの溝を形成することを特徴とする、請求項1に記載の半導体装置の製造方法。2. The step of forming the plurality of grooves includes forming a groove having a depth corresponding to the thickness of the oxide film in the region of the silicon substrate where the oxide film is to be formed. The manufacturing method of the semiconductor device as described in any one of. 厚さが異なる酸化膜をシリコン基板に形成する半導体装置の製造方法において、
上記シリコン基板に少なくとも2種類の深さを有する複数の溝を形成する工程と、
上記シリコン基板の上記溝間の領域が酸化膜となるまで、上記シリコン基板を酸化する工程と、
上記複数の溝の内部に酸化膜を堆積する工程と、
上記溝の内部の酸化膜をエッチングバックする工程と
を備えることを特徴とする、半導体装置の製造方法。
In a method for manufacturing a semiconductor device in which oxide films having different thicknesses are formed on a silicon substrate,
Forming a plurality of grooves having at least two depths in the silicon substrate;
Oxidizing the silicon substrate until a region between the grooves of the silicon substrate becomes an oxide film;
Depositing an oxide film inside the plurality of grooves;
And a step of etching back the oxide film inside the groove.
上記複数の溝を形成する工程は、上記シリコン基板の上記酸化膜を形成する領域に、その領域における酸化膜の厚さに対応する深さの溝を形成することを特徴とする、請求項3に記載の半導体装置の製造方法。The step of forming the plurality of grooves forms a groove having a depth corresponding to the thickness of the oxide film in the region of the silicon substrate in which the oxide film is formed. The manufacturing method of the semiconductor device as described in any one of. 上記複数の溝を形成する工程は、レジストをパターニングする工程と、該レジストをマスクとして上記シリコン基板上に形成された耐酸化膜および上記シリコン基板をエッチングする工程とを備え、
上記レジストをパターニングする工程は、位相シフトマスクを使用して露光する工程を備えることを特徴する、請求項1から請求項4のいずれか1項に記載の半導体装置の製造方法。
The step of forming the plurality of grooves includes a step of patterning a resist, and a step of etching the oxidation resistant film formed on the silicon substrate and the silicon substrate using the resist as a mask,
5. The method of manufacturing a semiconductor device according to claim 1, wherein the step of patterning the resist includes a step of exposing using a phase shift mask. 6.
上記耐酸化膜及び上記シリコン基板をエッチングする工程は、5%以上15%以下のNを含有するエッチングガスを使用し、かつ上記酸化膜の厚さに対応する溝を1回のエッチングで形成するものであることを特徴とする、請求項1から請求項4のいずれか1項に記載の半導体装置の製造方法。In the step of etching the oxidation resistant film and the silicon substrate, an etching gas containing 5% or more and 15% or less of N 2 is used, and a groove corresponding to the thickness of the oxide film is formed by one etching. 5. The method of manufacturing a semiconductor device according to claim 1, wherein the method is a semiconductor device manufacturing method. 上記シリコン基板を酸化する工程は、1100℃以上1400℃以下の温度条件で行われることを特徴とする、請求項1から請求項6のいずれか1項に記載の半導体装置の製造方法。The method for manufacturing a semiconductor device according to claim 1, wherein the step of oxidizing the silicon substrate is performed under a temperature condition of 1100 ° C. or higher and 1400 ° C. or lower. 上記酸化膜は素子分離膜として使用されることを特徴とする、請求項1から請求項7のいずれか1項に記載の半導体装置の製造方法。The method of manufacturing a semiconductor device according to claim 1, wherein the oxide film is used as an element isolation film. 上記素子分離膜を使用して半導体素子を製造することを特徴とする、請求項8に記載の半導体装置の製造方法。9. The method of manufacturing a semiconductor device according to claim 8, wherein a semiconductor element is manufactured using the element isolation film. 上記半導体素子を使用して集積回路を製造することを特徴とする、請求項9に記載の半導体装置の製造方法。The method for manufacturing a semiconductor device according to claim 9, wherein an integrated circuit is manufactured using the semiconductor element. 上記素子分離膜を使用してフォトダイオードを製造することを特徴とする、請求項8に記載の半導体装置の製造方法。The method of manufacturing a semiconductor device according to claim 8, wherein a photodiode is manufactured using the element isolation film.
JP2003168851A 2003-06-13 2003-06-13 Manufacturing method of semiconductor device Pending JP2005005561A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003168851A JP2005005561A (en) 2003-06-13 2003-06-13 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003168851A JP2005005561A (en) 2003-06-13 2003-06-13 Manufacturing method of semiconductor device

Publications (1)

Publication Number Publication Date
JP2005005561A true JP2005005561A (en) 2005-01-06

Family

ID=34094165

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003168851A Pending JP2005005561A (en) 2003-06-13 2003-06-13 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP2005005561A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100825A (en) * 2004-09-29 2006-04-13 Agere Systems Inc Thick oxide region in semiconductor device and its forming method
WO2006080056A1 (en) * 2005-01-26 2006-08-03 Fujitsu Limited Semiconductor device and production method therefor
JP2006344644A (en) * 2005-06-07 2006-12-21 Matsushita Electric Ind Co Ltd Solid-state imaging device, method of manufacturing the same and camera
US7518172B2 (en) 2006-01-31 2009-04-14 Samsung Electronics Co., Ltd. Image sensor having improved sensitivity and decreased crosstalk and method of fabricating same
JP2010500766A (en) * 2006-08-10 2010-01-07 アイスモス・テクノロジー・リミテッド Method for manufacturing photodiode array with through-wafer via

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5443839A (en) * 1977-09-13 1979-04-06 Ibm Method of forming silicon oxide territory
JPH09102586A (en) * 1995-10-06 1997-04-15 Denso Corp Manufacture of semiconductor device
JP2002134627A (en) * 2000-10-23 2002-05-10 Sharp Corp Semiconductor device and its manufacturing method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5443839A (en) * 1977-09-13 1979-04-06 Ibm Method of forming silicon oxide territory
JPH09102586A (en) * 1995-10-06 1997-04-15 Denso Corp Manufacture of semiconductor device
JP2002134627A (en) * 2000-10-23 2002-05-10 Sharp Corp Semiconductor device and its manufacturing method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100825A (en) * 2004-09-29 2006-04-13 Agere Systems Inc Thick oxide region in semiconductor device and its forming method
WO2006080056A1 (en) * 2005-01-26 2006-08-03 Fujitsu Limited Semiconductor device and production method therefor
JP2006344644A (en) * 2005-06-07 2006-12-21 Matsushita Electric Ind Co Ltd Solid-state imaging device, method of manufacturing the same and camera
US7518172B2 (en) 2006-01-31 2009-04-14 Samsung Electronics Co., Ltd. Image sensor having improved sensitivity and decreased crosstalk and method of fabricating same
JP2010500766A (en) * 2006-08-10 2010-01-07 アイスモス・テクノロジー・リミテッド Method for manufacturing photodiode array with through-wafer via

Similar Documents

Publication Publication Date Title
JP2010503212A (en) Injection region of shallow trench isolation corner
KR100535924B1 (en) CMOS Image sensor and its fabricating method
TWI613816B (en) Semiconductor device and methods for forming the same
KR100731064B1 (en) Method for manufacturing of cmos image sensor
US8679884B2 (en) Methods for manufacturing semiconductor apparatus and CMOS image sensor
CN113488492A (en) Ion implantation method for small-sized CIS device
JP2004134449A (en) Method of manufacturing semiconductor device
JP2007300084A (en) Method of fabricating cmos image sensor for protecting photodiode from plasma damage
JP2005005561A (en) Manufacturing method of semiconductor device
JP3018993B2 (en) Method for manufacturing semiconductor device
US7060567B1 (en) Method for fabricating trench power MOSFET
US7524721B2 (en) High voltage CMOS device and method of fabricating the same
CN110648959A (en) Semiconductor device and method for manufacturing the same
KR100731103B1 (en) Method of forming a isolation film of semiconductor device
KR20060076498A (en) Method of forming an isolation layer in a semiconductor device
JPH098121A (en) Semiconductor device and its manufacture
JP2959504B2 (en) Method for manufacturing solid-state imaging device
US20090170276A1 (en) Method of Forming Trench of Semiconductor Device
KR100434333B1 (en) method for manufacturing semiconductor device and the same
JP6362373B2 (en) Method for manufacturing photoelectric conversion device
KR0161727B1 (en) Element isolation method of semiconductor device
JP2904068B2 (en) Method for manufacturing semiconductor device
KR100443079B1 (en) Method of manufacturing semiconductor device
TWI286382B (en) Photo diode and method for manufacturing the same
KR0172545B1 (en) Method of manufacturing isolation film on the semiconductor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080325

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090421

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090622

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100330