KR20060075082A - 더블 다이 패키지 - Google Patents

더블 다이 패키지 Download PDF

Info

Publication number
KR20060075082A
KR20060075082A KR1020040113640A KR20040113640A KR20060075082A KR 20060075082 A KR20060075082 A KR 20060075082A KR 1020040113640 A KR1020040113640 A KR 1020040113640A KR 20040113640 A KR20040113640 A KR 20040113640A KR 20060075082 A KR20060075082 A KR 20060075082A
Authority
KR
South Korea
Prior art keywords
pad
metal
bump
substrate
semiconductor chip
Prior art date
Application number
KR1020040113640A
Other languages
English (en)
Inventor
김재면
김성호
황찬기
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040113640A priority Critical patent/KR20060075082A/ko
Publication of KR20060075082A publication Critical patent/KR20060075082A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 범프 본딩(Bump bonding)을 이용하여 하나의 패키지 내에 두 개의 다이(Die)를 탑재시킨 더블 다이 패키지(Double Die Package)를 개시한다. 개시된 본 발명의 더블 다이 패키지는, 회로패턴을 구비하며, 하부면에 볼 랜드를 구비한 기판; 상기 기판 상에 접착제를 매개로하여 페이스-업 타입으로 부착되며, 금속 재배열 공정을 통해 가장자리에 금속패드를 구비하면서 상기 금속패드의 내측으로 범프패드를 구비한 센터패드형의 제1반도체 칩; 상기 제1반도체 칩 상에 페이스-다운 타입으로 배치되며, 금속 재배열 공정을 통해 가장자리에 금속패드를 구비하면서 상기 금속패드의 내측으로 범프패드를 구비한 센터패드형의 제2반도체 칩; 상기 제1반도체 칩의 범프패드와 제2반도체 칩의 범프패드 사이에 개재되어 상기 칩들간의 기계적 결합을 이룸과 동시에 범프패드들간의 전기적 연결을 이루는 범프; 상기 기판의 회로패턴과 제1반도체 칩의 금속패드를 전기적으로 연결시키는 금속와이어; 상기 제1 및 제2반도체 칩과 금속와이어를 포함한 기판의 상부면을 밀봉하는 봉지제; 및 상기 기판 하부면의 볼 랜드 상에 부착된 솔더 볼;을 포함하는 것을 특징으로 한다.

Description

더블 다이 패키지{Double die package}
도 1은 종래의 더블 다이 패키지를 도시한 단면도.
도 2는 본 발명에 따른 더블 다이 패키지를 도시한 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
20 : 더블 다이 패키지 21 : 기판
22 : 접착제 23 : 하부 칩
23a,27a : 본딩패드 24 : 제1절연층
25 : 금속배선 25a : 금속패드
25b : 범프패드 26 : 제2절연층
27 : 상부 칩 28 : 범프
29 : 금속와이어 30 : 봉지제
31 : 솔더 볼
본 발명은 반도체 패키지에 관한 것으로, 보다 상세하게는, 범프 본딩을 이용하여 두 개의 다이(Die)를 스택한 더블 다이 패키지에 관한 것이다.
주지된 바와 같이, 패키징 기술은 한정된 크기의 기판에 더 많은 수의 패키지를 실장할 수 있는 방향으로, 즉, 패키지의 크기를 줄이는 방향으로 진행되어 왔다. 그 예로, 패키지의 전체 크기에 대해서 반도체 칩의 크기가 80% 정도를 차지하는 칩 스케일 패키지(chip scale package)가 제안되었다.
그러나, 상기 칩 스케일 패키지는 그 크기 감소를 통해 실장 가능한 패키지의 수를 증대시킬 수 있다는 잇점은 있지만, 전형적인 반도체 패키지와 마찬가지로 하나의 패키지내에 하나의 반도체 칩이 탑재되기 때문에 그 용량 증대에는 한계가 있고, 그래서, 대용량 시스템의 구현에 어려움이 있다.
따라서, 패키지의 크기 감소와 더불어 패키지의 용량 증대를 위해 하나의 패키지 내에 2개 이상의 반도체 칩을 탑재시키는 스택 패키지(stack package) 및 더블 다이 패키지(Double Die Package)에 대한 연구가 활발하게 진행되어 왔다.
이러한 스택 패키지 및 더블 다이 패키지 모두는 실장 밀도 및 실장 면적 사용의 효율성 측면에서 전형적인 반도체 패키지에 비해 잇점을 가지며, 그래서, 대용량 시스템의 구현을 가능하도록 할 수 있다.
이하에서는 도 1을 참조하여 종래의 더블 다이 패키지를 간략하게 설명하도록 한다.
도 1을 참조하면, 종래의 더블 다이 패키지(10)는 중앙부에 윈도우(window)를 구비한 기판(1)의 전면 상에 센터패드형의 제1반도체 칩(3 : 이하, 하부 칩)이 접착제(2a)를 매개로하여 페이스-다운(face-down) 타입으로 부착되고, 상기 하부 칩(3) 상에는 센터패드형의 제2반도체 칩(5 : 이하, 상부 칩)이 접착제(2)를 매개 로하여 페이스-업(face-up) 타입으로 부착되며, 상기 하부 칩(3)의 본딩패드(도시안됨)는 기판 윈도우를 관통하는 제1금속와이어(4)에 의해 기판(1) 후면의 회로패턴(도시안됨)과 전기적으로 연결되고, 상기 상부 칩(5)의 본딩패드(도시안됨)는 제2금속와이어(6)에 의해 기판(1) 전면의 회로패턴과 전기적으로 연결되며, 또한, 상기 하부 칩(2) 및 상부 칩(5)과 제2금속와이어(6)를 포함한 기판 상부면과 제1금속와이어(4)를 포함한 기판 윈도우 부분이 EMC(Epoxy Molding Compound)와 같은 봉지제(8)로 밀봉되고, 그리고, 기판 후면에 외부회로에의 실장수단인 솔더 볼(9)이 부착되어 있는 구조이다.
그러나, 전술한 종래의 더블 다이 패키지는 상부 칩의 본딩패드와 기판 회로패턴간을 전기적으로 연결하기 위해 긴 와이어 본딩(long wire bonding)을 하여야 하는 바, 작업성이 나쁘고, 불량률 또한 높은 문제점이 있다.
또한, 종래의 더블 다이 패키지는 그 제작시, 보다 구체적으로, 몰딩 공정시 와이어 스위프(wire sweep)로 인한 와이어 쇼트를 방지하기 위해, 도 1에 도시된 바와 같이, 긴 와이어(=제2금속와이어; 6)가 형성된 상부 칩(5) 부위에 소프트한 재질의 완충층(7)을 도포(coating)한다.
그런데, 이렇게 완충층(7)을 도포하면, 제2금속와이어들(6)간 쇼트는 억제시킬 수 있겠으나, 신규 공정이 추가되는 것으로 인해 전체 패키지 제조 과정이 복잡해질 뿐만 아니라, 완충층 물질이 온도 및 습도에 취약하여 패키지의 신뢰성을 저하시키는 요인이 된다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으로서, 상부 칩의 본딩패드와 기판 회로패턴간 전기적 연결의 어려움이 해소되도록 한 더블 다이 패키지를 제공함에 그 목적이 있다.
또한, 본 발명은 완충층 도포에 기인하는 제조 과정의 복잡함 및 패키지 신뢰성 저하가 방지되도록 한 더블 다이 패키지를 제공함에 그 다른 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 회로패턴을 구비하며, 하부면에 볼 랜드를 구비한 기판; 상기 기판 상에 접착제를 매개로하여 페이스-업 타입으로 부착되며, 금속 재배열 공정을 통해 가장자리에 금속패드를 구비하면서 상기 금속패드의 내측으로 범프패드를 구비한 센터패드형의 제1반도체 칩; 상기 제1반도체 칩 상에 페이스-다운 타입으로 배치되며, 금속 재배열 공정을 통해 가장자리에 금속패드를 구비하면서 상기 금속패드의 내측으로 범프패드를 구비한 센터패드형의 제2반도체 칩; 상기 제1반도체 칩의 범프패드와 제2반도체 칩의 범프패드 사이에 개재되어 상기 칩들간의 기계적 결합을 이룸과 동시에 범프패드들간의 전기적 연결을 이루는 범프; 상기 기판의 회로패턴과 제1반도체 칩의 금속패드를 전기적으로 연결시키는 금속와이어; 상기 제1 및 제2반도체 칩과 금속와이어를 포함한 기판의 상부면을 밀봉하는 봉지제; 및 상기 기판 하부면의 볼 랜드 상에 부착된 솔더 볼;을 포함하는 더블 다이 패키지를 제공한다.
여기서, 상기 하부 칩 및 상부 칩은, 상면에 본딩패드를 노출시키도록 제1절연층이 형성되고, 상기 제1절연층 상에 일단이 본딩패드와 연결되면서 타단 가장자 리에 금속패드를 구비하고 상기 금속패드의 내측으로 범프패드를 구비한 금속배선이 형성되며, 상기 금속배선을 포함한 제1절연층 상에 상기 금속패드 및 범프패드 각각을 노출시키도록 제2절연층이 형성된 구조이다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 2는 본 발명에 따른 더블 다이 패키지를 도시한 단면도이다. 도시된 바와 같이, 본 발명에 따른 더블 다이 패키지(20)는, 본디핑거(bond finger)를 포함한 회로패턴(도시안됨)을 구비하고 하부면에 볼 랜드(도시안됨)를 구비한 기판(21) 상에 센터패드형의 제1반도체 칩, 즉, 하부 칩(23)이 접착제(22)를 매개로해서 페이스-업(face-up) 타입으로 부착되고, 상기 하부 칩(23)의 금속패드(25a)와 기판(21)의 본드핑거가 금속와이어(29)에 의해 전기적으로 연결되며, 상기 하부 칩(27) 상에는 범프(28)를 매개로하여 센터패드형의 제2반도체 칩, 즉, 상부 칩(27)이 페이스-다운(face-down) 타입으로 플립 칩 본딩(Flip Chip Bonding)되고, 스택된 하부 칩(23) 및 상부 칩(27)을 포함한 기판(21)의 상부면이 EMC와 같은 봉지제(30)로 밀봉되며, 그리고, 상기 기판(21) 하부면의 볼 랜드에 외부회로에의 실장수단인 솔더 볼(31)이 부착된 구조를 갖는다.
여기서, 상기 하부 칩(23)과 상부 칩(27) 각각은 금속 재배열 공정이 이루어진 구조로서, 상면에 제1절연층(24)이 형성되고, 이러한 제1절연층(24) 상에 일단이 칩(23, 27)의 본딩패드(23a, 27a)와 연결되면서 타단 가장자리에 금속패드(25a) 를 가짐과 아울러 상기 금속패드(25a)의 내측으로 범프패드(25b)를 갖는 금속배선(25)이 형성되며, 상기 금속배선(25)을 포함한 제1절연층(24) 상에는 상기 금속배선(25)의 금속패드(25a) 및 범프패드(25b) 각각을 노출시키는 형태로 제2절연층(26)이 형성된 구조를 갖는다.
따라서, 상기 하부 칩(23)과 상부 칩(27)은 그들 각각의 범프패드(25b) 사이에 개재된 범프(28)에 의해 상호간의 기계적 결합을 이룸과 동시에 범프패드(28)간 전기적 연결을 이룬 것으로 이해될 수 있다.
이와 같은 구조를 갖는 본 발명의 더블 다이 패키지는 상하부 칩들간의 전기적 연결은 패스(pass)가 짧은 범프를 이용하고, 하부 칩과 기판간의 전기적 연결은 짧은 금속와이어를 이용하므로, 종래의 그것과 비교해서 향상된 전기적 특성을 가짐은 물론 작업성 향상 및 불량률 감소의 잇점을 갖는다.
또한, 본 발명의 더블 다이 패키지는 긴 금속와이어 대신에 짧은 범프를 이용하여 본딩을 이루기 때문에 상부 칩 상에 별도의 완충층을 도포할 필요가 없는 바, 종래의 그것과 비교해서 패키지 제조 과정을 단순화할 수 있음은 물론 완충층으로 인한 패키지의 신뢰성 저하도 방지할 수 있다.
한편, 이와 같은 본 발명의 더블 다이 패키지을 제작하기 위해, 본 발명은 다음과 같은 공정을 수행한다.
먼저, 웨이퍼 레벨(wafer level)에서 금속 재배열을 위해 센터패드형의 칩들로 구성된 웨이퍼의 전면 상에 각 칩의 본딩패드를 노출시키도록 제1절연층을 형성한다. 그런다음, 제1절연층 상에 금속막을 증착한 후, 이를 패터닝하여 일단이 노 출된 본딩패드와 연결되고 타단 가장자리에 금속패드를 가지면서 상기 금속패드의 내측으로 범프패드를 갖는 금속배선을 형성한다. 이어서, 상기 금속배선을 포함한 제1절연층 상에 제2절연층을 증착한 후, 이를 패터닝하여 금속배선의 금속패드 및 범프패드를 노출시킨다.
다음으로, 웨이퍼 레벨로 제작된 칩들을 소잉(sawing) 공정을 통해 개별 칩들로 분리시킨다.
이어서, 본디핑거를 포함한 회로패턴이 구비되고 하부면에 볼 랜드를 구비한 기판을 마련한 후, 이 기판 상에 접착제를 이용해서 소잉된 칩들 중에서 어느 하나의 칩, 즉, 하부 칩을 부착시킨다. 그런다음, 와이어 본딩 공정을 통해 상기 하부 칩의 금속패드와 기판의 본딩핑거간을 금속와이어로 연결시킨다.
그 다음, 상기 하부 칩 상에 동일 형태의 상부 칩을 범프에 의해 기계적 결합과 전기적 연결이 이루어지도록 플립 칩 본딩시킨다.
그런다음, 상기 하부 칩 및 상부 칩을 외부로부터 보호하기 위해 상기 스택된 하부 칩 및 상부 칩과 금속와이어를 포함한 기판의 상부면을 몰딩(molding) 또는 인캡슐레이션(Encapsulation) 공정을 통해 봉지한다.
그리고나서, 기판 후면에 볼 랜드에 외부회로에의 실장 수단인 솔더 볼을 부착시켜 최종적으로 본 발명에 따른 더블 다이 패키지의 제조를 완성한다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
이상에서와 같이, 본 발명은 범프 본딩을 이용하여 상하부 칩들간의 전기적 연결을 이루고, 짧은 금속와이어를 이용해서 하부 칩과 기판간의 전기적 연결을 이루므로, 종래와 비교해서 향상된 전기적 특성을 갖도록 할 수 있다.
또한, 본 발명은 상부 칩 상에의 완충층 형성을 생략하므로써, 공정 단순화를 이룸은 물론 상기 완충층에 기인하는 결함 발생을 방지하므로써 패키지의 신뢰성을 향상시킬 수 있다.

Claims (2)

  1. 회로패턴을 구비하며, 하부면에 볼 랜드를 구비한 기판;
    상기 기판 상에 접착제를 매개로하여 페이스-업(face-up) 타입으로 부착되며, 금속 재배열 공정을 통해 가장자리에 금속패드를 구비하면서 상기 금속패드의 내측으로 범프패드를 구비한 센터패드형의 제1반도체 칩;
    상기 제1반도체 칩 상에 페이스-다운(face-down) 타입으로 배치되며, 금속 재배열 공정을 통해 가장자리에 금속패드를 구비하면서 상기 금속패드의 내측으로 범프패드를 구비한 센터패드형의 제2반도체 칩;
    상기 제1반도체 칩의 범프패드와 제2반도체 칩의 범프패드 사이에 개재되어 상기 칩들간의 기계적 결합을 이룸과 동시에 범프패드들간의 전기적 연결을 이루는 범프;
    상기 기판의 회로패턴과 제1반도체 칩의 금속패드를 전기적으로 연결시키는 금속와이어;
    상기 제1 및 제2반도체 칩과 금속와이어를 포함한 기판의 상부면을 밀봉하는 봉지제; 및
    상기 기판 하부면의 볼 랜드 상에 부착된 솔더 볼;을 포함하는 것을 특징으로 하는 더블 다이 패키지.
  2. 제 1 항에 있어서, 상기 하부 칩 및 상부 칩은
    상면에 본딩패드를 노출시키도록 제1절연층이 형성되고, 상기 제1절연층 상에 일단이 본딩패드와 연결되면서 타단 가장자리에 금속패드를 구비하고 상기 금속패드의 내측으로 범프패드를 구비한 금속배선이 형성되며, 상기 금속배선을 포함한 제1절연층 상에 상기 금속패드 및 범프패드 각각을 노출시키도록 제2절연층이 형성된 구조인 것을 특징으로 하는 더블 다이 패키지.
KR1020040113640A 2004-12-28 2004-12-28 더블 다이 패키지 KR20060075082A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040113640A KR20060075082A (ko) 2004-12-28 2004-12-28 더블 다이 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040113640A KR20060075082A (ko) 2004-12-28 2004-12-28 더블 다이 패키지

Publications (1)

Publication Number Publication Date
KR20060075082A true KR20060075082A (ko) 2006-07-04

Family

ID=37167670

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040113640A KR20060075082A (ko) 2004-12-28 2004-12-28 더블 다이 패키지

Country Status (1)

Country Link
KR (1) KR20060075082A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100895818B1 (ko) * 2007-09-10 2009-05-08 주식회사 하이닉스반도체 반도체 패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100895818B1 (ko) * 2007-09-10 2009-05-08 주식회사 하이닉스반도체 반도체 패키지

Similar Documents

Publication Publication Date Title
US7245008B2 (en) Ball grid array package, stacked semiconductor package and method for manufacturing the same
US20040070083A1 (en) Stacked flip-chip package
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
US20070176269A1 (en) Multi-chips module package and manufacturing method thereof
KR20050119414A (ko) 에지 패드형 반도체 칩의 스택 패키지 및 그 제조방법
US20060284298A1 (en) Chip stack package having same length bonding leads
US20100123236A1 (en) Semiconductor package having adhesive layer and method of manufacturing the same
US20070052082A1 (en) Multi-chip package structure
US20040188818A1 (en) Multi-chips module package
KR100780691B1 (ko) 폴딩 칩 플래나 스택 패키지
JP2003318360A (ja) 半導体装置およびその製造方法
KR100713931B1 (ko) 고속 및 고성능의 반도체 패키지
TWI387068B (zh) 凹穴晶片封裝結構及使用凹穴晶片封裝結構之層疊封裝結構
KR20080020393A (ko) 멀티 칩 패키지
US20060108677A1 (en) Multi-chip package and method of fabricating the same
KR20060075082A (ko) 더블 다이 패키지
JP2002246539A (ja) 半導体装置の製造方法
KR100610916B1 (ko) 반도체패키지
CN216928549U (zh) 一种正装芯片的wBGA封装结构
KR20110050028A (ko) 인쇄회로기판 및 이를 포함하는 반도체 패키지
KR101078717B1 (ko) 칩 스택 패키지
KR20110001182A (ko) 반도체 패키지의 제조방법
KR100729051B1 (ko) 반도체패키지 및 그 제조 방법
KR20060004470A (ko) 더블 다이 패키지
KR20070082627A (ko) 스택 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application