KR20060004470A - 더블 다이 패키지 - Google Patents

더블 다이 패키지 Download PDF

Info

Publication number
KR20060004470A
KR20060004470A KR1020040053595A KR20040053595A KR20060004470A KR 20060004470 A KR20060004470 A KR 20060004470A KR 1020040053595 A KR1020040053595 A KR 1020040053595A KR 20040053595 A KR20040053595 A KR 20040053595A KR 20060004470 A KR20060004470 A KR 20060004470A
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor chip
lead
attached
circuit pattern
Prior art date
Application number
KR1020040053595A
Other languages
English (en)
Inventor
김재면
황찬기
김성호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040053595A priority Critical patent/KR20060004470A/ko
Publication of KR20060004470A publication Critical patent/KR20060004470A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 리드 본딩(lead bonding)을 이용하여 하나의 패키지내에 두 개의 다이를 탑재시킨 더블 다이 패키지(double die package)를 개시한다. 개시된 본 발명의 더블 다이 패키지는, 회로패턴을 구비하며 중심부에 윈도우를 구비하고 하부면에 볼 랜드를 구비한 기판과, 상기 기판 상에 접착제를 매개로하여 페이스-다운 타입으로 부착된 센터패드형의 제1반도체 칩과, 상기 기판 윈도우를 관통하여 제1반도체 칩의 본딩패드와 기판 회로패턴간을 전기적으로 연결시키는 금속와이어와, 상기 제1반도체 칩의 후면 상에 접착제를 매개로하여 페이스-다운 타입으로 부착된 센터패드형의 제2반도체 칩과, 상기 제2반도체 칩과 접착제 사이에 개재되며 상기 제2반도체 칩의 본딩패드와 기판 회로패턴간을 전기적으로 연결시키는 리드를 구비한 리드 패턴 테이프와, 상기 제1 및 제2반도체 칩과 리드 패턴 테이프를 포함한 기판 상부면과 상기 금속와이어를 포함한 기판 윈도우 부위를 밀봉하는 봉지제와, 상기 기판 하부면의 볼 랜드 상에 부착된 솔더 볼을 포함하는 것을 특징으로 한다.

Description

더블 다이 패키지{Double die package}
도 1은 종래의 더블 다이 패키지를 도시한 단면도.
도 2는 본 발명에 따른 더블 다이 패키지를 도시한 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
20 : 더블 다이 패키지 21 : 기판
22a,22b,22c : 접착제 23 : 하부 칩
24 : 금속와이어 25 : 상부 칩
26a : 절연테이프 26b : 리드
27 : 리드 패턴 테이프 28 : 봉지제
29 : 솔더 볼
본 발명은 반도체 패키지에 관한 것으로, 보다 상세하게는, 리드 본딩(lead bonding)을 이용하여 하나의 패키지내에 두 개의 다이를 탑재시킨 더블 다이 패키지(double die package)에 관한 것이다.
주지된 바와 같이, 패키징 기술은 한정된 크기의 기판에 더 많은 수의 패키 지를 실장할 수 있는 방향으로, 즉, 패키지의 크기를 줄이는 방향으로 진행되어 왔다. 그 예로, 패키지의 전체 크기에 대해서 반도체 칩의 크기가 80% 정도를 차지하는 칩 스케일 패키지(chip scale package)가 제안되었다.
그러나, 상기 칩 스케일 패키지는 그 크기 감소를 통해 실장 가능한 패키지의 수를 증대시킬 수 있다는 잇점은 있지만, 전형적인 반도체 패키지와 마찬가지로 하나의 패키지내에 하나의 반도체 칩이 탑재되기 때문에 그 용량 증대에는 한계가 있고, 그래서, 대용량 시스템의 구현에 어려움이 있다.
따라서, 패키지의 크기 감소와 더불어 패키지의 용량 증대를 위해 하나의 패키지 내에 2개 이상의 반도체 칩을 탑재시키는 스택 패키지(stack package) 및 더블 다이 패키지(Double die package)에 대한 연구가 활발하게 진행되어 왔다.
이러한 스택 패키지 및 더브 다이 패키지 모두는 실장 밀도 및 실장 면적 사용의 효율성 측면에서 전형적인 반도체 패키지에 비해 잇점을 가지며, 그래서, 대용량 시스템의 구현을 가능하도록 할 수 있다.
이하에서는 도 1을 참조하여 종래의 더블 다이 패키지를 간략하게 설명하도록 한다.
도 1을 참조하면, 종래의 스택 패키지(10)는 중앙부에 윈도우(window)를 구비한 기판(1)의 전면 상에 센터패드형의 제1반도체 칩(3 : 이하, 하부 칩)이 접착제(2a)를 매개로하여 페이스-다운(face-down) 타입으로 부착되고, 상기 하부 칩(3)의 후면 상에는 센터패드형의 제2반도체 칩(5 : 이하, 상부 칩)이 접착제(2)를 매개로하여 페이스-업(face-up) 타입으로 부착되며, 상기 하부 칩(3)의 본딩패드(도 시안됨)는 기판 윈도우를 관통하는 제1금속와이어(4)에 의해 기판(1) 후면의 회로패턴(도시안됨)과 전기적으로 연결되고, 상기 상부 칩(5)의 본딩패드(도시안됨)는 제2금속와이어(6)에 의해 기판 전면의 회로패턴과 전기적으로 연결되며, 또한, 상기 하부 칩(2) 및 상부 칩(5)과 제2금속와이어(6)를 포함한 기판 상부면과 제1금속와이어(4)를 포함한 기판 윈도우 부분이 EMC(Epoxy Molding Compound)와 같은 봉지제(8)로 밀봉되고, 그리고, 기판 후면에 외부회로에의 실장수단인 솔더 볼(9)이 부착되어 있는 구조이다.
그러나, 전술한 종래의 더블 다이 패키지는 상부 칩의 본딩패드와 기판 회로패턴간을 전기적으로 연결하기 위해 긴 와이어 본딩(long wire bonding)을 하여야 되는 바, 작업성이 나쁘고, 불량률 또한 높은 문제점이 있다.
한편, 종래의 더블 다이 패키지는 그 제작시, 보다 구체적으로, 몰딩 공정시 와이어 스위프(wire sweep)로 인한 와이어 쇼트를 방지하기 위해, 도 1에 도시된 바와 같이, 긴 와이어(=제2금속와이어)가 형성된 상부 칩(5) 부위에 소프트한 재질의 완충층(7)을 코팅한다.
그런데, 이렇게 완충층(7)을 코팅하면, 제2금속와이어들(6)간 쇼트는 억제시킬 수 있겠으나, 신규 공정이 추가되는 것으로 인해 전체 패키지 제조 과정이 복잡해질 뿐만 아니라, 완충층 물질이 온도 및 습도에 취약하여 패키지의 신뢰성을 저하시키는 요인이 된다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으 로서, 상부 칩의 본딩패드와 기판 회로패턴간 전기적 연결에 기인하는 어려움이 해소되도록 한 더블 다이 패키지를 제공함에 그 목적이 있다.
또한, 본 발명은 완충층 코팅에 기인하는 패키지 신뢰성 저하가 방지되도록 한 더블 다이 패키지를 제공함에 그 다른 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 회로패턴을 구비하며 중심부에 윈도우를 구비하고 하부면에 볼 랜드를 구비한 기판; 상기 기판 상에 접착제를 매개로하여 페이스-다운 타입으로 부착된 센터패드형의 제1반도체 칩; 상기 기판 윈도우를 관통하여 제1반도체 칩의 본딩패드와 기판 회로패턴간을 전기적으로 연결시키는 금속와이어; 상기 제1반도체 칩의 후면 상에 접착제를 매개로하여 페이스-다운 타입으로 부착된 센터패드형의 제2반도체 칩; 상기 제2반도체 칩과 접착제 사이에 개재되며, 상기 제2반도체 칩의 본딩패드와 기판 회로패턴간을 전기적으로 연결시키는 리드를 구비한 리드 패턴 테이프; 상기 제1 및 제2반도체 칩과 리드 패턴 테이프를 포함한 기판 상부면과 상기 금속와이어를 포함한 기판 윈도우 부위를 밀봉하는 봉지제; 및 상기 기판 하부면의 볼 랜드 상에 부착된 솔더 볼을 포함하는 더블 다이 패키지를 제공한다.
여기서, 상기 리드 패턴 테이프는 절연테이프 상에 그의 양측 각각으로 소정 길이만큼씩이 인출되게 다수개의 리드가 부착된 구조로 이루어진다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명 하도록 한다.
도 2는 본 발명에 따른 더블 다이 패키지를 도시한 단면도이다.
도시된 바와 같이, 본 발명에 따른 더블 다이 패키지(20)는 회로패턴(도시안됨)을 구비하고 중심부에 윈도우를 구비하며 하부면에 볼 랜드(도시안됨)를 구비한 기판(21) 상에 2개의 센터패드형 반도체 칩(23, 25) 모두가 페이스-다운 타입으로부터 적층되고, 상기 적층된 반도체 칩(23, 25)을 포함한 기판(21)의 상부면과 기판 윈도우 부위가 EMC와 같은 봉지제(28)로 밀봉되며, 그리고, 상기 기판 하부면의 볼 랜드에 외부회로에의 실장수단인 솔더 볼(29)이 부착된 구조로 이루어진다.
여기서, 하부에 배치된 제1반도체 칩, 즉, 하부 칩(23)은 접착제(22a)를 매개로하여 페이스-다운 타입으로 부착되며, 그리고, 그의 본딩패드(도시안됨)는 기판 윈도우를 관통하는 금속와이어(24)에 의해 기판 하부면의 회로패턴과 전기적으로 연결된다.
상부에 배치된 제2반도체 칩, 즉, 상부 칩(25)은 접착제(22b)를 매개로하여 페이스-다운 타입으로 하부 칩(22)의 후면 상에 부착된다. 이때, 상부 칩(25)과 접착제(22b) 사이에는 상기 상부 칩(25)의 본딩패드(도시안됨)와 기판 전면의 회로패턴간을 전기적으로 연결시키는 리드(26b)를 구비한 리드 패턴 테이프(lead pattern tape : 27)가 개재되며, 이러한 리드 패턴 테이프(27)는 절연테이프(26a) 상에 그의 양측 각각으로 소정 길이만큼씩이 인출되게 리드들(26b)이 부착된 구조로서, 또 다른 접착제(22c)에 의해 상기 상부 칩(25)의 본딩패드 형성면 상에 부착되고, 그리고, 상부 칩(25)의 본딩패드에 인접한 리드 부분을 상기 본딩패드와 센터 리드 본딩하고, 기판 회로패턴과 인접한 리드 부분을 상기 기판 회로패턴과 아웃 리드 본딩하는 것에 의해 상기 상부 칩(25)의 본딩패드와 기판 회로패턴간을 전기적으로 연결시키게 된다.
이와 같은 구조를 갖는 본 발명에 따른 더블 다이 패키지(20)는 상부 칩의 본딩패드와 기판 회로패턴간의 전기적 연결이 리드 패턴 테이프레 의해 이루어지는 바, 상기 전기적 연결을 위해 긴 와이어 본딩을 하지 않아도 되므로, 작업성 향상 및 불량률을 감소시킬 수 있게 된다.
또한, 본 발명에 따른 더블 다이 패키지(20)는 긴 와이어 본딩 대신에 리드 본딩을 적용하므로, 상부 칩의 본딩패드 형성면에 완충층을 코팅할 필요가 없고, 그래서, 패키지 제조 과정이 복잡해짐을 방지할 수 있음은 물론 패키지 신뢰성 저하를 방지할 수 있다.
한편, 이와 같은 본 발명의 더블 다이 패키지(20)을 제작하기 위해, 본 발명은 다음과 같은 공정을 수행한다.
먼저, 회로패턴 및 볼 랜드와 윈도우를 구비한 기판(21)을 마련한다. 그런다음, 상기 기판(21) 상에 접착제(22a)를 이용해서 센터패드형의 하부 칩(23)을 페이스-다운 타입으로 부착한 후, 상기 하부 칩(23)의 본딩패드와 기판 회로패턴간을 와이어 본딩한다.
다음으로, 센터패드형의 상부 칩(25)을 마련한 후, 그의 본딩패드 형성면 상에 접착제(22c)를 매개로 리드 패턴 테이프(27)를 부착한다. 그런다음, 상기 상부 칩(25)의 본딩패드에 인접 배치된 리드 패턴 테이프(27)의 일측 리드 부분과 상부 칩(25)의 본딩패드간을 센터 리드 본딩한다.
이어서, 상기 하부 칩(23)의 후면 상에 접착제(22b)를 매개로하여 상기 리드 패턴 테이프(27)가 부착된 상부 칩(25)을 페이스-다운 타입으로 부착한다. 그런다음, 기판 회로패턴에 인접 배치된 리드 패턴 테이프(27)의 타측 리드 부분과 상기 기판 회로패턴간을 아웃 리드 본딩한다.
그 다음, 하부 칩(23) 및 상부 칩(25)이 외부 영향에 의해 손상되는 것이 방지되도록 상기 칩들(23, 25)을 포함한 기판 상부면과 금속와이어(24)를 포함한 기판 윈도우 부분을 봉지제(28)로 몰딩하고, 그리고나서, 기판 하부면의 볼 랜드 상에 솔더 볼(29)을 부착한다.
이상에서와 같이, 본 발명은 리드 패턴 테이프를 사용하여 상부 칩의 본딩패드와 기판 회로패턴간의 전기적 연결을 이루므로, 작업성을 향상시킬 수 있음은 물론 제조수율을 향상시킬 수 있다.
또한, 본 발명은 상부 칩 상에의 완충층 형성을 생략하므로써, 공정 단순화를 이룸은 물론 상기 완충층에 기인하는 결함 발생을 방지하므로써 패키지의 신뢰성을 향상시킬 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.

Claims (2)

  1. 회로패턴을 구비하며, 중심부에 윈도우를 구비하고, 하부면에 볼 랜드를 구비한 기판;
    상기 기판 상에 접착제를 매개로하여 페이스-다운(face-down) 타입으로 부착된 센터패드형의 제1반도체 칩;
    상기 기판 윈도우를 관통하여 제1반도체 칩의 본딩패드와 기판 회로패턴간을 전기적으로 연결시키는 금속와이어;
    상기 제1반도체 칩의 후면 상에 접착제를 매개로하여 페이스-다운 타입으로 부착된 센터패드형의 제2반도체 칩;
    상기 제2반도체 칩과 접착제 사이에 개재되며, 상기 제2반도체 칩의 본딩패드와 기판 회로패턴간을 전기적으로 연결시키는 리드를 구비한 리드 패턴 테이프;
    상기 제1 및 제2반도체 칩과 리드 패턴 테이프를 포함한 기판 상부면과 상기 금속와이어를 포함한 기판 윈도우 부위를 밀봉하는 봉지제; 및
    상기 기판 하부면의 볼 랜드 상에 부착된 솔더 볼을 포함하는 것을 특징으로 하는 더블 다이 패키지.
  2. 제 1 항에 있어서, 상기 리드 패턴 테이프는 절연테이프 상에 그의 양측 각각으로 소정 길이만큼씩이 인출되게 다수개의 리드가 부착된 구조로 이루어진 것을 특징으로 하는 더블 다이 패키지.
KR1020040053595A 2004-07-09 2004-07-09 더블 다이 패키지 KR20060004470A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040053595A KR20060004470A (ko) 2004-07-09 2004-07-09 더블 다이 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040053595A KR20060004470A (ko) 2004-07-09 2004-07-09 더블 다이 패키지

Publications (1)

Publication Number Publication Date
KR20060004470A true KR20060004470A (ko) 2006-01-12

Family

ID=37116774

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040053595A KR20060004470A (ko) 2004-07-09 2004-07-09 더블 다이 패키지

Country Status (1)

Country Link
KR (1) KR20060004470A (ko)

Similar Documents

Publication Publication Date Title
US6388313B1 (en) Multi-chip module
US6818474B2 (en) Method for manufacturing stacked chip package
US6476474B1 (en) Dual-die package structure and method for fabricating the same
US7408245B2 (en) IC package encapsulating a chip under asymmetric single-side leads
US6864566B2 (en) Duel die package
US7199458B2 (en) Stacked offset semiconductor package and method for fabricating
US7795741B2 (en) Semiconductor device
US20020158318A1 (en) Multi-chip module
US8049339B2 (en) Semiconductor package having isolated inner lead
US6750080B2 (en) Semiconductor device and process for manufacturing the same
US20050133897A1 (en) Stack package with improved heat radiation and module having the stack package mounted thereon
US7221041B2 (en) Multi-chips module package and manufacturing method thereof
US6972483B1 (en) Semiconductor package with improved thermal emission property
KR100780691B1 (ko) 폴딩 칩 플래나 스택 패키지
US20130009294A1 (en) Multi-chip package having leaderframe-type contact fingers
US20070267756A1 (en) Integrated circuit package and multi-layer lead frame utilized
KR20060004470A (ko) 더블 다이 패키지
US20040262773A1 (en) Chip-stacked package
CN216928549U (zh) 一种正装芯片的wBGA封装结构
KR100631997B1 (ko) 스택 칩 패키지
KR100701685B1 (ko) 멀티 칩 패키지
KR20060075082A (ko) 더블 다이 패키지
KR20060133800A (ko) 칩 스택 패키지
KR20070082627A (ko) 스택 패키지
US20070290301A1 (en) Multi-chip stacked package with reduced thickness

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application