KR20060073695A - 화소 및 이를 이용한 발광 표시장치 - Google Patents

화소 및 이를 이용한 발광 표시장치 Download PDF

Info

Publication number
KR20060073695A
KR20060073695A KR1020040112531A KR20040112531A KR20060073695A KR 20060073695 A KR20060073695 A KR 20060073695A KR 1020040112531 A KR1020040112531 A KR 1020040112531A KR 20040112531 A KR20040112531 A KR 20040112531A KR 20060073695 A KR20060073695 A KR 20060073695A
Authority
KR
South Korea
Prior art keywords
transistor
pixel
supplied
data
scan
Prior art date
Application number
KR1020040112531A
Other languages
English (en)
Other versions
KR100613090B1 (ko
Inventor
최상무
김홍권
권오경
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040112531A priority Critical patent/KR100613090B1/ko
Publication of KR20060073695A publication Critical patent/KR20060073695A/ko
Application granted granted Critical
Publication of KR100613090B1 publication Critical patent/KR100613090B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Abstract

본 발명은 원하는 휘도의 영상을 표시할 수 있도록 한 화소에 관한 것이다.
본 발명의 화소는 발광소자와; 상기 발광소자와 접속되며 데이터신호에 대응되는 픽셀전류를 상기 발광소자로 공급하기 위한 화소회로와; 데이터선, 주사선 및 상기 화소회로와 접속되어 상기 데이터신호를 상기 화소회로로 공급하기 위한 제 1스위칭블록과; 상기 화소회로, 주사선 및 피드백선과 접속되며 상기 픽셀전류를 상기 피드백선으로 공급하기 위한 제 2스위칭블록을 구비하며; 상기 화소회로는 상기 픽셀전류를 생성하기 위한 적어도 하나의 트랜지스터와, 상기 트랜지스터의 문턱전압에 대응하는 전압을 충전하기 위한 적어도 하나의 커패시터를 구비한다.
이러한 구성에 의하여, 본 발명에서는 데이터에 대응하는 계조전류와 화소에서 흐르는 픽셀전류를 비교하고, 비교된 결과에 대응하여 픽셀전류가 계조전류와 유사한 전류값으로 변화되도록 계조전압(데이터신호)을 변경함으로써 원하는 휘도의 영상을 표시할 수 있다. 그리고, 본 발명에서는 화소들 각각이 트랜지스터의 문턱전압을 보상하는 구조를 갖기 때문에 1수평기간 동안 원하는 픽셀전류를 생성할 수 있다.

Description

화소 및 이를 이용한 발광 표시장치{Pixel and Light Emitting Display Using The Same}
도 1은 종래의 발광 표시장치를 나타내는 도면이다.
도 2는 본 발명의 실시예에 의한 발광 표시장치를 나타내는 도면이다.
도 3은 도 2에 도시된 데이터 집적회로의 실시예를 나타내는 블록도이다.
도 4는 도 2에 도시된 데이터 집적회로의 다른 실시예를 나타내는 블록도이다.
도 5는 도 3 및 도 4에 도시된 전압 조정부를 상세히 나타내는 블록도이다.
도 6은 도 5에 도시된 스위칭소자의 턴-온 및 턴-오프 타이밍을 나타내는 도면이다.
도 7은 도 5에 도시된 전압 증감부에서 제어되는 전압범위를 나타내는 도면이다.
도 8은 본 발명의 제 1실시예에 의한 화소를 개략적으로 나타내는 도면이다.
도 9는 도 8에 도시된 화소의 상세구조를 나타내는 도면이다.
도 10은 도 9에 도시된 화소로 공급되는 구동파형을 나타내는 도면이다.
도 11은 도 8에 도시된 화소의 다른 실시예를 나타내는 도면이다.
도 12는 도 11에 도시된 화소로 공급되는 구동파형을 나타내는 도면이다.
도 13 내지 도 14는 도 8에 도시된 화소의 또 다른 실시예를 나타내는 도면이다.
도 15는 본 발명의 제 2실시예에 의한 화소를 개략적으로 나타내는 도면이다.
도 16은 도 15에 도시된 화소의 상세구조를 나타내는 도면이다.
도 17은 도 16에 도시된 화소로 공급되는 구동파형을 나타내는 도면이다.
도 18 내지 도 21은 도 15에 도시된 화소의 다른 실시예를 나타내는 도면이다.
도 22는 화소들에 포함되는 화소회로의 다른 실시예를 나타내는 도면이다.
도 23은 도 15에 도시된 화소의 또 다른 실시예를 나타내는 도면이다.
도 24는 도 23에 도시된 화소의 구동방법을 나타내는 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
10,110 : 주사 구동부 20,120 : 데이터 구동부
30,130 : 화상 표시부 40,140 : 화소
50,150 : 타이밍 제어부 129 : 데이터 집적회로
144,145 : 스위칭블록 146 : 화소회로
200 : 쉬프트 레지스터부 210 : 샘플링 래치부
220 : 홀딩 래치부 230 : 전압 디지털-아날로그 변환부
240 : 전류 디지털-아날로그 변환부 250 : 전압 조정부
252 : 비교부 254 : 전압 증감부
256 : 제어부 260 : 버퍼부
270 : 레벨 쉬프터부
본 발명은 화소 및 이를 이용한 발광 표시장치에 관한 것으로, 특히 원하는 휘도의 영상을 표시할 수 있도록 한 화소 및 이를 이용한 발광 표시장치에 관한 것이다.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 평판 표시장치로는 액정 표시장치(Liquid Crystal Display), 전계방출 표시장치(Field Emission Display), 플라즈마 표시패널(Plasma Display Panel) 및 발광 표시장치(Light Emitting Display) 등이 있다.
평판표시장치 중 발광 표시장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 자발광소자이다. 이러한, 발광 표시장치는 빠른 응답속도를 가짐과 동시에 낮은 소비전력으로 구동되는 장점이 있다. 일반적인 발광 표시장치는 화소마다 형성되는 트랜지스터를 이용하여 데이터신호에 대응되는 전류를 발광소자로 공급함으로써 발광소자에서 빛이 발광되게 한다.
도 1은 종래의 발광 표시장치를 나타내는 도면이다.
도 1을 참조하면, 종래의 발광 표시장치는 주사선들(S1 내지 Sn) 및 데이터선들(D1 내지 Dm)에 의하여 구획된 영역에 형성되는 화소들(40)을 포함하는 화상 표시부(30)와, 주사선들(S1 내지 Sn)을 구동하기 위한 주사 구동부(10)와, 데이터선들(D1 내지 Dm)을 구동하기 위한 데이터 구동부(20)와, 주사 구동부(10) 및 데이터 구동부(20)를 제어하기 위한 타이밍 제어부(50)를 구비한다.
타이밍 제어부(50)는 외부로부터 공급되는 동기신호들에 대응하여 데이터 구동제어신호(DCS) 및 주사 구동제어신호(SCS)를 생성한다. 타이밍 제어부(50)에서 생성된 데이터 구동제어신호(DCS)는 데이터 구동부(20)로 공급되고, 주사 구동제어신호(SCS)는 주사 구동부(10)로 공급된다. 그리고, 타이밍 제어부(50)는 외부로부터 공급되는 데이터(Data)를 데이터 구동부(20)로 공급한다.
주사 구동부(10)는 타이밍 제어부(50)로부터 주사 구동제어신호(SCS)를 공급받는다. 주사 구동제어신호(SCS)를 공급받은 주사 구동부(10)는 주사신호를 생성하고, 생성된 주사신호를 주사선들(S1 내지 Sn)로 순차적으로 공급한다.
데이터 구동부(20)는 타이밍 제어부(50)로부터 데이터 구동제어신호(DCS)를 공급받는다. 데이터 구동제어신호(DCS)를 공급받은 데이터 구동부(20)는 데이터신호를 생성하고, 생성된 데이터신호를 주사신호와 동기되도록 데이터선들(D1 내지 Dm)로 공급한다.
화상 표시부(30)는 외부로부터 제 1전원(VDD) 및 제 2전원(VSS)을 공급받아 각각의 화소들(40)로 공급한다. 제 1전원(VDD) 및 제 2전원(VSS)을 공급받은 화소들(40) 각각은 데이터신호에 대응하여 제 1전원(VDD)으로부터 발광소자를 경유하여 제 2전원(VSS)으로 흐르는 전류를 제어함으로써 데이터신호에 대응되는 빛을 생성한다.
즉, 종래의 발광 표시장치에서 화소들(40) 각각은 데이터신호에 대응되어 소정 휘도의 빛을 생성한다. 하지만, 종래에는 화소들(40) 각각에 포함되는 트랜지스터의 문턱전압 불균일 등에 의하여 원하는 휘도의 빛이 생성되지 못한다. 그리고, 종래에는 데이터신호에 대응하여 화소들(40) 각각에서 실제 흐르는 전류를 측정 및 제어할 수 있는 방법이 없었다.
따라서, 본 발명의 목적은 원하는 휘도의 영상을 표시할 수 있도록 한 화소 및 이를 이용한 발광 표시장치를 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명의 제 1측면은 발광소자와; 상기 발광소자와 접속되며 데이터신호에 대응되는 픽셀전류를 상기 발광소자로 공급하기 위한 화소회로와; 데이터선, 주사선 및 상기 화소회로와 접속되어 상기 데이터신호를 상기 화소회로로 공급하기 위한 제 1스위칭블록과; 상기 화소회로, 주사선 및 피드백선과 접속되며 상기 픽셀전류를 상기 피드백선으로 공급하기 위한 제 2스위칭블 록을 구비하며; 상기 화소회로는 상기 픽셀전류를 생성하기 위한 적어도 하나의 트랜지스터와, 상기 트랜지스터의 문턱전압에 대응하는 전압을 충전하기 위한 적어도 하나의 커패시터를 구비하는 화소를 제공한다.
바람직하게, 상기 제 1스위칭블록은 상기 주사선으로부터 주사신호가 공급될 때 상기 데이터선으로 공급되는 상기 데이터신호를 상기 화소회로로 공급하기 위한 적어도 하나의 트랜지스터를 구비한다. 상기 제 2스위칭블록은 상기 주사선으로 주사신호가 공급될 때 상기 픽셀전류를 상기 피드백선으로 공급하기 위한 적어도 하나의 트랜지스터를 구비한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시 예를 첨부된 도 2 내지 도 24를 참조하여 상세히 설명하면 다음과 같다.
도 2는 본 발명의 실시예에 의한 발광 표시장치를 나타내는 도면이다.
도 2를 참조하면, 본 발명의 실시예에 의한 발광 표시장치는 주사선들(S1 내지 Sn), 데이터선들(D1 내지 Dm) 및 피드백선들(F1 내지 Fm)에 의하여 구획된 영역에 형성되는 화소들(140)을 포함하는 화상 표시부(130)와, 주사선들(S1 내지 Sn)을 구동하기 위한 주사 구동부(110)와, 데이터선들(D1 내지 Dm)을 구동하기 위한 데이터 구동부(120)와, 주사 구동부(110) 및 데이터 구동부(120)를 제어하기 위한 타이 밍 제어부(150)를 구비한다.
화상 표시부(130)는 주사선들(S1 내지 Sn), 발광 제어선들(E1 내지 En), 데이터선들(D1 내지 Dm) 및 피드백선들(F1 내지 Fm)에 접속되는 화소들(140)을 구비한다. 여기서, 발광 제어선들(E1 내지 En)은 화소(140)의 구성에 따라서 생략될 수도 있다. 주사선들(S1 내지 Sn)은 수평방향으로 형성되어 화소들(140)로 주사신호를 공급한다. 발광 제어선들(E1 내지 En)은 주사선들(S1 내지 Sn)과 나란하게 형성되어 화소들(140)로 발광 제어신호를 공급한다.
데이터선들(D1 내지 Dm)은 수직방향으로 형성되어 화소들(140)로 데이터신호를 공급한다. 피드백선들(F1 내지 Fm)은 화소들(140)로부터 공급되는 픽셀전류를 데이터 구동부(120)로 공급한다. 이를 위해, 피드백선들(F1 내지 Fm)은 데이터선들(D1 내지 Dm)과 나란하게 형성된다. 그리고, 피드백선들(F1 내지 Fm)은 현재 데이터신호가 공급되는 화소들(140)로부터 전류를 공급받는다. 다시 말하여, 현재 주사신호를 공급받는 화소들(140)에서 생성된 픽셀전류가 피드백선들(F1 내지 Fm)을 경유하여 데이터 구동부(120)로 공급된다.
한편, 화소들(140)은 외부로부터 제 1전원(VDD) 및 제 2전원(VSS)을 공급받는다. 제 1전원(VDD) 및 제 2전원(VSS)을 공급받는 화소들(140) 각각은 데이터선(D)으로부터의 데이터신호에 대응하여 제 1전원(VDD)으로부터 발광소자를 경유하여 제 2전원(VSS)으로 흐르는 전류를 제어한다. 그리고, 화소들(140)은 데이터신호가 공급될 때 데이터신호에 대응되는 전류(픽셀전류)를 피드백선(F)으로 공급한다.
타이밍 제어부(150)는 외부로부터 공급되는 동기신호들에 대응하여 데이터 구동제어신호(DCS) 및 주사 구동제어신호(SCS)를 생성한다. 타이밍 제어부(150)에서 생성된 데이터 구동제어신호(DCS)는 데이터 구동부(120)로 공급되고, 주사 구동제어신호(SCS)는 주사 구동부(110)로 공급된다. 그리고, 타이밍 제어부(150)는 외부로부터 공급되는 데이터(Data)를 데이터 구동부(120)로 공급한다.
주사 구동부(110)는 타이밍 제어부(150)로부터 주사 구동제어신호(SCS)를 공급받는다. 주사 구동제어신호(SCS)를 공급받은 주사 구동부(110)는 주사신호를 생성하고, 생성된 주사신호를 주사선들(S1 내지 Sn)로 순차적으로 공급한다. 또한, 주사 구동제어신호(SCS)를 공급받은 주사 구동부(110)는 발광 제어신호를 생성하고, 생성된 발광 제어신호를 발광 제어선들(E1 내지 En)로 순차적으로 공급한다.
데이터 구동부(120)는 타이밍 제어부(150)로부터 데이터 구동제어신호(DCS)를 공급받는다. 데이터 구동제어신호(DCS)를 공급받은 데이터 구동부(120)는 데이터신호를 생성하고, 생성된 데이터신호를 주사신호와 동기되도록 데이터선들(D1 내지 Dm)로 공급한다. 여기서, 데이터 구동부(120)는 데이터신호로써 소정의 계조전압을 데이터선들(D)로 공급한다.
그리고, 데이터 구동부(120)는 피드백선들(F1 내지 Fm)을 경유하여 화소들(140) 각각으로부터 픽셀전류를 공급받는다. 픽셀전류를 공급받은 데이터 구동부(120)는 픽셀전류의 전류값이 데이터(Data)에 대응되는 전류인지 체크한다. 예를 들어, 데이터(Data)의 비트수(또는 계조값)에 대응하여 화소(140)에서 흘러야 하는 픽셀전류가 10㎂인 경우 데이터 구동부(120)는 자신에게 공급되는 픽셀전류가 10㎂인지 체크한다. 여기서, 화소들(140) 각각에서 원하는 전류가 공급되지 않는 경우 데이터 구동부(120)는 화소들(140) 각각에서 원하는 전류가 흐를 수 있도록 계조전압을 변경한다. 이를 위해, 데이터 구동부(120)는 j(j는 자연수)개의 채널로 구성되는 적어도 하나 이상의 데이터 집적회로(129)를 구비한다. 도 2에서는 도시의 편의성을 위하여 데이터 구동부(120)에 2개의 데이터 집적회로(129)를 도시하였다.
도 3은 도 2에 도시된 데이터 집적회로를 상세히 나타내는 도면이다.
도 3을 참조하면, 데이터 집적회로(129)는 샘플링 신호를 순차적으로 생성하기 위한 쉬프트 레지스터부(200)와, 샘플링 신호에 응답하여 데이터(Data)를 순차적으로 저장하기 위한 샘플링 래치부(210)와, 샘플링 래치부(210)의 데이터(Data)들을 일시 저장함과 아울러 저장된 데이터(Data)들을 전압 디지털-아날로그 변환부(이하, "VDAC부"라 함)(230) 및 전류 디지털-아날로그 변환부(이하 "IDAC부"라 함)(240)로 공급하기 위한 홀딩 래치부(220)와, 데이터(Data)의 계조값에 대응하여 계조전압(Vdata)을 생성하는 VDAC부(230)와, 데이터(Data)의 계조값에 대응하여 계조전류(Idata)를 생성하는 IDAC부(240)와, 피드백선들(F1 내지 Fj)로부터 공급되는 픽셀전류(Ipixel)에 대응하여 계조전압(Vdata)을 변경시키기 위한 전압 조정블록(250)과, 전압 조정블록(250)으로부터 공급되는 계조전압(Vdata)을 데이터선들(D1 내지 Dj)로 공급하기 위한 버퍼부(260)를 구비한다.
쉬프트 레지스터부(200)는 타이밍 제어부(150)로부터 소스 쉬프트 클럭(SSC) 및 소스 스타트 펄스(SSP)를 공급받는다. 소스 쉬프트 클럭(SSC) 및 소스 스타트 펄스(SSP)를 공급받은 쉬프트 레지스터부(200)는 소스 쉬프트 클럭(SSC)의 1주기 마다 소스 스타트 펄스(SSP)를 쉬프트 시키면서 순차적으로 j개의 샘플링신호를 생성한다. 이를 위해, 쉬프트 레지스터부(200)는 j개의 쉬프트 레지스터(2001 내지 200j)를 구비한다.
샘플링 래치부(210)는 쉬프트 레지스터(200)로부터 순차적으로 공급되는 샘플링신호에 응답하여 데이터(Data)를 순차적으로 저장한다. 여기서, 샘플링 래치부(210)는 j개의 데이터(Data)를 저장하기 위하여 j개의 샘플링 래치(2101 내지 210j)를 구비한다. 그리고, 각각의 샘플링 래치들(2101 내지 210j)은 데이터(Data)의 비트수에 대응되는 크기를 갖느다. 예를 들어, 데이터(Data)들이 k비트로 구성되는 경우 샘플링 래치(2101 내지 210j) 각각은 k비트의 크기로 설정된다.
홀딩 래치부(220)는 소스 출력 인에이블(SOE) 신호가 입력될 때 샘플링 래치부(210)로부터 데이터(Data)를 입력받아 저장한다. 그리고, 홀딩 래치부(220)는 소스 출력 인에이블(SOE) 신호가 입력될 때 자신에게 저장된 데이터(Data)를 VDAC부(230) 및 IDAC부(240)로 공급한다. 이를 위해, 홀딩 래치부(220)는 k비트로 설정된 j개의 홀딩 래치(2201 내지 220j)를 구비한다.
VDAC부(230)는 데이터(Data)의 비트값(즉, 계조값)에 대응하여 계조전압(Vdata)을 생성하고, 생성된 계조전압(Vdata)을 전압 조정블록(250)으로 공급한다. 여기서, VDAC부(230)는 홀딩 래치부(220)로부터 공급되는 j개의 데이터(Data)에 대응하여 j개의 계조전압(Vdata)을 생성한다.
IDAC부(240)는 데이터(Data)의 비트값에 대응하여 계조전류(Idata)를 생성하고, 생성된 계조전류(Idata)를 전압 조정블록(250)로 공급한다. 여기서, IDAC부 (240)는 홀딩 래치부(220)로부터 공급되는 j개의 데이터(Data)에 대응하여 j개의 계조전류(Idata)를 생성한다.
전압 조정블록(250)은 계조전압(Vdata), 계조전류(Idata) 및 픽셀전류(Ipixel)를 공급받는다. 계조전압(Vdata), 계조전류(Idata) 및 픽셀전류(Ipixel)를 공급받은 전압 조정블록(250)은 계조전류(Idata)와 픽셀전류(Ipixel)의 전류차를 비교하고, 비교된 전류차에 대응되어 계조전압(Vdata)을 조정한다. 이상적으로 전압 조정블록(250)은 계조전류(Idata)와 픽셀전류(Ipixel)가 동일한 값으로 설정될 수 있도록 계조전압(Vdata)의 전압값을 조정한다. 이를 위하여, 전압 조정블록(250)은 j개의 전압 조정부(2501 내지 250j)를 구비한다.
버퍼부(260)는 전압 조정블록(250)으로부터 공급되는 계조전압(Vdata)을 j개의 데이터선들(D1 내지 Dj)로 공급한다. 이를 위해, 버퍼부(260)는 j개의 버퍼(2601 내지 260j)를 구비한다.
한편, 본 발명에서는 도 4와 같이 홀딩 래치부(220)와 VDAC부(230) 및 IDAC부(240)의 사이에 레벨 쉬프터부(270)를 더 포함할 수 있다. 레벨 쉬프터부(270)는 홀딩 래치부(220)로부터 공급되는 데이터(Data)의 전압레벨을 상승시켜 VDAC부(230) 및 IDAC부(240)로 공급한다. 외부 시스템으로부터 데이터 집적회로(129)로 높은 전압레벨을 가지는 데이터(Data)가 공급되면 전압레벨에 대응되는 회로 부품들이 설치되어야 하기 때문에 제조비용이 증가된다. 따라서, 데이터 집적회로(129)외부에서는 낮은 전압레벨을 가지는 데이터(Data)를 공급하고, 이 낮은 전압레벨을 가지는 데이터(Data)를 레벨 쉬트터부(270)에서 높은 전압레벨로 승압시킨 다.
도 5는 도 4에 도시된 전압 조정부를 상세히 나타내는 도면이다. 도 5에서는 설명의 편의성을 위하여 j번째 전압 조정부(250j)를 도시하기로 한다.
도 5를 참조하면, 본 발명의 전압 조정부(250j)는 비교부(252), 전압 증감부(254), 제어부(256), 커패시터(C) 및 스위칭소자(M1)를 구비한다.
스위칭소자(M1)는 VDAC부(230)와 버퍼(260j) 사이에 설치된다. 이와 같은 스위칭소자(M1)는 제어부(256)의 제어에 의하여 턴-온 또는 턴-오프된다. 실제로, 스위칭소자(M1)는 도 6과 같이 1수평기간 중 데이터신호 공급기간(제 1기간)에만 턴-온되고, 그 외의 피드백 기간(제 2기간)에는 턴-오프된다.
커패시터(C)는 스위칭소자(M1)와 버퍼(260j)의 공통단자인 제 1노드(N1)와 전압 증감부(254) 사이에 설치된다. 제 1노드(N1)와 전압 증감부(254) 사이에 설치된 제 1커패시터(C1)는 전압 증감부(254)로부터 공급되는 전압에 대응하여 제 1노드(N1)의 전압값을 증감시킨다. 즉, 전압 증감부(254)에서 높은 전압이 공급되면 커패시터(C)에 의하여 제 1노드(N1)의 전압값이 증가되고, 전압 증감부(254)에서 낮은 전압이 공급되면 커패시터(C)에 의하여 제 1노드(N1)의 전압값이 감소된다.
비교부(252)는 IDAC부(240)로부터 계조전류(Idata)를 공급받고, 화소(140)로부터 픽셀전류(Ipixel)를 공급받는다. 여기서, 픽셀전류(Ipixel)는 현재 데이터신호가 공급되는 화소(140)로부터 공급된다. 픽셀전류(Ipixel) 및 계조전류(Idata) 를 공급받은 비교부(252)는 계조전류(Idata)와 픽셀전류(Ipixel)를 비교하고, 비교된 결과에 대응하는 제 1제어신호 또는 제 2제어신호를 전압 증감부(254)로 공급한다. 예를 들어, 비교부(252)는 계조전류(Idata)가 픽셀전류(Ipixel)보다 큰 경우 제 1제어신호를 생성하고, 계조전류(Idata)가 픽셀전류(Ipixel)보다 작은 경우 제 2제어신호를 생성하여 전압 증감부(254)로 공급한다.
전압 증감부(254)는 제 1제어신호 또는 제 2제어신호에 대응되는 전압값을 커패시터(C)로 공급한다. 예를 들어, 전압 증감부(254)는 제 1제어신호가 입력될 때 제 1노드(N1)의 전압이 낮아지도록 소정 전압을 커패시터(C)로 공급한다. 여기서, 제 1노드(N1)의 전압(즉, 계조전압(Vdata))이 하강하면 화소들(140)에서 흐르는 픽셀전류(Ipixel)값이 증가된다. 그리고, 전압 증감부(254)는 제 2제어신호가 입력될 때 제 1노드(N1)의 전압이 상승되도록 소정 전압을 커패시터(C)로 공급한다. 여기서, 제 1노드(N1)의 전압(즉, 계조전압(Vdata))이 상승하면 화소들(140)에서 흐르는 픽셀전류(Ipixel)값이 감소된다.
제어부(256)는 1수평기간(1H) 중 데이터신호 공급기간 동안 스위칭소자(M1)를 턴-온시키고, 피드백기간 동안 스위칭소자(M1)를 턴-오프시킨다. 그리고, 제어부(256)는 피드백기간 동안 서서히 증가되는 카운팅신호를 전압 증감부(254)로 공급된다. 예를 들어, 제어부(256)는 "1"로부터 "l"(l은 자연수)까지 증가되는 카운팅신호를 전압 증감부(254)로 공급한다. 이를 위하여, 제어부(256)의 내부에는 도시되지 않은 카운터가 포함된다. 제어부(256)의 카운팅신호는 리셋신호(Reset)가 공급될 때 초기화된다. 여기서, 리셋신호(Reset)는 1수평기간 단위로 공급되는 신호로 설정된다. 예를 들어, 리셋신호(Reset)는 수평 동기신호(H) 또는 주사신호 등으로 이용될 수 있다.
동작과정을 상세히 설명하면, 먼저 제어부(256)는 1수평기간(1H) 중 데이터신호 공급기간 동안 스위칭소자(M1)를 턴-온시킨다. 스위칭소자(M1)가 턴-온되면 VDAC부(230)로부터 공급되는 계조전압(Vdata)이 버퍼(260j)를 경유하여 데이터선(Dj)으로 공급된다. 데이터선(Dj)으로 공급된 계조전압(Vdata)은 데이터신호로써 주사신호에 의해 선택된 화소(140)로 공급된다. 데이터신호를 공급받은 화소(140)는 데이터신호에 대응되는 픽셀전류(Ipixel)를 피드백선(Fj)으로 공급한다.
이후, 1수평기간(1H) 중 피드백기간 동안 제어부(256)는 스위칭소자(M1)를 턴-오프 시킨다. 스위칭소자(M1)가 턴-오프되면 제 1노드(N1)가 플로팅된다. 이때, 제 1노드(N1)는 도시되지 않은 기생 커패시터 등에 의하여 계조전압(Vdata)의 전압을 유지한다.
피드백기간 동안 비교부(252)는 IDAC부(240)로부터 공급되는 계조전류(Idata)와 픽셀전류(Ipixel)를 공급받는다. 여기서, 계조전류(Idata)는 데이터(data)에 대응하여 화소(140)에서 실제로 흘러야되는 이상적인 전류값이고, 픽셀전류(Ipixel)는 화소(140)에서 실제 흐르는 전류값이다. 픽셀전류(Ipixel) 및 계조전류(Idata)를 공급받은 비교부(252)는 픽셀전류(Ipixel) 및 계조전류(Idata)를 비교하고, 비교 결과에 대응하여 제 1제어신호 또는 제 2제어신호를 생성하여 전압 증감부(254)로 공급한다.
피드백기간 동안 제어부(256)는 "1"로부터 "l"까지 증가되는 카운팅신호를 전압 증감부(254)로 공급한다. 카운팅신호를 공급받은 전압 증감부(254)는 비교부(252)로부터 공급되는 제 1제어신호 또는 제 2제어신호에 대응하여 커패시터(C)로 소정의 전압값을 공급한다. 여기서, 전압 증감부(254)는 제 1제어신호 또는 제 2제어신호에 대응하여 계조전류(Idata)와 픽셀전류(Ipixel)가 동일 또는 유사해질 수 있도록 커패시터(C)로 공급되는 전압값을 제어한다. 그러면, 제 1노드(N1)의 전압값이 커패시터(C)로 공급되는 전압값에 대응하여 변화된다. 즉, 커패시터(C)로 공급되는 전압값에 대응하여 제 1노드(N1)에 인가된 계조전압(Vdata)이 변화되고, 이 변화된 전압은 버퍼(260i)를 경유하여 화소(140)로 공급된다.
그러면, 화소(140)에서는 변화된 계조전압(Vdata)에 대응하는 픽셀전류(Ipixel)가 생성된다. 실제로, 본 발명에서는 피드백기간 동안 이와 같은 과정을 l번 반복하면서 화소(140)에 흐르는 픽셀전류(Ipixel)를 대략 계조전류(Idata)와 동일하도록 제어한다.
한편, 전압 증감부(254)에서 증감되는 전압범위는 카운팅신호에 의하여 결정된다. 예를 들어, 전압 증감부(254)는 첫번째 카운팅신호(예를 들면, "1")가 공급될 때 도 7과 같이 제 1전압(V1)의 범위내에서 전압을 증감한다. 그리고, 전압 증감부(254)는 두번째 카운팅신호(예를 들면, "2")가 공급될 때 제 1전압(V1)보다 낮은 제 2전압(V2)의 범위내에서 전압을 증감한다. 여기서, 제 2전압(V2)은 제 1전압(V1)의 대략 1/2로 설정될 수 있다. 그리고, 전압 증감부(254)는 세번째 카운팅신호(예를 들면, "3")가 공급될 때 제 2전압(V2)보다 낮은 제 3전압(V3)의 범위내에서 전압을 증감한다. 즉, 카운팅신호가 증가될 수록 전압 증감부(254)에서 증감 되는 전압범위는 낮아진다. 여기서, 낮아지는 전압범위는 이전 전압범위의 1/2로 설정될 수 있다. 이와 같은 방식으로 전압 증감부(254)는 계조전압(Idata) 및 픽셀전류(Ipixel)가 동일 또는 유사해질 수 있도록 커패시터(C)로 공급되는 전압를 제어한다.
도 8은 본 발명의 제 1실시예에 의한 화소를 나타내는 도면이다. 도 8에서는 설명의 편의성을 위하여 제 m데이터선(Dm) 및 제 n주사선(Sn)에 접속된 화소를 도시하기로 한다.
도 8을 참조하면, 본 발명의 제 1실시예에 의한 화소(140)는 발광소자(OLED)와, 제 n주사선(Sn) 및 제 m데이터선(Dm)에 접속되는 제 1스위칭블록(144)과, 제 m데이터선(Dm)으로부터 공급되는 계조전압(Vdata : 데이터신호)에 대응되는 픽셀전류(Ipixel)를 발광소자(OLED)로 공급하기 위한 화소회로(146)와, 화소회로(146)로부터의 픽셀전류(Ipixel)를 제 m피드백선(Fm)을 경유하여 데이터 구동부(120)로 공급하기 위한 제 2스위칭블록(145)을 구비한다.
제 1스위칭블록(144)은 제 n주사선(Sn)으로부터 공급되는 주사신호에 대응되어 제 m데이터선(Dm)으로부터 공급되는 데이터신호를 화소회로(146)로 공급한다. 이를 위해, 제 1스위칭블록(144)은 적어도 하나의 트랜지스터를 구비한다.
제 2스위칭블록(145)은 제 n주사선(Sn)으로부터 공급되는 주사신호에 대응되어 화소회로(146)로부터 픽셀전류(Ipixel)를 제 m피드백선(Fm)으로 공급한다. 이를 위해, 제 2스위칭블록(145)은 적어도 하나의 트랜지스터를 구비한다.
화소회로(146)는 제 m데이터선(Dm)으로부터 제 1스위칭블록(144)을 경유하여 계조전압(Vdata)을 공급받는다. 계조전압(Vdata)을 공급받은 화소회로(146)는 계조전압(Vdata)에 대응하는 픽셀전류(Ipixel)를 제 2스위칭블록(145) 또는 발광소자(OLED)로 공급한다. 여기서, 화소회로(146)는 자신에게 포함된 트랜지스터의 문턱전압을 보상할 수 있는 구조를 갖는다. 실제로, 화소회로(146)는 현재 공지되어 트랜지스터의 문턱전압을 보상할 수 있는 다양한 회로들 중 어느 하나로 선택될 수 있다.
도 9는 도 8에 도시된 본 발명의 제 1실시예에 의한 화소를 상세히 나타내는 회로도이다.
도 9을 참조하면, 제 1스위칭블록(144)은 제 1트랜지스터(M11)를 구비한다. 제 1트랜지스터(M11)의 제 1전극은 제 m데이터선(Dm)과 접속되고, 게이트전극은 제 n주사선(Sn)에 접속된다. 그리고, 제 1트랜지스터(M11)의 제 2전극은 화소회로(146)에 접속된다. 이와 같은 제 1트랜지스터(M10)는 제 n주사선(Sn)으로 주사신호가 공급될 때 턴-온된다. 한편, 제 1전극은 소오스전극 및 드레인전극 중 어느 하나를 의미하며, 제 2전극은 제 1전극과 다른 전극을 의미한다. 예를 들어, 제 1전극이 소오스전극으로 설정될 때 제 2전극은 드레인전극으로 설정된다.
제 2스위칭블록(145)은 제 2트랜지스터(M12)를 구비한다. 제 2트랜지스터(M12)의 제 1전극은 화소회로(146)에 접속되고, 제 2전극은 제 m피드백선(Fm)과 접속된다. 그리고, 제 2트랜지스터(M12)의 게이트전극은 제 n주사선(Sn)에 접속된 다. 이와 같은 제 2트랜지스터(M12)는 제 n주사선(Sn)으로 주사신호가 공급될 때 턴-온된다.
화소회로(146)는 제 3트랜지스터(M13), 제 4트랜지스터(M14), 제 5트랜지스터(M15), 제 6트랜지스터(M16), 제 7트랜지스터(M17), 제 1커패시터(C1) 및 제 2커패시터(C2)를 구비한다. 제 3트랜지스터(M13)(또는 구동 트랜지스터)의 제 1전극은 제 1전원(VDD)에 접속되고, 게이트전극은 제 1커패시터(C1)에 접속된다. 그리고, 제 3트랜지스터(M13)의 제 2전극은 제 6트랜지스터(M16)의 제 1전극에 접속된다. 이와 같은 제 3트랜지스터(M13)는 계조전압(Vdata)에 대응하여 제 1전원(VDD)으로부터 발광소자(OLED)로 흐르는 픽셀전류(Ipixel)를 제어한다.
제 1커패시터(C1)는 제 1스위칭블록(144) 및 제 3트랜지스터(M13)의 게이트전극 사이에 접속된다. 이와 같은 제 1트랜지스터(C1)는 제 3트랜지스터(M13)의 문턱전압에 대응되는 전압을 충전한다.
제 4트랜지스터(M14)는 제 1트랜지스터(M11)와 제 1커패시터(C1)의 공통단자인 제 2노드(N2)와 제 1전원(VDD)의 사이에 접속된다. 이와 같은 제 4트랜지스터(M14)는 제 n-1주사선(Sn-1)으로부터 주사신호가 공급될 때 턴-온된다.
제 2커패시터(C2)는 제 2노드(N2)와 제 1전원(VDD) 사이에 접속된다. 즉, 제 2커패시터(C2)는 제 4트랜지스터(M14)와 병렬로 접속된다. 이와 같은 제 2커패시터(C2)는 데이터신호에 대응되는 전압을 충전한다.
제 5트랜지스터(M15)는 제 3트랜지스터(M13)의 게이트전극과 제 2전극 사이에 접속된다. 이와 같은 제 5트랜지스터(M15)는 제 n-1주사선(Sn-1)으로 주사신호 가 공급될 때 턴-온된다.
제 6트랜지스터(M16) 및 제 7트랜지스터(M17)는 제 3트랜지스터(M13)와 발광소자(OLED) 사이에 직렬로 접속된다. 여기서, 제 6트랜지스터(M16)는 제 n주사선(Sn)과 접속되어 제 n주사선(Sn)으로 주사신호가 공급될 때 턴-오프되고, 그 외의 경우에는 턴-온된다. 제 7트랜지스터(M17)는 제 n-1주사선(Sn-1)과 접속되어 제 n-1주사선(Sn-1)으로 주사신호가 공급될 때 턴-오프되고, 그 외의 경우에는 턴-온된다. 이를 위하여, 제 6트랜지스터(M16) 및 제 7트랜지스터(M17)는 화소(140)에 포함된 나머지 트랜지스터들(M11 내지 M15)과 다른 도전형으로 형성된다. 예를 들어, 트랜지스터들(M11 내지 M15)이 피모스(PMOS)로 형성되는 경우 제 6 및 제 7트랜지스터(M16,M17)는 엔모스(NMOS)로 형성되고, 트랜지스터들(M11 내지 M15)이 엔모스(NMOS)로 형성되는 경우 제 6 및 제 7트랜지스터(M16,M17)는 피모스(PMOS)로 형성된다.
도 10은 도 9에 도시된 화소로 공급되는 주사신호를 나타내는 도면이다.
도 10을 참조하면, 먼저 l-1(l은 자연수)번째 수평기간(l-1H) 동안 제 n-1주사선(Sn-1)으로 주사신호가 공급된다. 제 n-1주사선(Sn-1)으로 주사신호가 공급되면 제 4트랜지스터(M14) 및 제 5트랜지스터(M15)가 턴-온되고, 제 7트랜지스터(M17)가 턴-오프된다.
제 4트랜지스터(M14)가 턴-온되면 제 2노드(N2)에 제 1전원(VDD)의 전압이 인가된다. 제 5트랜지스터(M15)가 턴-온되면 제 3트랜지스터(M13)가 다이오드 형 태로 접속된다. 그러면, 제 3트랜지스터(M13)의 게이트단자로는 제 1전원(VDD)에서 자신의 문턱전압(Vth)을 감한 전압값이 인가된다. 이 경우, 제 1커패시터(C1)에는 제 3트랜지스터(M13)의 문턱전압에 해당하는 전압이 충전된다. 즉, 본 발명의 화소는 제 n-1주사선(Sn-1)으로 주사신호가 공급될 때 제 1커패시터(C1)에 제 3트랜지스터(M3)의 문턱전압을 충전한다. 한편, 제 n-1주사선(Sn-1)으로 주사신호가 공급되는 기간동안 제 7트랜지스터(M17)가 턴-오프되기 때문에 발광소자(OLED)로 전류가 공급되지 않는다.
이후, j번째 수평기간(jH) 동안 제 n주사선(Sn)으로 주사신호가 공급된다. 제 n주사선(Sn)으로 주사신호가 공급되면 제 1트랜지스터(M11) 및 제 2트랜지스터(M12)가 턴-온되고, 제 6트랜지스터(M16)가 턴-오프된다.
제 1트랜지스터(M1)가 턴-온되면 데이터신호 공급기간 동안 계조전압(Vdata)이 스위칭소자(M1), 데이터선(Dm) 및 제 1트랜지스터(M11)를 경유하여 제 2노드(N2)로 공급된다. 그러면, 제 2커패시터(C2)에는 제 1전원(VDD)과 계조전압(Vdata)의 차전압에 대응되는 소정의 전압이 충전된다.
피드백 기간동안 제 3트랜지스터(M13)는 제 2커패시터(C2) 및 제 1커패시터(C1)에 충전된 전압에 대응되어 픽셀전류(Ipixel)를 제 2트랜지스터(M12)로 공급한다. 제 2트랜지스터(M12)로 공급된 픽셀전류(Ipixel)는 제 2트랜지스터(M12) 및 피드백선(Fm)을 경유하여 데이터 구동부(120)로 공급한다. 이때, 데이터 구동부(120)는 원하는 픽셀전류(Ipixel)가 흐를 수 있도록 제 m데이터선(Dm)으로 공급되는 전압값을 증감시킨다. 실제로, 피드백기간 동안 제 m데이터선(Dm)으로 공급되 는 전압값은 원하는 픽셀전류(Ipixel)가 흐를 수 있도록 적어도 1번 이상 변화된다.
한편, 피드백 기간동안 제 6트랜지스터(M16)가 턴-오프되기 때문에 픽셀전류(Ipixel)는 발광소자(OLED)로 공급되지 못한다. 즉, 계조전압(Vdata)에 대응하여 원하는 픽셀전류가 흐르기 이전에 픽셀전류(Ipixel)는 발광소지(OLED)로 공급되지 않는다. 이후, 제 n주사선(Sn)으로의 주사신호 공급이 중단되면 제 6트랜지스터(M6)가 턴-온된다. 제 6트랜지스터(M16)가 턴-온되면 제 3트랜지스터(M13)로부터의 픽셀전류(Ipixel)가 제 6트랜지스터(M16) 및 제 7트랜지스터(M17)를 경유하여 발광소자(OLED)로 공급되고, 이에 따라 발광소자(OLED)에서는 소정의 휘도의 빛이 발생된다. 여기서, 픽셀전류(Ipixel)는 피드백 기간동안 원하는 전류값을 갖도록 적어도 한번 변화되기 때문에 발광소자(OLED)에서 원하는 휘도의 빛을 생성할 수 있다.
도 11은 도 9에 도시된 제 1스위칭블록의 다른 실시예를 나타내는 도면이다. 도 9에서 제 1스위칭블록(144)을 제외한 구성은 도 9에 도시된 화소와 동일하므로 상세한 설명은 생략하기로 한다.
도 11을 참조하면, 본 발명의 제 1스위칭블록(144)은 제 1트랜지스터(M11) 및 제 2트랜지스터(M12)를 구비한다. 제 1트랜지스터(M11)의 제 1전극은 제 m데이터선(Dm)과 접속되고, 게이트전극은 제 n주사선(Sn)에 접속된다. 그리고, 제 1트랜지스터(M11)의 제 2전극은 제 2트랜지스터(M12)의 제 1전극과 접속된다. 이와 같은 제 1트랜지스터(M11)는 제 n주사선(Sn)으로 주사신호가 공급될 때 턴-온되어 계조전압(Vdata)을 화소회로(146)로 공급한다.
제 2트랜지스터(M12)의 제 1전극은 제 1트랜지스터(M11)의 제 2전극과 접속되고, 게이트전극은 발광 제어선(En)과 접속된다. 그리고, 제 2트랜지스터(M12)의 제 2전극은 화소회로(146)와 접속된다. 여기서, 제 2트랜지스트(M12)의 제 1전극 및 제 2전극은 전기적으로 접속된다. 따라서, 제 1트랜지스터(M11)가 턴-온되면 제 2트랜지스터(M12)의 턴-온 또는 턴-오프와 무관하게 계조전압(Vdata)이 화소회로(146)로 공급된다. 이와 같은 제 2트랜지스터(M12)는 제 1트랜지스터(M11)의 스위칭 에러를 줄이기 위하여 사용된다. 실제로, 제 1스위칭블록(144)에 제 2트랜지스터(M12)가 설치되면 스위칭에러를 줄일 수 있고, 이에 따라 구동의 신뢰성을 향상시킬 수 있다.
도 12는 도 11에 도시된 화소로 공급되는 주사신호를 나타내는 도면이다.
도 12를 참조하면, 먼저 제 n-1주사선(Sn-1)으로 주사신호가 공급되면 제 5트랜지스터(M15) 및 제 6트랜지스터(M16)가 턴-온되고 제 8트랜지스터(M8)가 턴-오프된다. 제 5트랜지스터(M15)가 턴-온되면 제 2노드(N2)에 제 1전원(VDD)의 전압이 인가된다. 제 6트랜지스터(M16)가 턴-온되면 제 4트랜지스터(M14)가 다이오드 형태로 접속된다. 그러면, 제 4트랜지스터(M14)의 게이트단자로는 제 1전원(VDD)에서 자신의 문턱전압(Vth)을 감한 전압값이 인가된다. 이 경우, 제 1커패시터(C1)에는 제 4트랜지스터(M14)의 문턱전압에 해당하는 전압이 충전된다. 즉, 본 발명의 화소는 제 n-1주사선(Sn-1)으로 주사신호가 공급될 때 제 1커패시터(C1)에 제 4트랜지스터(M14)의 문턱전압을 충전한다. 한편, 제 n-1주사선(Sn-1)으로 주사신호가 공급되는 기간동안 제 8트랜지스터(M18)가 턴-오프되기 때문에 발광소자(OLED)로 전류가 공급되지 않는다.
이후, j번째 수평기간(jH) 동안 제 n주사선(Sn)으로 주사신호가 공급됨과 동시에 제 n발광 제어선(En)으로 발광 제어신호가 공급된다. 여기서, 발광 제어신호는 주사신호와 반대되는 극성으로 설정된다. 제 n주사선(Sn)으로 주사신호가 공급되면 제 1트랜지스터(M11) 및 제 3트랜지스터(M13)가 턴-온되고, 제 7트랜지스터(M17)가 턴-오프된다. 제 1트랜지스터(M11)가 턴-온되면 데이터신호 공급기간 동안 계조전압(Vdata)이 스위칭소자(M1), 데이터선(Dm), 제 1트랜지스터(M11) 및 제 2트랜지스터(M12)를 경유하여 제 2노드(N2)로 공급된다. 그러면, 제 2커패시터(C2)에는 제 1전원(VDD)과 계조전압(Vdata)의 차전압에 대응되는 소정의 전압이 충전된다.
피드백 기간동안 제 4트랜지스터(M14)는 제 2커패시터(C2) 및 제 1커패시터(C1)에 충전된 전압에 대응되어 픽셀전류(Ipixel)를 제 3트랜지스터(M13)로 공급한다. 제 3트랜지스터(M13)로 공급된 픽셀전류(Ipixel)는 제 3트랜지스터(M13) 및 피드백선(Fm)을 경유하여 데이터 구동부(120)로 공급한다. 이때, 데이터 구동부(120)는 원하는 픽셀전류(Ipixel)가 흐를 수 있도록 제 m데이터선(Dm)으로 공급되는 전압값을 증감시킨다. 실제로, 피드백기간 동안 제 m데이터선(Dm)으로 공급되는 전압값은 원하는 픽셀전류(Ipixel)가 흐를 수 있도록 적어도 1번 이상 변화된 다.
한편, 피드백 기간동안 제 7트랜지스터(M17)가 턴-오프되기 때문에 픽셀전류(Ipixel)는 발광소자(OLED)로 공급되지 못한다. 즉, 계조전압(Vdata)에 대응하여 원하는 픽셀전류가 흐르기 이전에 픽셀전류(Ipixel)는 발광소자(OLED)로 공급되지 않는다. 이후, 제 n주사선(Sn)으로의 주사신호 공급이 중단되면 제 7트랜지스터(M17)가 턴-온된다. 제 7트랜지스터(M17)가 턴-온되면 제 4트랜지스터(M14)로부터의 픽셀전류(Ipixel)가 제 7트랜지스터(M17) 및 제 8트랜지스터(M18)를 경유하여 발광소자(OLED)로 공급되고, 이에 따라 발광소자(OLED)에서는 소정의 휘도의 빛이 발생된다. 여기서, 픽셀전류(Ipixel)는 피드백 기간동안 적어도 한번 원하는 전류값을 갖도록 변화되기 때문에 발광소자(OLED)에서 원하는 휘도의 빛을 생성할 수 있다.
도 13은 도 9에 도시된 제 1스위칭블록의 다른 실시예를 나타내는 도면이다. 도 13에서 제 1스위칭블록(144)을 제외한 구성은 도 9에 도시된 화소와 동일하므로 상세한 설명은 생략하기로 한다.
도 13을 참조하면, 제 1스위칭블록(144)은 트랜스미션 게이트(Transmission Gate) 형태로 접속된 제 1트랜지스터(M11) 및 제 2트랜지스터(M12)를 구비한다. 피모스(PMOS) 도전형으로 형성된 제 1트랜지스터(M11)의 게이트전극은 제 n주사선(Sn)에 접속되고 제 1전극은 데이터선(Dm)에 접속된다. 그리고, 제 1트랜지스터(M11)의 제 2전극은 화소회로(146)에 접속된다. 엔모스(NMOS) 도전형으로 형성된 제 2트랜지스터(M12)의 게이트전극은 제 n발광 제어선(En)에 접속되고 제 2전극은 데이터선(Dm)에 접속된다. 그리고, 제 2트랜지스터(M12)의 제 1전극은 화소회로(146)에 접속된다. 이와 같은 제 2트랜지스터(M12)는 발광 제어신호가 공급될 때 턴-온되어 계조전압(Vdata)을 화소회로(146)로 공급된다.
즉, 제 1트랜지스터(M11) 및 제 2트랜지스터(M12)는 동일한 시간에 턴-온되어 데이터선(Dm)과 화소회로(146)를 전기적으로 접속시킨다. 여기서, 제 1트랜지스터(M11) 및 제 2트랜지스터(M12)가 트랜스미션 게이트 형태로 접속되면 스위칭 에러를 최소화할 수 있다. 실제로, 제 1트랜지스터(M11) 및 제 2트랜지스터(M12)가 트랜스미션 게이트 형태로 접속되면 전압-전류 특성 곡선이 대략 직선 형태로 설정되기 때문에 스위칭 에러를 최소화할 수 있다.
한편, 본 발명에서 제 1스위칭블록(144)은 도 14와 같이 트랜스미션 게이트 형태로 접속된 트랜지스터들(M111,M112,M121,M122)을 더 구비할 수 있다. 실제로, 제 1스위칭블록(144)은 트랜스미션 게이트 형태로 접속된 적어도 하나 이상의 앤모스 트랜지스터 및 피모스 트랜지스터를 구비한다.
도 15는 본 발명의 제 2실시예에 의한 화소를 나타내는 도면이다. 도 15에서는 설명의 편의성을 위하여 제 m데이터선(Dm) 및 제 n주사선(Sn)에 접속된 화소를 도시하기로 한다.
도 15를 참조하면, 본 발명의 제 2실시예에 의한 화소(140)는 발광소자(OLED)와, 제 n주사선(Sn), 제 n발광 제어선(En) 및 제 m데이터선(Dm)에 접속되는 제 1스위칭블록(144)과, 제 m데이터선(Dm)으로부터 공급되는 계조전압(Vdata)에 대응되는 픽셀전류(Ipixel)를 발광소자(OLED)로 공급하기 위한 화소회로(146)와, 화소회로(146)로부터의 픽셀전류(Ipixel)를 제 m피드백선(Fm)으로 공급하기 위한 제 2스위칭블록(145)을 구비한다.
본 발명이 제 2실시예에 의한 화소(140)에서 화소회로(146)는 발광 제어선(En)과 접속된다. 여기서, 발광 제어선(En)은 발광소자(OLED)로 공급되는 픽셀전류(Ipixel)의 공급시점을 제어하기 위하여 사용된다. 이를 위해, 발광 제어선(En)으로 공급되는 발광 제어신호는 주사신호와 중첩되도록 순차적으로 공급된다. 다시 말하여, 제 n-1발광 제어선(En-1)으로 공급되는 발광 제어신호는 제 n-1주사선(Sn-1)으로 공급되는 주사신호와 중첩되게 공급되고, 제 n발광 제어선(En)으로 공급되는 발광 제어신호는 제 n주사선(Sn)으로 공급되는 주사신호와 중첩되게 공급된다. 그리고, 발광 제어신호의 극성은 주사신호의 극성과 반대로 설정된다.
제 1스위칭블록(144)은 제 n주사선(Sn)으로부터 공급되는 주사신호 및 제 n발광 제어선(En)으로 공급되는 발광 제어신호에 대응되어 제 m데이터선(Dm)으로부터 공급되는 데이터신호를 화소회로(146)로 공급한다. 이를 위해, 제 1스위칭블록(144)은 적어도 하나의 트랜지스터를 구비한다.
제 2스위칭블록(145)은 제 n주사선(Sn)으로부터 공급되는 주사신호에 대응되어 화소회로(146)로부터의 픽셀전류(Ipixel)를 제 m피드백선(Fm)으로 공급한다. 여기서, 제 m피드백선(Fm)으로 공급되는 픽셀전류(Ipixel)는 데이터 구동부(120)로 공급된다.
화소회로(146)는 제 m데이터선(Dm)으로부터 제 1스위칭블록(144)을 경유하여 계조전압(Vdata)을 공급받는다. 계조전압(Vdata)을 공급받은 화소회로(146)는 계조전압(Vdata)에 대응하는 픽셀전류(Ipixel)를 제 2스위칭블록(145) 또는 발광소자(OLED)로 공급한다. 여기서, 발광소자(OLED)로 픽셀전류(Ipixel)가 공급되면 발광소자(OLED)는 픽셀전류(Ipixel)에 대응하여 소정의 빛을 발생한다. 한편, 본 발명의 화소회로(146)는 자신에게 포함된 트랜지스터의 문턱전압을 보상할 수 있는 구조를 갖는다. 실제로, 화소회로(146)는 발광 제어선과 접속되며 트랜지스터의 문턱전압을 보상할 수 있는 공지된 다수의 화소들 중 어느 하나로 선택될 수 있다.
도 16은 도 15에 도시된 본 발명의 제 2실시예에 의한 화소를 상세히 나타내는 도면이다.
도 16을 참조하면, 제 1스위칭블록(144)은 제 1트랜지스터(M11)를 구비한다. 제 1트랜지스터(M11)의 제 1전극은 제 m데이터선(Dm)과 접속되고, 게이트전극은 제 n주사선(Sn)에 접속된다. 그리고, 제 1트랜지스터(M11)의 제 2전극은 화소회로(146)에 접속된다. 이와 같은 제 1트랜지스터(M11)는 제 n주사선(Sn)으로 주사신호가 공급될 때 턴-온된다.
제 2스위칭블록(145)은 제 2트랜지스터(M12)를 구비한다. 제 2트랜지스터(M12)의 제 1전극은 화소회로(146)에 접속되고, 제 2전극은 제 m피드백선(Fm)과 접속된다. 그리고, 제 2트랜지스터(M12)의 게이트전극은 제 n주사선(Sn)에 접속된다. 이와 같은 제 2트랜지스터(M12)는 제 n주사선(Sn)으로 주사신호가 공급될 때 턴-온된다.
화소회로(146)는 제 3트랜지스터(M13), 제 4트랜지스터(M14), 제 5트랜지스터(M15), 제 6트랜지스터(M16), 제 7트랜지스터(M17), 제 1커패시터(C1) 및 제 2커패시터(C2)를 구비한다. 제 3트랜지스터(M13)의 제 1전극은 제 1전원(VDD)에 접속되고, 게이트전극은 제 1커패시터(C1)에 접속된다. 그리고, 제 3트랜지스터(M13)의 제 2전극은 제 6트랜지스터(M16)의 제 1전극에 접속된다. 이와 같은 제 3트랜지스터(M13)는 계조전압(Vdata)에 대응하여 제 1전원(VDD)으로부터 발광소자(OLED)로 흐르는 픽셀전류(Ipixel)를 제어한다.
제 1커패시터(C1)는 제 1스위칭블록(144) 및 제 3트랜지스터(M13)의 게이트전극 사이에 접속된다. 이와 같은 제 1트랜지스터(C1)는 제 3트랜지스터(M13)의 문턱전압에 대응되는 전압을 충전한다.
제 4트랜지스터(M14)는 제 1트랜지스터(M11)와 제 1커패시터(C1)의 공통단자인 제 2노드(N2)와 제 1전원(VDD)의 사이에 접속된다. 이와 같은 제 4트랜지스터(M14)는 제 n-1주사선(Sn-1)으로부터 주사신호가 공급될 때 턴-온된다.
제 2커패시터(C2)는 제 2노드(N2)와 제 1전원(VDD) 사이에 접속된다. 즉, 제 2커패시터(C2)는 제 4트랜지스터(M14)와 병렬로 접속된다. 이와 같은 제 2커패시터(C2)는 데이터신호에 대응되는 전압을 충전한다.
제 5트랜지스터(M15)는 제 3트랜지스터(M13)의 게이트전극과 제 2전극 사이에 접속된다. 이와 같은 제 5트랜지스터(M15)는 제 n-1주사선(Sn-1)으로 주사신호가 공급될 때 턴-온된다.
제 6트랜지스터(M16) 및 제 7트랜지스터(M17)는 제 3트랜지스터(M13)와 발광소자(OLED) 사이에 직렬로 접속된다. 제 6트랜지스터(M16)는 제 n발광 제어선과 접속되어 제 n발광 제어선으로 발광 제어신호가 공급될 때 턴-오프된다. 제 7트랜지스터(M17)는 제 n-1발광 제어선(En-1)과 접속되어 제 n-1발광 제어선(En-1)으로 발광 제어신호가 공급될 때 턴-오프된다.
도 17은 도 16에 도시된 화소로 공급되는 주사신호를 나타내는 도면이다.
도 17을 참조하면, 먼저 j-1(j는 자연수)번째 수평기간(j-1H) 동안 제 n-1주사선(Sn-1)으로 주사신호가 공급된다. 그리고, j-1번째 수평기간(j-1H) 동안 제 n-1발광 제어선(En-1)으로 발광 제어신호가 공급된다.
제 n-1주사선(Sn-1)으로 주사신호가 공급되면 제 4트랜지스터(M14) 및 제 5트랜지스터(M15)가 턴-온된다. 제 n-1발광 제어선(En-1)으로 발광 제어신호가 공급되면 제 7트랜지스터(M17)가 턴-오프된다. 제 4트랜지스터(M14)가 턴-온되면 제 2노드(N2)에 제 1전원(VDD)의 전압이 인가된다. 제 5트랜지스터(M15)가 턴-온되면 제 3트랜지스터(M13)가 다이오드 형태로 접속된다. 그러면, 제 3트랜지스터(M13)의 게이트단자로는 제 1전원(VDD)에서 자신의 문턱전압(Vth)을 감한 전압값이 인가된다. 이 경우, 제 1커패시터(C1)에는 제 3트랜지스터(M13)의 문턱전압에 해당하는 전압이 충전된다.
즉, 본 발명의 화소는 제 n-1주사선(Sn-1)으로 주사신호가 공급될 때 제 1커패시터(C1)에 제 3트랜지스터(M3)의 문턱전압을 충전한다. 한편, 제 n-1주사선 (Sn-1)으로 주사신호가 공급되는 기간동안 제 7트랜지스터(M17)가 턴-오프되기 때문에 발광소자(OLED)로 전류가 공급되지 않는다.
제 j번째 수평기간(jH) 동안 제 n주사선(Sn)으로 주사신호가 공급된다. 그리고, 제 j번째 수평기간(jH) 동안 제 n발광 제어선(En)으로 발광 제어신호가 공급된다. 제 n주사선(Sn)으로 주사신호가 공급되면 제 1트랜지스터(M11) 및 제 2트랜지스터(M12)가 턴-온된다. 제 n발광 제어선(En)으로 발광 제어신호가 공급되면 제 6트랜지스터(M6)가 턴-오프된다.
제 1트랜지스터(M1)가 턴-온되면 데이터신호 공급기간 동안 계조전압(Vdata)이 스위칭소자(M1), 데이터선(Dm) 및 제 1트랜지스터(M11)를 경유하여 제 2노드(N2)로 공급된다. 그러면, 제 2커패시터(C2)에는 제 1전원(VDD)과 계조전압(Vdata)의 차전압에 대응되는 소정의 전압이 충전된다.
피드백 기간동안 제 3트랜지스터(M13)는 제 2커패시터(C2) 및 제 1커패시터(C1)에 충전된 전압에 대응되어 픽셀전류(Ipixel)를 제 2트랜지스터(M12)로 공급한다. 제 2트랜지스터(M12)로 공급된 픽셀전류(Ipixel)는 피드백선(Fm)을 경유하여 데이터 구동부(120)로 공급한다. 이때, 데이터 구동부(120)는 원하는 픽셀전류(Ipixel)가 흐를 수 있도록 제 m데이터선(Dm)으로 공급되는 전압값을 증감시킨다. 실제로, 피드백기간 동안 제 m데이터선(Dm)으로 공급되는 전압값은 원하는 픽셀전류(Ipixel)가 흐를 수 있도록 적어도 1번 이상 변화된다.
한편, 피드백 기간동안 제 6트랜지스터(M16)가 턴-오프되기 때문에 픽셀전류(Ipixel)는 발광소자(OLED)로 공급되지 못한다. 즉, 계조전압(Vdata)에 대응하여 원하는 픽셀전류가 흐르기 이전에 픽셀전류(Ipixel)는 발광소자(OLED)로 공급되지 않는다. 이후, 제 n발광 제어선(En)으로의 발광 제어신호의 공급이 중단되면 제 6트랜지스터(M16)가 턴-온된다. 제 6트랜지스터(M16)가 턴-온되면 제 3트랜지스터(M13)로부터의 픽셀전류(Ipixel)가 제 6트랜지스터(M16) 및 제 7트랜지스터(M17)를 경유하여 발광소자(OLED)로 공급되고, 이에 따라 발광소자(OLED)에서는 소정의 휘도의 빛이 발생된다. 여기서, 픽셀전류(Ipixel)는 피드백 기간동안 적어도 한번 변화 원하는 전류값을 갖도록 변화되기 때문에 발광소자(OLED)에서 원하는 휘도의 빛을 생성할 수 있다.
도 18은 도 16에 도시된 제 1스위칭블록의 다른 실시예를 나타내는 도면이다. 도 18에서 제 1스위칭블록(144)을 제외한 구성은 도 16에 도시된 화소와 동일하므로 상세한 설명은 생략하기로 한다.
도 18을 참조하면, 본 발명의 제 1스위칭블록은(144)은 제 1트랜지스터(M11) 및 제 2트랜지스터(M12)를 구비한다. 제 1트랜지스터(M11)의 제 1전극은 제 m데이터선(Dm)과 접속되고, 게이트전극은 제 n주사선(Sn)에 접속된다. 그리고, 제 1트랜지스터(M11)의 제 2전극은 제 2트랜지스터(M12)의 제 1전극과 접속된다. 이와 같은 제 1트랜지스터(M11)는 제 n주사선(Sn)으로 주사신호가 공급될 때 턴-온되어 계조전압(Vdata)을 화소회로(146)로 공급한다.
제 2트랜지스터(M12)의 제 1전극은 제 1트랜지스터(M11)의 제 2전극과 접속되고, 게이트전극은 발광 제어선(En)과 접속된다. 그리고, 제 2트랜지스터(M12)의 제 2전극은 화소회로(146)와 접속된다. 여기서, 제 2트랜지스트(M12)의 제 1전극 및 제 2전극은 전기적으로 접속된다. 따라서, 제 1트랜지스터(M11)가 턴-온되면 제 2트랜지스터(M12)의 턴-온 또는 턴-오프와 무관하게 계조전압(Vdata)이 화소회로(146)로 공급된다. 이와 같은 제 2트랜지스터(M12)는 제 1트랜지스터(M11)의 스위칭 에러를 줄이기 위하여 사용된다. 실제로, 제 1스위칭블록(144)에 제 2트랜지스터(M12)가 설치되면 스위칭에러를 줄일 수 있고, 이에 따라 구동의 신뢰성을 향상시킬 수 있다.
도 19는 도 16에 도시된 제 1스위칭블록의 또 다른 실시예를 나타내는 도면이다. 도 19에서 제 1스위칭블록(144)을 제외한 구성은 도 16에 도시된 화소와 동일하므로 상세한 설명은 생략하기로 한다.
도 19를 참조하면, 제 1스위칭블록(144)은 트랜스미션 게이트(Transmission Gate) 형태로 접속된 제 1트랜지스터(M11) 및 제 2트랜지스터(M12)를 구비한다. 피모스(PMOS) 도전형으로 형성된 제 1트랜지스터(M11)의 게이트전극은 제 n주사선(Sn)에 접속되고 제 1전극은 데이터선(Dm)에 접속된다. 그리고, 제 1트랜지스터(M11)의 제 2전극은 화소회로(146)에 접속된다. 엔모스(NMOS) 도전형으로 형성된 제 2트랜지스터(M12)의 게이트전극은 제 n발광 제어선(En)에 접속되고 제 2전극은 데이터선(Dm)에 접속된다. 그리고, 제 2트랜지스터(M12)의 제 1전극은 화소회로(146)에 접속된다. 이와 같은 제 2트랜지스터(M12)는 발광 제어신호가 공급될 때 턴-온되어 계조전압(Vdata)을 화소회로(146)로 공급된다.
즉, 제 1트랜지스터(M11) 및 제 2트랜지스터(M12)는 동일한 시간에 턴-온되어 데이터선(Dm)과 화소회로(146)를 전기적으로 접속시킨다. 여기서, 제 1트랜지스터(M11) 및 제 2트랜지스터(M12)가 트랜스미션 게이트 형태로 접속되면 스위칭 에러를 최소화할 수 있다. 실제로, 제 1트랜지스터(M11) 및 제 2트랜지스터(M12)가 트랜스미션 게이트 형태로 접속되면 전압-전류 특성 곡선이 대략 직선 형태로 설정되기 때문에 스위칭 에러를 최소화할 수 있다.
한편, 본 발명에서 제 1스위칭블록(144)은 도 20과 같이 트랜스미션 게이트 형태로 접속된 트랜지스터들(M111,M112,M121,M122)을 더 구비할 수 있다. 실제로, 제 1스위칭블록(144)은 트랜스미션 게이트 형태로 접속된 적어도 하나 이상의 앤모스 트랜지스터 및 피모스 트랜지스터를 구비한다.
그리고, 본 발명에서 설명된 화소들은 도 21과 같이 엔모스 트랜지스터들로 변경될 수 있다. 실제로 도 21의 화소는 도 18에 도시된 화소의 피모스 트랜지스터들을 엔모스 트랜지스터로 변경하여 구성된다. 도 21과 같이 화소들이 엔모스 트랜지스터들로 구성되면 당업자에게 널리 알려진 바와 같이 주사신호 및 발광 제어신호의 극성이 반전될 뿐 그 외의 동작과정을 동일하다.
또한, 본 발명의 화소회로(146)에서 제 2커패시터(C2)는 도 22와 같이 제 1커패시터(C1)와 제 4트랜지스터(M14)의 공통노드인 제 3노드(N3)와 제 1전원(VDD) 사이에 설치될 수 있다. 도 22에서 제 2커패시터(C2)의 설치위치만 변경될 뿐 구동과정은 도 18에 도시된 화소와 동일하다.
그리고, 본 발명에서는 도 23에 기재된 바와 같이 발광소자(OLED)로 공급되 는 픽셀전류의 공급시점을 제어하기 위하여 하나의 트랜지스터(M16)이 포함될 수 있다. 이 경우, 도 24에 도시된 바와 같이 제 n발광 제어선(En)으로 공급되는 발광 제어신호가 대략 2개의 주사신호와 중첩되도록 공급된다.
상기 발명의 상세한 설명과 도면은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 따라서, 이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 보호 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여 져야만 할 것이다.
상술한 바와 같이, 본 발명의 실시 예에 따른 화소 및 이를 이용한 발광 표시장치에 의하면 데이터에 대응하는 계조전류와 화소에서 흐르는 픽셀전류를 비교하고, 비교된 결과에 대응하여 픽셀전류가 계조전류와 유사한 전류값으로 변화되도록 계조전압(데이터신호)을 변경함으로써 원하는 휘도의 영상을 표시할 수 있다. 특히, 본 발명에서는 화소들각각으로부터 픽셀전류를 피드백받아 계조전압을 변경시키기 때문에 화소들 각각에 포함된 트랜지스터들의 불균일과 무관하게 원하는 휘도의 영상을 표시할 수 있다. 그리고, 본 발명에서는 화소들 각각은 트랜지스터의 문턱전압을 보상할 수 있는 구조를 갖는다. 이와 같이 화소들 각각이 트랜지스터 의 문턱전압을 보상할 수 있는 구조로 형성되면 빠른 시간안에 원하는 픽셀전류를 생성할 수 있다.

Claims (10)

  1. 발광소자와;
    상기 발광소자와 접속되며 데이터신호에 대응되는 픽셀전류를 상기 발광소자로 공급하기 위한 화소회로와;
    데이터선, 주사선 및 상기 화소회로와 접속되어 상기 데이터신호를 상기 화소회로로 공급하기 위한 제 1스위칭블록과;
    상기 화소회로, 주사선 및 피드백선과 접속되며 상기 픽셀전류를 상기 피드백선으로 공급하기 위한 제 2스위칭블록을 구비하며;
    상기 화소회로는 상기 픽셀전류를 생성하기 위한 적어도 하나의 트랜지스터와, 상기 트랜지스터의 문턱전압에 대응하는 전압을 충전하기 위한 적어도 하나의 커패시터를 구비하는 화소.
  2. 제 1항에 있어서,
    상기 제 1스위칭블록은 상기 주사선으로부터 주사신호가 공급될 때 상기 데이터선으로 공급되는 상기 데이터신호를 상기 화소회로로 공급하기 위한 적어도 하나의 트랜지스터를 구비하는 화소.
  3. 제 2항에 있어서,
    상기 제 1스위칭블록과 접속되며 상기 주사신호와 반대의 극성을 가지는 발 광 제어신호를 공급받는 발광 제어선을 더 구비하는 화소.
  4. 제 3항에 있어서,
    상기 제 1스위칭블록은
    상기 주사선으로 주사신호가 공급될 때 턴-온되어 상기 데이터선으로부터 공급되는 상기 데이터신호를 상기 화소회로로 공급하기 위한 제 1트랜지스터와,
    상기 제 1트랜지스터와 상기 화소회로 사이에 접속되며 게이트전극이 상기 발광 제어선과 접속되는 제 2트랜지스터를 구비하며,
    상기 상기 제 2트랜지스터의 제 1전극 및 제 2전극은 전기적으로 접속되는 화소.
  5. 제 4항에 있어서,
    상기 제 1스위칭블록은
    상기 주사선과 접속된 적어도 하나의 피모스 도전형의 제 1트랜지스터와,
    상기 제 1트랜지스터과 트랜스미션 게이트 형태로 접속되며 상기 발광 제어선과 접속되는 적어도 하나의 엔모스 도전형의 제 2트랜지스터를 구비하는 화소.
  6. 제 1항에 있어서,
    상기 제 2스위칭블록은 상기 주사선으로 주사신호가 공급될 때 상기 픽셀전류를 상기 피드백선으로 공급하기 위한 적어도 하나의 트랜지스터를 구비하는 화 소.
  7. 제 3항에 있어서,
    상기 화소회로는
    상기 데이터신호에 대응되어 제 1전원으로부터 상기 발광소자로 공급되는 상기 픽셀전류를 생성하는 제 1트랜지스터와,
    상기 제 1스위칭블록과 상기 제 1트랜지스터 사이에 접속되어 상기 제 1트랜지스터의 문턱전압에 대응되는 전압을 충전하기 위한 제 1커패시터와,
    상기 제 1커패시터와 상기 제 1스위칭블록의 공통단자인 제 1노드와 상기 제 1전원 사이에 접속되며 제 n(n은 자연수)-1 주사선에 의해 제어되는 제 2트랜지스터와,
    상기 제 1노드와 상기 제 1전원 사이에 접속되어 상기 데이터신호에 대응되는 전압을 충전하기 위한 제 2커패시터와,
    상기 제 2트랜지스터의 게이트전극과 제 2전극 사이에 접속되며 상기 제 n-1주사선에 의해 제어되는 제 3트랜지스터를 구비하는 화소.
  8. 제 7항에 있어서,
    상기 주사선 및 발광 제어선 중 어느 하나에 접속되고, 상기 픽셀전류가 상기 발광소자로 공급되는 시점을 제어하는 적어도 하나의 제 4트랜지스터를 더 구비하는 화소.
  9. 제 8항에 있어서,
    상기 적어도 하나의 제 4트랜지스터는 상기 제 2스위칭블록과 교번적으로 구동되면서 상기 픽셀전류를 상기 발광소자로 공급하는 화소.
  10. 주사선들과;
    상기 주사선들과 교차되는 방향으로 형성되는 데이터선들 및 피드백선들과;
    상기 주사선들, 데이터선들 및 피드백선들과 접속되는 복수의 화소를 포함하는 화상 표시부와;
    상기 주사선들로 주사신호를 순차적으로 공급하기 위한 주사 구동부와;
    상기 데이터선들로 계조전압을 공급하고, 상기 계조전압에 대응하여 상기 화소들 각각에서 흐르는 픽셀전류를 상기 피드백선을 경유하여 공급받으며 상기 공급받은 픽셀전류에 대응하여 상기 데이터선들로 공급되는 전압값을 증감시키는 데이터 구동부를 구비하며,
    상기 화소는 제 1항 내지 제 9항 중 어느 한 항에 기재된 화소인 발광 표시장치.
KR1020040112531A 2004-12-24 2004-12-24 화소 및 이를 이용한 발광 표시장치 KR100613090B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040112531A KR100613090B1 (ko) 2004-12-24 2004-12-24 화소 및 이를 이용한 발광 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040112531A KR100613090B1 (ko) 2004-12-24 2004-12-24 화소 및 이를 이용한 발광 표시장치

Publications (2)

Publication Number Publication Date
KR20060073695A true KR20060073695A (ko) 2006-06-28
KR100613090B1 KR100613090B1 (ko) 2006-08-16

Family

ID=37166592

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040112531A KR100613090B1 (ko) 2004-12-24 2004-12-24 화소 및 이를 이용한 발광 표시장치

Country Status (1)

Country Link
KR (1) KR100613090B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8514152B2 (en) 2009-02-05 2013-08-20 Samsung Display Co., Ltd. Display device with improved luminance uniformity among pixels and driving method thereof
KR101499243B1 (ko) * 2009-01-23 2015-03-09 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
JP2021103322A (ja) * 2006-10-26 2021-07-15 株式会社半導体エネルギー研究所 表示装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021103322A (ja) * 2006-10-26 2021-07-15 株式会社半導体エネルギー研究所 表示装置
JP2022095867A (ja) * 2006-10-26 2022-06-28 株式会社半導体エネルギー研究所 表示装置
US11887535B2 (en) 2006-10-26 2024-01-30 Semiconductor Energy Laboratory Co., Ltd. Electronic device, display device, and semiconductor device and method for driving the same
KR101499243B1 (ko) * 2009-01-23 2015-03-09 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
US8514152B2 (en) 2009-02-05 2013-08-20 Samsung Display Co., Ltd. Display device with improved luminance uniformity among pixels and driving method thereof

Also Published As

Publication number Publication date
KR100613090B1 (ko) 2006-08-16

Similar Documents

Publication Publication Date Title
KR100604066B1 (ko) 화소 및 이를 이용한 발광 표시장치
US10192491B2 (en) Data driver, organic light emitting display device using the same, and method of driving the organic light emitting display device
KR100613091B1 (ko) 데이터 집적회로 및 이를 이용한 발광 표시장치와 그의구동방법
KR100698699B1 (ko) 데이터 구동회로와 이를 이용한 발광 표시장치 및 그의구동방법
KR100658265B1 (ko) 데이터 구동회로와 이를 이용한 발광 표시장치 및 그의구동방법
US20060139264A1 (en) Data driver and light emitting diode display device including the same
KR20080080753A (ko) 화소 및 이를 이용한 유기전계발광 표시장치 및 그의구동방법
KR20100010594A (ko) 유기전계발광 표시장치
KR100703430B1 (ko) 화소 및 이를 이용한 유기 발광 표시장치
KR100613088B1 (ko) 데이터 집적회로 및 이를 이용한 발광 표시장치
KR100700846B1 (ko) 데이터 집적회로 및 이를 이용한 발광 표시장치
KR100645696B1 (ko) 화소 및 이를 이용한 발광 표시장치
KR100703429B1 (ko) 화소 및 이를 이용한 유기 발광 표시장치
KR100613093B1 (ko) 데이터 집적회로 및 이를 이용한 발광 표시장치
KR100611914B1 (ko) 데이터 집적회로 및 이를 이용한 발광 표시장치와 그의구동방법
KR100645695B1 (ko) 화소 및 이를 이용한 발광 표시장치
KR100604067B1 (ko) 버퍼 및 이를 이용한 데이터 집적회로와 발광 표시장치
KR100613090B1 (ko) 화소 및 이를 이용한 발광 표시장치
KR100688820B1 (ko) 데이터 집적회로와 이를 이용한 발광 표시장치
KR100658266B1 (ko) 데이터 구동회로와 이를 이용한 발광 표시장치 및 그의구동방법
KR100613094B1 (ko) 데이터 집적회로 및 이를 이용한 발광 표시장치
KR100613087B1 (ko) 화소 및 이를 이용한 발광 표시장치
KR100611913B1 (ko) 데이터집적회로 및 이를 이용한 발광 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120730

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180802

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190801

Year of fee payment: 14