KR20060072503A - 유기 박막 트랜지스터, 유기 박막 트랜지스터 어레이,상기 유기 박막 트랜지스터 또는 상기 유기 박막트랜지스터 어레이를 구비한 평판 디스플레이 장치 및상기 유기 박막 트랜지스터 어레이의 제조방법 - Google Patents
유기 박막 트랜지스터, 유기 박막 트랜지스터 어레이,상기 유기 박막 트랜지스터 또는 상기 유기 박막트랜지스터 어레이를 구비한 평판 디스플레이 장치 및상기 유기 박막 트랜지스터 어레이의 제조방법 Download PDFInfo
- Publication number
- KR20060072503A KR20060072503A KR1020040111163A KR20040111163A KR20060072503A KR 20060072503 A KR20060072503 A KR 20060072503A KR 1020040111163 A KR1020040111163 A KR 1020040111163A KR 20040111163 A KR20040111163 A KR 20040111163A KR 20060072503 A KR20060072503 A KR 20060072503A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- source
- thin film
- drain
- source electrode
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 120
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 40
- 239000004065 semiconductor Substances 0.000 claims abstract description 89
- 239000000758 substrate Substances 0.000 claims abstract description 81
- 239000010408 film Substances 0.000 claims abstract description 51
- 229920002120 photoresistant polymer Polymers 0.000 claims description 56
- 238000000034 method Methods 0.000 claims description 55
- 238000002955 isolation Methods 0.000 claims description 30
- 239000000463 material Substances 0.000 claims description 20
- 238000007641 inkjet printing Methods 0.000 claims description 10
- 150000004767 nitrides Chemical group 0.000 claims description 9
- 230000001678 irradiating effect Effects 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 238000004528 spin coating Methods 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 5
- 238000000926 separation method Methods 0.000 claims description 2
- 230000003071 parasitic effect Effects 0.000 description 6
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000011368 organic material Substances 0.000 description 3
- 238000011160 research Methods 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- HSFWRNGVRCDJHI-UHFFFAOYSA-N alpha-acetylene Natural products C#C HSFWRNGVRCDJHI-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 229920001197 polyacetylene Polymers 0.000 description 1
- 238000010189 synthetic method Methods 0.000 description 1
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/464—Lateral top-gate IGFETs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
- H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
Landscapes
- Thin Film Transistor (AREA)
Abstract
본 발명은 제조공정이 단순하고 제조비용이 저렴하면서도 수율이 높은 유기 박막 트랜지스터, 유기 박막 트랜지스터 어레이, 상기 유기 박막 트랜지스터 또는 상기 유기 박막 트랜지스터 어레이를 구비한 평판 디스플레이 장치 및 상기 유기 박막 트랜지스터 어레이의 제조방법을 위하여, 기판과, 상기 기판의 상부에 구비된 소스 전극 및 드레인 전극과, 상기 소스 전극의 상기 드레인 전극 방향의 단부 및 상기 드레인 전극의 상기 소스 전극 방향의 단부가 노출되도록 상기 소스 전극 및 상기 드레인 전극을 덮는 제 1절연막과, 상기 소스 전극 및 상기 드레인 전극에 각각 접하는 유기 반도체층과, 상기 유기 반도체층을 덮는 제 2절연막, 그리고 상기 제 2절연막의 상부에 구비되는 게이트 전극을 구비하는 것을 특징으로 하는 유기 박막 트랜지스터, 유기 박막 트랜지스터 어레이, 상기 유기 박막 트랜지스터 또는 상기 유기 박막 트랜지스터 어레이를 구비한 평판 디스플레이 장치 및 상기 유기 박막 트랜지스터 어레이의 제조방법을 제공한다.
Description
도 1은 종래의 스태거드형 유기 박막 트랜지스터를 개략적으로 도시하는 단면도.
도 2는 본 발명의 바람직한 일 실시예에 따른 스태거드형 유기 박막 트랜지스터를 개략적으로 도시하는 단면도.
도 3은 본 발명의 바람직한 또 다른 일 실시예에 따른 유기 박막 트랜지스터를 개략적으로 도시하는 단면도.
도 4는 본 발명의 바람직한 또 다른 일 실시예에 따른 유기 박막 트랜지스터를 개략적으로 도시하는 단면도.
도 5는 본 발명의 바람직한 또 다른 일 실시예에 따른 유기 박막 트랜지스터를 개략적으로 도시하는 단면도.
도 6은 본 발명의 바람직한 또 다른 일 실시예에 따른 유기 박막 트랜지스터를 개략적으로 도시하는 단면도.
도 7은 본 발명의 바람직한 또 다른 일 실시예에 따른 유기 박막 트랜지스터 어레이를 개략적으로 도시하는 단면도.
도 8은 본 발명의 바람직한 또 다른 일 실시예에 따른 유기 박막 트랜지스터 어레이를 개략적으로 도시하는 단면도.
도 9는 본 발명의 바람직한 또 다른 일 실시예에 따른 유기 박막 트랜지스터 어레이를 개략적으로 도시하는 단면도.
도 10은 본 발명의 바람직한 또 다른 일 실시예에 따른 유기 박막 트랜지스터 어레이를 개략적으로 도시하는 단면도.
도 11 내지 도 18은 본 발명의 바람직한 일 실시예에 따른 유기 박막 트랜지스터 어레이의 제조공정을 개략적으로 도시하는 단면도들.
<도면의 주요부분에 대한 부호의 설명>
110: 기판 120: 소스 전극
130: 드레인 전극 150: 제 1절연막
160: 유기 반도체층 170: 제 2절연막
180: 게이트 전극
본 발명은 유기 박막 트랜지스터, 유기 박막 트랜지스터 어레이, 상기 유기 박막 트랜지스터 또는 상기 유기 박막 트랜지스터 어레이를 구비한 평판 디스플레 이 장치 및 상기 유기 박막 트랜지스터 어레이의 제조방법에 관한 것으로서, 더 상세하게는 제조공정이 단순하고 제조비용이 저렴하면서도 수율이 높은 유기 박막 트랜지스터, 유기 박막 트랜지스터 어레이, 상기 유기 박막 트랜지스터 또는 상기 유기 박막 트랜지스터 어레이를 구비한 평판 디스플레이 장치 및 상기 유기 박막 트랜지스터 어레이의 제조방법에 관한 것이다.
반도체 특성을 나타내는 공액성 유기 고분자인 폴리아세틸렌이 개발된 이후, 유기물의 특징, 즉 합성 방법이 다양하고 섬유나 필름 형태로 용이하게 성형할 수 있다는 특징과, 유연성, 전도성 및 저렴한 생산비 등의 장점 때문에, 유기물을 이용한 트랜지스터에 대한 연구가 기능성 전자소자 및 광소자 등의 광범위한 분야에서 활발히 이루어지고 있다.
실리콘으로 형성되는 반도체층을 구비하는 기존의 실리콘 박막 트랜지스터(silicon thin film transistor)의 경우, 고농도의 불순물로 도핑된 소스 영역 및 드레인 영역과 상기 두 영역의 사이에 형성된 채널 영역을 갖는 반도체층을 가지며, 상기 반도체층과 절연되어 상기 채널 영역에 대응되는 영역에 위치하는 게이트 전극과, 상기 소스 영역 및 드레인 영역에 각각 접촉되는 소스 전극 및 드레인 전극을 갖는다.
그러나 상기와 같은 구조의 기존의 실리콘 박막 트랜지스터에는 제조 비용이 많이 들고, 외부의 충격에 의해 쉽게 깨지며, 300℃ 이상의 고온 공정에 의해 생산되기 때문에 플라스틱 기판 등을 사용할 수 없다는 등의 문제점이 있다.
특히 액정 디스플레이 장치(LCD : liquid display device)나 전계발광 디스 플레이 장치(ELD : electroluminescence display device) 등의 평판 디스플레이 장치에는 각 화소의 동작을 제어하는 스위칭 소자 및 각 화소의 구동 소자로 박막 트랜지스터가 사용되는 바, 이러한 평판 디스플레이 장치에 있어서 최근 요구되고 있는 대형화 및 박형화와 더불어 플렉서블(flexible) 특성을 만족시키기 위해, 기존의 글라스재가 아닌 플라스틱재 등으로 구비되는 기판을 사용하려는 시도가 계속되고 있다. 그러나 플라스틱 기판을 사용할 경우에는 전술한 바와 같이 고온 공정이 아닌 저온 공정을 사용해야 한다. 따라서, 종래의 실리콘 박막 트랜지스터를 사용하기가 어려운 문제가 있었다.
반면, 박막 트랜지스터의 반도체층으로 유기막을 사용할 경우에는 이러한 문제점들을 해결할 수 있기 때문에, 최근 유기막을 반도체층으로 사용하는 유기 박막 트랜지스터(organic thin film transistor)에 대한 연구가 활발히 이루어지고 있다.
도 1은 종래의 스태거드형(staggered type) 유기 박막 트랜지스터를 개략적으로 도시하는 단면도이다. 도 1을 참조하면, 기판(10) 상에 소스 전극(20) 및 드레인 전극(30)이 구비되고, 상기 소스 전극(20) 및 상기 드레인 전극(30)에 접하는 유기 반도체층(60)이 구비되며, 상기 유기 반도체층(60) 상에 게이트 절연막(70)이 구비되고, 그 상부에 게이트 전극(80)이 구비된다.
상기와 같은 구조에 있어서 상기 게이트 전극(80)의 단부는 상기 소스 전극(20)의 단부 및 상기 드레인 전극(30)의 단부와 중첩되는 바, 중첩되지 않을 경우에는 상기 유기 반도체층(60)에 형성되는 채널이 상기 소스 전극(20) 및 상기 드레 인 전극(30)에 연결되지 않을 수도 있기 때문이다. 그러나 상기 게이트 전극(80)이 상기 소스 전극(20) 또는 상기 드레인 전극(30)과 중첩되는 부분이 많을 경우에는 기생 커패시턴스(capacitance)가 커지게 된다. 따라서 상기 게이트 전극(80)의 단부가 정확히 상기 소스 전극(20)의 단부 및 상기 드레인 전극(30)의 단부에만 중첩되도록 해야만 한다는 문제점이 있었다.
또한, 도 1에 도시된 바와 같은 종래의 유기 박막 트랜지스터가 복수개 구비된 유기 박막 트랜지스터 어레이를 제조할 경우, 각 유기 박막 트랜지스터들간의 크로스 토크를 방지하기 위한 수단을 구비해야만 했으나, 유기막의 특성상 종래의 포토 리지스트 등을 사용하여 유기 반도체층을 깨끗하게 패터닝하기 힘들다는 문제점이 있었다.
또한, 증착 등의 방법을 통해 도 1에 도시된 바와 같은 구조의 유기 박막 트랜지스터를 제조하기 위해서는 마스크를 여러 번 사용해야만 한다는 문제점도 있었다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 제조공정이 단순하고 제조비용이 저렴하면서도 수율이 높은 유기 박막 트랜지스터, 유기 박막 트랜지스터 어레이, 상기 유기 박막 트랜지스터 또는 상기 유기 박막 트랜지스터 어레이를 구비한 평판 디스플레이 장치 및 상기 유기 박막 트랜지스터 어레이의 제조방법을 제공하는 것을 목적으로 한다.
상기와 같은 목적 및 그 밖의 여러 목적을 달성하기 위하여, 본 발명은, 기판과, 상기 기판의 상부에 구비된 소스 전극 및 드레인 전극과, 상기 소스 전극의 상기 드레인 전극 방향의 단부 및 상기 드레인 전극의 상기 소스 전극 방향의 단부가 노출되도록, 상기 소스 전극 및 상기 드레인 전극을 덮는 제 1절연막과, 상기 소스 전극 및 상기 드레인 전극에 각각 접하는 유기 반도체층과, 상기 유기 반도체층을 덮는 제 2절연막, 그리고 상기 제 2절연막의 상부에 구비되는 게이트 전극을 구비하는 것을 특징으로 하는 유기 박막 트랜지스터를 제공한다.
이러한 본 발명의 다른 특징에 의하면, 상기 기판은 투명한 기판인 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제 1절연막은 포토 리지스트인 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 유기 반도체층은 상기 제 1절연막을 덮도록 구비되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 유기 반도체층은 상기 소스 전극의 상기 드레인 전극 방향의 단부 및 상기 드레인 전극의 상기 소스 전극 방향의 단부 사이에 구비되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제 2절연막은 상기 제 1절연막을 덮도록 구비되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 게이트 전극은, 상기 제 2절연막을 덮도록 구비되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 게이트 전극은, 상기 소스 전극의 상기 드레인 전극 방향의 단부 및 상기 드레인 전극의 상기 소스 전극 방향의 단부 사이의 영역에 대응되도록 구비되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 소스 전극의 상기 드레인 전극 방향의 반대 방향 및 상기 드레인 전극의 상기 소스 전극 방향의 반대 방향 중 적어도 한 곳에는, 상기 소스 전극 및 상기 드레인 전극과 동일 평면상에 구비되는 격리벽이 더 구비되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 격리벽은 자외선을 차단하는 물질로 형성된 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 격리벽은 나이트라이드 필름인 것으로 할 수 있다.
본 발명은 또한 상기와 같은 목적을 달성하기 위하여, 기판과, 상기 기판의 상부에 구비된 복수개의 소스 전극 및 드레인 전극의 쌍들과, 상기 각 소스 전극의 상기 소스 전극에 대응하는 드레인 전극 방향의 단부 및 상기 각 드레인 전극의 상기 드레인 전극에 대응하는 소스 전극 방향의 단부가 노출되도록, 상기 소스 전극들 및 상기 드레인 전극들을 덮는 제 1절연막과, 상기 소스 전극들의 노출된 단부와 상기 드레인 전극들의 노출된 단부에 접하는 유기 반도체층과, 상기 유기 반도체층을 덮는 제 2절연막, 그리고 상기 제 2절연막의 상부에 구비되고 상기 각 소스 전극 및 드레인 전극의 쌍에 대응되도록 구비되는 게이트 전극들을 구비하는 것을 특징으로 하는 유기 박막 트랜지스터 어레이를 제공한다.
이러한 본 발명의 다른 특징에 의하면, 상기 기판은 투명한 기판인 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제 1절연막은 포토 리지스트인 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 소스 전극 및 드레인 전극의 쌍들 사이에는 격리벽들이 더 구비되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 격리벽들은 자외선을 차단하는 물질로 형성되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 격리벽들은 나이트라이드 필름인 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 유기 반도체층은 상기 기판의 전면에 걸쳐 구비되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 유기 반도체층은 상기 각 소스 전극 및 드레인 전극의 쌍에 대응되도록 구비되는 것으로 할 수 있다.
본 발명은 또한 상기와 같은 목적을 달성하기 위하여, 상기와 같은 유기 박막 트랜지스터를 구비한 것을 특징으로 하는 평판 디스플레이 장치를 제공한다.
본 발명은 또한 상기와 같은 목적을 달성하기 위하여, 상기와 같은 유기 박막 트랜지스터 어레이를 구비한 것을 특징으로 하는 평판 디스플레이 장치를 제공한다.
본 발명은 또한 상기와 같은 목적을 달성하기 위하여, 기판의 상부에 복수개 의 소스 전극 및 드레인 전극의 쌍들을 형성하는 단계와, 상기 소스 전극들 및 상기 드레인 전극들을 덮도록 파지티브 포토 리지스트를 도포하는 단계와, 상기 기판을 통해 상기 포토 리지스트에 자외선을 조사하는 단계와, 상기 포토 리지스트를 현상하여, 상기 각 소스 전극의 상기 소스 전극에 대응하는 드레인 전극 방향의 단부 및 상기 각 드레인 전극의 상기 드레인 전극에 대응하는 소스 전극 방향의 단부가 노출되도록 하는 단계와, 상기 각 소스 전극의 노출된 단부와 상기 소스 전극에 대응하는 드레인 전극의 노출된 단부에 각각 접하는 유기 반도체층을 형성하는 단계와, 상기 유기 반도체층을 덮도록 제 2절연막을 형성하는 단계, 그리고 상기 제 2절연막의 상부에, 상기 각 소스 전극 및 드레인 전극의 쌍에 대응되도록 게이트 전극들을 형성하는 단계를 구비하는 것을 특징으로 하는 유기 박막 트랜지스터 어레이의 제조방법을 제공한다.
이러한 본 발명의 다른 특징에 의하면, 상기 기판은 투명한 기판인 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 기판의 상부에 복수개의 소스 전극 및 드레인 전극의 쌍들을 형성하는 단계와, 상기 소스 전극들 및 상기 드레인 전극들을 덮도록 파지티브 포토 리지스트를 도포하는 단계 사이에, 상기 소스 전극 및 드레인 전극의 쌍들 사이에 격리벽들을 형성하는 단계를 더 구비하는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 기판의 상부에 복수개의 소스 전극 및 드레인 전극의 쌍들을 형성하는 단계 이전에, 기판의 상부에 복수개의 격리벽들 을 형성하는 단계를 더 구비하고, 상기 기판의 상부에 복수개의 소스 전극 및 드레인 전극의 쌍들을 형성하는 단계는, 상기 격리벽들 사이의 각 공간에 소스 전극 및 드레인 전극의 쌍을 형성하는 단계인 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 격리벽들은 자외선을 차단하는 물질로 형성된 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 격리벽들은 나이트라이드 필름인 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 각 소스 전극의 노출된 단부와 상기 소스 전극에 대응하는 드레인 전극의 노출된 단부에 각각 접하는 유기 반도체층을 형성하는 단계는, 스핀 코팅 방법을 이용하여 유기 반도체층을 형성하는 단계인 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 각 소스 전극의 노출된 단부와 상기 소스 전극에 대응하는 드레인 전극의 노출된 단부에 각각 접하는 유기 반도체층을 형성하는 단계는, 유기 반도체층을 형성하는 물질을 상기 각 소스 전극 및 상기 소스 전극에 대응하는 드레인 전극 사이에 잉크젯 프린팅 방법으로 떨어트려 유기 반도체층을 형성하는 단계인 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제 2절연막의 상부에 상기 각 소스 전극 및 드레인 전극의 쌍에 대응되도록 게이트 전극들을 형성하는 단계는, 마스크를 이용한 증착을 통해, 상기 제 2절연막의 상부에 상기 각 소스 전극 및 드레인 전극의 쌍에 대응되도록 게이트 전극들을 형성하는 단계인 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제 2절연막의 상부에 상기 각 소스 전극 및 드레인 전극의 쌍에 대응되도록 게이트 전극들을 형성하는 단계는, 상기 제 2절연막을 덮도록 게이트 전극층을 형성하는 단계와, 상기 게이트 전극층을 패터닝하여 상기 각 소스 전극 및 드레인 전극의 쌍에 대응되도록 게이트 전극들을 형성하는 단계를 구비하는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 각 소스 전극의 노출된 단부와 상기 소스 전극에 대응하는 드레인 전극의 노출된 단부에 각각 접하는 유기 반도체층을 형성하는 단계는, 스핀 코팅 방법을 이용하여 유기 반도체층을 형성하는 단계이고, 상기 게이트 전극층을 패터닝하여 상기 각 소스 전극 및 드레인 전극의 쌍에 대응되도록 게이트 전극들을 형성하는 단계는, 상기 게이트 전극층 및 상기 유기 반도체층을 동시에 패터닝하여 상기 각 소스 전극 및 드레인 전극의 쌍에 대응되도록 게이트 전극들 및 패터닝된 유기 반도체층을 형성하는 단계인 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 제 2절연막의 상부에 상기 각 소스 전극 및 드레인 전극의 쌍에 대응되도록 게이트 전극들을 형성하는 단계는, 게이트 전극을 형성하는 물질을 상기 각 소스 전극 및 드레인 전극의 쌍에 대응되도록 상기 제 2절연막의 상부에 잉크젯 프린팅 방법으로 떨어트려 게이트 전극들을 형성하는 단계인 것으로 할 수 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.
도 2는 본 발명의 바람직한 제 1 실시예에 따른 스태거드형 유기 박막 트랜 지스터를 개략적으로 도시하는 단면도이다.
도 2를 참조하면, 기판(110)의 상부에 소스 전극(120) 및 드레인 전극(130)이 구비된다. 상기 기판(110)으로는 다양한 것들이 사용될 수 있는데, 특히 후술하는 제 5 실시예에 따른 유기 박막 트랜지스터의 설명에서 상술하는 바와 같이, 제조공정에서의 백 노광(back exposure)을 가능케 하기 위해 투명한 기판을 사용하는 것이 바람직하다.
상기 소스 전극(120) 및 드레인 전극(130)은 동일 평면상에 구비될 수 있다. 그리고 상기 소스 전극(120)의 상기 드레인 전극(130) 방향의 단부 및 상기 드레인 전극(130)의 상기 소스 전극(120) 방향의 단부가 노출되도록, 상기 소스 전극(120) 및 상기 드레인 전극(130)을 덮는 제 1절연막(150)이 구비된다. 후술하는 제조공정에서 설명하는 바와 같이, 상기 제 1절연막(150)은 포토 리지스트, 특히 파지티브 포토 리지스트(positive photo resist)로 형성될 수 있다. 상기와 같은 형태의 제 1절연막(150)을 형성하는 방법은, 후술하는 제 5 실시예에 따른 유기 박막 트랜지스터의 설명에서 상술한다.
이때, 상기 소스 전극(120) 및 상기 드레인 전극(130)에 각각 접하는, 더욱 정확히는 상기 제 1절연막(150)으로 덮이지 않은, 상기 소스 전극(120) 및 상기 드레인 전극(130)의 노출된 부분에 각각 접하는 유기 반도체층(160)이 구비된다. 상기 유기 반도체층(160)은, 도 2에 도시된 바와 같이, 상기 기판(110)의 전면에 걸쳐 구비될 수 있다. 이는 스핀 코팅 방법을 이용하여 형성할 수 있다. 즉, 유기 반도체층을 형성하는 유기물을 상기 제 1 절연막(150)의 상부에 떨어트린 후, 상기 기판(110)을 회전시켜 그 원심력으로 상기 유기물이 상기 기판(110)의 전면, 즉 상기 제 1절연막(150)의 전면에 걸쳐 구비되도록 할 수 있다.
그리고 상기 유기 반도체층(160)을 덮는 제 2절연막(170)이 구비되고, 상기 제 2절연막(170)의 상부에는 게이트 전극(180)이 구비되어 있다. 상기 게이트 전극(180)은, 잉크젯 프린팅 법 또는 증착 방법 등 다양한 방법으로 형성할 수 있다. 이때, 상기 게이트 전극(180)은, 도 2에 도시된 바와 같이, 상기 소스 전극(120) 및 상기 드레인 전극(130)의 상부에까지도 구비될 수 있다.
전술한 바와 같이, 종래의 유기 박막 트랜지스터의 경우 게이트 전극의 단부가 소스 전극의 단부 및 드레인 전극의 단부와 중첩되도록 하는 바, 이는 중첩되지 않을 경우에는 상기 게이트 전극에 의해 유기 반도체층에 형성되는 채널이 상기 소스 전극 및 상기 드레인 전극에 연결되지 않을 수도 있기 때문이다. 그러나 상기 게이트 전극이 상기 소스 전극 또는 상기 드레인 전극과 중첩되는 부분이 많을 경우에는 기생 커패시턴스가 커지게 되므로. 상기 게이트 전극의 단부가 정확히 상기 소스 전극의 단부 및 상기 드레인 전극의 단부에만 중첩되도록 해야만 한다는 문제점이 있었다.
그러나 본 실시예에 따른 유기 박막 트랜지스터의 경우에는 상기 제 1절연막(150)이 상기 소스 전극(120) 및 상기 드레인 전극(130)의 상부에 구비되도록 함으로써, 상기 게이트 전극(180)이 상기 소스 전극(120) 및 상기 드레인 전극(130)과 중첩되는 면적이 크게 되더라도 상기 제 1절연막(150)의 두께에 의해 기생 커패시턴스를 감소시킬 수 있다. 일반적으로 두 금속 사이의 거리가 커지게 됨에 따라 커 패시턴스가 작아지게 되기 때문이다. 따라서, 게이트 전극의 단부가 정확히 소스 전극의 단부 및 드레인 전극의 단부에만 중첩되도록 할 필요가 없게 되므로, 제조공정이 용이해지며, 수율을 향상시킬 수 있다.
도 3은 본 발명의 바람직한 제 2 실시예에 따른 유기 박막 트랜지스터를 개략적으로 도시하는 단면도이다.
도 3을 참조하면, 기판(210)의 상부에 소스 전극(220) 및 드레인 전극(230)이 구비된다. 상기 기판(210)으로는 다양한 것들이 사용될 수 있는데, 후술하는 제 5 실시예에 따른 유기 박막 트랜지스터의 설명에서 상술하는 바와 같이, 제조공정에서의 백 노광(back exposure)을 가능케 하기 위해 투명한 기판을 사용하는 것이 바람직하다.
상기 소스 전극(220) 및 드레인 전극(230)은 동일 평면상에 구비될 수 있다. 그리고 상기 소스 전극(220)의 상기 드레인 전극(230) 방향의 단부 및 상기 드레인 전극(230)의 상기 소스 전극(220) 방향의 단부가 노출되도록, 상기 소스 전극(220) 및 상기 드레인 전극(230)을 덮는 제 1절연막(250)이 구비된다. 후술하는 바와 같이, 상기 제 1절연막(250)은 포토 리지스트, 특히 파지티브 포토 리지스트(positive photo resist)로 형성될 수 있다. 상기와 같은 형태의 제 1절연막(250)을 형성하는 방법은, 후술하는 제 5 실시예에 따른 유기 박막 트랜지스터의 설명에서 상술한다.
한편, 상기 소스 전극(220) 및 상기 드레인 전극(230)에 각각 접하는, 더욱 정확히는 상기 제 1절연막(250)으로 덮이지 않은, 상기 소스 전극(220) 및 상기 드 레인 전극(230)의 노출된 부분에 각각 접하는 유기 반도체층(260)이 구비된다. 상기 유기 반도체층(260)의 상부로는 상기 유기 반도체층(260)을 덮는 제 2절연막(270)이 구비되고, 상기 제 2절연막(270)의 상부에는 게이트 전극(280)이 구비되어 있다.
본 실시예에 따른 유기 박막 트랜지스터가 전술한 실시예에 따른 유기 박막 트랜지스터와 다른 점은, 유기 반도체층(260)이 상기 기판(210)의 전면에 걸쳐 구비되어 있는 것이 아니라 상기 소스 전극(220) 및 상기 드레인 전극(230) 사이, 더 정확히는 상기 소스 전극(220)의 상기 드레인 전극(230) 방향의 단부 및 상기 드레인 전극(230)의 상기 소스 전극 방향(220)의 단부 사이에 구비되어 있다는 것이다. 이는 잉크젯 프린팅 법 등을 이용하여 이룰 수 있다.
그리고 상기 유기 반도체층(260)을 덮는 제 2절연막(270) 역시 상기 제 1절연층(250)의 개구부 내, 즉 상기 소스 전극(220)의 상기 드레인 전극(230) 방향의 단부와 상기 드레인 전극(230)의 상기 소스 전극(220) 방향의 단부 사이에 구비되도록 할 수 있다. 그리고 잉크젯 프린팅 법 등을 이용하여 상기 게이트 전극(280)도 상기 소스 전극(220)의 상기 드레인 전극(230) 방향의 단부와 상기 드레인 전극(230)의 상기 소스 전극(220) 방향의 단부 사이에 구비되도록 할 수 있다.
상기와 같은 구조를 취하도록 함으로써, 상기 게이트 전극(280)에 의해 상기 유기 반도체층(260)에 형성될 채널이 상기 소스 전극(220) 및 상기 드레인 전극(230)과 연결되지 않게 되는 것을 방지하면서도, 상기 게이트 전극(280)이 상기 소스 전극(220) 및 상기 드레인 전극(230)과 중첩되는 면적을 줄임으로써 기생 커패 시턴스를 줄일 수 있다. 또한, 복수개의 유기 박막 트랜지스터들이 나열된 유기 박막 트랜지스터 어레이를 제조할 경우, 필연적으로 게이트 전극들이 패터닝되도록 해야 하는 바, 상기와 같은 구조를 취함으로써 자연스럽게 게이트 전극들이 패터닝되도록 할 수 있다.
물론, 도 4에 도시된 제 3 실시예에 따른 유기 박막 트랜지스터와 같이, 유기 반도체층(360)만 소스 전극(320)의 드레인 전극(330) 방향의 단부와 상기 드레인 전극(330)의 상기 소스 전극(320) 방향의 단부 사이에 구비되고, 제 2절연막(370) 및 게이트 전극(380)은 기판(310)의 전면에 걸쳐 구비되도록 할 수도 있다. 또한, 도 5에 도시된 제 4 실시예에 따른 유기 박막 트랜지스터와 같이, 유기 반도체층(460) 및 제 2절연막(470)은 기판(410)의 전면에 걸쳐 구비되고, 게이트 전극은 소스 전극(420)의 드레인 전극(430) 방향의 단부와 상기 드레인 전극(430)의 상기 소스 전극(420) 방향의 단부 사이에 구비되도록 할 수도 있는 등, 다양한 변형이 가능함은 물론이다. 이는 후술할 실시예들에 있어서도 동일하다.
도 6은 본 발명의 바람직한 제 5 실시예에 따른 유기 박막 트랜지스터를 개략적으로 도시하는 단면도이다.
도 6을 참조하면, 기판(510)의 상부에 소스 전극(520) 및 드레인 전극(530)이 구비된다. 상기 기판(510)으로는 다양한 것들이 사용될 수 있는데, 후술하는 바와 같이, 제조공정에서의 백 노광(back exposure)을 가능케 하기 위해 투명한 기판을 사용하는 것이 바람직하다.
상기 소스 전극(520) 및 드레인 전극(530)은 동일 평면상에 구비될 수 있다. 그리고 상기 소스 전극(520)의 상기 드레인 전극(530) 방향의 단부 및 상기 드레인 전극(530)의 상기 소스 전극(520) 방향의 단부가 노출되도록, 상기 소스 전극(520) 및 상기 드레인 전극(530)을 덮는 제 1절연막(550)이 구비된다. 후술하는 바와 같이, 상기 제 1절연막(550)은 포토 리지스트, 특히 파지티브 포토 리지스트(positive photo resist)로 형성될 수 있다. 상기와 같은 형태의 제 1절연막(550)을 형성하는 방법은 후술한다.
한편, 상기 소스 전극(520) 및 상기 드레인 전극(530)에 각각 접하는, 더욱 정확히는 상기 제 1절연막(550)으로 덮이지 않은, 상기 소스 전극(520) 및 상기 드레인 전극(530)의 노출된 부분에 각각 접하는 유기 반도체층(560)이 구비된다. 상기 유기 반도체층(560)의 상부로는 상기 유기 반도체층(560)을 덮는 제 2절연막(570)이 구비되고, 상기 제 2절연막(570)의 상부에는 게이트 전극(580)이 구비되어 있다.
본 실시예에 따른 유기 박막 트랜지스터가 전술한 실시예들에 따른 유기 박막 트랜지스터들과 다른 점은, 상기 소스 전극(520)의 상기 드레인 전극(530) 방향의 반대 방향 및 상기 드레인 전극(530)의 상기 소스 전극(520) 방향의 반대 방향 중 적어도 한 곳에는, 상기 소스 전극(520) 및 상기 드레인 전극(530)과 동일 평면상에 격리벽(540)이 더 구비되어 있다는 것이다. 도 6에 도시된 본 실시예에 따른 유기 박막 트랜지스터의 경우에는 양쪽에 격리벽(540)들이 구비되어 있다.
후술하는 유기 박막 트랜지스터 어레이의 제조방법에서 더욱 자세히 설명하는 바와 같이, 상술한 바와 같은 형상의 제 1절연막(550)을 제조하기 위해 포토 리 지스트를 상기 기판(510)의 전면에 형성하고, 상기 기판(510)을 통해 상기 포토 리지스트에 자외선을 조사한다.
상기 기판(510)을 통해 상기 포토 리지스트에 자외선을 조사한다는 것은, 상기 기판(510)의 상기 소스 전극(520) 및 상기 드레인 전극(530)이 형성되어 있는 면의 반대면에 자외선을 조사한다는 것을 의미한다. 이 자외선이 투명한 상기 기판(510)을 통해 상기 포토 리지스트에 도달하게 된다. 이때, 자외선은 상기 소스 전극(520) 및 상기 드레인 전극(530)을 투과할 수 없으므로, 상기 자외선은 상기 소스 전극(520) 및 상기 드레인 전극(530) 사이의 영역의 포토 리지스트에만 도달하게 된다.
따라서 파지티브 포토 리지스트를 사용할 경우에는 상기 소스 전극(520) 및 상기 드레인 전극(530) 사이의 영역의 포토 리지스트의 결합이 약해지게 된다. 그러므로 이를 현상하면 결합이 약해진 상기 소스 전극(520) 및 상기 드레인 전극(530) 사이의 영역의 포토 리지스트들만 제거되어, 상기 소스 전극(520)의 상기 드레인 전극(530) 방향의 단부 및 상기 드레인 전극(530)의 상기 소스 전극(520) 방향의 단부가 노출되도록 상기 소스 전극(520) 및 상기 드레인 전극(530)을 덮는 제 1절연층(550)이 형성된다.
이때, 상기 자외선을 차단하는 상기 소스 전극(520) 및 상기 드레인 전극(530)이 형성되어 있지 않은 영역의 포토 리지스트는 모두 제거되게 되는 바, 상기 소스 전극(520) 및 상기 드레인 전극(530) 사이의 영역 외에도, 상기 소스 전극(520)의 상기 드레인 전극(530) 방향의 반대 방향의 영역 및 상기 드레인 전극 (530)의 상기 소스 전극(520) 방향의 반대 방향의 영역의 포토 리지스트도 제거되게 된다. 따라서, 상기 영역에 자외선을 차단하는 물질로 형성된 격리벽(540)이 구비되도록 함으로써, 그 영역의 포토 리지스트들이 제거되지 않도록 할 수 있다. 자외선을 차단하지 않는 물질이라면 어떠한 것도 상기 격리벽(540)의 재료로 사용될 수 있는 바, 특히 나이트라이드 필름 등을 사용할 수 있다.
도 7은 본 발명의 바람직한 제 6 실시예에 따른 유기 박막 트랜지스터 어레이를 개략적으로 도시하는 단면도이다.
도 7을 참조하면, 기판(610)의 상부에 복수개의 소스 전극 및 드레인 전극의 쌍들(691, 692, 693)이 구비된다. 상기 기판(610)으로는 다양한 것들이 사용될 수 있는데, 전술한 바와 같이, 제조공정에서의 백 노광(back exposure)을 가능케 하기 위해 투명한 기판을 사용하는 것이 바람직하다.
상기 소스 전극 및 드레인 전극의 쌍들은 동일 평면상에 구비될 수 있다. 그리고 상기 각 소스 전극(621, 622, 623)의 상기 소스 전극에 대응하는 드레인 전극 방향의 단부 및 상기 각 드레인 전극(631, 632, 633)의 상기 드레인 전극에 대응하는 소스 전극 방향의 단부가 노출되도록, 상기 소스 전극들(621, 622, 623) 및 상기 드레인 전극들(631, 632, 633)을 덮는 제 1절연막(650)이 구비된다. 전술한 바와 같이, 상기 제 1절연막(650)은 포토 리지스트, 특히 파지티브 포토 리지스트로 형성될 수 있다. 상기와 같은 형태의 제 1절연막(650)을 형성하는 방법은 전술한 제 5 실시예에 따른 유기 박막 트랜지스터에 대한 설명에서 상술한 바와 같다.
한편, 상기 소스 전극들(621, 622, 623) 및 상기 드레인 전극들(631, 632, 633)에 각각 접하는, 더욱 정확히는 상기 제 1절연막(650)으로 덮이지 않은, 상기 소스 전극들(621, 622, 623) 및 상기 드레인 전극들(631, 632, 633)의 노출된 부분에 접하는 유기 반도체층(660)이 구비된다. 상기 유기 반도체층(660)의 상부로는 상기 유기 반도체층(660)을 덮는 제 2절연막(670)이 구비되고, 상기 제 2절연막(670)의 상부에는, 상기 각 소스 전극 및 드레인 전극의 쌍(691, 692, 693)에 대응되도록 게이트 전극들(681, 682, 683)이 구비된다.
상기와 같은 구조에 있어서, 상기 유기 반도체층(660)은 각 유기 박막 트랜지스터별로 패터닝되어 있지 않다. 그러나 도 7에 도시되어 있는 것과 같이, 상기 각 소스 전극 및 드레인 전극의 쌍(691, 692, 693)에 있어서, 소스 전극 및 드레인 전극 사이의 유기 반도체층의 길이는 상기 기판(610)의 상면을 따라 매우 짧게 형성되어 있는 반면, 상기 각 소스 전극 및 드레인 전극의 쌍(691, 692, 693) 사이의 유기 반도체층의 길이는 상기 제 1절연층(650)의 상면을 따라 매우 길게 형성되어 있으므로, 유기 박막 트랜지스터들 사이의 크로스 토크가 발생하는 것을 방지할 수 있다.
또한, 상기와 같은 구조를 취하는 본 실시예에 따른 유기 박막 트랜지스터 어레이의 경우에는 상기 제 1절연막(650)이 상기 소스 전극들(621, 622, 623) 및 상기 드레인 전극들(631, 632, 633)의 상부에 구비되도록 함으로써, 상기 게이트 전극들(681, 682, 683)이 상기 소스 전극들(621, 622, 623) 및 상기 드레인 전극들(631, 632, 633)과 중첩되는 면적이 크게 되더라도 상기 제 1절연막(650)의 두께에 의해 기생 커패시턴스를 감소시킬 수 있다. 따라서, 게이트 전극들의 단부가 정확 히 소스 전극들의 단부 및 드레인 전극들의 단부에만 중첩되도록 할 필요가 없게 되므로, 제조공정이 용이해지며, 수율을 향상시킬 수 있다.
한편, 상기 게이트 전극들(681, 682, 683)은 패터닝되어 있는 바, 이는 잉크젯 프린팅 법을 이용하여 상기 게이트 전극들(681, 682, 683)을 형성함으로써 자연스럽게 패터닝되도록 할 수도 있다. 또한, 후술하는 유기 박막 트랜지스터 어레이의 제조방법에 대한 설명에서 상술하는 바와 같이, 상기 기판(610)의 전면에 게이트 전극층을 형성하고, 상기 게이트 전극층을 패터닝하여 상기 게이트 전극들(681, 682, 683)이 형성되도록 할 수도 있다. 이때, 도 8에 도시된 본 발명의 바람직한 제 7 실시예에 따른 유기 박막 트랜지스터 어레이와 같이, 상기 게이트 전극층을 패터닝함에 있어서 그 하부의 제 2절연막(771, 772, 773) 및 유기 반도체층(761, 762, 763)도 동시에 패터닝되도록 할 수도 있다. 이를 통해, 인접한 유기 박막 트랜지스터들간의 크로스 토크를 완전히 방지할 수 있다. 물론 도 8에 도시된 바와 달리, 유기 반도체층 하부의 제 1절연막 등도 동시에 패터닝되도록 할 수도 있음은 물론이다.
또한, 도 9에 도시된 본 발명의 바람직한 제 8 실시예에 따른 유기 박막 트랜지스터 어레이와 같이, 유기 반도체층(861, 862, 863)이 각 소스 전극 및 드레인 전극의 쌍(891, 892, 893)에 대응되도록 구비되게 할 수도 있다.
도 10은 본 발명의 바람직한 제 9 실시예에 따른 유기 박막 트랜지스터 어레이를 개략적으로 도시하는 단면도이다.
본 실시예에 따른 유기 박막 트랜지스터 어레이가 전술한 제 6 실시예에 따 른 유기 박막 트랜지스터 어레이와 다른 점은, 소스 전극 및 드레인 전극의 쌍들(991, 992, 993) 사이의 영역에는 격리벽들(940)이 구비되어 있다는 것이다.
후술하는 유기 박막 트랜지스터 어레이의 제조방법에서 더욱 자세히 설명하는 바와 같이, 전술한 제 6 실시예에 따른 유기 박막 트랜지스터 어레이에 대한 설명에서 상술한 바와 같은 형상의 제 1절연막(950)을 제조하기 위해, 포토 리지스트를 기판(910)의 전면에 형성하고, 상기 기판(910)을 통해 상기 포토 리지스트에 자외선을 조사한다.
상기 기판(910)을 통해 상기 포토 리지스트에 자외선을 조사한다는 것은, 상기 기판(910)의 소스 전극들(921, 922, 923) 및 드레인 전극들(931, 932, 933)이 형성되어 있는 면의 반대면에 자외선을 조사한다는 것을 의미한다. 이 자외선이 투명한 상기 기판(910)을 통해 상기 포토 리지스트에 도달하게 된다. 이때, 자외선은 상기 소스 전극들(921, 922, 923) 및 상기 드레인 전극들(931, 932, 933)을 투과할 수 없으므로, 상기 자외선은 상기 소스 전극들(921, 922, 923) 및 상기 드레인 전극들(931, 932, 933) 사이의 영역의 포토 리지스트에만 도달하게 된다.
따라서 파지티브 포토 리지스트를 사용할 경우에는 상기 소스 전극들(921, 922, 923) 및 상기 드레인 전극들(931, 932, 933) 사이의 영역들의 포토 리지스트의 결합이 약해지게 된다. 그러므로 이를 현상하면 결합이 약해진 상기 소스 전극들(921, 922, 923) 및 상기 드레인 전극들(931, 932, 933) 사이의 영역들의 포토 리지스트들만 제거되어, 상기 각 소스 전극(921, 922, 923)의 상기 소스 전극에 대응하는 드레인 전극 방향의 단부 및 상기 각 드레인 전극(931, 932, 933)의 상기 드레인 전극에 대응하는 소스 전극 방향의 단부가 노출되도록, 상기 소스 전극들(921, 922, 923) 및 상기 드레인 전극들(931, 932, 933)을 덮는 제 1절연층(950)이 형성된다.
이때, 상기 자외선을 차단하는 상기 소스 전극들(921, 922, 923) 및 상기 드레인 전극들(931, 932, 933)이 형성되어 있지 않은 영역의 포토 리지스트는 모두 제거되게 되는 바, 상기 각 소스 전극(921, 922, 923)과 상기 소스 전극에 대응하는 드레인 전극 사이의 영역 외에도, 상기 소스 전극 및 드레인 전극의 쌍들(991, 992, 993) 사이의 영역의 포토 리지스트도 제거되게 된다. 따라서, 상기 소스 전극 및 드레인 전극의 쌍들(991, 992, 993) 사이의 영역에 자외선을 차단하는 물질로 형성된 격리벽들(940)이 구비되도록 함으로써, 그 영역의 포토 리지스트들이 제거되지 않도록 할 수 있다. 자외선을 차단하지 않는 물질이라면 어떠한 것도 상기 격리벽(940)의 재료로 사용될 수 있는 바, 특히 나이트라이드 필름 등을 사용할 수 있다.
한편, 최근 플렉서블 디스플레이 장치에 대한 연구가 활발히 진행되고 있는 바, 전술한 실시예들에 따른 유기 박막 트랜지스터들 및 유기 박막 트랜지스터 어레이들은 플렉서블한 특성을 가지고 있으므로, 이들을 이용하여 그러한 플렉서블 디스플레이 장치를 구현할 수 있다. 즉, 박막 트랜지스터 액정 디스플레이 장치 또는 능동 구동형 전계발광 디스플레이 장치 등의 경우, 각 부화소별로 박막 트랜지스터가 구비되어 각 부화소의 동작을 제어하게 되는 바, 그러한 박막 트랜지스터로서 전술한 실시예들에 따른 유기 박막 트랜지스터들 및 유기 박막 트랜지스터 어레 이들을 이용함으로써, 플렉서블 디스플레이 장치를 구현할 수 있다. 또한, 각 부화소별로 박막 트랜지스터가 구비되는 경우가 아니더라도, 각종 드라이버 등에 전술한 실시예들에 따른 유기 박막 트랜지스터들 및 유기 박막 트랜지스터 어레이들이 이용될 수도 있다. 또한, 평판 디스플레이 장치 외의 전자 종이(electronic sheet), 스마트 카드(smart card), 상품 태그 또는 RFID 용 플라스틱 칩(smart tag, RFID) 등 유기 박막 트랜지스터를 구비하는 모든 장치에 구비될 수 있음은 물론이다.
도 11 내지 도 18은 본 발명의 바람직한 일 실시예에 따른 유기 박막 트랜지스터 어레이의 제조공정을 개략적으로 도시하는 단면도들이다.
먼저 도 11에 도시된 바와 같이, 기판(910)의 상부에 복수개의 소스 전극 및 드레인 전극의 쌍들(991, 992, 993)을 형성한다. 그리고 상기 소스 전극 및 드레인 전극의 쌍들(991, 992, 993) 사이에 격리벽들(940)을 형성한다. 물론 이와 달리, 기판(910)의 상부에 복수개의 격리벽들(940)을 형성하고, 그 후 상기 격리벽들(940) 사이의 각 공간에 소스 전극 및 드레인 전극의 쌍(991, 992, 993)을 형성하는 단계를 거치도록 할 수 있다. 이때, 상기 격리벽들(940)은 자외선을 차단하는 물질로 형성되며, 특히 나이트라이드 필름 등을 사용할 수 있다.
상기와 같은 단계를 거친 후, 상기 소스 전극들(921, 922, 923) 및 상기 드레인 전극들(931, 932, 933)을 덮도록 파지티브 포토 리지스트(950a)를 도포한다. 그리고 상기 기판(910)을 통해 상기 포토 리지스트(950a)에 자외선을 조사한다.
상기 기판(910)을 통해 상기 포토 리지스트에 자외선을 조사한다는 것은, 도 13에 도시된 바와 같이, 상기 기판(910)의 소스 전극들(921, 922, 923) 및 드레인 전극들(931, 932, 933)이 형성되어 있는 면의 반대면에 자외선을 조사한다는 것을 의미한다. 따라서 자외선이 상기 기판(910)을 통과할 수 있도록, 상기 기판(910)은 투명한 기판인 것이 바람직하다.
조사된 자외선은 투명한 상기 기판(910)을 통해 상기 포토 리지스트(950a)에 도달하게 된다. 이때, 자외선은 상기 소스 전극들(921, 922, 923), 상기 드레인 전극들(931, 932, 933) 및 상기 격리벽들(940)을 투과할 수 없으므로, 상기 자외선은 상기 소스 전극 및 드레인 전극의 쌍들(991, 992, 993)의 소스 전극 과 드레인 전극 사이의 영역의 포토 리지스트에만 도달하게 된다. 따라서 파지티브 포토 리지스트를 사용할 경우에는 상기 소스 전극 및 드레인 전극의 쌍들(991, 992, 993)의 소스 전극 과 드레인 전극 사이의 영역의 포토 리지스트의 결합이 약해지게 된다.
상기와 같이 자외선을 조사한 후, 상기 포토 리지스트를 현상하는 단계를 거친다. 상기 포토 리지스트를 현상하면 상술한 바와 같이 결합이 약해진 상기 영역의 포토 리지스트들만 제거되어, 도 14에 도시된 바와 같이, 상기 각 소스 전극(921, 922, 923)의 상기 소스 전극에 대응하는 드레인 전극 방향의 단부 및 상기 각 드레인 전극(931, 932, 933)의 상기 드레인 전극에 대응하는 소스 전극 방향의 단부가 노출되는, 상기 소스 전극들(921, 922, 923) 및 상기 드레인 전극들(931, 932, 933)을 덮는 제 1절연층(950)이 형성된다.
그 후, 상기 각 소스 전극(921, 922, 923)의 노출된 단부와 상기 소스 전극에 대응하는 드레인 전극의 노출된 단부에 각각 접하는 유기 반도체층을 형성한다. 이때 상기 유기 반도체층은, 도 15에 도시된 바와 같이, 상기 제 1절연층(950)의 상부에 유기 반도체층을 형성하는 물질을 떨어트린 후 상기 기판(910)을 회전시켜 상기 유기 반도체층을 형성하는 물질이 상기 기판(910)의 전면에 퍼져, 상기 기판(910)의 전면에 유기 반도체층(960)이 형성되도록 할 수 있다. 물론, 도 15에 도시된 바와 달리, 유기 반도체층을 형성하는 물질을 상기 각 소스 전극(921, 922, 923) 및 상기 소스 전극에 대응하는 드레인 전극 사이에 잉크젯 프린팅 방법으로 떨어트려, 상기 각 소스 전극(921, 922, 923) 및 상기 소스 전극에 대응하는 드레인 전극 사이의 영역에만 유기 반도체층이 형성되도록 할 수도 있음은 물론이다. 이하에서는 편의상, 도 15에 도시된 바와 같이, 상기 기판(910)의 전면에 유기 반도체층(960)이 형성된 경우에 대해서만 설명한다.
이때, 전술한 바와 같이 격리벽들(940)이 구비되지 않았을 경우에는 상기 소스 전극 및 드레인 전극의 쌍(991, 992, 993)들 사이의 영역의 포토 리지스트도 제거된다. 그 경우에는 유기 반도체층을 스핀 코팅법으로 형성할 경우, 도 16에 도시된 바와 같이, 상기 소스 전극 및 드레인 전극의 쌍(991, 992, 993)들 사이의 영역에도 각 소스 전극(921, 922, 923)과 상기 소스 전극에 대응하는 드레인 전극 사이의 거리와 대략 비슷한 길이의 유기 반도체층이 형성되게 되며, 이는 인접한 유기 박막 트랜지스터들간의 크로스 토크를 유발하게 된다. 따라서, 전술한 바와 같이 격리벽들(940)이 구비되도록 함으로써 이와 같은 크로스 토크를 방지할 수 있게 된다.
상기와 같이 상기 유기 반도체층(960)을 형성한 후, 도 17에 도시된 바와 같 이, 상기 유기 반도체층(960)을 덮도록 제 2절연막(970)을 형성하는 단계 및 상기 제 2절연막(970)의 상부에 상기 각 소스 전극 및 드레인 전극의 쌍(991, 992, 993)에 대응되도록 게이트 전극들(981, 982, 983)을 형성하는 단계를 거쳐, 유기 박막 트랜지스터 어레이를 제조하게 된다.
이때, 상기 제 2절연막(970)의 상부에 상기 각 소스 전극 및 드레인 전극의 쌍(991, 992, 993)에 대응되도록 게이트 전극들(981, 982, 983)을 형성하는 단계는, 마스크를 이용한 증착을 통해, 상기 제 2절연막(970)의 상부에 상기 각 소스 전극 및 드레인 전극의 쌍(991, 992, 993)에 대응되도록 게이트 전극들(981, 982, 983)을 형성할 수 있다. 또는 이와 달리, 상기 제 2절연막(970)을 덮도록 게이트 전극층을 형성하고, 상기 게이트 전극층을 패터닝하여 상기 각 소스 전극 및 드레인 전극의 쌍(991, 992, 993)에 대응되도록 게이트 전극들(981, 982, 983)을 형성할 수도 있다. 후자의 경우 상기 게이트 전극층의 패터닝할 때 상기 유기 반도체층(960)을 동시에 패터닝하여, 도 18에 도시된 바와 같이, 상기 각 소스 전극 및 드레인 전극의 쌍(991, 992, 993)에 대응되도록 게이트 전극들(981, 982, 983) 및 패터닝된 유기 반도체층(960)을 형성할 수도 있다. 물론, 증착이 아닌 잉크젯 프린팅 방법을 이용하여 게이트 전극들을 형성할 수도 있다.
상기와 같이, 소스 전극들, 드레인 전극들 및 격리벽들을 사용하여 자외선을 조사함으로써 마스크의 사용회수를 줄일 수 있으며, 상기 게이트 전극들의 단부가 상기 소스 전극들의 단부 및 상기 드레인 전극들의 단부에 정확히 일치하도록 형성하지 않아도 됨으로써, 제조공정을 단순화하면서도 제조 방법을 용이하게 하며, 제 조 원가를 절감하면서도 수율을 향상시킬 수 있다.
본 유기 박막 트랜지스터 어레이의 제조방법에서는 도 17 및 도 18에 도시된 바와 같은 어레이의 제조방법에 대해서만 설명하였으나, 도 3 및 도 도 5에 도시된 바와 같은 유기 박막 트랜지스터가 복수개 배치된 어레이를 제조함에 있어서도 응용할 수 있음은 물론이다.
상기한 바와 같이 이루어진 본 발명의 유기 박막 트랜지스터, 유기 박막 트랜지스터 어레이, 상기 유기 박막 트랜지스터 또는 상기 유기 박막 트랜지스터 어레이를 구비한 평판 디스플레이 장치 및 상기 유기 박막 트랜지스터 어레이의 제조방법에 따르면, 다음과 같은 효과를 얻을 수 있다.
첫째, 유기 박막 트랜지스터의 소스 전극 및 드레인 전극의 상부에 제 1절연막이 구비되고, 상기 제 1 절연막의 상부에 게이트 전극이 구비되도록 함으로써, 상기 게이트 전극이 상기 소스 전극 및 상기 드레인 전극과 중첩되는 면적이 크게 되더라도 상기 제 1절연막의 두께에 의해 기생 커패시턴스를 감소시킬 수 있으므로, 게이트 전극의 단부가 정확히 소스 전극의 단부 및 드레인 전극의 단부에만 중첩되도록 할 필요가 없게 되어 제조공정이 용이해지며 수율을 향상시킬 수 있다.
둘째, 유기 박막 트랜지스터 어레이에 있어서, 제 1절연막이 각 소스 전극 및 드레인 전극의 쌍 사이에 구비되도록 함으로써, 상기 각 소스 전극 및 드레인 전극의 쌍에 있어서, 소스 전극 및 드레인 전극 사이의 유기 반도체층의 길이는 매우 짧게 형성되게 하는 반면, 상기 각 소스 전극 및 드레인 전극의 쌍 사이의 유기 반도체층의 길이는 상기 제 1절연층의 상면을 따라 매우 길게 형성되게 하여, 유기 박막 트랜지스터들 사이의 크로스 토크가 발생하는 것을 방지할 수 있다.
셋째, 소스 전극들, 드레인 전극들 및 격리벽들을 사용하여 자외선을 조사하여 포토 리지스트를 패터닝함으로써 마스크의 사용회수를 줄일 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
Claims (33)
- 기판;상기 기판의 상부에 구비된 소스 전극 및 드레인 전극;상기 소스 전극의 상기 드레인 전극 방향의 단부 및 상기 드레인 전극의 상기 소스 전극 방향의 단부가 노출되도록, 상기 소스 전극 및 상기 드레인 전극을 덮는 제 1절연막;상기 소스 전극 및 상기 드레인 전극에 각각 접하는 유기 반도체층;상기 유기 반도체층을 덮는 제 2절연막; 및상기 제 2절연막의 상부에 구비되는 게이트 전극;을 구비하는 것을 특징으로 하는 유기 박막 트랜지스터.
- 제 1항에 있어서,상기 기판은 투명한 기판인 것을 특징으로 하는 유기 박막 트랜지스터.
- 제 1항에 있어서,상기 제 1절연막은 포토 리지스트인 것을 특징으로 하는 유기 박막 트랜지스터.
- 제 1항에 있어서,상기 유기 반도체층은 상기 제 1절연막을 덮도록 구비되는 것을 특징으로 하는 유기 박막 트랜지스터.
- 제 1항에 있어서,상기 유기 반도체층은 상기 소스 전극의 상기 드레인 전극 방향의 단부 및 상기 드레인 전극의 상기 소스 전극 방향의 단부 사이에 구비되는 것을 특징으로 하는 유기 박막 트랜지스터.
- 제 5항에 있어서,상기 제 2절연막은 상기 제 1절연막을 덮도록 구비되는 것을 특징으로 하는 유기 박막 트랜지스터.
- 제 1항에 있어서,상기 게이트 전극은, 상기 제 2절연막을 덮도록 구비되는 것을 특징으로 하는 유기 박막 트랜지스터.
- 제 1항에 있어서,상기 게이트 전극은, 상기 소스 전극의 상기 드레인 전극 방향의 단부 및 상기 드레인 전극의 상기 소스 전극 방향의 단부 사이의 영역에 대응되도록 구비되는 것을 특징으로 하는 유기 박막 트랜지스터.
- 제 1항에 있어서,상기 소스 전극의 상기 드레인 전극 방향의 반대 방향 및 상기 드레인 전극의 상기 소스 전극 방향의 반대 방향 중 적어도 한 곳에는, 상기 소스 전극 및 상기 드레인 전극과 동일 평면상에 구비되는 격리벽이 더 구비되는 것을 특징으로 하는 유기 박막 트랜지스터.
- 제 9항에 있어서,상기 격리벽은 자외선을 차단하는 물질로 형성된 것을 특징으로 하는 유기 박막 트랜지스터.
- 제 9항에 있어서,상기 격리벽은 나이트라이드 필름인 것을 특징으로 하는 유기 박막 트랜지스터.
- 기판;상기 기판의 상부에 구비된, 복수개의 소스 전극 및 드레인 전극의 쌍들;상기 각 소스 전극의 상기 소스 전극에 대응하는 드레인 전극 방향의 단부 및 상기 각 드레인 전극의 상기 드레인 전극에 대응하는 소스 전극 방향의 단부가 노출되도록, 상기 소스 전극들 및 상기 드레인 전극들을 덮는 제 1절연막;상기 소스 전극들의 노출된 단부와 상기 드레인 전극들의 노출된 단부에 접하는 유기 반도체층;상기 유기 반도체층을 덮는 제 2절연막; 및상기 제 2절연막의 상부에 구비되고, 상기 각 소스 전극 및 드레인 전극의 쌍에 대응되도록 구비되는 게이트 전극들;을 구비하는 것을 특징으로 하는 유기 박막 트랜지스터 어레이.
- 제 12항에 있어서,상기 기판은 투명한 기판인 것을 특징으로 하는 유기 박막 트랜지스터 어레이.
- 제 12항에 있어서,상기 제 1절연막은 포토 리지스트인 것을 특징으로 하는 유기 박막 트랜지스터 어레이.
- 제 12항에 있어서,상기 소스 전극 및 드레인 전극의 쌍들 사이에는 격리벽들이 더 구비되는 것을 특징으로 하는 유기 박막 트랜지스터 어레이.
- 제 15항에 있어서,상기 격리벽들은 자외선을 차단하는 물질로 형성된 것을 특징으로 하는 유기 박막 트랜지스터 어레이.
- 제 15항에 있어서,상기 격리벽들은 나이트라이드 필름인 것을 특징으로 하는 유기 박막 트랜지스터 어레이.
- 제 12항에 있어서,상기 유기 반도체층은 상기 기판의 전면에 걸쳐 구비되는 것을 특징으로 하는 유기 박막 트랜지스터 어레이.
- 제 12항에 있어서,상기 유기 반도체층은 상기 각 소스 전극 및 드레인 전극의 쌍에 대응되도록 구비되는 것을 특징으로 하는 유기 박막 트랜지스터 어레이.
- 제 1항 내지 제 11항 중 어느 한 항의 유기 박막 트랜지스터를 구비한 것을 특징으로 하는 평판 디스플레이 장치.
- 제 12항 내지 제 19항 중 어느 한 항의 유기 박막 트랜지스터 어레이를 구비한 것을 특징으로 하는 평판 디스플레이 장치.
- 기판의 상부에 복수개의 소스 전극 및 드레인 전극의 쌍들을 형성하는 단계;상기 소스 전극들 및 상기 드레인 전극들을 덮도록 파지티브 포토 리지스트를 도포하는 단계;상기 기판을 통해 상기 포토 리지스트에 자외선을 조사하는 단계;상기 포토 리지스트를 현상하여, 상기 각 소스 전극의 상기 소스 전극에 대응하는 드레인 전극 방향의 단부 및 상기 각 드레인 전극의 상기 드레인 전극에 대응하는 소스 전극 방향의 단부가 노출되도록 하는 단계;상기 각 소스 전극의 노출된 단부와 상기 소스 전극에 대응하는 드레인 전극의 노출된 단부에 각각 접하는 유기 반도체층을 형성하는 단계;상기 유기 반도체층을 덮도록 제 2절연막을 형성하는 단계; 및상기 제 2절연막의 상부에, 상기 각 소스 전극 및 드레인 전극의 쌍에 대응되도록 게이트 전극들을 형성하는 단계;를 구비하는 것을 특징으로 하는 유기 박막 트랜지스터 어레이의 제조방법.
- 제 22항에 있어서,상기 기판은 투명한 기판인 것을 특징으로 하는 유기 박막 트랜지스터 어레이의 제조방법.
- 제 22항에 있어서,상기 기판의 상부에 복수개의 소스 전극 및 드레인 전극의 쌍들을 형성하는 단계와, 상기 소스 전극들 및 상기 드레인 전극들을 덮도록 파지티브 포토 리지스트를 도포하는 단계 사이에, 상기 소스 전극 및 드레인 전극의 쌍들 사이에 격리벽들을 형성하는 단계를 더 구비하는 것을 특징으로 하는 유기 박막 트랜지스터 어레이의 제조방법.
- 제 22항에 있어서,상기 기판의 상부에 복수개의 소스 전극 및 드레인 전극의 쌍들을 형성하는 단계 이전에, 기판의 상부에 복수개의 격리벽들을 형성하는 단계를 더 구비하고, 상기 기판의 상부에 복수개의 소스 전극 및 드레인 전극의 쌍들을 형성하는 단계는, 상기 격리벽들 사이의 각 공간에 소스 전극 및 드레인 전극의 쌍을 형성하는 단계인 것을 특징으로 하는 유기 박막 트랜지스터 어레이의 제조방법.
- 제 24항 또는 제 25항에 있어서,상기 격리벽들은 자외선을 차단하는 물질로 형성된 것을 특징으로 하는 유기 박막 트랜지스터 어레이의 제조방법.
- 제 24항 또는 제 25항에 있어서,상기 격리벽들은 나이트라이드 필름인 것을 특징으로 하는 유기 박막 트랜지스터 어레이의 제조방법.
- 제 24항 또는 제 25항에 있어서,상기 각 소스 전극의 노출된 단부와 상기 소스 전극에 대응하는 드레인 전극의 노출된 단부에 각각 접하는 유기 반도체층을 형성하는 단계는, 스핀 코팅 방법을 이용하여 유기 반도체층을 형성하는 단계인 것을 특징으로 하는 유기 박막 트랜지스터 어레이의 제조방법.
- 제 22항에 있어서,상기 각 소스 전극의 노출된 단부와 상기 소스 전극에 대응하는 드레인 전극의 노출된 단부에 각각 접하는 유기 반도체층을 형성하는 단계는, 잉크젯 프린팅 방법을 이용하여 유기 반도체층을 형성하는 단계인 것을 특징으로 하는 유기 박막 트랜지스터 어레이의 제조방법.
- 제 22항에 있어서,상기 제 2절연막의 상부에 상기 각 소스 전극 및 드레인 전극의 쌍에 대응되도록 게이트 전극들을 형성하는 단계는, 마스크를 이용한 증착을 통해, 상기 제 2절연막의 상부에 상기 각 소스 전극 및 드레인 전극의 쌍에 대응되도록 게이트 전극들을 형성하는 단계인 것을 특징으로 하는 유기 박막 트랜지스터 어레이의 제조방법.
- 제 22항에 있어서,상기 제 2절연막의 상부에 상기 각 소스 전극 및 드레인 전극의 쌍에 대응되도록 게이트 전극들을 형성하는 단계는, 상기 제 2절연막을 덮도록 게이트 전극층을 형성하는 단계와, 상기 게이트 전극층을 패터닝하여 상기 각 소스 전극 및 드레인 전극의 쌍에 대응되도록 게이트 전극들을 형성하는 단계를 구비하는 것을 특징으로 하는 유기 박막 트랜지스터 어레이의 제조방법.
- 제 31항에 있어서,상기 각 소스 전극의 노출된 단부와 상기 소스 전극에 대응하는 드레인 전극의 노출된 단부에 각각 접하는 유기 반도체층을 형성하는 단계는, 스핀 코팅 방법을 이용하여 유기 반도체층을 형성하는 단계이고, 상기 게이트 전극층을 패터닝하 여 상기 각 소스 전극 및 드레인 전극의 쌍에 대응되도록 게이트 전극들을 형성하는 단계는, 상기 게이트 전극층 및 상기 유기 반도체층을 동시에 패터닝하여 상기 각 소스 전극 및 드레인 전극의 쌍에 대응되도록 게이트 전극들 및 패터닝된 유기 반도체층을 형성하는 단계인 것을 특징으로 하는 유기 박막 트랜지스터 어레이의 제조방법.
- 제 22항에 있어서,상기 제 2절연막의 상부에 상기 각 소스 전극 및 드레인 전극의 쌍에 대응되도록 게이트 전극들을 형성하는 단계는, 잉크젯 프린팅 방법을 이용하여 게이트 전극들을 형성하는 단계인 것을 특징으로 하는 유기 박막 트랜지스터 어레이의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040111163A KR100626050B1 (ko) | 2004-12-23 | 2004-12-23 | 유기 박막 트랜지스터, 유기 박막 트랜지스터 어레이,상기 유기 박막 트랜지스터 또는 상기 유기 박막트랜지스터 어레이를 구비한 평판 디스플레이 장치 및상기 유기 박막 트랜지스터 어레이의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040111163A KR100626050B1 (ko) | 2004-12-23 | 2004-12-23 | 유기 박막 트랜지스터, 유기 박막 트랜지스터 어레이,상기 유기 박막 트랜지스터 또는 상기 유기 박막트랜지스터 어레이를 구비한 평판 디스플레이 장치 및상기 유기 박막 트랜지스터 어레이의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060072503A true KR20060072503A (ko) | 2006-06-28 |
| KR100626050B1 KR100626050B1 (ko) | 2006-09-21 |
Family
ID=37165677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040111163A KR100626050B1 (ko) | 2004-12-23 | 2004-12-23 | 유기 박막 트랜지스터, 유기 박막 트랜지스터 어레이,상기 유기 박막 트랜지스터 또는 상기 유기 박막트랜지스터 어레이를 구비한 평판 디스플레이 장치 및상기 유기 박막 트랜지스터 어레이의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100626050B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100758872B1 (ko) * | 2005-12-29 | 2007-09-14 | (재)대구경북과학기술연구원 | 고효율 유기 박막 트랜지스터 및 그 제조 방법 |
| KR100787439B1 (ko) * | 2005-12-15 | 2007-12-26 | 삼성에스디아이 주식회사 | 유기 박막 트랜지스터 및 이를 구비한 유기 발광디스플레이 장치 |
| US7927900B2 (en) | 2007-04-04 | 2011-04-19 | Samsung Electronics Co., Ltd. | Method of manufacturing thin film transistor including forming a bank for ink jet printing |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11107845B2 (en) * | 2017-03-29 | 2021-08-31 | Sharp Kabushiki Kaisha | TFT substrate, TFT substrate production method, and display device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4841751B2 (ja) | 2001-06-01 | 2011-12-21 | 株式会社半導体エネルギー研究所 | 有機半導体装置及びその作製方法 |
-
2004
- 2004-12-23 KR KR1020040111163A patent/KR100626050B1/ko active IP Right Grant
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100787439B1 (ko) * | 2005-12-15 | 2007-12-26 | 삼성에스디아이 주식회사 | 유기 박막 트랜지스터 및 이를 구비한 유기 발광디스플레이 장치 |
| KR100758872B1 (ko) * | 2005-12-29 | 2007-09-14 | (재)대구경북과학기술연구원 | 고효율 유기 박막 트랜지스터 및 그 제조 방법 |
| US7927900B2 (en) | 2007-04-04 | 2011-04-19 | Samsung Electronics Co., Ltd. | Method of manufacturing thin film transistor including forming a bank for ink jet printing |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100626050B1 (ko) | 2006-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9911762B2 (en) | Display device | |
| KR101877448B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법 | |
| US7759180B2 (en) | Display substrate and method of manufacturing the same | |
| JP4759089B2 (ja) | 液晶表示装置の製造方法 | |
| US9219085B2 (en) | Thin film transistor display panel and manufacturing method thereof | |
| US6911669B2 (en) | Thin film transistor array panel | |
| TWI484271B (zh) | 畫素結構及畫素結構的製作方法 | |
| US20190157306A1 (en) | Active device substrate and fabricating method thereof | |
| US20070242180A1 (en) | Organic thin film transistor and method of manufacturing the organic thin film transistor, and display apparatus using the same | |
| KR20100011470A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR100626050B1 (ko) | 유기 박막 트랜지스터, 유기 박막 트랜지스터 어레이,상기 유기 박막 트랜지스터 또는 상기 유기 박막트랜지스터 어레이를 구비한 평판 디스플레이 장치 및상기 유기 박막 트랜지스터 어레이의 제조방법 | |
| JP4495437B2 (ja) | 有機薄膜トランジスタアレイ構造とその製造方法 | |
| US20120286277A1 (en) | Pixel structure and display panel | |
| US9041001B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| KR20080057877A (ko) | 어레이 기판 및 그 제조방법 | |
| US8519393B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| US8435722B2 (en) | Method for fabricating liquid crystal display device | |
| KR20080080772A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| US20150378224A1 (en) | Display panel and method of manufacturing the same | |
| KR101310911B1 (ko) | 평판 표시장치용 폴리실리콘 박막 트랜지스터 기판의제조방법 | |
| US9985140B2 (en) | Pixel array structure having doped active layer with uneven thickness and manufacturing method thereof, array substrate and display device | |
| KR102140087B1 (ko) | 프린지 필드 스위칭 모드 어레이 기판 및 그 제조방법 | |
| KR101026798B1 (ko) | 박막 트랜지스터 및 그의 제조 방법 | |
| KR20080004989A (ko) | 박막 트랜지스터 어레이 기판의 제조 방법 | |
| US20120298996A1 (en) | Thin Film Transistor and Method for Manufacturing the Same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120906 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20130830 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140901 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160831 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180829 Year of fee payment: 13 |