KR20060071905A - Method for manufacturing isolation layer in semiconductor device - Google Patents

Method for manufacturing isolation layer in semiconductor device Download PDF

Info

Publication number
KR20060071905A
KR20060071905A KR1020040110385A KR20040110385A KR20060071905A KR 20060071905 A KR20060071905 A KR 20060071905A KR 1020040110385 A KR1020040110385 A KR 1020040110385A KR 20040110385 A KR20040110385 A KR 20040110385A KR 20060071905 A KR20060071905 A KR 20060071905A
Authority
KR
South Korea
Prior art keywords
film
etching
device isolation
semiconductor device
manufacturing
Prior art date
Application number
KR1020040110385A
Other languages
Korean (ko)
Inventor
박원성
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040110385A priority Critical patent/KR20060071905A/en
Publication of KR20060071905A publication Critical patent/KR20060071905A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 트렌치 형성시 반사방지막 잔유물을 완전히 제거하여 소자의 디펙트를 방지하는데 적합한 반도체 소자의 소자분리막 제조 방법을 제공하기 위한 것으로, 이를 위한 본 발명의 반도체 소자의 소자분리막 제조 방법은 반도체 기판 상에 패드 산화막, 패드 질화막, 반사방지막을 차례로 적층 형성하는 단계; 상기 반사방지막 상에 소자분리 마스크를 형성하는 단계; 상기 소자분리 마스크를 식각베리어로 상기 반사방지막을 식각하는 단계; Ar 스퍼터링을 실시하여 반사방지막의 식각에서 잔류한 잔유물을 약화시키는 단계; 상기 소자분리 마스크를 식각베리어로 하여 상기 패드 질화막, 상기 패드 산화막을 식각한 후 결과물의 전면에 암모니아 세정을 실시하는 단계; 및 상기 식각된 패드 질화막을 식각 마스크로 트렌치 식각을 진행하는 단계를 포함한다.
The present invention is to provide a method for manufacturing a device isolation film of a semiconductor device suitable for completely preventing the defect of the device by completely removing the anti-reflection film residue when forming the trench, the method for manufacturing a device isolation film of the semiconductor device of the present invention for this purpose Laminating a pad oxide film, a pad nitride film, and an anti-reflection film in order; Forming an isolation mask on the anti-reflection film; Etching the anti-reflection film using the device isolation mask as an etching barrier; Performing Ar sputtering to weaken the residue remaining in the etching of the anti-reflection film; Etching the pad nitride film and the pad oxide film by using the device isolation mask as an etching barrier, and then performing ammonia cleaning on the entire surface of the resultant product; And performing trench etching on the etched pad nitride layer using an etch mask.

소자분리, 반사방지막, Ar 스퍼터링, 암모니아 세정, 콘(Corn)Device Separation, Anti-reflective Film, Ar Sputtering, Ammonia Cleaning, Corn

Description

반도체 소자의 소자분리막 제조 방법{METHOD FOR MANUFACTURING ISOLATION LAYER IN SEMICONDUCTOR DEVICE}  METHODS FOR MANUFACTURING ISOLATION LAYER IN SEMICONDUCTOR DEVICE}             

도 1은 종래 기술에 따른 반도체 소자의 소자분리막 TEM 사진,1 is a device isolation film TEM photograph of a semiconductor device according to the prior art,

도 2a 내지 도 2g는 본 발명의 일실시예에 따른 반도체 소자의 소자분리막 제조 방법을 도시한 공정 단면도와 Map도.
2A to 2G are cross-sectional views and process diagrams illustrating a method of manufacturing a device isolation film of a semiconductor device according to an embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

21 : 반도체 기판 22 : 패드산화막21 semiconductor substrate 22 pad oxide film

23 : 패드질화막 24 : 반사방지막23: pad nitride film 24: antireflection film

25 : 소자분리마스크 26 : 트렌치
25: device isolation mask 26: trench

본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체 소자의 소자분리막 제조 방법에 관한 것이며, 더 자세히는 유기(Organic) 반사방지막(Anti Reflection Coating)을 적용한 소자분리막 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor manufacturing technology, and more particularly, to a method of manufacturing a device isolation film of a semiconductor device, and more particularly, to a method of manufacturing a device isolation film to which an organic antireflection coating is applied.

현재 반도체 소자의 하드마스크 구조 STI(Shallow Trench Isolation) 식각 공정 진행시 콘(Cone, 원뿔형 또는 스팟 형태) 디펙트 발생에 의한 소자의 신뢰성 감소 및 접합 누설(junction leakage) 특성 악화가 문제가 되고 있는 상황이다.Hard mask structure of semiconductor devices In the process of Shallow Trench Isolation (STI) etching process, the reliability of the device due to the occurrence of cone (cone, cone or spot) defects and the deterioration of junction leakage characteristics are problematic. to be.

콘 디펙트의 원인 규명을 위한 테스트 결과 콘 디펙트의 원인은 마스크 패터닝 과정에서 사용하는 유기 반사방지막 물질이 반사방지막 식각시 변형되어 주변회로 영역에 스팟 형태로 남아 후속 소자분리 질화막, 트렌치 식각 공정 진행시 식각으 방해하여 발생시키는 것으로 밝혀졌다.Test results to determine the cause of the cone defect The cause of the cone defect is that the organic anti-reflective material used in the mask patterning process is deformed during the etching of the anti-reflective film and remains as a spot in the peripheral circuit area. It has been shown to occur by interrupting the etching.

도 1은 종래 기술에 따른 반도체 소자의 소자분리막 TEM 사진이다.1 is a device isolation film TEM photograph of a semiconductor device according to the prior art.

도 1에 도시된 바와 같이, STI 패터닝 시 사용되는 유기 반사방지막 물질이 식각시 변형되어 주변회로영역에 그 잔유물(11)이 스팟 형태로 남아 발생한 콘(원뿔형 또는 스팟 형태)을 볼 수 있다.As shown in FIG. 1, the organic anti-reflective coating material used in STI patterning is deformed during etching, and the residue 11 remains in a spot form in the peripheral circuit region, thereby forming a cone (conical or spot shape).

상술한 바와 같이. 반사방지막 식각시 그 잔유물이 완전히 제거되지 않아서. 반도체 기판의 트렌치 식각은 불가능하고, 콘 디펙트를 발생시키는 문제가 있다.
As mentioned above. The residue is not completely removed when the antireflection film is etched. Trench etching of the semiconductor substrate is impossible and there is a problem of generating a cone defect.

본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 트렌치 형성시 반사방지막 잔유물을 완전히 제거하여 소자의 디펙트를 방지하는데 적합한 반도체 소자의 소자분리막 제조 방법을 제공하는데 그 목적이 있다.
The present invention has been proposed to solve the above problems of the prior art, and an object of the present invention is to provide a method for manufacturing a device isolation film of a semiconductor device suitable for completely preventing the defect of the device by completely removing the anti-reflection film residue when forming the trench.

상기 목적을 달성하기 위한 일 특징적인 본 발명의 반도체 소자의 소자분리막 제조 방법은 반도체 기판 상에 패드 산화막, 패드 질화막, 반사방지막을 차례로 적층 형성하는 단계, 상기 반사방지막 상에 소자분리 마스크를 형성하는 단계, 상기 소자분리 마스크를 식각베리어로 상기 반사방지막을 식각하는 단계, Ar 스퍼터링을 실시하여 반사방지막의 식각에서 잔류한 잔유물을 약화시키는 단계, 상기 소자분리 마스크를 식각베리어로 하여 상기 패드 질화막, 상기 패드 산화막을 식각한 후 결과물의 전면에 암모니아 세정을 실시하는 단계, 및 상기 식각된 패드 질화막을 식각 마스크로 트렌치 식각을 진행하는 단계를 포함한다.
A device isolation film manufacturing method of a semiconductor device according to one aspect of the present invention for achieving the above object comprises forming a pad oxide film, a pad nitride film, and an antireflection film on a semiconductor substrate in order, and forming a device isolation mask on the antireflection film. Etching the anti-reflection film by using the device isolation mask as an etch barrier, and performing an Ar sputtering to weaken the residues remaining in the etching of the anti-reflection film, by using the device isolation mask as an etch barrier, the pad nitride layer and the Etching the pad oxide layer and performing ammonia cleaning on the entire surface of the resultant, and performing trench etching on the etched pad nitride layer using an etch mask.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.Hereinafter, the most preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily implement the technical idea of the present invention. .

도 2a 내지 도 2g는 본 발명의 일실시예에 따른 반도체 소자 제조 방법을 도시한 공정 단면도와 Map도이다.2A to 2G are process cross-sectional views and a map diagram illustrating a method of manufacturing a semiconductor device according to an embodiment of the present invention.

도 2a에 도시된 바와 같이, 반도체 기판(21) 상에 110Å 두께의 패드 산화막(22), 600Å 두께의 패드 질화막(23)을 차례로 형성한다. 이어서, 패드 질화막(23)상에 200Å 두께의 유기(Organic) 반사방지막(Anti Reflection Coating; 이하 'ARC', 24)을 증착한다. 계속해서, 반사방지막(24) 상에 소자분리용 포토레지스트를 도포하고 포토마스크를 사용한 노광 및 현상을 진행하여 소자분리 마스크(25)를 형성한다.As shown in FIG. 2A, a 110 nm thick pad oxide film 22 and a 600 nm thick pad nitride film 23 are sequentially formed on the semiconductor substrate 21. Subsequently, an organic reflection coating (hereinafter referred to as 'ARC') 24 having a thickness of 200 Å is deposited on the pad nitride layer 23. Subsequently, an element isolation photoresist is applied on the antireflection film 24 and exposure and development using a photomask are performed to form an element isolation mask 25.

이어서, 도 2b에 도시된 바와 같이, 소자분리 마스크(25)를 식각베리어로 반사방지막(24a)을 식각한다. 반사방지막(24a) 식각을 실시한 후, 패드 질화막(23) 상에 소정의 변형된 유기 반사방지막 잔유물(A)들이 남는다. Subsequently, as shown in FIG. 2B, the anti-reflection film 24a is etched using the device isolation mask 25 as an etch barrier. After the anti-reflection film 24a is etched, some modified organic anti-reflection film residues A remain on the pad nitride film 23.

이어서, 도 2c에 도시된 바와 같이, 잔유물(A)은 주변회로영역의 패드 질화막(23) 상에 스팟 형태로 남아 콘 디펙트를 유발할 수 있다. 이후의 공정 중에서 패드 질화막 식각시 F가스를 사용하기는 하지만 잔유물(A)은 거의 식각되지 않는다. 따라서, 이러한 잔유물을 약화시키기 위해 결과물의 전면에 Ar 스퍼터링을 실시한다. 이 때, Ar 기체 유량은 10sccm∼40sccm을 주입한다. Ar 후처리를 실시한 후, 약화된 잔유물(A´)을 확인할 수 있다.Subsequently, as shown in FIG. 2C, the residue A may remain in the spot form on the pad nitride layer 23 of the peripheral circuit region to cause cone defects. In the subsequent process, F gas is used to etch the pad nitride film, but the residue A is hardly etched. Therefore, Ar sputtering is performed on the entire surface of the resultant to weaken this residue. At this time, the Ar gas flow rate is injected at 10 sccm to 40 sccm. After the Ar post-treatment, the weakened residue A ′ can be identified.

이어서, 도 2d에 도시된 바와 같이, Ar 후처리를 진행하고 암모니아 세정을 실시하기 전 상태를 나타내는 맵도를 살펴보면, 웨이퍼 전면에 유기 반사방지막 잔유물들이 남아있음을 확인할 수 있다.Subsequently, as shown in FIG. 2D, when the Ar map is processed and the map map showing the state before the ammonia cleaning is performed, it is confirmed that the organic anti-reflection film residues remain on the entire surface of the wafer.

이어서, 도 2e에 도시된 바와 같이, 소자분리 마스크(25)를 식각베리어로 패드 질화막(23a)과 패드 산화막(22a)을 식각한 후, 소자분리 마스크(25) 및 반사방지막(24a)을 스트립한다. Ar 후처리에 의해 약화된 잔유물은 패드 질화막(23a) 식각시 F 가스에 의해 거의 제거되며 남아있을지 모르는 소량의 잔유물(A´)은 암모니아 세정으로 완전히 제거된다. Subsequently, as shown in FIG. 2E, after the device isolation mask 25 is etched with the etch barrier, the pad nitride film 23a and the pad oxide film 22a are etched, and the device isolation mask 25 and the anti-reflection film 24a are stripped. do. Residues weakened by the Ar post-treatment are almost removed by the F gas during the etching of the pad nitride film 23a, and a small amount of residues A ', which may remain, is completely removed by ammonia cleaning.

암모니아 세정은 NH4OH, H2O2, H2O를 일정한 부피비로 혼합하여 사용하고, 60 ℃∼100℃의 고온을 사용하여 저온 공정 진행시 온도 효과를 보상하기 위하여 Magasonic을 부가할 수 있다.Ammonia cleaning can be used by mixing NH 4 OH, H 2 O 2 , H 2 O in a constant volume ratio, and using Magasonic to compensate for the temperature effect during the low temperature process using a high temperature of 60 ° C. to 100 ° C. .

이어서, 도 2f에 도시된 바와 같이, 암모니아 세정을 진행한 맵도를 살펴보면, 도 2d와 비교하여 웨이퍼 전면에 웨이퍼 전면에 유기 반사방지막 잔유물이 줄어들었음을 확인할 수 있다.Subsequently, as illustrated in FIG. 2F, when the ammonia cleaning is performed, the organic anti-reflective coating residue on the entire surface of the wafer may be reduced compared to FIG. 2D.

이어서, 도 2g에 도시된 바와 같이, 유기 반사방지막 잔유물이 모두 제거된 상태에서 패드 질화막(23a)을 식각베리어로 노출된 반도체 기판(21)의 소정 영역을 건식 식각하여 트렌치(26)를 형성한다. 소자분리 트렌치 식각 공정은 Cl 가스를 사용하기 때문에, 만일 변형된 유기 반사방지막 잔유물(A)이 조금이라도 남아있다면 반도체 기판(21) 식각은 불가능하고 콘 디펙트로 발전하기 때문에 변형된 유기 잔유물(A)은 반도체 기판(21) 식각 전 완전히 제거해야한다.Subsequently, as shown in FIG. 2G, the trench 26 is formed by dry etching a predetermined region of the semiconductor substrate 21 in which the pad nitride layer 23a is exposed as an etch barrier while all organic anti-reflection film residues are removed. . Since the device isolation trench etching process uses Cl gas, if any of the deformed organic anti-reflective film residue A remains, the semiconductor substrate 21 cannot be etched, and the deformed organic residue A deforms because it develops into a cone defect. ) Must be removed completely before etching the semiconductor substrate 21.

상술한 바와 같이 본 발명은 Ar 스퍼터링과 암모니아 세정을 연속적으로 진행하여 콘으로 발전하여 소자의 특성을 저하시키는 콘 형성을 미리 방지하여 소자의 신뢰도를 향상시킬 수 있다. As described above, the present invention can improve the reliability of the device by preventing the formation of the cone to advance the Ar sputtering and ammonia cleaning to generate a cone to reduce the characteristics of the device in advance.

본 발명은 반도체 소자의 STI 공정을 적용하는 모든 디바이스에 적용할 수 있다.The present invention can be applied to all devices to which the STI process of the semiconductor device is applied.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

상술한 본 발명은 Ar 스퍼터링 및 후처리를 실시하여 STI 공정 진행시 발생하는 콘 디펙트로 야기되는 디바이스의 신뢰성 감소 및 전기적 특성 악화를 최소화할 수 있으므로 디바이스 개발 시간을 단축시킬 수 있을 뿐만 아니라 향후 양산 적용시 수율 증가 측면에서도 유리한 효과를 얻을 수 있다.



The present invention described above can reduce the device development time as well as reduce the device development time since it can minimize the deterioration of the reliability and electrical characteristics of the device caused by the defects generated during the STI process by performing Ar sputtering and post-treatment. Advantageous effects can be obtained in terms of increased yield.



Claims (7)

반도체 기판 상에 패드 산화막, 패드 질화막, 반사방지막을 차례로 적층 형성하는 단계;Stacking a pad oxide film, a pad nitride film, and an antireflection film on the semiconductor substrate in order; 상기 반사방지막 상에 소자분리 마스크를 형성하는 단계;Forming an isolation mask on the anti-reflection film; 상기 소자분리 마스크를 식각베리어로 상기 반사방지막을 식각하는 단계;Etching the anti-reflection film using the device isolation mask as an etching barrier; Ar 스퍼터링을 실시하여 반사방지막의 식각에서 잔류한 잔유물을 약화시키는 단계;Performing Ar sputtering to weaken the residue remaining in the etching of the anti-reflection film; 상기 소자분리 마스크를 식각베리어로 하여 상기 패드 질화막, 상기 패드 산화막을 식각한 후 결과물의 전면에 암모니아 세정을 실시하는 단계; 및Etching the pad nitride film and the pad oxide film by using the device isolation mask as an etching barrier, and then performing ammonia cleaning on the entire surface of the resultant product; And 상기 식각된 패드 질화막을 식각 마스크로 트렌치 식각을 진행하는 단계Trench etching the etched pad nitride layer using an etch mask 를 포함하는 반도체 소자의 소자분리막 제조 방법.Device isolation film manufacturing method of a semiconductor device comprising a. 제 1항에 있어서,The method of claim 1, 상기 결과물의 전면에 암모니아 세정을 실시하는 단계는,Performing ammonia cleaning on the entire surface of the resultant, 상기 패드 질화막 상에 잔류하는 잔유물을 모두 제거하는 단계를 더 포함하는 반도체 소자의 소자분리막 제조 방법.And removing all of the residues remaining on the pad nitride layer. 제 1항 또는 제 2항 중 어느한 항에 있어서,The method according to claim 1 or 2, 상기 암모니아 세정은 NH4OH/H2O2/H2O를 혼합하여 사용하는 반도체 소자의 소자분리막 제조 방법.The ammonia cleaning is a method of manufacturing a device isolation film of a semiconductor device using a mixture of NH 4 OH / H 2 O 2 / H 2 O. 제 3항에 있어서,The method of claim 3, wherein 상기 암모니아 세정은 60℃∼100℃의 온도로 실시하는 반도체 소자의 소자분리막 제조 방법.The ammonia washing is a device isolation film manufacturing method of a semiconductor device performed at a temperature of 60 ℃ to 100 ℃. 제 1항에 있어서,The method of claim 1, 상기 암모니아 세정은 저온 공정 진행시 온도 효과를 보상하기 위하여 Magasonic을 부가하는 반도체 소자의 소자분리막 제조 방법.The ammonia cleaning method of manufacturing a device isolation film of a semiconductor device to add Magasonic to compensate for the temperature effect during the low temperature process. 제 1항에 있어서,The method of claim 1, 상기 Ar 스퍼터링은 10sccm∼40sccm의 Ar 가스를 분사하는 반도체 소자의 소자분리막 제조 방법.The Ar sputtering is a device isolation film manufacturing method of a semiconductor device injecting Ar gas of 10sccm ~ 40sccm. 제 1항에 있어서,The method of claim 1, 상기 잔유물은 상기 반사방지막 식각시 발생하는 유기 반사방지막 잔유물인 반도체 소자의 소자분리막 제조 방법.The residue is an organic anti-reflective film residue generated during etching of the anti-reflective film.
KR1020040110385A 2004-12-22 2004-12-22 Method for manufacturing isolation layer in semiconductor device KR20060071905A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040110385A KR20060071905A (en) 2004-12-22 2004-12-22 Method for manufacturing isolation layer in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040110385A KR20060071905A (en) 2004-12-22 2004-12-22 Method for manufacturing isolation layer in semiconductor device

Publications (1)

Publication Number Publication Date
KR20060071905A true KR20060071905A (en) 2006-06-27

Family

ID=37165222

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040110385A KR20060071905A (en) 2004-12-22 2004-12-22 Method for manufacturing isolation layer in semiconductor device

Country Status (1)

Country Link
KR (1) KR20060071905A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100725713B1 (en) * 2006-08-28 2007-06-07 동부일렉트로닉스 주식회사 Method for manufacturing metal line of semiconductor device
KR100800818B1 (en) * 2006-12-27 2008-02-01 동부일렉트로닉스 주식회사 Method for fabricating a semiconductor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100725713B1 (en) * 2006-08-28 2007-06-07 동부일렉트로닉스 주식회사 Method for manufacturing metal line of semiconductor device
KR100800818B1 (en) * 2006-12-27 2008-02-01 동부일렉트로닉스 주식회사 Method for fabricating a semiconductor

Similar Documents

Publication Publication Date Title
KR20000044928A (en) Method for forming trench of semiconductor device
KR101344019B1 (en) Method of implatating ions
KR20060071905A (en) Method for manufacturing isolation layer in semiconductor device
US6924217B2 (en) Method of forming trench in semiconductor device
CN108597991B (en) Photoresist back etching process
KR100282416B1 (en) Method for fabricating semiconductor device
KR20090045754A (en) Method for forming pattern in semiconductor device using hardmask
JP3348542B2 (en) Method for patterning silicon-based material layer
JP2005129946A (en) Post plasma clean process for a hardmask
JP2001332510A (en) Semiconductor and its manufacturing method
JP2011029562A (en) Processing method of semiconductor-wafer end face, and manufacturing method of semiconductor device
KR100906642B1 (en) Method for fabricating gate electrode in semiconductor device
KR100641548B1 (en) Method of manufacturing semiconductor device
KR0139072B1 (en) Method of fabricating semiconductor device having step of forming play in contact hole
KR20080002061A (en) Method of manufacturing flash memory device
KR100983432B1 (en) Semiconductor memory device and method for manufacturing the same
KR100800818B1 (en) Method for fabricating a semiconductor
KR100939161B1 (en) Method for fabricating device isolation film of semiconductor device
KR100532839B1 (en) Method for manufacturing shallow trench of semiconductor device
KR100435785B1 (en) Fabricating method of metal wire in semiconductor device
KR100876873B1 (en) Method for forming conductive pattern of semiconductor device
KR100824632B1 (en) Method of Manufacturing Semiconductor Device by 90nm Design Rule
KR20000004326A (en) Method for forming pattern of semiconductor device
KR20040057645A (en) Method of manufacturing semiconductor device
KR100772699B1 (en) Method for forming semiconductor device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination