KR20060068187A - 반도체 메모리 장치내의 클럭 주파수 선택방법 및 이를이용한 클럭 주파수 선택기 - Google Patents

반도체 메모리 장치내의 클럭 주파수 선택방법 및 이를이용한 클럭 주파수 선택기 Download PDF

Info

Publication number
KR20060068187A
KR20060068187A KR1020040106811A KR20040106811A KR20060068187A KR 20060068187 A KR20060068187 A KR 20060068187A KR 1020040106811 A KR1020040106811 A KR 1020040106811A KR 20040106811 A KR20040106811 A KR 20040106811A KR 20060068187 A KR20060068187 A KR 20060068187A
Authority
KR
South Korea
Prior art keywords
clock
semiconductor memory
memory device
duty ratio
doubling
Prior art date
Application number
KR1020040106811A
Other languages
English (en)
Other versions
KR100612128B1 (ko
Inventor
김준배
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040106811A priority Critical patent/KR100612128B1/ko
Publication of KR20060068187A publication Critical patent/KR20060068187A/ko
Application granted granted Critical
Publication of KR100612128B1 publication Critical patent/KR100612128B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Abstract

반도체 메모리 장치내의 클럭 주파수 선택방법 및 클럭 주파수 선택기는 테스트모드시에 외부에서 인가되는 클럭 및 외부 클럭을 지연시킨 지연된 클럭을 배타 논리연산하여 더블링 클럭을 생성한다. 특히, 더블링 클럭의 듀티비를 측정하여 듀티비에 따라 외부 클럭의 딜레이를 가변할 수 있도록 네거티브 피드백을 구성하여 더블링 클럭의 듀티비를 일정하게 유지할 수 있다. 따라서, 저속 테스터를 이용한 고속 반도체 메모리 장치의 테스트를 효과적으로 수행할 수 있다.

Description

반도체 메모리 장치내의 클럭 주파수 선택방법 및 이를 이용한 클럭 주파수 선택기{METHOD OF SELECTING CLOCK FREQUENCY IN SEMICONDUCTOR MEMORY DEVICE AND CLOCK FREQUENCY SELECTOR USING THE SAME}
도 1a 및 도 1b는 종래 기술에 따른 주파수 더블링 방법을 설명하기 위한 타이밍도이다.
도 2a 및 도 2b는 외부 클럭의 두 배 주파수를 가지는 클럭의 듀티비가 틀어지는 경우를 설명하기 위한 타이밍도이다.
도 3은 본 발명의 일 실시예에 따른 반도체 메모리 장치내의 클럭 주파수 선택방법을 나타낸 동작 흐름도이다.
도 4는 본 발명의 일 실시예에 따른 반도체 메모리 장치내의 클럭 주파수 선택기의 블록도이다.
* 도면의 주요부분에 대한 부호의 설명 *
410 : 딜레이부
420 : 배타 논리연산부
430 : 듀티비 검출부
440 : 먹스부
본 발명은 반도체 메모리 장치에 대한 것으로, 특히 반도체 메모리 장치의 테스트시에 외부에서 인가되는 클럭과 다른 클럭을 선택하도록 하는 반도체 메모리 장치내의 클럭 주파수 선택방법 및 클럭 주파수 선택기에 관한 것이다.
반도체 메모리 장치의 동작 속도가 점점 더 높아져 감에 따라 반도체 메모리 장치의 테스트에 사용되는 테스터의 동작 속도가 반도체 메모리 장치의 동작 속도를 따라가지 못하는 경우가 발생하게 되었다. 예를 들어, 반도체 메모리 장치는 최대 400MHz에서 동작하는데 반하여 테스터가 200MHz 주파수를 초과하는 신호를 생성하지 못하는 경우가 있다. 이러한 경우에, 테스터가 200MHz주파수로 반도체 메모리 장치를 테스트하게 되면 테스트 수행시간이 오래 걸릴 뿐 아니라, 반도체 메모리 장치가 고속으로 동작하는 경우에 대한 적절한 테스트를 수행할 수가 없다.
반도체 메모리 장치를 테스트함에 있어, 하나의 테스터에 여러 개의 반도체 메모리 장치를 연결하여 동시에 여러 개의 반도체 메모리 장치를 테스트하기 때문에 테스터와 반도체 메모리 장치 사이의 연결에 사용되는 핀의 수는 제한적이다. 테스터와 반도체 메모리 장치 사이의 연결에 사용되는 핀의 수를 줄이면 줄일수록 동시에 많은 수의 반도체 메모리 장치를 테스트할 수 있다.
기존의 낮은 동작 속도의 테스터를 이용하여 디램(DRAM)등의 고속 반도체 메모리 장치를 테스트하는 경우에 반도체 메모리 장치 내부에서 테스터로부터 인가되는 외부 클럭을 2배로 더블링하는 주파수 더블러(doubler)가 사용되었다. 기존의 주파수 더블러는 많은 면적을 차지하거나, 입력 신호가 두 개 이상 필요하거나, 듀티비가 틀어지는 현상이 발생하였다.
도 1a 및 도 1b는 종래 기술에 따른 주파수 더블링 방법을 설명하기 위한 타이밍도이다.
도 1a는 위상 고정 루프(Phase Locked Loopl; PLL)등을 이용하여 외부 클럭의 두 배 주파수를 가지는 클럭을 발생시키는 경우의 타이밍도이다.
도 1a에 도시된 바와 같이, 이 경우에는 출력의 듀티비가 일정하게 유지되는 장점이 있지만, 위상 고정 루프 등을 포함하게 되어 구현시 회로가 많은 면적을 차지하고, 설계시에 안정도를 고려하여야 하는 등 설계에 어려움이 있다.
도 1b는 외부에서 인가되는 외부 클럭 및 딜레이된 외부 클럭 배타 논리연산하여 외부 클럭의 두 배 주파수를 가지는 클럭을 발생시키는 경우의 타이밍도이다.
도 1b를 참조하면, 외부에서 인가되는 외부 클럭(CLK)을 90도만큼 딜레이시킨 딜레이된 외부 클럭(CLKB)을 배타적 논리합 게이트 또는 배타적 노어 게이트를 통과시키는 등의 배타 논리연산하여 외부 클럭의 두 배 주파수를 가지는 클럭(2XCLK)을 생성하는 것을 알 수 있다.
도 1b에 도시된 방식은 구현하는 회로가 간단하다는 장점이 있으나, 출력 신호의 듀티가 보장되지 않는 단점이 있다. 즉, 외부 클럭(CLK)을 딜레이시키는 정도 가 달라짐에 따라 듀티가 달라지게 되어 문제가 된다.
도 2a 및 도 2b는 외부 클럭의 두 배 주파수를 가지는 클럭의 듀티비가 틀어지는 경우를 설명하기 위한 타이밍도이다. 도 2a 및 도 2b에서 배타 논리 연산은 배타적 논리합의 경우를 예로 든 것임을 밝혀둔다.
도 2a는 외부 클럭의 두 배 주파수를 가지는 클럭의 듀티비가 너무 커지는 경우의 타이밍도이다.
도 2a를 참조하면, 외부 클럭에 대한 딜레이가 너무 커서 결과적으로 외부 클럭의 두 배 주파수를 가지는 클럭의 듀티비가 커지는 것을 알 수 있다.
도 2b는 외부 클럭의 두 배 주파수를 가지는 클럭의 듀티비가 너무 작아지는 경우의 타이밍도이다.
도 2b를 참조하면, 외부 클럭에 대한 딜레이가 너무 작아서 결과적으로 외부 클럭의 두 배 주파수를 가지는 클럭의 듀티비가 작아지는 것을 알 수 있다.
도 2a 및 도 2b를 통하여 알 수 있듯이, 외부에서 인가되는 클럭을 지연하여 외부 클럭의 두 배 주파수를 가지는 클럭을 생성하는 경우에 외부 클럭을 적절한 시간동안 딜레이시키는 것은 출력 신호의 듀티비에 직접적으로 영향을 끼치게 된다. 따라서, 반도체 메모리 장치의 노멀모드시에는 외부 클럭을 그대로 선택하고, 테스트시모드시에는 외부에서 인가되는 클럭을 적절한 듀티비를 가지는 두 배 주파수의 신호로 만들어줄 수 있는 클럭 주파수 선택방법 및 주파수 선택기의 필요성이 절실히 대두된다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 외부 클럭 주파수의 두 배 주파수를 가지고, 듀티비의 틀어짐이 없는 신호를 생성할 수 있는 반도체 메모리 장치 내의 클럭 주파수 선택방법을 제공하는 것이다.
본 발명의 다른 목적은 외부 클럭 주파수의 두 배 주파수를 가지고, 듀티비의 틀어짐이 없는 신호를 생성할 수 있는 반도체 메모리 장치 내의 클럭 주파수 선택기를 제공하는 것이다.
상기 목적을 달성하기 위한 반도체 메모리 장치내의 클럭 주파수 선택방법은 반도체 메모리 장치가 노멀모드인지 테스트모드인지 판단하는 단계, 반도체 메모리 장치가 노멀모드인 경우에 반도체 메모리 장치를 외부에서 인가되는 외부 클럭의 주파수에 따라 동작시키는 단계 및 반도체 메모리 장치가 테스트모드인 경우 외부 클럭을 소정시간 딜레이하여 딜레이된 클럭을 생성하고, 외부 클럭 및 딜레이된 클럭을 배타 논리연산하여 더블링 클럭을 생성하고, 더블링 클럭의 듀티비에 따라 소정시간을 가변하여 더블링 클럭의 듀티비를 조정하고, 반도체 메모리 장치를 더블링 클럭의 주파수에 따라 동작시키는 단계를 포함한다.
본 발명의 다른 목적을 달성하기 위한 반도체 메모리 장치내의 클럭 주파수 선택기는 외부에서 인가되는 외부 클럭을 더블링 클럭의 듀티비에 따라 소정 시간 딜레이하여 딜레이된 클럭을 생성하는 딜레이부, 외부 클럭 및 딜레이된 클럭을 배 타 논리연산하여 더블링 클럭을 생성하는 배타 논리연산부, 더블링 클럭의 듀티비를 측정하여 딜레이부로 제공하는 듀티비 검출부 및 반도체 메모리 장치가 노멀모드에서 동작하는지 테스트모드에서 동작하는지에 따라 반도체 메모리 장치 내부로 외부 클럭 또는 더블링 클럭을 제공하는 먹스부를 포함한다.
이 때, 테스트 모드는 저속 테스트 장비를 이용한 테스트를 위한 모드이고, 상기 반도체 메모리 장치는 상기 테스트 장비보다 고주파에서 동작이 가능할 수 있다.
이 때, 딜레이 시간은 외부 클럭 주기의 약 1/4일 수 있다.
이 때, 더블링 클럭의 듀티비는 약 50%일 수 있다.
또한, 반도체 메모리 장치의 노멀모드 및 테스트모드의 판단은 반도체 메모리 장치의 모드 레지스터 셋(Mode Register Set; MRS) 신호를 이용할 수 있다.
이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 3은 본 발명의 일 실시예에 따른 반도체 메모리 장치내의 클럭 주파수 선택방법을 나타낸 동작 흐름도이다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 반도체 메모리 장치내의 클럭 주파수 선택방법은 먼저 반도체 메모리 장치가 노멀모드인지 테스트모드인지 판단한다(S310).
이 때, 노멀모드는 반도체 메모리 장치가 정상적으로 읽기 또는 쓰기 등의 동작을 하는 경우를 말한다. 특히, 고속 반도체 메모리 장치의 경우 노멀모드는 고속 동작을 수행하는 경우가 될 수 있다.
테스트모드는 테스터를 통하여 반도체 메모리 장치를 테스트하는 경우를 말한다. 특히, 고속 반도체 메모리 장치를 저속 테스터를 이용하여 테스트하는 경우가 될 수 있다.
노멀모드 및 테스트모드는 반도체 메모리 장치 내의 모드 레지스터 셋(Mode Register Set; MRS)신호에 의하여 구분될 수도 있다.
클럭 주파수 선택방법은 S310단계의 판단결과 반도체 메모리 장치가 노멀모드에서 동작하는 경우에는 반도체 메모리 장치를 외부에서 인가되는 외부 클럭의 주파수에 따라 동작시킨다(S320).
클럭 주파수 선택방법은 S310단계의 판단결과 반도체 메모리 장치가 테스트모드에서 동작하는 경우에는 외부에서 인가된 클럭을 소정시간 딜레이시켜 딜레이된 클럭을 생성한다(S330). 이 때, 테스트 모드는 저속 테스트 장비를 이용한 고속 반도체 메모리 장치의 테스트일 수 있다.
또한, 클럭 주파수 선택방법은 클럭 주파수 선택방법은 S310단계의 판단결과 반도체 메모리 장치가 테스트모드에서 동작하는 경우에 외부에서 인가된 클럭 및 딜레이된 클럭을 배타 논리연산하여 더블링 클럭을 생성한다(S340).
이 때, 더블링 클럭은 외부에서 인가되는 클럭의 주파수의 2배 주파수를 가진다.
이 때, 배타 논리연산은 배타적 논리합(exclusive OR) 연산 또는 배타적 노 어(exclusive NOR) 연산일 수 있다.
또한, 클럭 주파수 선택방법은 S310단계의 판단결과 반도체 메모리 장치가 테스트모드에서 동작하는 경우에 더블링 클럭의 듀티비에 따라 외부에서 인가된 클럭의 딜레이시간을 가변하여 더블링 클럭의 듀티비를 조정한다(S350).
예를 들어, 더블링 클럭의 듀티비가 너무 크면 듀티비를 줄이도록 딜레이시간을 변화시키고, 더블링 클럭의 듀티비가 너무 작으면 듀티비를 늘리도록 딜레이시간을 가변시킨다.
이와 같이 함으로써, 더블링 클럭의 듀티비에 대해 네거티브 피드백이 형성되게 된다.
또한, 클럭 주파수 선택방법은 S310단계의 판단결과 반도체 메모리 장치가 테스트모드에서 동작하는 경우에 반도체 메모리 장치를 상기 더블링 클럭의 주파수에 따라 동작시킨다(S360).
도 3에 도시된 각 단계는 도 3에 도시된 순서, 역순 또는 동시에 수행될 수도 있다.
도 4는 본 발명의 일 실시예에 따른 반도체 메모리 장치내의 클럭 주파수 선택기의 블록도이다.
도 4를 참조하면, 본 발명의 일 실시예에 따른 반도체 메모리 장치의 클럭 주파수 선택기는 딜레이부(410), 배타 논리연산부(420), 듀티비 검출부(430) 및 먹스부(440)를 포함한다.
딜레이부(410)는 외부에서 인가되는 외부 클럭(CLK)을 더블링 클럭(2XCLK)의 듀티비에 따라 소정 시간 딜레이하여 딜레이된 클럭(CLKB)을 생성한다.
이 때, 더블링 클럭(2XCLK)은 외부 클럭(CLK) 주파수의 2배 주파수를 가진다.
딜레이부(410)는 외부에서 인가되는 신호에 따라 딜레이를 가변할 수 있는 딜레이 유닛 등을 이용하여 구현될 수 있다.
딜레이부(410)는 외부 클럭(CLK) 주기의 1/4에 해당하는 만큼 딜레이하는 것이 바람직하다.
배타 논리연산부(420)는 외부 클럭(CLK) 및 딜레이된 클럭(CLKB)을 배타 논리연산하여 더블링 클럭(2XCLK)을 생성한다.
이 때, 배타 논리연산은 배타적 논리합(exclusive OR) 연산 또는 배타적 노어(exclusive NOR) 연산일 수 있으나 도 4의 예에서는 배타적 노어 연산을 예로 들어 도시하였다.
듀티비 검출부(430)는 더블링 클럭(2XCLK)의 듀티비를 측정하여 딜레이부(410)로 제공하여 네거티브 피드백(negative feedback)을 구성한다.
더블링 클럭(2XCLK)의 듀티비는 약 50%인 것이 바람직하다.
듀티비 검출부(430)는 저역 통과 필터 등을 통과시킨 후 소정의 DC레벨과 비교하는 비교기를 통과시키는 방법 등에 의하여 구현될 수 있다.
먹스부(440)는 반도체 메모리 장치가 노멀모드에서 동작하는지 테스트모드에서 동작하는지에 따라 반도체 메모리 장치 내부로 외부 클럭(CLK) 또는 더블링 클럭(2XCLK)을 제공한다.
이 때, 노멀모드는 반도체 메모리 장치가 정상적으로 읽기 또는 쓰기 등의 동작을 하는 경우를 말한다. 특히, 고속 반도체 메모리 장치의 경우 노멀모드는 고속 동작을 수행하는 경우가 될 수 있다.
테스트모드는 테스터를 통하여 반도체 메모리 장치를 테스트하는 경우를 말한다. 특히, 고속 반도체 메모리 장치를 저속 테스터를 이용하여 테스트하는 경우가 될 수 있다.
노멀모드 및 테스트모드는 반도체 메모리 장치 내의 모드 레지스터 셋(Mode Register Set; MRS)신호에 의하여 구분될 수도 있다.
도 4에 도시된 반도체 메모리 장치 내의 클럭 주파수 선택기는 노멀모드시에는 외부 클럭(CLK)을 선택하여 반도체 메모리 장치 내부로 제공함으로써 반도체 메모리 장치가 외부 클럭(CLK)에 의하여 동작하도록 한다.
도 4에 도시된 반도체 메모리 장치 내의 클럭 주파수 선택기는 테스트모드시에는 외부 클럭(CLK) 및 딜레이시킨 딜레이된 클럭(CLKB)을 배타 논리연산하여 더블링 클럭(2XCLK)을 생성하고, 이를 반도체 메모리 장치 내부로 제공함으로써 반도체 메모리 장치가 더블링된 클럭(2XCLK)에 의하여 동작하도록 한다.
이 때, 듀티비 검출부(430)가 더블링된 클럭(2XCLK)의 듀티비를 측정하여 딜레이부(410)로 제공하는 네거티브 피드백을 구성하여 딜레이부(410)가 더블링된 클럭(2XCLK)의 듀티비에 따라 딜레이를 가변할 수 있도록 한다.
따라서, 도 4에 도시된 반도체 메모리 장치 내의 클럭 주파수 선택기는 더블링된 클럭(2XCLK)의 듀티비를 50%정도로 일정하게 유지할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
상기와 같은 본 발명의 반도체 메모리 장치내의 클럭 주파수 선택방법 및 클럭 주파수 선택기는 반도체 메모리 장치의 노멀모드시에는 외부에서 인가되는 클럭의 주파수로 반도체 메모리 장치가 동작되도록 하고, 테스트모드시에는 내부적으로 외부에서 인가되는 클럭의 두 배 주파수를 가지는 더블링 클럭의 주파수로 반도체 메모리 장치가 동작되도록 한다. 특히, 본 발명의 클럭 주파수 선택방법 및 클럭 주파수 선택기는 더블링 클럭의 듀티비를 50%정도로 유지할 수 있어 저속 테스터를 이용한 고속 반도체 메모리 장치의 테스트를 효과적으로 수행할 수 있다.

Claims (12)

  1. 반도체 메모리 장치가 노멀모드인지 테스트모드인지 판단하는 단계;
    상기 반도체 메모리 장치가 노멀모드인 경우에 상기 반도체 메모리 장치를 외부에서 인가되는 외부 클럭의 주파수에 따라 동작시키는 단계; 및
    상기 반도체 메모리 장치가 테스트모드인 경우 상기 외부 클럭을 소정시간 딜레이하여 딜레이된 클럭을 생성하고, 상기 외부 클럭 및 딜레이된 클럭을 배타 논리연산하여 더블링 클럭을 생성하고, 상기 더블링 클럭의 듀티비에 따라 상기 소정시간을 가변하여 상기 더블링 클럭의 듀티비를 조정하고, 상기 반도체 메모리 장치를 상기 더블링 클럭의 주파수에 따라 동작시키는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 장치내의 클럭 주파수 선택방법.
  2. 제 1 항에 있어서,
    상기 테스트 모드는 저속 테스트 장비를 이용한 테스트를 위한 모드이고, 상기 반도체 메모리 장치는 상기 테스트 장비보다 고주파에서 동작이 가능한 것을 특징으로 하는 반도체 메모리 장치내의 클럭 주파수 선택방법.
  3. 제 2 항에 있어서,
    상기 소정시간은 상기 외부 클럭 주기의 약 1/4인 것을 특징으로 하는 반도체 메모리 장치내의 클럭 주파수 선택방법.
  4. 제 3 항에 있어서,
    상기 듀티비는 약 50%인 것을 특징으로 하는 반도체 메모리 장치내의 클럭 주파수 선택방법.
  5. 제 4 항에 있어서,
    상기 노멀모드인지 테스트 모드인지 판단하는 단계는 상기 반도체 메모리 장치의 모드 레지스터 셋 신호를 이용하는 것을 특징으로 하는 반도체 메모리 장치내의 클럭 주파수 선택방법.
  6. 제 5 항에 있어서,
    상기 배타 논리연산은 배타적 노어연산인 것을 특징으로 하는 반도체 메모리 장치내의 클럭 주파수 선택방법.
  7. 외부에서 인가되는 외부 클럭을 더블링 클럭의 듀티비에 따라 소정 시간 딜레이하여 딜레이된 클럭을 생성하는 딜레이부;
    상기 외부 클럭 및 딜레이된 클럭을 배타 논리연산하여 상기 더블링 클럭을 생성하는 배타 논리연산부;
    상기 더블링 클럭의 듀티비를 측정하여 상기 딜레이부로 제공하여 네거티브 피드백을 구성하는 듀티비 검출부; 및
    반도체 메모리 장치가 노멀모드에서 동작하는지 테스트모드에서 동작하는지에 따라 상기 반도체 메모리 장치 내부로 상기 외부 클럭 또는 상기 더블링 클럭을 제공하는 먹스부를 포함하는 것을 특징으로 하는 반도체 메모리 장치내의 클럭 주파수 선택기.
  8. 제 7 항에 있어서,
    상기 테스트 모드는 저속 테스트 장비를 이용한 테스트를 위한 모드이고, 상기 반도체 메모리 장치는 상기 테스트 장비보다 고주파에서 동작이 가능한 것을 특징으로 하는 반도체 메모리 장치내의 클럭 주파수 선택기.
  9. 제 8 항에 있어서,
    상기 소정시간은 상기 외부 클럭 주기의 약 1/4인 것을 특징으로 하는 반도체 메모리 장치내의 클럭 주파수 선택기.
  10. 제 9 항에 있어서,
    상기 듀티비는 약 50%인 것을 특징으로 하는 반도체 메모리 장치내의 클럭 주파수 선택기.
  11. 제 10 항에 있어서,
    상기 먹스부는 상기 반도체 메모리 장치의 모드 레지스터 셋 신호를 이용하 는 것을 특징으로 하는 반도체 메모리 장치내의 클럭 주파수 선택기.
  12. 제 11 항에 있어서,
    상기 배타 논리연산부는 배타적 노어게이트인 것을 특징으로 하는 반도체 메모리 장치내의 클럭 주파수 선택기.
KR1020040106811A 2004-12-16 2004-12-16 반도체 메모리 장치내의 클럭 주파수 선택방법 및 이를이용한 클럭 주파수 선택기 KR100612128B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040106811A KR100612128B1 (ko) 2004-12-16 2004-12-16 반도체 메모리 장치내의 클럭 주파수 선택방법 및 이를이용한 클럭 주파수 선택기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040106811A KR100612128B1 (ko) 2004-12-16 2004-12-16 반도체 메모리 장치내의 클럭 주파수 선택방법 및 이를이용한 클럭 주파수 선택기

Publications (2)

Publication Number Publication Date
KR20060068187A true KR20060068187A (ko) 2006-06-21
KR100612128B1 KR100612128B1 (ko) 2006-08-11

Family

ID=37162529

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040106811A KR100612128B1 (ko) 2004-12-16 2004-12-16 반도체 메모리 장치내의 클럭 주파수 선택방법 및 이를이용한 클럭 주파수 선택기

Country Status (1)

Country Link
KR (1) KR100612128B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100892733B1 (ko) * 2008-02-13 2009-04-10 주식회사 하이닉스반도체 반도체 메모리 장치의 입력 회로
US7668025B2 (en) 2007-10-04 2010-02-23 Hynix Semiconductor Inc. Input circuit of semiconductor memory apparatus and control method of the same
US7772910B2 (en) 2007-03-14 2010-08-10 Samsung Electronics Co., Ltd. Internal clock generator, system and method
KR20140082326A (ko) * 2012-12-24 2014-07-02 에스케이하이닉스 주식회사 반도체 장치
US9036429B2 (en) 2012-08-06 2015-05-19 SK Hynix Inc. Nonvolatile memory device and operating method thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102055443B (zh) * 2009-10-30 2014-01-08 无锡海威半导体科技有限公司 一种占空比检测电路

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7772910B2 (en) 2007-03-14 2010-08-10 Samsung Electronics Co., Ltd. Internal clock generator, system and method
US7668025B2 (en) 2007-10-04 2010-02-23 Hynix Semiconductor Inc. Input circuit of semiconductor memory apparatus and control method of the same
KR100892733B1 (ko) * 2008-02-13 2009-04-10 주식회사 하이닉스반도체 반도체 메모리 장치의 입력 회로
US9036429B2 (en) 2012-08-06 2015-05-19 SK Hynix Inc. Nonvolatile memory device and operating method thereof
KR20140082326A (ko) * 2012-12-24 2014-07-02 에스케이하이닉스 주식회사 반도체 장치

Also Published As

Publication number Publication date
KR100612128B1 (ko) 2006-08-11

Similar Documents

Publication Publication Date Title
KR100818099B1 (ko) 데이터 출력 제어 회로 및 데이터 출력 제어 방법
US7652516B2 (en) Apparatus and method for generating a clock signal
US6657504B1 (en) System and method of determining ring oscillator speed
JP5729906B2 (ja) 走査シフト中のピーク電力問題を防止する回路
US7810003B2 (en) Method of generating test clock signal and test clock signal generator for testing semiconductor devices
US5900757A (en) Clock stopping schemes for data buffer
JP2007124196A (ja) Ｄｌｌ回路及びその試験方法
US9798352B1 (en) Circuits for and methods of implementing a design for testing and debugging with dual-edge clocking
KR100612128B1 (ko) 반도체 메모리 장치내의 클럭 주파수 선택방법 및 이를이용한 클럭 주파수 선택기
US6934896B2 (en) Time shift circuit for functional and AC parametric test
US11038497B2 (en) Semiconductor device including clock generation circuit
US20110234282A1 (en) Method And Circuit For Testing And Characterizing High Speed Signals Using An ON-Chip Oscilloscope
JP2010096625A (ja) 半導体集積回路及び半導体集積回路の試験方法
KR100576475B1 (ko) 내부 클럭 더블러 및 이를 포함한 반도체 메모리 장치
US7061224B2 (en) Test circuit for delay lock loops
US20070061654A1 (en) Semiconductor integrated circuit and test method
JP4919768B2 (ja) 集積回路装置
US7194052B2 (en) Data capture circuit with self-test capability
US10261128B2 (en) Test circuit capable of measuring PLL clock signal in ATPG mode
US20060107137A1 (en) Chip testing methods and chips
KR100844485B1 (ko) 반도체 장치의 테스트 모드 진입/결정 회로, 이를 가지는반도체 장치 및 반도체 장치의 테스트 모드 진입/결정 방법
KR20080013291A (ko) Ｄｌｌ 회로의 클럭 입력 장치 및 방법
US6483771B2 (en) Semiconductor memory device and method of operation having delay pulse generation
KR100630747B1 (ko) 반도체 메모리 장치 및 그 구동방법
KR20080001055A (ko) 반도체 메모리의 지연 시간 제어 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100729

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee